JP2008021309A - セルフテスト機能のあるメモリコントローラ及びそれをテストする方法 - Google Patents
セルフテスト機能のあるメモリコントローラ及びそれをテストする方法 Download PDFInfo
- Publication number
- JP2008021309A JP2008021309A JP2007177588A JP2007177588A JP2008021309A JP 2008021309 A JP2008021309 A JP 2008021309A JP 2007177588 A JP2007177588 A JP 2007177588A JP 2007177588 A JP2007177588 A JP 2007177588A JP 2008021309 A JP2008021309 A JP 2008021309A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- memory controller
- timing signal
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【課題】メモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストする。
【解決手段】セルフテスト機能を追加したメモリコントローラはテストモードでテストデータを生成するテスト制御部、データ読み取りタイミング信号を生成し、データ読み取りタイミング信号に同期して生成されたテストデータとデータ読み取りタイミング信号を出力するデータ伝送部及び出力されたテストデータ及び出力されたデータ読み取りタイミング信号をデータ伝送部にフィードバックするデータ入出力部を含む。データ伝送部はフィードバックされたデータ読み取りタイミング信号に基づいてフィードバックされたテストデータを復元し、テスト制御部は復元されたテストデータと生成されたテストデータとを比較してテストを実施する。
【選択図】 図3
【解決手段】セルフテスト機能を追加したメモリコントローラはテストモードでテストデータを生成するテスト制御部、データ読み取りタイミング信号を生成し、データ読み取りタイミング信号に同期して生成されたテストデータとデータ読み取りタイミング信号を出力するデータ伝送部及び出力されたテストデータ及び出力されたデータ読み取りタイミング信号をデータ伝送部にフィードバックするデータ入出力部を含む。データ伝送部はフィードバックされたデータ読み取りタイミング信号に基づいてフィードバックされたテストデータを復元し、テスト制御部は復元されたテストデータと生成されたテストデータとを比較してテストを実施する。
【選択図】 図3
Description
本発明はメモリコントローラに係り、特に、セルフテストのためのセルフテスト機能のあるメモリコントローラ及びそれをテストする方法に関する。
一般的に、半導体メモリ装置はデータを貯蔵するために使用される装置であり、コンピュータ、移動通信装置のような多くの多様なデジタル装置に使用される。半導体メモリ装置はデータを任意で書き読みできるRAM(Random Access Memory)装置とデータを読み取ることだけができるROM(Read Only Memory)装置とを含むことができる。
RAM装置は一般的に電源を切ると貯蔵されたデータが消滅する揮発性メモリ装置で周期的なキャパシタの充填を必要とするDRAM装置と、フリップチップ構造を使用して周期的なキャパシタの充填の要らないSRAM(Static Random Access Memory)装置とに分類される。
一般的にDRAM装置は動作速度を増加させるために多様な構造を採用しており、コンピュティングシステムにおいて適切に動作できるようにメモリコントローラを必要とする。
しかし、近年DDR(Double Date Rate) DRAM及びDDR2 DRAMのように高い動作速度を有する多様なメモリ装置の出現に起因してメモリ装置のインターフェースとなるメモリコントローラのテストが複雑になるという問題点が発生する。また、外部メモリコントローラテスト装置を使用してメモリコントローラをテストする場合、メモリコントローラをテストする時間が多くかかるという問題点が発生する。
本発明の目的は前記従来技術の問題点を解決するためにメモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストすることの可能なメモリコントローラを提供することにある。
本発明の他の目的はメモリコントローラのデータ及びストローブ信号をフィードバックして短時間内にメモリコントローラをテストすることができるDDRメモリコントローラを提供することにある。
本発明の他の目的はメモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストすることができる方法を提供することにある。
前記目的を達成するために、本発明のセルフテスト機能を追加したメモリコントローラはテストモードでテストデータを生成するテスト制御部と、データ読み取りタイミング信号を生成し、前記データ読み取りタイミング信号に同期して前記生成されたテストデータと前記データ読み取りタイミング信号とを伝送するデータ伝送部と、前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号を前記データ伝送部にフィードバックするデータ入出力部と、を含み、前記データ伝送部は前記フィードバックされたデータ読み取りタイミング信号に基づいて前記フィードバックされたテストデータを読み取り、前記テスト制御部は前記読み取ったテストデータと前記生成されたテストデータとを比較してテストを実施する。
前記データ伝送部は、前記動作モードがナンテスト(non−test)モードである場合にはデータ書き込みタイミング信号に同期してデータ及び前記データ書き込みタイミング信号を伝送することができる。
前記データ伝送部は、前記データ読み取りタイミング信号を生成し、前記生成されたデータ読み取りタイミング信号を伝送するデータタイミングブロックと、前記生成されたデータ読み取りタイミング信号に同期して前記生成されたテストデータをデータ入出力部に伝送するデータ書き込みブロックと、を含むことができる。
前記データ伝送部は、前記データ入出力部から前記フィードバックテストデータ及び前記フィードバックデータ読み取りタイミング信号の入力を受け、前記フィードバックデータ読み取りタイミング信号に基づいて前記入力を受けたフィードバックテストデータを読み取るデータ読み取りブロックをさらに含むことができる。
前記データ入出力部は、前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データ読み取りタイミング信号をフィードバックすることができる。例えば、前記外部装置はメモリ及びメモリコントローラテスト装置のうちの一つであることができる。
前記データ入出力部は、前記外部装置に伝送された前記生成されたテストデータをフィードバックするデータフィードバック回路と、
前記外部装置に伝送された前記生成されたデータ読み取りタイミング信号をフィードバックするデータタイミングフィードバック回路と、を含むことができる。
前記外部装置に伝送された前記生成されたデータ読み取りタイミング信号をフィードバックするデータタイミングフィードバック回路と、を含むことができる。
前記データ入出力部は、前記テスト制御部から伝送された内部ループ制御信号に基づいて前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データタイミング信号をフィードバックすることができる。
前記データ入出力部は、前記内部ループ制御信号に基づいて、前記すぐフィードバックされるテストデータとデータ読み取りタイミング信号、及び前記外部装置に伝送されるテストデータとデータ読み取りタイミング信号のうちの一つを選択する選択部を含むことができる。
前記データ入出力部は、前記外部装置に伝送された前記生成されたテストデータをフィードバックするデータフィードバック回路、及び前記外部装置に伝送された前記生成されたデータ読み取りタイミング信号をフィードバックするデータタイミングフィードバック回路をさらに含むことができる。
テスト制御部は、外部装置から入力されたテスト制御信号に基づいて動作モードが前記テストモードであるか否かを決定することができる。例えば、前記外部装置は、中央処理装置(CPU)及びメモリコントローラテスト装備のうちの一つであることができる。
前記他の目的を達成するための本発明のDDRメモリコントローラは、テストモードでテストデータを生成するテスト制御部と、データ読み取りストローブ信号を生成し、前記データ読み取りストローブ信号に同期して前記生成されたテストデータとデータ読み取りストローブ信号を伝送するデータ伝送部と、前記伝送されたテストデータ及び前記伝送されたデータ読み取りストローブ信号を前記データ伝送部にフィードバックするデータ入出力部と、を含み、前記データ伝送部は前記フィードバックされたデータ読み取りストローブ信号に基づいて前記フィードバックされたテストデータを読み取りし、前記テスト制御部は前記読み取ったテストデータと前記生成されたテストデータとを比較してテストを実施する。
前記データ伝送部は、前記動作モードがナンテスト(non−test)モードである場合にはデータ書き込みストローブ信号に同期して前記テストデータ及び前記データ書き込みストローブ信号を伝送することができる。
前記データ伝送部は、前記データ読み取りストローブ信号を生成し、前記生成されたデータ読み取りストローブ信号を伝送するデータタイミングブロックと、前記生成されたデータ読み取りストローブ信号に同期して前記生成されたテストデータをデータ入出力部に伝送するデータ書き込みブロックと、を含むことができる。
前記データ伝送部は、前記データ入出力部から前記フィードバックテストデータ及び前記フィードバックデータ読み取りストローブ信号の入力を受け、前記フィードバックされたデータ読み取りストローブ信号に基づいて前記入力を受けたフィードバックテストデータを読み取るデータ読み取りブロックをさらに含むことができる。
前記データ入出力部は、前記テスト制御部から伝送された内部ループ制御信号に基づいて前記伝送されたテストデータ及び前記伝送されたデータ読み取りストローブ信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データ読み取りストローブ信号をフィードバックすることができる。
前記さらにまたの目的を達成するために、本発明のメモリコントローラをテストする方法は、テストデータ及びデータ読み取りタイミング信号を生成する段階と、データ読み取りタイミング信号に同期して前記生成されたテストデータと前記データ読み取りタイミング信号とを伝送する段階と、前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号を前記データ伝送部にフィードバックする段階と、前記フィードバックされたデータ読み取りタイミング信号に基づいて前記フィードバックされたテストデータを読み取って復元されたテストデータと前記生成されたテストデータとを比較する段階と、を含む。
前記フィードバックする段階は、前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データタイミング信号をフィードバックすることができる。
従って、メモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストすることができる。
本文に開示されている本発明の実施例についての特定の構造的乃至機能的説明はただ本発明の実施例を説明するための目的で例示されたもので、本発明の実施例は多様な形態で実施されることができ、本文に説明した実施例に限定されるのではない。
本発明は多様な変更を加えることができ、多様な形態を有することができる。特定実施例を図面に例示し、本文に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものとして理解されるべきである。
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
図1はDDR DRAM装置を制御する一般的なメモリコントローラをテストするシステムを示すブロック図である。
図1を参照すると、システムは中央処理装置110、メモリコントローラ120、メモリコントローラテスト装置130、及びシステムバス140を含む。
中央処理装置110は全般的なシステムを制御する装置としてシステムバス140を用いてメモリコントローラ120にメモリ装置(図示せず)またはメモリコントローラテスト装置130に対するREAD及び/またはWRITE命令を伝達し、メモリ装置(図示せず)またはメモリコントローラテスト装置130に実際に書いたデータと読み取ったデータとが同一であるか否かをテストする。
メモリコントローラ120はデータ伝送部122及びデータ入出力部126を含む。
データ伝送部122はデータ書き込みブロック123、データ読み取りブロック124及びデータタイミングブロック125を含み、データ伝送を実施する。
データ書き込みブロック123は中央処理装置110からデータ書き込み命令の入力を受け、メモリコントローラテスト装置130にデータを書き込む。データ読み取りブロック124は中央処理装置110からデータ読み取り命令の入力を受け、メモリコントローラテスト装置130からデータ及びデータ読み取りストローブ信号の入力を受け、入力を受けたデータを読み取る。データタイミングブロック125はDDR DRAM装置にデータを書き込むとき、データ書き込みストローブ信号を生成する。
データ入出力部126はデータ入出力ブロック127とデータタイミング入出力ブロック128とを含み、データ及びデータタイミングの入出力を実施する。
データ入出力ブロック127は中央処理装置110またはメモリコントローラテスト装置130から伝達されたデータを伝送し、データタイミング入出力ブロック128は中央処理装置110またはメモリコントローラテスト装置130から伝達されたデータタイミング信号を伝送する。
メモリコントローラテスト装置130は半導体メモリ装置をテストするための装置としてDDR DRAM装置で代替することができる。
図2及び図3はメモリコントローラがデータをDDR DRAM装置に/から書き込み/読み取る過程を示すタイミング図である。
図2の場合、図1に示されたメモリコントローラ120がDDR DRAM装置のようなメモリ装置(図示せず)またはメモリコントローラテスト装置130にデータを書き込むタイミングを示す。データ信号DQはデータ書き込みストローブ信号DQSに上昇エッジ及び下降エッジで整列される。
図3の場合、図1に示されたメモリコントローラ120がDDR DRAM装置のようなメモリ装置(図示せず)またはメモリコントローラテスト装置130からデータを読み取るタイミングを示す。データ信号DQはデータ読み取りストローブ信号DQSの中央で整列される。
以下、メモリコントローラ120のテスト過程について説明する。
メモリコントローラ120は中央処理装置110から書き込み命令とデータの伝達を受け、データ書き込みストローブ信号DQSを生成する。次に、メモリコントローラ120はDDR DRAM装置のようなメモリ装置(図示せず)またはメモリコントローラテスト装置130にデータを出力するためにデータをデータ書き込みストローブ信号DQSの上昇エッジ及び下降エッジで整列して出力する。
また、メモリコントローラ120は中央処理装置110から読み取り命令の伝達を受け、DDR DRAM装置のようなメモリ装置(図示せず)またはメモリコントローラテスト装置130からデータを読み取る。次に、メモリコントローラ120はデータ読み取りストローブ信号DQS及びデータをメモリ装置(図示せず)またはメモリテスト装置130から伝達を受け、データ読み取りストローブ信号DQSに基づいてデータを読み取って中央処理装置110に伝送する。
中央処理装置110はメモリ装置(図示せず)またはメモリコントローラテスト装置130に書いたデータとメモリ装置(図示せず)またはメモリコントローラテスト装置130から読み取ったデータとを比較してテストを実施する。
図4は本発明の一実施例によるメモリコントローラをテストするためのシステムを示すブロック図である。
図4を参照すると、システム300は中央処理装置310、メモリコントローラ320及びATE(Automatic Test Equipment)330を含む。
中央処理装置310は全般的なメモリコントローラテストシステムを制御する装置でシステムバス340を用いてメモリコントローラ320を制御することができる。
ATE330はメモリ装置及びメモリコントローラテスト装置を含むことができ、ナン−テストモードではメモリ装置に対応するが、テストモードではメモリ装置及びメモリテスト装置のうちの一つに対応することができる。
図5は図4のメモリコントローラを示すブロック図である。
図5を参照すると、メモリコントローラ320はテスト制御部410、データ伝送部420及びデータ入出力部430を含む。
テスト制御部410は外部装置からテストモードであることを示すテスト信号の伝送を受け、テストデータを生成してデータ伝送部420にテストデータを伝送する。また、テスト制御部410は伝送されたテストデータとデータ伝送部320からフィードバックされたデータとを比較してテストを実施する。
データ伝送部420は第1及び第2マルチプレクサ421、422、データ書き込みブロック425、データ読み取りブロック426及びデータタイミングブロック427を含む。
データ伝送部420はテストモードでデータ読み取りタイミング信号を生成し、データ読み取りタイミング信号に同期して生成されたテストデータとデータ読み取りタイミング信号とを出力する。例えば、DDR DRAM装置の場合、データ読み取りタイミング信号はデータ読み取りストローブ信号とすることができる。
また、データ伝送部420はデータ入出力部430によってフィードバックされたデータ読み取りタイミング信号に基づいてデータ入出力部430によってフィードバックされたテストデータを復元する。例えば、DDR DRAM装置の場合データ書き込みタイミング信号はデータ書き込みストローブ信号とすることができる。
データ伝送部420はナンテストモードでデータ書き込みタイミング信号を生成、データ書き込みタイミング信号に同期してデータと書き込みタイミング信号とをデータ入出力部430に出力する。
データ入出力部430は第3及び第4マルチプレクサ331、332を含む選択部434、データフィードバック回路435及びデータタイミングフィードバック回路436を含むフィードバック回路438を含む。
データ入出力部430はテストモードでデータ伝送部420から伝送されたテストデータ及びデータ読み取りタイミング信号をデータ伝送部420にフィードバックする。
また、データ入出力部430はナンテストモードでデータ伝送部420から伝送されたデータ及びデータ書き込みタイミング信号をATE330に出力する。
以下、図6乃至図8を参照してメモリコントローラ320の動作を説明する。
図6はナン−テストモードでメモリコントローラの動作を示すブロック図である。
ナン−テストモードでメモリコントローラ320がATE330にデータを書き込む過程は次のようである。
第1マルチプレクサ421はテスト制御部410から出力されたテストモード信号に基づいて外部装置から伝送されたデータWDATA及びテスト制御部410から伝送されたテストデータTDATAのうちデータWDATAを選択してデータ書き込みブロック425にデータWDATAを伝送する。
第2マルチプレクサ422はテスト制御部410から出力されたテストモード信号に基づいて外部装置から伝送された制御信号CTRL及びテスト制御部410から伝送されたテスト制御信号TCTRLのうち制御信号CTRLを選択してデータタイミングブロック427に制御信号CTRLを伝送する。
データタイミングブロック427はデータ書き込みタイミング信号を出力し、データ書き込みブロック425はデータタイミングブロック427によって生成されたデータ書き込みタイミング信号に同期してデータを出力する。
図9はナン−テストモードでメモリコントローラがメモリ装置にデータを出力する過程を示すタイミング図である。
データタイミングブロック427は外部から入力されたクロック信号に基づいてデータ書き込みストローブ信号DQSを生成し、データ書き込みブロック425はストローブ信号DQSの上昇エッジ及び下降エッジでデータDQを出力することができる。
データ入出力部430はデータ伝送部420から伝送を受けたデータ520及びデータ書き込みタイミング信号530をATE330に伝送する。
ナン−テストモードでメモリコントローラ320がATE330からデータを読み取る過程は次のようである。
データ入出力部430はATE330からデータ550及び読み取りデータタイミング信号560の入力を受け、データ550及び読み取りデータタイミング信号560をデータ読み取りブロック426に伝送する。例えば、DDR DRAMの場合、読み取りデータタイミング信号560はデータ読み取りストローブ信号とすることができる。
データ読み取りブロック426は読み取りデータタイミング信号560に基づいてATE330から伝送を受けたデータ550を復元する。復元されたデータは中央処理装置110のような外部装置に伝達される。
図7は本発明の一実施例によるテストモードでメモリコントローラの動作を示すブロック図である。
テストモードでメモリコントローラ320をテストする過程は次のようである。
テスト制御部410は外部装置から出力されたテスト制御信号510の入力を受け、テストデータを生成して生成されたテストデータを出力する。また、テスト制御部410はテストモード信号を出力する。例えば、外部装置は中央処理装置310及びATE330を含むことができる。
第1マルチプレクサ321はテスト制御部410から出力されたテストモード信号に基づいて外部装置から伝送されたデータWDATA及びテスト制御部410から伝送されたテストデータのうちテストデータTDATAを選択してデータ書き込みブロック425にテストデータTDATAを伝送する。
第2マルチプレクサ422はテスト制御部410から出力されたテストモード信号に基づいて外部装置から伝送された制御信号CTRL及びテスト制御部410から伝送されたテスト制御信号TCTRLに基づいてテスト制御信号TCTRLを選択してデータタイミングブロック427にテスト制御信号TCTRLを伝送する。
データタイミングブロック427はデータ読み取りタイミング信号を出力し、データ書き込みブロック425はデータタイミングブロック427によって生成されたデータ読み取りタイミング信号に同期してデータを出力する。
図10はメモリコントローラがDDR DRAM装置にテストデータを出力する過程を示すタイミング図である。
データタイミングブロック427は外部から入力されたクロック信号に同期してデータ読み取りストローブ信号DQSを生成し、データ書き込みブロック425はデータタイミングブロック427によって生成されたストローブ信号DQSの中央に同期してデータDQを出力することができる。
データ入出力部430はテスト制御部410から出力された内部ループ制御信号INT_LOOPに基づいてデータ伝送部420から伝送を受けたデータ620及びデータ読み取りタイミング信号630をフィードバックし、フィードバックされたデータ620及びフィードバックされたデータ読み取りタイミング信号630をデータ読み取りブロック426に伝送する。フィードバックされたデータ620及びデータ読み取りタイミング信号630それぞれはATE330に出力される信号に対応することができる。
データ読み取りブロック426はフィードバックされた読み取りデータタイミング信号630に基づいてATE330から伝送を受けたデータ620を読み取る。読み取ったデータはテスト制御部410に伝送する。
テスト制御部410は読み取ったデータと生成されたテストデータとを比較してメモリコントローラ320をテストする。
図8は本発明の他の一実施例によるテストモードでメモリコントローラの動作を示すブロック図である。
テストモードでメモリコントローラ320をテストする過程は次のようである。
テスト制御部410は外部装置から出力されたテスト制御信号510の入力を受け、テストデータを生成して生成されたテストデータを出力する。また、テスト制御部410はテストモード信号を出力する。例えば、外部装置は中央処理装置310及びメチル/メモリコントローラテスト装置330を含むことができる。
第1マルチプレクサ421はテスト制御部410から出力されたテストモード信号に基づいて外部装置から伝送されたデータWDATA及びテスト制御部410から伝送されたテストデータのうちテストデータTDATAを選択してデータ書き込みブロック425にテストデータTDATAを伝送する。
第2マルチプレクサ422はテスト制御部410から出力されたテストモード信号に基づいて外部装置から伝送された制御信号CTRL及びテスト制御部410から伝送されたテスト制御信号TCTRLに基づいてテスト制御信号TCTRLを選択してデータタイミングブロック427にテスト制御信号TCTRLを伝送する。
データタイミングブロック427はデータ読み取りタイミング信号を出力し、データ書き込みブロック425はデータタイミングブロック427によって生成されたデータ読み取りタイミング信号に同期されたデータを出力する。
図10を参照すると、データタイミングブロック427は外部から入力されたクロック信号に同期してデータ読み取りストローブ信号DQSを生成し、データ書き込みブロック425はデータタイミングブロック427によって生成されたストローブ信号DQSの中央に同期してデータDQを出力することができる。
データ入出力部430はテスト制御部410から出力された内部ループ制御信号INT_LOOPに基づいてデータ伝送部420から伝送受けたデータ720及びデータ読み取りタイミング信号730をフィードバックしてフィードバックされたデータ720及びデータ読み取りタイミング信号730をデータ読み取りブロック426に伝送する。フィードバックされたデータ720及びデータ読み取りタイミング信号730はデータ伝送部420から入力受けた直接的なフィードバック信号とすることができる。
データ読み取りブロック426はフィードバックされた読み取りデータタイミング信号730に基づいてメモリ装置330から伝送を受けたデータ720を読み取る。読み取ったデータはテスト制御部410に伝送される。
テスト制御部410は読み取ったデータと生成されたテストデータとを比較してメモリコントローラ320をテストする。
上述したように本発明においてはメモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストすることができる。
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
410 テスト制御部
420 データ伝送部
425 データ書き込みブロック
426 データ読み取りブロック
427 データタイミングブロック
430 データ入出力部
420 データ伝送部
425 データ書き込みブロック
426 データ読み取りブロック
427 データタイミングブロック
430 データ入出力部
Claims (20)
- テストモードからテストデータを生成するテスト制御部と、
データ読み取りタイミング信号を生成し、前記データ読み取りタイミング信号に同期して前記生成されたテストデータと前記データ読み取りタイミング信号とを伝送するデータ伝送部と、
前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号を前記データ伝送部にフィードバックするデータ入出力部と、
を含み、
前記データ伝送部は前記フィードバックされたデータ読み取りタイミング信号に基づいて前記フィードバックされたテストデータを読み取り、前記テスト制御部は前記読み取ったテストデータと前記生成されたテストデータとを比較することを特徴とするセルフテスト機能を追加したメモリコントローラ。 - 前記データ伝送部は、前記動作モードがナンテスト(non−test)モードである場合にはデータ書き込みタイミング信号に同期したデータ及び前記データ書き込みタイミング信号を伝送することを特徴とする請求項1記載のメモリコントローラ。
- 前記データ伝送部は、
前記データ読み取りタイミング信号を生成し、前記生成されたデータ読み取りタイミング信号を伝送するデータタイミングブロックと、
前記生成されたデータ読み取りタイミング信号に同期して前記生成されたテストデータをデータ入出力部に伝送するデータ書き込みブロックと、を含むことを特徴とする請求項2記載のメモリコントローラ。 - 前記データ伝送部は、
前記データ入出力部から前記フィードバックテストデータ及び前記フィードバックデータ読み取りタイミング信号の入力を受け、前記フィードバックデータ読み取りタイミング信号に基づいて前記入力を受けたフィードバックテストデータを読み取るデータ読み取りブロックをさらに含むことを特徴とする請求項3記載のメモリコントローラ。 - 前記データ入出力部は、前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をすぐフィードバックすることを特徴とする請求項1記載のメモリコントローラ。
- 前記データ入出力部は、外部装置に伝送される前記テストデータ及び前記データ読み取りタイミング信号をフィードバックすることを特徴とする請求項1記載のメモリコントローラ。
- 前記外部装置は、メモリ及びメモリコントローラテスト装置のうちの一つであることを特徴とする請求項6記載のメモリコントローラ。
- 前記データ入出力部は、前記外部装置に伝送された前記生成されたテストデータをフィードバックするデータフィードバック回路と、
前記外部装置に伝送された前記生成されたデータ読み取りタイミング信号をフィードバックするデータタイミングフィードバック回路と、を含むことを特徴とする請求項6記載のメモリコントローラ。 - 前記データ入出力部は、前記テスト制御部から伝送された内部ループ制御信号に基づいて前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データタイミング信号をフィードバックすることを特徴とする請求項1記載のメモリコントローラ。
- 前記データ入出力部は、前記内部ループ制御信号に基づいて、前記すぐフィードバックされるテストデータとデータ読み取りタイミング信号、及び前記外部装置に伝送されるテストデータとデータ読み取りタイミング信号のうちの一つを選択する選択部を含むことを特徴とする請求項9記載のメモリコントローラ。
- 前記データ入出力部は、
前記外部装置に伝送された前記生成されたテストデータをフィードバックするデータフィードバック回路と、
前記外部装置に伝送された前記生成されたデータ読み取りタイミング信号をフィードバックするデータタイミングフィードバック回路と、をさらに含むことを特徴とする請求項10記載のメモリコントローラ。 - テスト制御部は、外部装置から入力されたテスト制御信号に基づいて動作モードが前記テストモードであるか否かを決定することを特徴とする請求項1記載のメモリコントローラ。
- 前記外部装置は、中央処理装置(CPU)及びメモリコントローラテスト装置のうちの一つであることを特徴とする請求項12記載のメモリコントローラ。
- テストモードでテストデータを生成するテスト制御部と、
データ読み取りストローブ信号を生成し、前記データ読み取りストローブ信号に同期して前記生成されたテストデータとデータ読み取りストローブ信号を伝送するデータ伝送部と、
前記伝送されたテストデータ及び前記伝送されたデータ読み取りストローブ信号を前記データ伝送部にフィードバックするデータ入出力部と、
を含み、
前記データ伝送部は前記フィードバックされたデータ読み取りストローブ信号に基づいて前記フィードバックされたテストデータを読み取りし、前記テスト制御部は前記読み取ったテストデータと前記生成されたテストデータとを比較することを特徴とするセルフテスト機能を追加したDDR(Double Data Rate)メモリコントローラ。 - 前記データ伝送部は、前記動作モードがナンテスト(non−test)モードである場合にはデータ書き込みストローブ信号に同期して前記テストデータ及び前記データ書き込みストローブ信号を伝送することを特徴とする請求項14記載のDDRメモリコントローラ。
- 前記データ伝送部は、
前記データ読み取りストローブ信号を生成し、前記生成されたデータ読み取りストローブ信号を伝送するデータタイミングブロックと、
前記生成されたデータ読み取りストローブ信号に同期して前記生成されたテストデータをデータ入出力部に伝送するデータ書き込みブロックと、を含むことを特徴とする請求項15記載のDDRメモリコントローラ。 - 前記データ伝送部は、
前記データ入出力部から前記フィードバックテストデータ及び前記フィードバックデータ読み取りストローブ信号の入力を受け、前記フィードバックされたデータ読み取りストローブ信号に基づいて前記入力を受けたフィードバックテストデータを読み取るデータ読み取りブロックをさらに含むことを特徴とする請求項16記載のDDRメモリコントローラ。 - 前記データ入出力部は、前記テスト制御部から伝送された内部ループ制御信号に基づいて前記伝送されたテストデータ及び前記伝送されたデータ読み取りストローブ信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データ読み取りストローブ信号をフィードバックすることを特徴とする請求項14記載のDDRメモリコントローラ。
- テストモードでテストデータを生成する段階と、
データ読み取りタイミング信号を生成して前記データ読み取りタイミング信号に同期して前記生成されたテストデータと前記データ読み取りタイミング信号とを伝送する段階と、
前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をフィードバックする段階と、
前記フィードバックされたデータ読み取りタイミング信号に基づいて前記フィードバックされたテストデータを読み取って復元されたテストデータと前記生成されたテストデータとを比較する段階と、
を含むことを特徴とするメモリコントローラをテストする方法。 - 前記フィードバックする段階は、前記伝送されたテストデータ及び前記伝送されたデータ読み取りタイミング信号をすぐフィードバックするか外部装置に伝送される前記テストデータ及び前記データタイミング信号をフィードバックすることを特徴とする請求項19記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064823A KR100770749B1 (ko) | 2006-07-11 | 2006-07-11 | 셀프 테스트 기능을 추가한 메모리 컨트롤러 및 이를이용한 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008021309A true JP2008021309A (ja) | 2008-01-31 |
Family
ID=38816052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007177588A Pending JP2008021309A (ja) | 2006-07-11 | 2007-07-05 | セルフテスト機能のあるメモリコントローラ及びそれをテストする方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7657803B2 (ja) |
JP (1) | JP2008021309A (ja) |
KR (1) | KR100770749B1 (ja) |
CN (1) | CN101105980B (ja) |
DE (1) | DE102007033785A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079520A (ja) * | 2008-09-25 | 2010-04-08 | Ricoh Co Ltd | メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834615B2 (en) * | 2007-07-02 | 2010-11-16 | Texas Instruments Incorporated | Bist DDR memory interface circuit and method for self-testing the same using phase relationship between a data signal and a data strobe signal |
TWI381393B (zh) * | 2008-10-06 | 2013-01-01 | Phison Electronics Corp | 區塊管理與更換方法、快閃記憶體儲存系統及其控制器 |
US20100131808A1 (en) * | 2008-11-25 | 2010-05-27 | Bei-Chuan Chen | Method For Testing Memory |
KR101028901B1 (ko) * | 2009-02-05 | 2011-04-12 | (주)인디링스 | 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법 |
US8422315B2 (en) * | 2010-07-06 | 2013-04-16 | Winbond Electronics Corp. | Memory chips and memory devices using the same |
KR20120011491A (ko) * | 2010-07-29 | 2012-02-08 | 주식회사 하이닉스반도체 | 반도체 시스템 및 그 데이터 트래이닝 방법 |
KR101188264B1 (ko) * | 2010-12-01 | 2012-10-05 | 에스케이하이닉스 주식회사 | 반도체 시스템, 반도체 메모리 장치 및 이를 이용한 데이터 출력 방법 |
JP5186587B1 (ja) * | 2011-09-29 | 2013-04-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
CN102737727B (zh) * | 2012-05-22 | 2015-09-09 | 华为技术有限公司 | 双倍速率同步动态随机存储器稳定性测试的方法及*** |
US9076558B2 (en) * | 2012-11-01 | 2015-07-07 | Nanya Technology Corporation | Memory test system and memory test method |
US20150026528A1 (en) * | 2013-07-16 | 2015-01-22 | Manuel A. d'Abreu | Controller based memory evaluation |
US9748002B2 (en) * | 2013-10-23 | 2017-08-29 | Etron Technology, Inc. | System-in-package module with memory |
US9372771B1 (en) | 2015-02-24 | 2016-06-21 | Freescale Semiconductor, Inc. | Method of grouping embedded memories for testing |
TWI564905B (zh) * | 2015-03-03 | 2017-01-01 | 晨星半導體股份有限公司 | 記憶體自我測試裝置與方法 |
CN106297889B (zh) * | 2015-05-19 | 2019-08-27 | 华邦电子股份有限公司 | 存储器测试***及其测试方法 |
US10261697B2 (en) | 2015-06-08 | 2019-04-16 | Samsung Electronics Co., Ltd. | Storage device and operating method of storage device |
CN106328211B (zh) * | 2015-06-15 | 2021-06-08 | 中兴通讯股份有限公司 | 一种实现时序测试的方法及装置 |
US20190088348A1 (en) * | 2017-09-21 | 2019-03-21 | Qualcomm Incorporated | Memory test control for stacked ddr memory |
KR20200052649A (ko) * | 2018-11-07 | 2020-05-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
CN109542359B (zh) * | 2018-12-03 | 2021-08-10 | 浪潮电子信息产业股份有限公司 | 一种数据重建方法、装置、设备及计算机可读存储介质 |
CN113570746B (zh) * | 2021-07-14 | 2023-05-12 | 河南金芯数联电子科技有限公司 | 一种cpr反馈垫标定*** |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4339819A (en) * | 1980-06-17 | 1982-07-13 | Zehntel, Inc. | Programmable sequence generator for in-circuit digital testing |
US5657443A (en) * | 1995-05-16 | 1997-08-12 | Hewlett-Packard Company | Enhanced test system for an application-specific memory scheme |
US6397357B1 (en) * | 1996-10-08 | 2002-05-28 | Dell Usa, L.P. | Method of testing detection and correction capabilities of ECC memory controller |
US6016525A (en) * | 1997-03-17 | 2000-01-18 | Lsi Logic Corporation | Inter-bus bridge circuit with integrated loopback capability and method for use of same |
KR100255850B1 (ko) * | 1997-06-23 | 2000-05-01 | 구자홍 | 메모리 테스터의 타이밍 신호 자동 보정장치 |
KR20000027054A (ko) | 1998-10-26 | 2000-05-15 | 윤종용 | 마이크로 컨트롤러 및 그의 진단 검사 방법 |
JP2000137644A (ja) * | 1998-10-29 | 2000-05-16 | Fujitsu Ltd | メモリ制御回路 |
KR100338817B1 (ko) * | 1999-12-21 | 2002-05-31 | 박종섭 | 복합 반도체장치의 리프레쉬 특성 자가 테스터 |
JP4002378B2 (ja) * | 1999-12-27 | 2007-10-31 | エルピーダメモリ株式会社 | 電子回路 |
KR100335215B1 (ko) * | 2000-06-12 | 2002-05-04 | 김형벽ㅂ | 흘수 측정 장치 |
JP2002023844A (ja) | 2000-07-07 | 2002-01-25 | Mitsubishi Electric Corp | 制御ロジック動作確認装置 |
US6928593B1 (en) * | 2000-09-18 | 2005-08-09 | Intel Corporation | Memory module and memory component built-in self test |
US6802023B2 (en) * | 2001-03-15 | 2004-10-05 | Hewlett-Packard Development Company, L.P. | Redundant controller data storage system having hot insertion system and method |
JP2002311090A (ja) * | 2001-04-09 | 2002-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびテスト用ボード |
EP1369878A1 (en) * | 2002-06-04 | 2003-12-10 | Infineon Technologies AG | System for testing a group of functionally independent memories and for replacing failing memory words |
US7464307B2 (en) * | 2003-03-25 | 2008-12-09 | Intel Corporation | High performance serial bus testing methodology |
US7305595B2 (en) * | 2003-09-11 | 2007-12-04 | International Business Machines Corporation | Method, system, and product for isolating memory system defects to a particular memory system component |
US7496819B2 (en) * | 2004-02-05 | 2009-02-24 | Broadcom Corporation | Custom logic BIST for memory controller |
US7333908B2 (en) * | 2005-09-01 | 2008-02-19 | Micron Technology, Inc. | Techniques for generating test patterns in high speed memory devices |
KR20070031556A (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 동기식 디디알 메모리 소자의 병렬 비트 테스트 방법 |
-
2006
- 2006-07-11 KR KR1020060064823A patent/KR100770749B1/ko active IP Right Grant
-
2007
- 2007-06-25 US US11/821,626 patent/US7657803B2/en active Active
- 2007-07-05 JP JP2007177588A patent/JP2008021309A/ja active Pending
- 2007-07-09 DE DE102007033785A patent/DE102007033785A1/de not_active Ceased
- 2007-07-11 CN CN2007101291216A patent/CN101105980B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079520A (ja) * | 2008-09-25 | 2010-04-08 | Ricoh Co Ltd | メモリモジュールのコントローラ及びメモリモジュールのコントローラの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101105980A (zh) | 2008-01-16 |
KR100770749B1 (ko) | 2007-10-26 |
CN101105980B (zh) | 2013-02-27 |
US20080016420A1 (en) | 2008-01-17 |
DE102007033785A1 (de) | 2008-02-14 |
US7657803B2 (en) | 2010-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008021309A (ja) | セルフテスト機能のあるメモリコントローラ及びそれをテストする方法 | |
US7333908B2 (en) | Techniques for generating test patterns in high speed memory devices | |
KR102121891B1 (ko) | 주파수 모드 검출 및 구현을 위한 시스템 및 방법 | |
US11675716B2 (en) | Techniques for command bus training to a memory device | |
US9076558B2 (en) | Memory test system and memory test method | |
JP2009211797A (ja) | 半導体素子 | |
KR100499417B1 (ko) | 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치 | |
JP2010086246A (ja) | メモリインターフェース及びメモリインターフェースの動作方法 | |
JP2007004967A (ja) | 並列データ経路アーキテクチャ | |
US9911507B2 (en) | Semiconductor device, semiconductor system including the same and test method thereof | |
US11748035B2 (en) | Command address input buffer bias current reduction | |
KR102473661B1 (ko) | 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템 | |
US7802154B2 (en) | Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing | |
US20220246227A1 (en) | Test circuit using clock signals having mutually different frequency | |
JP2001189078A (ja) | 半導体記憶装置 | |
JP2007287218A (ja) | メモリインターフェース回路及びメモリ試験装置 | |
KR101034036B1 (ko) | 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법 | |
JP5919918B2 (ja) | メモリ制御装置及びマスクタイミング制御方法 | |
KR20150108174A (ko) | 반도체 장치 | |
KR20040009543A (ko) | 테스트 모드를 갖는 반도체 메모리장치 | |
KR20090023784A (ko) | 파이프 라인의 수를 조절할 수 있는 반도체 메모리 장치 | |
US20040135616A1 (en) | Control signal generation circuit and method for generating control signal controlled in units of bit time | |
JP2005346499A (ja) | クロック信号供給装置 | |
KR20120020311A (ko) | 메모리 장치의 내부 라이트 신호 지연회로 및 지연 방법 |