JP2008016652A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2008016652A
JP2008016652A JP2006186591A JP2006186591A JP2008016652A JP 2008016652 A JP2008016652 A JP 2008016652A JP 2006186591 A JP2006186591 A JP 2006186591A JP 2006186591 A JP2006186591 A JP 2006186591A JP 2008016652 A JP2008016652 A JP 2008016652A
Authority
JP
Japan
Prior art keywords
heat treatment
silicon wafer
oxygen
gas
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006186591A
Other languages
English (en)
Inventor
Takemine Magari
偉峰 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006186591A priority Critical patent/JP2008016652A/ja
Priority to KR1020087032040A priority patent/KR20090029234A/ko
Priority to PCT/JP2007/060601 priority patent/WO2008004379A1/ja
Priority to US12/308,120 priority patent/US20090197396A1/en
Priority to TW096122799A priority patent/TW200818322A/zh
Publication of JP2008016652A publication Critical patent/JP2008016652A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】シリコンウェーハに施すRTA熱処理の低温化又は短時間化を図り、シリコンウェーハのスリップの発生を抑制すると共に、NHを使用することなく、シリコンウェーハ内部に空孔を形成し、高品質なシリコンウェーハを製造する方法を提供すること。
【解決手段】少なくとも、雰囲気ガス中でシリコンウェーハにRTA熱処理を施す工程を有するシリコンウェーハの製造方法であって、前記雰囲気ガスとして窒素ガスを用い、これに100ppm未満の濃度の酸素を混入させたものを用いて熱処理をすることを特徴とするシリコンウェーハの製造方法。
【選択図】図1

Description

本発明は、雰囲気ガス中でシリコンウェーハにRTA熱処理して内部に空孔を形成し、ゲッタリング能力を付与するシリコンウェーハの製造方法に関する。
CZ(チョクラルスキー)法で引上成長されたシリコン単結晶を加工して製作されたシリコンウェーハは、酸素不純物を多く含んでおり、この酸素不純物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Micro Defect)となる。この酸素析出物がデバイスが形成される表面にある場合、リーク電流増大や酸化膜耐圧低下等の原因になって半導体デバイスの特性に大きな影響を及ぼす。
このため、従来、シリコンウェーハ表面に対し、1250℃以上の高温で短時間の急速加熱・急冷の熱処理(RTA:Rapid Thermal Annealing)を所定の雰囲気ガス中で施し、内部に高濃度の熱平衡の原子空孔(Vacancy:以下、単に空孔と称す)を形成し、急冷により凍結すると共に、この後の熱処理で表面において空孔を外方拡散させることによりDZ層(Denuded Zone又は無欠陥層)を均一に形成する方法が用いられている(特許文献1参照)。そして、上記DZ層形成後に、上記温度より低温で熱処理を施すことで、内部の欠陥層として酸素析出核を形成・安定化してゲッタリング効果を有するBMD層を形成する工程が採用されている。このようにして得られるシリコンウェーハは、図2のように表面にDZ層7、内部にBMD層8を有する。
また、他の従来技術(例えば、特許文献2)として、先ず酸素雰囲気下で熱処理を行い、続けて非酸化性雰囲気下で熱処理を行うことでシリコンウェーハ表面にDZ層と内部にBMD層の形成を行っている。なお、従来、空孔形成のための熱処理においては、雰囲気ガスとしてN(窒素)が主に用いられている。すなわち、高温でNが分解され、シリコンウェーハ表面にSi(窒化膜)が形成されることにより、空孔を注入するものである。
しかしながら、上記シリコンウェーハの熱処理技術では、以下のような課題が残されている。従来は、例えば空孔形成のための熱処理を施す際に、Nを主とした雰囲気ガス中で熱処理が行われるが、この場合、十分な熱処理効果を得るために1250℃以上かつ10sec以上の熱処理が必要であった。
このため、シリコンウェーハには、高温の熱処理により、サセプタ又は支持ピン等と接触する部分からスリップが発生してしまい、割れ等の原因になる不都合があった。また、熱処理前のシリコンウェーハ表面は、少なからず酸化されて自然酸化膜が形成されているが、上記熱処理が施されるため表面の自然酸化膜が高温で昇華してしまい、表面が荒れるという不都合があった。
そこで、特許文献3では、シリコンウェーハを熱処理して内部に新たに空孔を形成する熱処理工程の雰囲気ガスをNが分解可能な温度よりも低い分解温度の窒化ガス(NH等)を含む雰囲気ガスとすることを提案している。これにより、Nの場合よりも低い熱処理温度又は短い熱処理時間でも窒化ガスが分解されてシリコンウェーハ表面を窒化し、内部に空孔を注入することができ、熱処理時のスリップ発生を抑制することができると共に、その後の熱処理で十分なDZ層と内部に適度に高いBMD密度を有した高品質なウェーハを得ることができるとしている。
この場合、窒化ガスはNHを含んだ窒化ガスが好適に用いられ、NHが分解して生じた水素がシリコンウェーハ表面の自然酸化膜を除去するクリーニング効果を有しているため、さらに表面の窒化及び空孔の注入が促進される。
しかしながら、有害なNHを供給するための設備が必要となり、設備コストが増大してしまう。従って、NHを使用することなく、NHを含んだ窒化ガスを使用した場合と同様の品質が得られるシリコンウェーハの製造方法が望まれていた。
国際公開WO 98/38675号パンフレット 国際公開WO 98/45507号パンフレット 特開2003−31582号公報
本発明は、前述の課題に鑑みてなされたもので、シリコンウェーハに施すRTA熱処理の低温化又は短時間化を図り、シリコンウェーハのスリップの発生を抑制すると共に、NHを使用することなく、シリコンウェーハ内部に空孔を形成し、高品質なシリコンウェーハを製造することができる方法を提供することを目的とする。
上記課題を解決するため、本発明は、少なくとも、雰囲気ガス中でシリコンウェーハにRTA熱処理を施す工程を有するシリコンウェーハの製造方法であって、前記雰囲気ガスとして窒素ガスを用い、これに100ppm未満の濃度の酸素を混入させたものを用いて熱処理をすることを特徴とするシリコンウェーハの製造方法を提供する(請求項1)。
このように、RTA熱処理の際、雰囲気ガスとして窒素ガスを用い、これに100ppm未満の濃度という微量の酸素を混入させることにより、シリコンウェーハ表面に厚い酸窒化膜を形成することができる。そして、酸窒化膜が厚く形成されるので、窒素と反応するシリコン原子数が増加し、結果としてシリコンウェーハ内部に注入できる空孔量が増加するので、雰囲気ガスにNH等の有毒ガスを用いず、比較的低温であっても効率的にシリコンウェーハ内部に空孔を注入することができる。これにより、その後の熱処理でシリコンウェーハの表層に十分なDZ層と内部に適度に高いBMD密度を有した高品質なウェーハを製造することができる。
また、窒素ガスに100ppm未満の濃度という微量の酸素を混入させるだけなので、工程が簡単である。さらに、有害なNHを使用しないので、従来のRTA熱処理用の炉を使用することができ、設備コストがかからない。従って、双方の面でコスト削減が図れる。
この場合、前記窒素ガス雰囲気中に混入させる前記酸素の濃度を15ppm〜90ppmにすることが好ましい(請求項2)。
このように、窒素ガス雰囲気中に混入させる前記酸素の濃度を15ppm〜90ppmにすることにより、シリコンウェーハ表面に形成される酸窒化膜の厚さがNガスによる窒化膜より十分に厚く形成でき、空孔を注入して酸素析出を促進させることができる。
また、前記熱処理の温度を1100℃以上1250℃以下とし(請求項3)、前記熱処理の時間を1秒〜60秒とすることができる(請求項4)。
このように、本発明では、熱処理温度を1100℃以上1250℃以下とし、熱処理時間を1秒〜60秒といったNのみの場合より、比較的低温、短時間とすることができ、シリコンウェーハにおけるスリップの発生を抑制すると共に十分にシリコンウェーハの内部に空孔を注入でき、適度に高密度のBMD層を得ることができる。
また、本発明では、前記熱処理前の前記シリコンウェーハの酸素濃度を9ppma〜12ppmaとすることが好ましい(請求項5)。
このように、熱処理炉に投入する前のシリコンウェーハの酸素濃度が9ppma〜12ppmaであれば、RTA熱処理により適度な酸素析出量が得られ、スリップが少なく、その後の熱処理によって、シリコンウェーハの表層には十分なDZ層、そしてシリコンウェーハの内部には適度に高密度のBMD層を有した高品質のシリコンウェーハを得ることができる。
本発明に係るシリコンウェーハの製造方法であれば、RTA熱処理工程の雰囲気ガスとして有害なNHを使用することがないので、設備コストを増大させることなく、比較的低温でシリコンウェーハ表面を酸窒化し、内部に空孔を注入することができ、熱処理時のスリップ発生を抑制することができると共に、その後の熱処理でシリコンウェーハの表層に十分なDZ層と内部には適度に高密度のBMD層を有した高品質なシリコンウェーハを得ることができる。
図3は、熱処理炉に雰囲気ガスとして窒素ガス又はNHとArの混合ガスを供給してシリコンウェーハにRTA熱処理した場合のシリコンウェーハ表面に形成される窒化膜の厚さとシリコンウェーハの中心からの距離の関係を表すグラフである。
本発明者は、図3のグラフから、RTA熱処理の際、雰囲気ガスとしてNHとArの混合ガスを用いると、シリコンウェーハのガス供給側から排出側にかけて窒化膜の厚さが26Å〜28Åとほぼ一定に形成されるのに対して、RTA熱処理の際、雰囲気ガスとしてNガスを用いると、雰囲気ガスの流れに対してウェーハ面内の垂直な方向では、シリコンウェーハ表面に形成される窒化膜の厚さは12Å〜14Åとほぼ一定であるが、雰囲気ガスが流れる方向に沿った方向では、シリコンウェーハのガス供給側から排出側にかけて窒化膜が厚くなる現象が発生することを発見し、シリコンウェーハの表面のガス排出側に形成された窒化膜を調査した。その結果、酸窒化(SiN)膜が形成されていることが判明し、以下に説明する図1のように、ガス排出側の微量の酸素リークが原因であると推定した。
さらに、酸窒化膜の形成された領域は酸素析出量が多く、BMDのサイズが小さくなることが分かった。従って、より多くの空孔が注入されていることが分かった。
そこで、本発明者はRTA熱処理工程の雰囲気ガスに窒素ガスを使用し、積極的に極微量の酸素を混入させることにより、厚い酸窒化膜を形成することでウェーハ内に十分な空孔量を注入し、その後の熱処理でシリコンウェーハの表層部に十分なDZ層とシリコンウェーハ内部に高いBMD密度を形成することができることを見出し本発明を完成させた。
以下、本発明についての実施の形態を説明するが、本発明はこれらに限定されるものではない。
先ず、図1に本発明で使用されるRTA用の熱処理炉の一例を示す。この熱処理炉は実質的に従来のものと同様のものを使用できる。熱処理炉1は、シリコンウェーハ6の搬入口をふさぐための蓋9、雰囲気ガスを供給するためのガス供給口2、雰囲気ガスを排出するためのガス排出口3、シリコンウェーハ6を載置するためのサセプタ4とシリコンウェーハ6を加熱するランプ5を具備している。蓋9と熱処理炉1の隙間からは微量の酸素がリークしてしまう。雰囲気ガスとしてはN(窒素)を用いて、そこに100ppm未満の微量のO(酸素)を混入させる。
この熱処理炉1によりシリコンウェーハ6にRTA熱処理を施すには、サセプタ4にシリコンウェーハ6を載置した後、ガス供給口2から上記雰囲気ガス(N/微量O)をシリコンウェーハ6の表面上に供給した状態で、熱処理温度を1100℃〜1250℃かつ熱処理時間を1秒〜60秒の範囲で、短時間の急速加熱・急冷の熱処理を施す。
図4は温度が1200℃、時間が10秒というRTA熱処理をした後のシリコンウェーハ表面上に形成された窒化膜又は酸窒化膜(黒)を表した図で、(A)は窒素ガス雰囲気に酸素を混入させなかった場合、(B)は酸素を25ppm混入させた場合、(C)は酸素を50ppm混入させた場合の結果である。
上記のように、雰囲気ガスとしてN(窒素)を用いて、これに100ppm未満の濃度という微量のO(酸素)を混入させることにより、Nのみの図4(A)に比べて、図4(B)、(C)に示すように、シリコンウェーハ6の表面に厚い酸窒化膜を形成することができる。すなわち、微量のOの存在により反応を促進することができ、熱処理を低温化できると共に、酸窒化膜が厚く形成されることにより、窒素と反応するシリコン原子数が増加し、結果としてシリコンウェーハ内部に注入できる空孔量が増加するので、雰囲気ガスにNH等の有毒ガスを用いず、効率的にシリコンウェーハ内部に空孔を注入することができる。
これにより、その後の熱処理でシリコンウェーハの表層に十分な厚さのDZ層7と内部に適度に高密度のBMD層8を有した高品質なウェーハを製造することができる。
なお、図2は最終的に製造したいシリコンウェーハの概略図であり、このシリコンウェーハ6は、表層にDZ層7、内部にBMD層8を有している。
一方、窒素ガス雰囲気に酸素を混入させなかった図4(A)では、ガスの下流側でわずかな窒化膜が形成されているだけであった。すなわち、Nガスのみでは、1200℃ではシリコンウェーハの窒化反応があまり進行しないことが分かる。
次に、Oの適切な混入量と熱処理時間を調査するため、O混入量と熱処理時間を振ったテストを行った。図5は、窒素ガス雰囲気に混入させる酸素の量を0ppm〜100ppmまで変化させたときの酸素析出量を表すグラフであるが、窒素ガス雰囲気に混入させる酸素の濃度を15ppm〜90ppmとすることにより、酸素析出熱処理を行った後のシリコンウェーハの酸素析出量が特に増加している。また、1200℃、60秒で十分に酸素析出量が得られることが分かる。すなわち、従来、Nのみの雰囲気では、1250℃以上が必要とされたが、本発明では1250℃以下でも十分な析出を得ることができる。
また、100ppm以上の濃度で酸素を窒素ガス雰囲気に混入させた場合、シリコンウェーハ表面に酸化膜(SiO)が形成され、シリコンウェーハ内に空孔ではなく格子間シリコンが注入されて、酸素析出量が抑制されてしまうことになるが、窒素ガス雰囲気に100ppm未満という微量の濃度の酸素を混入させることによって、シリコンウェーハ6の表面に厚い酸窒化膜を形成することができるので、酸素析出量が抑制されることもない。
また、雰囲気ガスとしてNH等の有毒ガスを用いた場合には、パージ等に時間もかかり、工程が長時間化するという問題が生じていたが、本発明は、窒素ガス雰囲気に100ppm未満の濃度という微量のOを混入させるだけで、有毒ガスを使用していないので、工程が簡単で、パージ等の時間が節約できる。さらに、NH等の有害なガスを使用しないので、従来のRTA熱処理用の炉を使用することができ、別途特別な装置が不要であり、設備コストがかからない。従って、双方の面でコスト削減が図れる。
そして、上記のようにRTA熱処理時の温度は1100℃〜1250℃とするのが好ましく、また、RTA熱処理時の時間を1秒〜60秒とすることで、スリップの発生を抑制すると共に効率的にシリコンウェーハ内部に空孔を注入でき、適度に高密度のBMD層8を得ることができる。従来のように高温熱処理では、空孔と格子間シリコンが同時に発生し、RTA熱処理で注入される空孔が格子間シリコンと対消滅してしまい、実際に析出に貢献する空孔の密度が低下してしまう。しかし、本発明ではRTA熱処理時の温度を1100℃〜1250℃としているので、スリップの発生を防止できるとともに、格子間シリコンの発生を抑制でき、効率的にシリコンウェーハ内部に空孔を注入することができる。
また、熱処理炉1に投入する前のRTA熱処理前のシリコンウェーハの酸素濃度を9ppma〜12ppmaとすることが好ましい。このようなシリコンウェーハに、窒素ガス雰囲気に微量の酸素を混入させるという本発明のRTA熱処理を施せば、酸素析出熱処理後の酸素析出量が2ppma〜5ppmaとすることができ、スリップが少なく、その後の熱処理によりシリコンウェーハ6の表層に十分なDZ層7と内部には適度に高密度のBMD層8とを有した高品質なウェーハが得られる。
なお、酸素析出量は、RTA熱処理後で酸素析出熱処理前のシリコンウェーハの酸素濃度Oi(格子間酸素)と酸素析出熱処理後のシリコンウェーハの残存Oiとの差から求めることができる。
本実施形態では、BMD密度を測定するため、酸素析出熱処理として3段熱処理(1段目600℃/2時間、2段目800℃/4時間、3段目1000℃/16時間)を施しているが、ウェーハ加工工程の後のデバイス製造工程における熱処理にともなって、シリコンウェーハ6の表層にDZ層7、内部にBMD層8が形成されればよい。
以下、本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
雰囲気ガスとして窒素ガスに混入させる酸素の濃度を0ppmより大きく100ppm未満の範囲で変化させ、さらにRTA熱処理温度が1200℃で、RTA熱処理時間を10秒、30秒、60秒の熱処理をシリコンウェーハに施した。その後、酸素析出熱処理を施し、酸素析出熱処理の前後での残存Oiの量を測定することにより、酸素析出量を調査した。
その結果が図5である。窒素ガス雰囲気中に混入させる酸素の濃度が15ppm〜90ppmの範囲で酸素析出量が増加していることがわかる。また、RTA熱処理時間が長い程、酸素析出量が多くなることがわかる。特に、混入量60ppm、1200℃、60秒でNのみの場合に比べて、3倍もの析出量を得ることができる。
(実施例2)
雰囲気ガスとして窒素ガスに25ppmの濃度の酸素を混入させ、RTA熱処理をシリコンウェーハに施した。
このとき、RTA熱処理条件は、温度1200℃で、時間を10秒とした。
次に、その後の熱処理で形成されるBMD層を調査するため、3段熱処理を施し、BMD密度を測定した。
RTA熱処理によりシリコンウェーハの表面に形成された酸窒化膜をXRTで観察したところ(図4(B)参照)、シリコンウェーハのほぼ全体に酸窒化膜が形成されていることがわかる。
また、3段熱処理後、シリコンウェーハの内部に形成されるBMD層は図7(B)のようになり、BMD密度を測定した結果、図6のようになった。
(実施例3)
雰囲気ガスとして窒素ガスに50ppmの濃度の酸素を混入させ、RTA熱処理をシリコンウェーハに施した。
このとき、RTA熱処理条件は、温度1200℃で、時間を10秒とした。
次に、その後の熱処理で形成されるBMD層を調査するため、3段熱処理を施し、BMD密度を測定した。
RTA熱処理によりシリコンウェーハの表面に形成された酸窒化膜をXRTで観察したところ(図4(C)参照)、シリコンウェーハのほぼ全体に酸窒化膜が形成されていることがわかる。
また、3段熱処理後、シリコンウェーハの内部に形成されるBMD層は図7(C)のようになり、BMD密度を測定した結果、図6のようになった。
(実施例4)
熱処理炉に投入前の酸素濃度が11.3ppm〜11.7ppmのシリコンウェーハに対し、雰囲気ガスとして窒素ガスに40ppm〜80ppmの濃度の酸素を混入させ、RTA熱処理を施した。
このとき、RTA熱処理条件は、温度1200℃で、時間を30秒とした。
その結果が、図8である。酸素を40ppm〜80ppm混入させた場合、図8(A)より残存Oiが約6.2ppma〜8.3ppmaの範囲であることから、酸素析出量が3ppm〜5.5ppmの範囲で面内は均一であることがわかる。さらに、図8(B)より、実施例ではシリコンウェーハ表面から約80μmの深さ付近で空孔の注入量が多いことがわかる。
(比較例1)
雰囲気ガスとして窒素ガスのみで、RTA熱処理温度を1200℃、RTA熱処理時間を10秒、30秒、60秒という熱処理をシリコンウェーハに施した。
その後、酸素析出熱処理を施し、酸素析出量を調査した。
その結果、酸素析出はごく微量で、図5を参照すると、雰囲気ガスが窒素のみ(混入酸素量=0ppm)より、酸素を100ppm未満の濃度で混入させたほうが、酸素析出量が多いことがわかる。
(比較例2)
雰囲気ガスとして窒素ガスのみで、RTA熱処理をシリコンウェーハに施した。
このとき、RTA熱処理条件は、温度1200℃で、時間を10秒とした。
次に、その後の熱処理で形成されるBMD層を調査するため、3段熱処理を施し、BMD密度を測定した。
RTA熱処理によりシリコンウェーハの表面に形成された酸窒化膜をXRTで観察したところ、図4(A)のようになり、シリコンウェーハのガス排出側にわずかな窒化膜が形成されていることがわかる。
また、3段熱処理後、シリコンウェーハの内部に形成されるBMD層は図7(A)のようになり、BMD密度を測定した結果は、図6のようになった。
図4のシリコンウェーハ表面上に形成された窒化膜又は酸窒化膜を(A)〜(C)で見比べると、雰囲気ガスが窒素ガスのみであるとガス排出側にリークによると思われる酸窒化膜がわずかに形成されるだけだが、(B)、(C)のように窒素ガスに微量に酸素を混入させれば、シリコンウェーハ全面に厚い酸窒化膜が形成される。
図6は窒素ガス雰囲気に酸素を混入させなかった場合(比較例2)、酸素を25ppm混入させた場合(実施例2)、酸素を50ppm混入させた場合(実施例3)にRTA熱処理(温度1200℃、時間10秒)を行い、3段熱処理後のBMD密度を測定した結果をまとめたグラフである。
図6においてBMD層のBMD密度を見比べると、雰囲気ガスが窒素のみの場合、ガス排出側が、約3.0×10/cmという密度で、異常に高密度になっているが、それ以外の部分では、約0.8×10/cm〜約1.5×10/cmである。しかし、微量酸素を窒素ガスに混入させたほうが、BMD密度が約2.0×10/cm〜約4.0×10/cmとなり、高密度のBMD層が得られ、面内でほぼ均一となっていることが分かる。
図7は図6の測定の際、ウェーハ断面を観察したもので、BMD(黒い斑点)のサイズと密集度が確認できる。(A)は窒素ガス雰囲気に酸素を混入させなかった場合(比較例2)、(B)は酸素を25ppm混入させた場合(実施例2)、(C)は酸素を50ppm混入させた場合(実施例3)である。
図7を参照すると、雰囲気ガスが窒素のみの(A)より、窒素ガス雰囲気に微量酸素を混入させた(B)、(C)のBMDサイズのほうが小さく、BMDがより密集していることがわかる。
従って、RTA熱処理の際、雰囲気ガスとして窒素ガスを用い、これに100ppm未満の濃度という微量の酸素を混入させることにより、シリコンウェーハ表面に厚い酸窒化膜を形成することができ、効率的にシリコンウェーハ内部に空孔を注入することができる。また、その後の熱処理により、BMDサイズが小さく、適度に高密度のBMD層を有した高品質なウェーハを製造することができる。
(比較例3)
雰囲気ガスとしてNガスのみ、Arガスのみ、NHとArの混合ガス、NHとNの混合ガスのそれぞれでシリコンウェーハにRTA熱処理を施した。
このとき、RTA熱処理条件は、温度1200℃で、時間を10秒とした。
次に、その後の熱処理で形成されるBMD層を調査するため、3段熱処理を施し、BMD密度を測定した。
実施例3と比較例3でのBMD密度の測定結果を表1に示す。雰囲気ガスがNのみ及びArのみであるとBMD密度は5×10/cmが限界であるが、窒素ガスやアルゴンガスとNHの混合ガスであれば、2×10/cmという高密度のBMD層が形成され、さらに、窒素ガス雰囲気に微量酸素を混入させるという本発明は、従来技術である有毒なNHを雰囲気ガスに使用したときと同じ2×10/cmという高密度のBMD層を形成することができる。従って、本発明ではNHのような有害なガスを雰囲気ガスとして使用しなくても、低温、短時間の熱処理で、適度に高密度のBMD層を有する高品質のシリコンウェーハを得ることができる。
Figure 2008016652
(比較例4)
熱処理炉に投入前の酸素濃度が11.3ppm〜11.7ppmのシリコンウェーハに対し、雰囲気ガスに窒素ガスを使用して、RTA熱処理を施した。
このとき、RTA熱処理条件は、温度1200℃で、時間を30秒とした。
図8は(実施例4)と(比較例4)の結果をまとめたもので、(A)は残存Oiの量とシリコンウェーハの中心からの距離の関係を表したグラフで、(B)はBMD密度とシリコンウェーハ表面からの深さの関係を表したグラフである。
雰囲気ガスがNのみの場合は、図8(A)を参照すると、残存Oiが約9ppma〜10ppmaであり、初期酸素濃度が約11ppmであることから、酸素析出量は1ppma〜2ppmaとなり、窒素ガス雰囲気に微量酸素を混入させたときより、酸素析出量が少ないことがわかる。また、図8(B)から、BMD密度も、窒素ガス雰囲気に微量酸素を混入させたときより、低いことがわかる。一方、実施例では、面内均一な酸素析出が得られ、かつ、深さ方向では、表面層の直下に高密度のBMD層が得られ、高いゲッタリング効果が期待できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のシリコンウェーハの製造方法で使用される熱処理炉の一例の概略図である。 シリコンウェーハのDZ層とBMD層の概略図である。 従来のRTA熱処理によってシリコンウェーハに形成される窒化膜の厚さとシリコンウェーハの中心からの距離の関係を表すグラフである。 RTA熱処理によりシリコンウェーハの表面に形成された窒化膜または酸窒化膜をXRTで観察した結果で、RTA熱処理時の雰囲気ガスが(A)Nのみ、(B)N/微量O(25ppm)、(C)N/微量O(50ppm)の場合を表す図である。 RTA熱処理後における酸素析出熱処理前後のOi変化量と、RTA熱処理時に窒素ガス雰囲気に混入させる酸素の濃度との関係を表すグラフである。 BMD密度と中心からの距離の関係を表すグラフである。 シリコンウェーハにRTA熱処理を施し、3段熱処理後のBMD層を観察した結果で、RTA熱処理時の雰囲気ガスが(A)Nのみ、(B)N/微量O(25ppm)、(C)N/微量O(50ppm)の場合を表す図である。 RTA熱処理前の酸素濃度が11.3ppm〜11.7ppmのシリコンウェーハに対し、RTA熱処理を施し、3段熱処理後の(A)残存Oi量と、(B)深さ方向のBMD密度を表すグラフである。
符号の説明
1…熱処理炉、 2…ガス供給口、 3…ガス排出口、 4…サセプタ、
5…ランプ、 6…シリコンウェーハ、
7…表層(DZ層)、 8…内部(BMD層) 9…蓋。

Claims (5)

  1. 少なくとも、雰囲気ガス中でシリコンウェーハにRTA熱処理を施す工程を有するシリコンウェーハの製造方法であって、前記雰囲気ガスとして窒素ガスを用い、これに100ppm未満の濃度の酸素を混入させたものを用いて熱処理をすることを特徴とするシリコンウェーハの製造方法。
  2. 前記窒素ガス雰囲気中に混入させる前記酸素の濃度を15ppm〜90ppmにすることを特徴とする請求項1に記載のシリコンウェーハの製造方法。
  3. 前記熱処理の温度を1100℃以上1250℃以下とすることを特徴とする請求項1又は請求項2に記載のシリコンウェーハの製造方法。
  4. 前記熱処理の時間を1秒〜60秒とすることを特徴とする請求項1ないし請求項3のいずれか1項に記載のシリコンウェーハの製造方法。
  5. 前記熱処理前の前記シリコンウェーハの酸素濃度を9ppma〜12ppmaとすることを特徴とする請求項1ないし請求項4のいずれか1項に記載のシリコンウェーハの製造方法。
JP2006186591A 2006-07-06 2006-07-06 シリコンウェーハの製造方法 Pending JP2008016652A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006186591A JP2008016652A (ja) 2006-07-06 2006-07-06 シリコンウェーハの製造方法
KR1020087032040A KR20090029234A (ko) 2006-07-06 2007-05-24 실리콘 웨이퍼의 제조방법
PCT/JP2007/060601 WO2008004379A1 (fr) 2006-07-06 2007-05-24 Procédé de fabrication de tranche de silicium
US12/308,120 US20090197396A1 (en) 2006-07-06 2007-05-24 Method for Producing Silicon Wafer
TW096122799A TW200818322A (en) 2006-07-06 2007-06-23 Silicon wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006186591A JP2008016652A (ja) 2006-07-06 2006-07-06 シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2008016652A true JP2008016652A (ja) 2008-01-24

Family

ID=38894353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186591A Pending JP2008016652A (ja) 2006-07-06 2006-07-06 シリコンウェーハの製造方法

Country Status (5)

Country Link
US (1) US20090197396A1 (ja)
JP (1) JP2008016652A (ja)
KR (1) KR20090029234A (ja)
TW (1) TW200818322A (ja)
WO (1) WO2008004379A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028065A (ja) * 2008-07-24 2010-02-04 Sumco Corp シリコンウェーハの製造方法
WO2010050120A1 (ja) * 2008-10-29 2010-05-06 信越半導体株式会社 シリコンウェーハの製造方法
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
WO2012023233A1 (ja) * 2010-08-18 2012-02-23 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びにシリコンウエーハ並びに熱処理装置
JP2012124531A (ja) * 2012-03-14 2012-06-28 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
US10692736B2 (en) * 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
CN110799678B (zh) 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515633A (ja) * 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素/炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
SG108878A1 (en) * 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR101111436B1 (ko) * 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515633A (ja) * 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素/炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028065A (ja) * 2008-07-24 2010-02-04 Sumco Corp シリコンウェーハの製造方法
WO2010050120A1 (ja) * 2008-10-29 2010-05-06 信越半導体株式会社 シリコンウェーハの製造方法
JP2010109100A (ja) * 2008-10-29 2010-05-13 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
WO2012023233A1 (ja) * 2010-08-18 2012-02-23 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びにシリコンウエーハ並びに熱処理装置
JP2012043931A (ja) * 2010-08-18 2012-03-01 Shin Etsu Handotai Co Ltd ウエーハの熱処理方法及びシリコンウエーハの製造方法並びにシリコンウエーハ並びに熱処理装置
TWI508180B (zh) * 2010-08-18 2015-11-11 Shinetsu Handotai Kk Wafer heat treatment method, silicon wafer manufacturing method, silicon wafer and heat treatment device
JP2012124531A (ja) * 2012-03-14 2012-06-28 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
WO2008004379A1 (fr) 2008-01-10
US20090197396A1 (en) 2009-08-06
KR20090029234A (ko) 2009-03-20
TW200818322A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
JP2008016652A (ja) シリコンウェーハの製造方法
US7670965B2 (en) Production method for silicon wafers and silicon wafer
TWI628320B (zh) Heat treatment of single crystal germanium wafer
JP5062217B2 (ja) 半導体ウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
WO2010050120A1 (ja) シリコンウェーハの製造方法
JP3791446B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP3778146B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP5045710B2 (ja) シリコンウェーハの製造方法
JP2003007711A (ja) シリコンウェーハ
JP2008227060A (ja) アニールウエハの製造方法
JP2009177194A (ja) シリコンウェーハの製造方法、シリコンウェーハ
WO2019159539A1 (ja) シリコン単結晶ウェーハの熱処理方法
KR100398505B1 (ko) 단결정 실리콘 웨이퍼의 cop 제거방법
JP4345253B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2002043241A (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2003257984A (ja) シリコンウェーハ及びその製造方法
JP2003077924A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2010034475A (ja) シリコンウェーハの製造方法
JP2010263009A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023