JP2008010781A - Ｉｉｉ族窒化物半導体装置とその製造方法 - Google Patents
Ｉｉｉ族窒化物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2008010781A JP2008010781A JP2006182363A JP2006182363A JP2008010781A JP 2008010781 A JP2008010781 A JP 2008010781A JP 2006182363 A JP2006182363 A JP 2006182363A JP 2006182363 A JP2006182363 A JP 2006182363A JP 2008010781 A JP2008010781 A JP 2008010781A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- nitride semiconductor
- semiconductor layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 386
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 318
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 title description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 208
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 103
- 239000013078 crystal Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000007789 gas Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 234
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 19
- 229910002601 GaN Inorganic materials 0.000 description 18
- 230000005533 two-dimensional electron gas Effects 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 本発明では、ｐ型のIII族窒化物半導体層の表面の結晶構造中の窒素量は、その表面以外の結晶構造中の窒素量と同じであり、ｎ型の又はｉ型のIII族窒化物半導体層の表面の一部の結晶構造中の窒素量は、その表面の一部以外の結晶構造中の窒素量よりも多いことを同時に達成する。
【解決手段】 ｐ型の不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を窒素元素を含まないガスでエッチングして、第１のIII族窒化物半導体層の表面の一部を露出させる。ｎ型の不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングして、第２のIII族窒化物半導体層の表面の一部を露出させる。
第１のIII族窒化物半導体層の露出している表面に窒素を供給して、第２のIII族窒化物半導体層の露出している表面に窒素を供給しない
【選択図】 図１
【解決手段】 ｐ型の不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を窒素元素を含まないガスでエッチングして、第１のIII族窒化物半導体層の表面の一部を露出させる。ｎ型の不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングして、第２のIII族窒化物半導体層の表面の一部を露出させる。
第１のIII族窒化物半導体層の露出している表面に窒素を供給して、第２のIII族窒化物半導体層の露出している表面に窒素を供給しない
【選択図】 図１
Description
本発明は、高耐圧デバイスあるいは高周波デバイス等に使用されるIII族窒化物半導体装置とその製造方法に関する。
III族窒化物半導体を利用する半導体装置では、ｐ型不純物を含むIII族窒化物半導体層（以下ではｐ型III族窒化物半導体層ということがある）の表面に形成されている層をエッチングすることによって、ｐ型III族窒化物半導体層の表面の少なくとも一部を露出させ、露出したｐ型III族窒化物半導体層の表面に金属電極を形成することがある。また、ｎ型不純物を含むIII族窒化物半導体層（以下ではｎ型III族窒化物半導体層ということがある）又はｉ型のIII族窒化物半導体層の表面に形成されている層をエッチングすることによって、ｎ型又はｉ型のIII族窒化物半導体層の表面の少なくとも一部を露出させ、露出したｎ型又はｉ型のIII族半導体層の表面に金属電極を形成することがある。
特許文献１のIII族窒化物半導体装置では、ｐ型III族窒化物半導体層の表面にｎ型又はｉ型のIII族窒化物半導体層を形成し、ｎ型又はｉ型のIII族窒化物半導体層の表面にゲート絶縁膜を形成する。ゲート絶縁膜をエッチングしてｎ型又はｉ型のIII族窒化物半導体層の表面の一部を露出させ、さらに、ｎ型又はｉ型のIII族窒化物半導体層をエッチングしてｐ型III族窒化物半導体層の表面の一部を露出させている。その後、ｐ型III族窒化物半導体層の露出表面とｎ型又はｉ型のIII族窒化物半導体層の露出表面の各々に金属電極を形成している。
ｐ型III族窒化物半導体層の表面に金属電極を形成すると、ｐ型III族窒化物半導体層の電位を安定化させることができる。その結果、ｐ型III族窒化物半導体層とｎ型又はｉ型のIII族窒化物半導体層の間に安定した空乏層を形成させることができ、ノーマリオフの特性を実現することができる。ｎ型又はｉ型のIII族窒化物半導体層の表面に金属電極を形成すると、半導体装置に電流を流すことができる。
特許文献１のIII族窒化物半導体装置では、ｐ型III族窒化物半導体層の表面にｎ型又はｉ型のIII族窒化物半導体層を形成し、ｎ型又はｉ型のIII族窒化物半導体層の表面にゲート絶縁膜を形成する。ゲート絶縁膜をエッチングしてｎ型又はｉ型のIII族窒化物半導体層の表面の一部を露出させ、さらに、ｎ型又はｉ型のIII族窒化物半導体層をエッチングしてｐ型III族窒化物半導体層の表面の一部を露出させている。その後、ｐ型III族窒化物半導体層の露出表面とｎ型又はｉ型のIII族窒化物半導体層の露出表面の各々に金属電極を形成している。
ｐ型III族窒化物半導体層の表面に金属電極を形成すると、ｐ型III族窒化物半導体層の電位を安定化させることができる。その結果、ｐ型III族窒化物半導体層とｎ型又はｉ型のIII族窒化物半導体層の間に安定した空乏層を形成させることができ、ノーマリオフの特性を実現することができる。ｎ型又はｉ型のIII族窒化物半導体層の表面に金属電極を形成すると、半導体装置に電流を流すことができる。
特許文献１の技術では、ｐ型III族窒化物半導体層の表面に形成されている表面層をエッチングすることによってｐ型III族窒化物半導体層の表面を露出させる。このとき、表面層をエッチングするためのエネルギーがｐ型III族窒化物半導体層の表面に作用し、ｐ型III族窒化物半導体層の表面の結晶構造から窒素（Ｎ）が抜けてしまうことがある。III族窒化物半導体層では、窒素が抜けたＮ空孔はドナーとして作用することが広く知られている。このため、表面の導電型がｐ型からｎ型に反転する現象が生じることがある。表面がｎ型に反転したｐ型III族窒化物半導体層の表面に金属電極を形成しても、ｐ型III族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性が得られない。
非特許文献１には、表面の結晶構造から窒素が抜けたｐ型III族窒化物半導体層の表面に窒素プラズマ照射を行うことによって、ｐ型III族窒化物半導体層の表面の結晶構造中の窒素量を、ｐ型III族窒化物半導体層の表面以外の結晶構造中の窒素量と同じレベルにまで回復する技術が開示されている。非特許文献１の技術によると、ｐ型III族窒化物半導体層の表面がｎ型に反転していないため、ｐ型III族窒化物半導体層と金属電極を良好に接続することができる。
非特許文献１には、表面の結晶構造から窒素が抜けたｐ型III族窒化物半導体層の表面に窒素プラズマ照射を行うことによって、ｐ型III族窒化物半導体層の表面の結晶構造中の窒素量を、ｐ型III族窒化物半導体層の表面以外の結晶構造中の窒素量と同じレベルにまで回復する技術が開示されている。非特許文献１の技術によると、ｐ型III族窒化物半導体層の表面がｎ型に反転していないため、ｐ型III族窒化物半導体層と金属電極を良好に接続することができる。
従来の技術では、ｐ型III族窒化物半導体層のみならず、ｎ型又はｉ型のIII族窒化物半導体層の表面の結晶構造からも窒素が抜けてしまう。ｎ型又はｉ型のIII族窒化物半導体層から窒素が抜けると、ｎ型又はｉ型のIII族窒化物半導体層中の電子量が増大し、ｎ型又はｉ型のIII族窒化物半導体層と金属電極との間の接触抵抗が小さくなる。すなわち、ｎ型又はｉ型のIII族窒化物半導体層の表面に金属電極を形成する場合には、ｎ型又はｉ型のIII族窒化物半導体層の表面から窒素が抜けていることが有利に作用する。しかしながら、従来の技術では、ｐ型III族窒化物半導体層の表面に窒素を供給（補償）するときに、同時にｎ型又はｉ型のIII族窒化物半導体層にも窒素を供給してしまう。
本発明では、ｐ型III族窒化物半導体層の表面の結晶構造中の窒素量は、ｐ型III族窒化物半導体層の表面以外の結晶構造中の窒素量と同じレベルあり、かつ、ｎ型又はｉ型のIII族窒化物半導体層の表面の一部の結晶構造中の窒素量は、その表面の一部以外の結晶構造中の窒素量よりも少ないという両特性を備えている半導体装置を実現する。
III族窒化物半導体層では、半導体層の表面の所定領域に金属電極を形成するために、半導体層の全表面に保護層を形成し、その保護層の所定領域をエッチングして除去することによって、その所定領域において半導体層の表面を露出させることが多い。表面保護層をエッチングしてIII族窒化物半導体層の表面を露出させると、III族窒化物半導体層の表面の結晶構造から窒素が抜けていることが知られている。III族窒化物半導体層の表面の結晶構造から窒素が抜けると、半導体装置が予定している動作をしないことがある。この問題に対処するために、従来の常識では、III族窒化物半導体層の表面から窒素が抜けたことを補償する。結晶構造中に窒素を供給し、III族窒化物半導体層の表面の結晶構造中の窒素量をエッチング前の窒素量にまで回復させる。従来の技術では、ｎ型又はｉ型のIII族窒化物半導体層の表面から窒素が抜けると有利に作用することを考慮しておらず、窒素を供給することによって有利な効果を殺してしまっている。
そこで、本発明の一つの方式では、ｐ型III族窒化物半導体層の表面については、窒素が抜けた結晶構造中に窒素を補償し、ｎ型又はｉ型のIII族窒化物半導体層の表面については、窒素が抜けた結晶構造中に窒素を補償しない。
本発明の他の方式では、ｐ型III族窒化物半導体層の表面層をエッチングする際にはｐ型III族窒化物半導体層から窒素が抜けないようにエッチングする一方、ｎ型又はｉ型のIII族窒化物半導体層の表面層をエッチングする際にはｎ型又はｉ型のIII族窒化物半導体層から窒素が抜けるようにエッチングする。
本発明では、ｎ型又はｉ型のIII族窒化物半導体層の表面から窒素が抜けることによって特性が改善されることを積極的に利用する。一方、ｐ型のIII族窒化物半導体層の表面から窒素が抜けることによって特性が低下することには対策する。
そこで、本発明の一つの方式では、ｐ型III族窒化物半導体層の表面については、窒素が抜けた結晶構造中に窒素を補償し、ｎ型又はｉ型のIII族窒化物半導体層の表面については、窒素が抜けた結晶構造中に窒素を補償しない。
本発明の他の方式では、ｐ型III族窒化物半導体層の表面層をエッチングする際にはｐ型III族窒化物半導体層から窒素が抜けないようにエッチングする一方、ｎ型又はｉ型のIII族窒化物半導体層の表面層をエッチングする際にはｎ型又はｉ型のIII族窒化物半導体層から窒素が抜けるようにエッチングする。
本発明では、ｎ型又はｉ型のIII族窒化物半導体層の表面から窒素が抜けることによって特性が改善されることを積極的に利用する。一方、ｐ型のIII族窒化物半導体層の表面から窒素が抜けることによって特性が低下することには対策する。
本発明のIII族窒化物半導体装置の製造方法では、ｐ型不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第１のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第２のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程を備えている。さらに、第２のIII族窒化物半導体層の露出表面には窒素を供給せず、第１のIII族窒化物半導体層の露出表面に窒素を供給する選択供給工程を備えている。
上記の製造方法によると、ｐ型不純物を含む第１のIII族窒化物半導体層には、エッチングすることによって抜けた窒素が供給される。第１のIII族窒化物半導体層の露出表面の結晶構造中の窒素量を、第１のIII族窒化物半導体層の露出表面以外の結晶構造中の窒素量と同程度に回復することができる。抜けた窒素が補償されたｐ型不純物を含む第１のIII族窒化物半導体層の露出表面に金属電極を形成すると、第１のIII族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性が得られる。抜けた窒素を回復する程度は、要求されるオーミックコンタクト特性によって調整するべきであり、抜けた窒素の一部を補償すればよいこともあれば、抜けた分以上に補償することが好ましいこともある。
一方、ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層の露出表面では、結晶構造から窒素が抜けており、存在する電子量が増えている。第２のIII族窒化物半導体層の露出表面に金属電極を形成すると、第２のIII族窒化物半導体層と金属電極の間の接触抵抗が小さくなる。
本製造方法によると、ｎ型又はｉ型のIII族窒化物半導体層では窒素が抜けることを積極的に利用することができ、ｐ型のIII族窒化物半導体層では窒素が抜けることに対して対策することができ、半導体装置の特性を向上させることができる。
一方、ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層の露出表面では、結晶構造から窒素が抜けており、存在する電子量が増えている。第２のIII族窒化物半導体層の露出表面に金属電極を形成すると、第２のIII族窒化物半導体層と金属電極の間の接触抵抗が小さくなる。
本製造方法によると、ｎ型又はｉ型のIII族窒化物半導体層では窒素が抜けることを積極的に利用することができ、ｐ型のIII族窒化物半導体層では窒素が抜けることに対して対策することができ、半導体装置の特性を向上させることができる。
本発明の製造方法では、第２のIII族窒化物半導体層の露出表面を保護膜で被覆し、第１のIII族窒化物半導体層の露出表面を保護膜で被覆しない状態で、III族窒化物半導体層の全体に窒素プラズマを照射することが好ましい。
上記の製造方法によると、第１のIII族窒化物半導体層の露出表面には窒素が補償される。一方、第２のIII族窒化物半導体層の露出表面に窒素が補償されない。またIII族窒化物半導体層の表面の狭い範囲にだけ窒素プラズマを照射するという高度な技術が必要とされない。半導体装置の製造コストを低くすることができる。
上記の製造方法によると、第１のIII族窒化物半導体層の露出表面には窒素が補償される。一方、第２のIII族窒化物半導体層の露出表面に窒素が補償されない。またIII族窒化物半導体層の表面の狭い範囲にだけ窒素プラズマを照射するという高度な技術が必要とされない。半導体装置の製造コストを低くすることができる。
本発明は、上記以外の製造方法をも提供する。その製造方法は、ｐ型不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含むガスでエッチングすることによって、第１のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第２のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程を有している。
上記の製造方法によると、ｐ型のIII族窒化物半導体層の表面に形成されている層をエッチングしてｐ型のIII族窒化物半導体層の表面を露出させる工程では、ｐ型のIII族窒化物半導体層の表面の結晶構造から窒素が抜けない。厳密にいうと、表面の結晶構造から窒素が抜ける現象と、表面の結晶構造に窒素を補償する現象が同時に起こる。ｐ型のIII族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性が得られる。上記の製造方法によると、ｐ型のIII族窒化物半導体層の表面に形成されている層をエッチングしてｐ型のIII族窒化物半導体層の表面を露出させた段階で、ｐ型のIII族窒化物半導体層の表面から窒素が抜ける程度を減少させることができる。半導体層の表面を露出させる工程と、露出表面に窒素を補償する工程を同時に実施することができる。窒素の選択供給工程が不必要となるので、半導体装置の製造コストを低くすることができる。
また、ｎ型又はｉ型のIII族窒化物半導体層の表面に形成されている層をエッチングしてｎ型又はｉ型のIII族窒化物半導体層の表面の一部を露出させる工程では、ｎ型又はｉ型のIII族窒化物半導体層の表面の結晶構造から窒素が抜ける。ｎ型又はｉ型のIII族窒化物半導体層の露出表面では、電子量が増大する。ｎ型又はｉ型のIII族窒化物半導体層の露出表面と金属電極の間の接触抵抗を小さくすることができる。
また、ｎ型又はｉ型のIII族窒化物半導体層の表面に形成されている層をエッチングしてｎ型又はｉ型のIII族窒化物半導体層の表面の一部を露出させる工程では、ｎ型又はｉ型のIII族窒化物半導体層の表面の結晶構造から窒素が抜ける。ｎ型又はｉ型のIII族窒化物半導体層の露出表面では、電子量が増大する。ｎ型又はｉ型のIII族窒化物半導体層の露出表面と金属電極の間の接触抵抗を小さくすることができる。
本発明の半導体装置は、ｐ型不純物を含む第１のIII族窒化物半導体層と、第１のIII族窒化物半導体層の表面側の一部に形成されているとともに、ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層を有している。第２のIII族窒化物半導体層が形成されていない領域における第１のIII族窒化物半導体層の表面の結晶構造中の窒素量は、その領域外の結晶構造中の窒素量と同程度であり、しかも、第２のIII族窒化物半導体層の表面の一部の領域における結晶構造中の窒素量は、その一部の領域以外の結晶構造中の窒素量よりも少ない。
上記の半導体装置によると、ｎ型又はｉ型のIII族窒化物半導体層が形成されていない領域において、ｐ型のIII族窒化物半導体層の表面に金属電極を形成することができる。ｐ型のIII族窒化物半導体層の表面は充分な窒素を含んでおり、第１のIII族窒化物半導体層と金属電極の間に良好なオーミックコンタクト特性を得ることができる。
また、ｎ型又はｉ型のIII族窒化物半導体層の表面の一部に金属電極を形成することができる。ｎ型又はｉ型のIII族窒化物半導体層の表面から窒素が抜けており、第２のIII族窒化物半導体層と金属電極の間の接触抵抗を小さくすることができる。
また、ｎ型又はｉ型のIII族窒化物半導体層の表面の一部に金属電極を形成することができる。ｎ型又はｉ型のIII族窒化物半導体層の表面から窒素が抜けており、第２のIII族窒化物半導体層と金属電極の間の接触抵抗を小さくすることができる。
本発明の半導体装置では、第２のIII族窒化物半導体層が形成されていない領域において第１のIII族窒化物半導体層の表面に形成されている金属電極と、第２のIII族窒化物半導体層の前記一部の領域において第２のIII族窒化物半導体層の表面に形成されている金属電極が形成されており、その一対の金属電極が分離されていることが好ましい。
上記の半導体装置によると、必要に応じて、第１のIII族窒化物半導体層の表面に形成されている金属電極と、第２のIII族窒化物半導体層の表面に形成されている金属電極の組成を異ならせることができる。各々に適した組成の金属電極を選択することができる。
上記の半導体装置によると、必要に応じて、第１のIII族窒化物半導体層の表面に形成されている金属電極と、第２のIII族窒化物半導体層の表面に形成されている金属電極の組成を異ならせることができる。各々に適した組成の金属電極を選択することができる。
本発明では、第１のIII族窒化物半導体層のバンドギャップよりも第２のIII族窒化物半導体層のバンドギャップの方が大きい半導体装置を提供することができる。
上記の半導体装置によると、第１のIII族窒化物半導体層と第２のIII族窒化物半導体層によって、ヘテロ接合が構成される。ヘテロ接合が構成されることによって、第１のIII族窒化物半導体層と第２のIII族窒化物半導体層の間に、２次元電子ガス領域が形成される。その２次元電子ガス領域を電子が移動できる。
上記の半導体装置によると、第１のIII族窒化物半導体層と第２のIII族窒化物半導体層によって、ヘテロ接合が構成される。ヘテロ接合が構成されることによって、第１のIII族窒化物半導体層と第２のIII族窒化物半導体層の間に、２次元電子ガス領域が形成される。その２次元電子ガス領域を電子が移動できる。
本発明では、第１のIII族窒化物半導体層の表面の一部にｎ型不純物を含むか又はｉ型の第３のIII族窒化物半導体層が形成されており、第３のIII族窒化物半導体層の表面に第２のIII族窒化物半導体層が形成されており、第３のIII族窒化物半導体層のバンドギャップよりも第２のIII族窒化物半導体層のバンドギャップの方が大きい半導体装置を提供することができる。
上記の半導体装置によると、第３のIII族窒化物半導体層と第２のIII族窒化物半導体層によって、ヘテロ結合が形成される。ヘテロ接合が構成されることによって、第２のIII族窒化物半導体層と第３のIII族窒化物半導体層の間に、２次元電子ガス領域が形成される。ｎ型又はｉ型半導体領域内に２次元電子ガス領域が形成されるため、電子の移動抵抗が小さくなり、半導体装置のオン抵抗を小さくすることができる。
本発明によると、ｐ型III族窒化物半導体層と金属電極の間に良好なオーミック特性が確保されており、かつ、ｎ型又はｉ型III族窒化物半導体層と金属電極の間の接触抵抗が低い半導体装置を提供することができる。
実施例の主要な特徴を列記する。
（第１実施形態） ｎ−型のIII族窒化物半導体層２６の表面に、複数個のｐ＋型のIII族窒化物半導体領域２８が島状に形成されている。
（第２実施形態） ｎ−型のIII族窒化物半導体領域３４の表面に、ｎ−型のIII族窒化物半導体領域３４のバンドギャップよりも大きなバンドギャップを有するｎ−型のIII族窒化物半導体領域３６が形成されている。
（第３実施形態） ｎ−型のIII族窒化物半導体領域３４とｎ−型のIII族窒化物半導体領域３６の両端部分に、ｎ＋型のIII族窒化物半導体領域３４ａ，３６ａが形成されている。
（第４実施形態） ｎ＋型のIII族窒化物半導体領域３４ａ，３６ａに接続するソース電極５６が形成されている。
（第５実施形態） ｐ＋型のIII族半導体領域２８に接続するボディ電極５４が形成されている。
（第６実施形態） III族窒化物半導体領域３６の表面に、ゲート絶縁膜８６を介してゲート電極４４が形成されている。ゲート電極４４は、少なくともｐ＋型のIII族窒化物半導体領域２８に対向する位置に形成されている。
（第１実施形態） ｎ−型のIII族窒化物半導体層２６の表面に、複数個のｐ＋型のIII族窒化物半導体領域２８が島状に形成されている。
（第２実施形態） ｎ−型のIII族窒化物半導体領域３４の表面に、ｎ−型のIII族窒化物半導体領域３４のバンドギャップよりも大きなバンドギャップを有するｎ−型のIII族窒化物半導体領域３６が形成されている。
（第３実施形態） ｎ−型のIII族窒化物半導体領域３４とｎ−型のIII族窒化物半導体領域３６の両端部分に、ｎ＋型のIII族窒化物半導体領域３４ａ，３６ａが形成されている。
（第４実施形態） ｎ＋型のIII族窒化物半導体領域３４ａ，３６ａに接続するソース電極５６が形成されている。
（第５実施形態） ｐ＋型のIII族半導体領域２８に接続するボディ電極５４が形成されている。
（第６実施形態） III族窒化物半導体領域３６の表面に、ゲート絶縁膜８６を介してゲート電極４４が形成されている。ゲート電極４４は、少なくともｐ＋型のIII族窒化物半導体領域２８に対向する位置に形成されている。
図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１に、ヘテロ接合を有する縦型のIII族窒化物半導体装置１０の要部断面図を模式的に示す。図１は、半導体装置１０の単位構造を示し、この単位構造が実際には紙面左右方向に繰返されている。
半導体装置１０の裏面に、チタン（Ｔｉ）とアルミニウム（Ａｌ）が積層しているドレイン電極２２が形成されている。ドレイン電極２２の表面に、窒化ガリウム（ＧａＮ）を主材料とするｎ＋型のIII族窒化物半導体層２４が形成されている。III族窒化物半導体層２４の不純物には、シリコン（Ｓｉ）または酸素（Ｏ）が用いられており、そのキャリア濃度は約３×１０１８ｃｍ−３に調整されている。
III族窒化物半導体層２４の表面に、窒化ガリウムを主材料とするｎ−型の低濃度III族窒化物半導体層２６が形成されている。III族窒化物半導体層２６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
III族窒化物半導体層２６の上部に、窒化ガリウムを主材料とするｐ＋型のIII族窒化物半導体領域（第１のIII族窒化物半導体領域）２８が島状に分散して形成されている。III族窒化物半導体領域２８の不純物にはマグネシウム（Ｍｇ）が用いられており、そのキャリア濃度は約１×１０１８ｃｍ−３に調整されている。複数のIII族窒化物半導体領域２８が、III族窒化物半導体層２６の上部に分散して形成されており、隣接するIII族窒化物半導体領域２８の間は、III族窒化物半導体層２６によって隔てられている。図１に示すように、本実施例では、紙面左右に２つのIII族窒化物半導体領域２８が形成されている。平面視したときに、III族窒化物半導体領域２８は紙面奥行き方向に長く伸びており、複数のIII族窒化物半導体領域２８がストライプ状に配置されている。
（第１実施例）
図１に、ヘテロ接合を有する縦型のIII族窒化物半導体装置１０の要部断面図を模式的に示す。図１は、半導体装置１０の単位構造を示し、この単位構造が実際には紙面左右方向に繰返されている。
半導体装置１０の裏面に、チタン（Ｔｉ）とアルミニウム（Ａｌ）が積層しているドレイン電極２２が形成されている。ドレイン電極２２の表面に、窒化ガリウム（ＧａＮ）を主材料とするｎ＋型のIII族窒化物半導体層２４が形成されている。III族窒化物半導体層２４の不純物には、シリコン（Ｓｉ）または酸素（Ｏ）が用いられており、そのキャリア濃度は約３×１０１８ｃｍ−３に調整されている。
III族窒化物半導体層２４の表面に、窒化ガリウムを主材料とするｎ−型の低濃度III族窒化物半導体層２６が形成されている。III族窒化物半導体層２６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
III族窒化物半導体層２６の上部に、窒化ガリウムを主材料とするｐ＋型のIII族窒化物半導体領域（第１のIII族窒化物半導体領域）２８が島状に分散して形成されている。III族窒化物半導体領域２８の不純物にはマグネシウム（Ｍｇ）が用いられており、そのキャリア濃度は約１×１０１８ｃｍ−３に調整されている。複数のIII族窒化物半導体領域２８が、III族窒化物半導体層２６の上部に分散して形成されており、隣接するIII族窒化物半導体領域２８の間は、III族窒化物半導体層２６によって隔てられている。図１に示すように、本実施例では、紙面左右に２つのIII族窒化物半導体領域２８が形成されている。平面視したときに、III族窒化物半導体領域２８は紙面奥行き方向に長く伸びており、複数のIII族窒化物半導体領域２８がストライプ状に配置されている。
III族窒化物半導体層２６の表面とIII族窒化物半導体領域２８，２８の一部の表面に、窒化ガリウムを主材料とするｎ−型のIII族窒化物半導体領域（第３のIII族窒化物半導体層）３４が形成されている。III族窒化物半導体領域３４の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。
III族窒化物半導体領域３４上に、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）を主材料とするｎ−型のIII族窒化物半導体領域（第２のIII族窒化物半導体領域）３６が形成されている。III族窒化物半導体領域３６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。III族窒化物半導体領域３６の結晶構造にはアルミニウムが含まれており、III族窒化物半導体領域３４のバンドギャップよりもIII族窒化物半導体領域３６の方が大きなバンドギャップを有している。III族窒化物半導体領域３４とIII族窒化物半導体領域３６によってヘテロ接合が構成されている。
III族窒化物半導体領域３４上に、窒化ガリウム・アルミニウム（Ａｌ０．３Ｇａ０．７Ｎ）を主材料とするｎ−型のIII族窒化物半導体領域（第２のIII族窒化物半導体領域）３６が形成されている。III族窒化物半導体領域３６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０１６ｃｍ−３に調整されている。III族窒化物半導体領域３６の結晶構造にはアルミニウムが含まれており、III族窒化物半導体領域３４のバンドギャップよりもIII族窒化物半導体領域３６の方が大きなバンドギャップを有している。III族窒化物半導体領域３４とIII族窒化物半導体領域３６によってヘテロ接合が構成されている。
窒化ガリウムを主材料とするｎ＋型のソース領域３４ａ，３６ａが、III族窒化物半導体領域３４とIII族窒化物半導体領域３６の紙面左右方向の両端に形成されている。ソース領域３４ａ，３６ａは、平面視したときに、低濃度III族窒化物半導体層２６がIII族窒化物半導体領域３４に接する範囲（紙面中央側）のIII族窒化物半導体領域３４とIII族窒化物半導体領域３６には接していない。ソース領域３４ａ，３６ａの不純物にはシリコンが用いられており、そのキャリア濃度は約３×１０１８ｃｍ−３に調整されている。また、ソース領域３６ａの後述するソース電極５６と接する表面では、ソース電極５６が接していない領域と比較して、窒化ガリウムの結晶構造中の窒素が少ない。ソース領域３４ａ，３６ａの表面に、チタンとアルミニウムの積層からなるソース電極５６が形成されている。
III族窒化物半導体領域３６の表面に、窒化アルミニウム（ＡｌＮ）を主材料とするゲート絶縁膜８６が形成されている。ゲート絶縁膜８６の表面に、ニッケル（Ｎｉ）を主材料とするゲート電極４４が形成されている。なお、本実施例では、ゲート絶縁膜８６及びゲート電極４４は、III族窒化物半導体領域３４及びIII族窒化物半導体領域３６のほぼ全範囲に対向して形成されているが、ゲート絶縁膜８６およびゲート電極４４は、III族窒化物半導体領域２８に対向する位置にさえ形成されていればよい。すなわち、III族窒化物半導体領域２８、III族窒化物半導体領域３４、およびIII族窒化物半導体領域３６が積層されている部分にだけ、ゲート絶縁膜８６とゲート電極４４が形成されていてもよい。
III族窒化物半導体領域３４，３６とソース領域３４ａ，３６ａが形成されていないIII族窒化物半導体領域２８の表面に、ニッケルを主材料とするボディ電極５４が形成されている。ボディ電極５４と、ソース領域３４ａ，３６ａとソース電極５６は、窒化アルミニウムを主材料とする絶縁膜８６ａによって、互いに分離して形成されている。
次に、半導体装置１０の動作を説明する。
ｐ型のIII族窒化物半導体領域２８が、ｎ型のIII族窒化物半導体領域３４に接している。ゲート電極４４に電圧を印加していない状態では、III族窒化物半導体領域２８からIII族窒化物半導体領域３４，３６に向けて空乏層が形成される。このとき、ボディ電極５４に所定の電圧を印加することによって、III族半導体領域２８の電位を安定化させることができ、安定した空乏層を形成することができる。すなわち、空乏層はIII族窒化物半導体領域３４とIII族窒化物半導体領域３６のヘテロ接合面にまで伸びて形成される。ヘテロ接合面の伝導帯のエネルギー準位はフェルミ準位よりも上側に存在することになり、２次元電子ガス層がヘテロ接合面に存在することができない。すなわち、ゲート電極４４に電圧が印加されていない状態では電子の走行が停止され、半導体装置１０はオフとなる。半導体装置１０は、ノーマリオフの動作を行う。
ｐ型のIII族窒化物半導体領域２８が、ｎ型のIII族窒化物半導体領域３４に接している。ゲート電極４４に電圧を印加していない状態では、III族窒化物半導体領域２８からIII族窒化物半導体領域３４，３６に向けて空乏層が形成される。このとき、ボディ電極５４に所定の電圧を印加することによって、III族半導体領域２８の電位を安定化させることができ、安定した空乏層を形成することができる。すなわち、空乏層はIII族窒化物半導体領域３４とIII族窒化物半導体領域３６のヘテロ接合面にまで伸びて形成される。ヘテロ接合面の伝導帯のエネルギー準位はフェルミ準位よりも上側に存在することになり、２次元電子ガス層がヘテロ接合面に存在することができない。すなわち、ゲート電極４４に電圧が印加されていない状態では電子の走行が停止され、半導体装置１０はオフとなる。半導体装置１０は、ノーマリオフの動作を行う。
ゲート電極４４に正の電圧が印加されている状態では、III族窒化物半導体領域２８からIII族窒化物半導体領域３４，３６に向けて形成されていた空乏層が消失し、III族窒化物半導体領域３４とIII族窒化物半導体領域３６のヘテロ接合面に２次元電子ガス層が形成される。よって、２次元電子ガス層の伝導帯のエネルギー準位がフェルミ準位よりも下側に存在することになり、ヘテロ接合面のポテンシャル井戸内に２次元電子ガス層が存在する状態が作り出される。この結果、２次元電子ガス層内を電子が走行し、半導体装置１０はオンとなる。
ソース領域３４ａ，３６ａからIII族窒化物半導体領域３４とIII族窒化物半導体領域３６のヘテロ接合面の２次元電子ガス層に沿って横方向に走行してきた電子は、III族窒化物半導体層２６の凸部（III族窒化物半導体層２６がIII族窒化物半導体領域３４に接する部分）を縦方向に流れ、III族窒化物半導体層２６及びIII族窒化物半導体層２４を経由してドレイン電極２２まで流れる。ソース電極５６とドレイン電極２２の間が導通する。
ソース領域３４ａ，３６ａからIII族窒化物半導体領域３４とIII族窒化物半導体領域３６のヘテロ接合面の２次元電子ガス層に沿って横方向に走行してきた電子は、III族窒化物半導体層２６の凸部（III族窒化物半導体層２６がIII族窒化物半導体領域３４に接する部分）を縦方向に流れ、III族窒化物半導体層２６及びIII族窒化物半導体層２４を経由してドレイン電極２２まで流れる。ソース電極５６とドレイン電極２２の間が導通する。
上記したように、半導体装置１０のオン・オフの制御は、III族窒化物半導体領域２８、III族窒化物半導体領域３４、及びIII族窒化物半導体領域３６が積層している部分で行われている。すなわち、ゲート電極４４に印加する電圧によって、III族窒化物半導体領域３４に形成される空乏層の厚みを制御することにより、半導体装置１０のオン・オフが制御される。ボディ電極５４とIII族窒化物半導体領域２８が、良好なオーミックコンタクト特性を示すため、空乏層の厚みが安定化する。所定のゲート電圧を印加することによって、半導体装置１０が確実にオンし、ゲート電圧を印加しないと半導体装置１０が確実にオフする。また、ソース電極５６とソース領域の接触抵抗が小さいため、半導体装置１０のオン抵抗は小さい。
半導体装置１０の製造方法を説明する。
（第１製造方法）図１〜図１１を参照して半導体装置１０の製造方法を説明する。なお、図中の各構成については、実際のサイズの縮尺を正確に表すものではない。分かり易さのために、適宜変更している。
まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とするIII族窒化物半導体基板２４を用意する。III族窒化物半導体基板２４の厚みは約２００μｍである。
次に、図３に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、III族窒化物半導体基板２４上にｎ−型のIII族窒化物半導体領域２６を結晶成長させる。III族窒化物半導体領域２６の厚みは６μｍである。さらに、ＭＯＣＶＤ法を利用して、III族窒化物半導体領域２６上にｐ＋型の第１のIII族窒化物半導体領域２８を結晶成長させる。次いで、III族窒化物半導体領域２８上に第１マスク層３２を成膜する。第１マスク層３２の厚みは約０．５μｍである。第１マスク層３２は酸化シリコンで形成する。
（第１製造方法）図１〜図１１を参照して半導体装置１０の製造方法を説明する。なお、図中の各構成については、実際のサイズの縮尺を正確に表すものではない。分かり易さのために、適宜変更している。
まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とするIII族窒化物半導体基板２４を用意する。III族窒化物半導体基板２４の厚みは約２００μｍである。
次に、図３に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を利用して、III族窒化物半導体基板２４上にｎ−型のIII族窒化物半導体領域２６を結晶成長させる。III族窒化物半導体領域２６の厚みは６μｍである。さらに、ＭＯＣＶＤ法を利用して、III族窒化物半導体領域２６上にｐ＋型の第１のIII族窒化物半導体領域２８を結晶成長させる。次いで、III族窒化物半導体領域２８上に第１マスク層３２を成膜する。第１マスク層３２の厚みは約０．５μｍである。第１マスク層３２は酸化シリコンで形成する。
次に、図４に示すように、第１マスク層３２の一部をエッチングして開孔を形成した後に、ＲＩＥ（Reactive Ion Etching）法で第１マスク層３２の開孔からIII族窒化物半導体領域２８をエッチングし、III族窒化物半導体領域２８の一部を貫通してIII族窒化物半導体領域２６に達する溝７２を形成する。
次に、図５に示すように、ＭＯＣＶＤ法を利用して、溝７２の底面の露出しているIII族窒化物半導体領域２６から、窒化ガリウムを結晶成長させる。窒化ガリウムの結晶成長は、III族窒化物半導体領域２８をエッチングした部分を埋めるまで続ける。次に、第１マスク層３２を除去した後に、ＭＯＣＶＤ法を利用して、窒化ガリウムを結晶成長させることにより、III族窒化物半導体領域２８の表面とIII族窒化物半導体領域２６の一部の表面に窒化ガリウム層３４が均一に形成される。結晶成長する窒化ガリウム層の不純物量は、低濃度半導体領域２６と同一量に調整されている。すなわち、結晶成長した窒化ガリウム層３４とIII族窒化物半導体領域２６は連続した一つの領域と評価することができる。III族窒化物半導体領域２８の表面に堆積した半導体領域の厚みは約１００ｎｍである。
なお、III族窒化物半導体領域２８，２８の間に結晶成長した窒化ガリウム層と、III族窒化物半導体領域２８の表面に結晶成長した窒化ガリウム層は連続しているが、図１に示す半導体装置１０と整合させるために、以下の説明では、前者はIII族窒化物半導体領域２６の一部とし、後者は第３のIII族窒化物半導体領域３４として説明する。
次に、図５に示すように、ＭＯＣＶＤ法を利用して、溝７２の底面の露出しているIII族窒化物半導体領域２６から、窒化ガリウムを結晶成長させる。窒化ガリウムの結晶成長は、III族窒化物半導体領域２８をエッチングした部分を埋めるまで続ける。次に、第１マスク層３２を除去した後に、ＭＯＣＶＤ法を利用して、窒化ガリウムを結晶成長させることにより、III族窒化物半導体領域２８の表面とIII族窒化物半導体領域２６の一部の表面に窒化ガリウム層３４が均一に形成される。結晶成長する窒化ガリウム層の不純物量は、低濃度半導体領域２６と同一量に調整されている。すなわち、結晶成長した窒化ガリウム層３４とIII族窒化物半導体領域２６は連続した一つの領域と評価することができる。III族窒化物半導体領域２８の表面に堆積した半導体領域の厚みは約１００ｎｍである。
なお、III族窒化物半導体領域２８，２８の間に結晶成長した窒化ガリウム層と、III族窒化物半導体領域２８の表面に結晶成長した窒化ガリウム層は連続しているが、図１に示す半導体装置１０と整合させるために、以下の説明では、前者はIII族窒化物半導体領域２６の一部とし、後者は第３のIII族窒化物半導体領域３４として説明する。
次に、図６に示すように、ＭＯＣＶＤ法を利用して、III族窒化物半導体領域３４上にIII族窒化物半導体領域（第２のIII族窒化物半導体層）３６を結晶成長する。III族窒化物半導体領域３６の厚みは２５ｎｍである。この段階でヘテロ接合が形成される。
次に、ＣＶＤ法を利用して、III族窒化物半導体領域３６の表面に二酸化シリコンを成膜して第２マスク層８２を形成する。第２マスク層８２は、III族窒化物半導体層３６の表面の全面に形成した後に、リソグラフィー技術とエッチング技術を利用して、ソース領域を形成する部分が除去される。
次に、イオン注入を実施してソース領域３４ａ，３６ａ(図７を参照)を形成する。イオン注入は、シリコンをドーズ量１×１０１５ｃｍ−２、加速電圧６５ｅＶで注入する。なお、図中の矢印は、イオン注入が実施される範囲を示している。
次いで、第２マスク層８２の除去した部分に、再度二酸化シリコンを成膜して、第３マスク層８３（図７を参照）を形成する。すなわち、III族窒化物半導体層３６の表面の全面に第３マスク層８３を形成する。次に、窒素雰囲気中で１３００℃で５分間アニールする。アニールすることによって、イオン注入した不純物（シリコン）を活性化させる。ソース領域３４ａ，３６ａが完成する。
次に、ＣＶＤ法を利用して、III族窒化物半導体領域３６の表面に二酸化シリコンを成膜して第２マスク層８２を形成する。第２マスク層８２は、III族窒化物半導体層３６の表面の全面に形成した後に、リソグラフィー技術とエッチング技術を利用して、ソース領域を形成する部分が除去される。
次に、イオン注入を実施してソース領域３４ａ，３６ａ(図７を参照)を形成する。イオン注入は、シリコンをドーズ量１×１０１５ｃｍ−２、加速電圧６５ｅＶで注入する。なお、図中の矢印は、イオン注入が実施される範囲を示している。
次いで、第２マスク層８２の除去した部分に、再度二酸化シリコンを成膜して、第３マスク層８３（図７を参照）を形成する。すなわち、III族窒化物半導体層３６の表面の全面に第３マスク層８３を形成する。次に、窒素雰囲気中で１３００℃で５分間アニールする。アニールすることによって、イオン注入した不純物（シリコン）を活性化させる。ソース領域３４ａ，３６ａが完成する。
次に、図７に示すように、ソース電極とボディ電極を形成する領域の第３マスク層８３をドライエッチングして除去する。この段階で、ソース領域３６ａの表面の一部がエッチングガスに晒され、結晶構造中から窒素が抜ける。図中の×は、ドライエッチングによって、ソース領域３６ａの表面の結晶構造中から窒素が抜けたことを示している。
次に、第３マスク層８３の除去した部分に、再度二酸化シリコンを成膜して、第４マスク層８４（図８を参照）を形成する。すなわち、III族窒化物半導体層３６の表面とソース領域３４ａ，３６ａの表面にマスク層を形成する。
次に、第３マスク層８３の除去した部分に、再度二酸化シリコンを成膜して、第４マスク層８４（図８を参照）を形成する。すなわち、III族窒化物半導体層３６の表面とソース領域３４ａ，３６ａの表面にマスク層を形成する。
次に、図８に示すように、ボディ電極が形成される部分の第４マスク層８４をエッチングして除去した後に、ＲＩＥ法を利用して、ソース領域３４ａ，３６ａの一部をエッチングし、III族窒化物半導体層２８の表面の一部を露出させる。この段階で、III族窒化物半導体層２８の表面の一部がエッチングガスに晒され、結晶構造中から窒素が抜ける。図中の×は、エッチングによって、III族窒化物半導体層２８の表面の結晶構造中から窒素が抜けたことを示している。
次に、弗化水素水溶液を利用して、第４マスク層８４を除去する。次いで、図９に示すように、III族窒化物半導体層３６の表面とソース領域３６ａの表面とIII族窒化物半導体層２８の露出された表面に、ゲート絶縁膜８６を形成する。III族窒化物半導体層３６の表面のゲート絶縁膜８６の厚さは、５０ｎｍに調整されている。
次に、図１０に示すように、ＲＩＥ法を利用して、ソース電極が形成される領域とボディ電極が形成される領域においてゲート絶縁膜８６をエッチングして除去する。このときにも、エッチングによって露出されたソース領域３６ａの表面の結晶構造中と、エッチングによって露出されたIII族窒化物半導体層２８の表面の結晶構造中から窒素が抜けてしまう。この段階で、III族窒化物半導体層３６の表面にゲート絶縁膜８６（図１を参照）が形成され、III族窒化物半導体層２８の表面に絶縁膜８６ａが形成される。
次に、図１１に示すように、ソース領域３６ａの露出された表面上に、レジスト３２を塗布する。このとき、III族窒化物半導体層２８の露出された表面上には、レジストを塗布しない。レジスト３２を塗布する代わりに、ソース領域３６ａの露出された表面上にソース電極５６を直接形成してしまってもよい。
次いで、ＥＣＲ（Electron Cyclotron Resonance）法を利用して、III族窒化物半導体層２８の露出された表面に窒素プラズマを照射する。図中の矢印は、窒素プラズマ処を照射していることを示している。この段階で、III族窒化物半導体層２８の露出された表面の結晶構造中に窒素が補償される。III族窒化物半導体層２８の露出された表面の結晶構造中の窒素量が、それ以外の領域におけるIII族窒化物半導体層２８の結晶構造中と窒素量と同程度となるまで回復される。一方、ソース領域３６ａの露出された表面は、レジスト３２で被覆されているために、結晶構造中の窒素が抜けたままである。すなわち、ソース領域３６ａの露出された表面の結晶構造中では、ソース領域３６ａの露出された表面以外の結晶構造中よりも窒素量が少ないままである。
次に、図１１に示すように、ソース領域３６ａの露出された表面上に、レジスト３２を塗布する。このとき、III族窒化物半導体層２８の露出された表面上には、レジストを塗布しない。レジスト３２を塗布する代わりに、ソース領域３６ａの露出された表面上にソース電極５６を直接形成してしまってもよい。
次いで、ＥＣＲ（Electron Cyclotron Resonance）法を利用して、III族窒化物半導体層２８の露出された表面に窒素プラズマを照射する。図中の矢印は、窒素プラズマ処を照射していることを示している。この段階で、III族窒化物半導体層２８の露出された表面の結晶構造中に窒素が補償される。III族窒化物半導体層２８の露出された表面の結晶構造中の窒素量が、それ以外の領域におけるIII族窒化物半導体層２８の結晶構造中と窒素量と同程度となるまで回復される。一方、ソース領域３６ａの露出された表面は、レジスト３２で被覆されているために、結晶構造中の窒素が抜けたままである。すなわち、ソース領域３６ａの露出された表面の結晶構造中では、ソース領域３６ａの露出された表面以外の結晶構造中よりも窒素量が少ないままである。
次に、図１に示すように、レジスト剥離材でレジスト３２を除去する。次いで、チタンとアルミを蒸着して、ソース領域３６ａの表面にソース電極５６を形成する。次いで、ニッケルを蒸着して、III族窒化物半導体層２８の露出された表面にボディ電極５４を形成する。次いで、チタンとアルミを蒸着して、III族窒化物半導体層２４の裏面にドレイン電極２２を形成する。次に、窒素雰囲気中で５００℃で２分間アニールする。アニールによって、ソース電極５６とソース領域３６ａ、ボディ電極５４とIII族窒化物半導体層２８、ドレイン電極２２とIII族窒化物半導体層２４の接触抵抗を低減させる。次に、ゲート絶縁膜８６の表面にニッケルを蒸着してゲート電極４４を形成する。
上記の工程を経て、図１に示す半導体装置１０を得ることができる。
上記の工程を経て、図１に示す半導体装置１０を得ることができる。
（第２製造方法）図１２〜図１３を参照して半導体装置１０の別の製造方法を示す。ここでは、第１製造方法と相違する部分のみを説明する。
第２製造方法では、図９の状態が得られた後に、図１２に示すようにボディ電極が形成される位置のゲート絶縁膜８６をドライエッチングで除去する。このときに、エッチングガス中に窒素ガスを混入させる。この段階で、III族窒化物半導体層２８の表面の結晶構造中に窒素が補償される。
次いで、図１３に示すように、ソース電極が形成される部分をドライエッチングで除去する。このときは、エッチングガス中に窒素ガスを混入させない。
次いで、第１製造方法で述べたように、ソース電極とボディ電極とドレイン電極とゲート電極を形成して、半導体装置１０を得ることができる。
第２製造方法では、図９の状態が得られた後に、図１２に示すようにボディ電極が形成される位置のゲート絶縁膜８６をドライエッチングで除去する。このときに、エッチングガス中に窒素ガスを混入させる。この段階で、III族窒化物半導体層２８の表面の結晶構造中に窒素が補償される。
次いで、図１３に示すように、ソース電極が形成される部分をドライエッチングで除去する。このときは、エッチングガス中に窒素ガスを混入させない。
次いで、第１製造方法で述べたように、ソース電極とボディ電極とドレイン電極とゲート電極を形成して、半導体装置１０を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記実施例では、ソース電極とボディ電極が分離して形成されている。しかしながら、ソース電極が、ソース領域とｐ＋型のIII族窒化物半導体層の両方に接続するように形成してもよい。その場合は、二酸化シリコン等のマスク層でソース領域とｐ＋型のIII族窒化物半導体層を覆った後に、ソース電極が形成されるソース領域の表面の結晶構造中の窒素量が、ソース電極が形成されないソース領域の結晶構造中の窒素量よりも少ない状態を完成するとともに、ｐ＋型のIII族窒化物半導体層のソース電極が形成される表面の結晶構造中の窒素量が、ソース電極が形成されないｐ＋型のIII族窒化物半導体層の結晶構造中の窒素量と同程度である状態を完成させる。次いで、弗化水素水溶液を利用して、マスク層を除去した後、ソース電極を形成すればよい。
上記実施例では、ｐ＋型のIII族窒化物半導体領域をエッチングした部分を埋めるまでｎ−型のIII族窒化物半導体領域から窒化ガリウムを結晶成長し、その後、マスク層を除去した後に、ｐ＋型のIII族窒化物半導体領域の全表面に、窒化ガリウムを均一に結晶成長している。しかしながら、マスク層を除去しないで、ｐ＋型のIII族窒化物半導体領域の表面を覆うまでｎ−型のIII族窒化物半導体領域から窒化ガリウムを結晶成長してもよい。
上記実施例では、ソース電極を形成し、次いでボディ電極を形成し、次いでドレイン電極を形成している。しかしながら、上記金属電極を形成する順番は、実施例の順番に限定されない。所望する金属電極が確実に形成されていればよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
上記実施例では、ソース電極とボディ電極が分離して形成されている。しかしながら、ソース電極が、ソース領域とｐ＋型のIII族窒化物半導体層の両方に接続するように形成してもよい。その場合は、二酸化シリコン等のマスク層でソース領域とｐ＋型のIII族窒化物半導体層を覆った後に、ソース電極が形成されるソース領域の表面の結晶構造中の窒素量が、ソース電極が形成されないソース領域の結晶構造中の窒素量よりも少ない状態を完成するとともに、ｐ＋型のIII族窒化物半導体層のソース電極が形成される表面の結晶構造中の窒素量が、ソース電極が形成されないｐ＋型のIII族窒化物半導体層の結晶構造中の窒素量と同程度である状態を完成させる。次いで、弗化水素水溶液を利用して、マスク層を除去した後、ソース電極を形成すればよい。
上記実施例では、ｐ＋型のIII族窒化物半導体領域をエッチングした部分を埋めるまでｎ−型のIII族窒化物半導体領域から窒化ガリウムを結晶成長し、その後、マスク層を除去した後に、ｐ＋型のIII族窒化物半導体領域の全表面に、窒化ガリウムを均一に結晶成長している。しかしながら、マスク層を除去しないで、ｐ＋型のIII族窒化物半導体領域の表面を覆うまでｎ−型のIII族窒化物半導体領域から窒化ガリウムを結晶成長してもよい。
上記実施例では、ソース電極を形成し、次いでボディ電極を形成し、次いでドレイン電極を形成している。しかしながら、上記金属電極を形成する順番は、実施例の順番に限定されない。所望する金属電極が確実に形成されていればよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２２：ドレイン電極
２４：ｎ＋型のIII族窒化物半導体領域
２６：ｎ−型の低濃度III族窒化物半導体層
２８：第１のIII族窒化物半導体領域
３４：第３のIII族窒化物半導体領域
３６：第２のIII族窒化物半導体領域
４４：ゲート電極
５４：ボディ電極
５６：ソース電極
８６：ゲート絶縁膜
２４：ｎ＋型のIII族窒化物半導体領域
２６：ｎ−型の低濃度III族窒化物半導体層
２８：第１のIII族窒化物半導体領域
３４：第３のIII族窒化物半導体領域
３６：第２のIII族窒化物半導体領域
４４：ゲート電極
５４：ボディ電極
５６：ソース電極
８６：ゲート絶縁膜
Claims (7)
- ｐ型不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第１のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、
ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第２のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、
第２のIII族窒化物半導体層の露出表面には窒素を供給せず、第１のIII族窒化物半導体層の露出表面に窒素を供給する選択的供給工程と、
を備えていることを特徴とするIII族窒化物半導体装置の製造方法。 - 選択的供給工程では、第２のIII族窒化物半導体層の露出表面を保護膜で被覆し、第１のIII族窒化物半導体層の露出表面を保護膜で被覆しない状態で、III族窒化物半導体層の全体に窒素プラズマを照射することを特徴とする請求項１の製造方法。
- ｐ型不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含むガスでエッチングすることによって、第１のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程と、
ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングすることによって、第２のIII族窒化物半導体層の表面の少なくとも一部を露出させる工程、
を備えていることを特徴とするIII族窒化物半導体装置の製造方法。 - ｐ型不純物を含む第１のIII族窒化物半導体層と、
第１のIII族窒化物半導体層の表面側の一部に形成されているとともに、ｎ型不純物を含むか又はｉ型の第２のIII族窒化物半導体層を有し、
第２のIII族窒化物半導体層が形成されていない領域における第１のIII族窒化物半導体層の表面の結晶構造中の窒素量は、その領域外の結晶構造中の窒素量と同程度であり、
第２のIII族窒化物半導体層の表面の一部の領域における結晶構造中の窒素量は、その一部の領域以外の結晶構造中の窒素量よりも少ないことを特徴とするIII族窒化物半導体装置。 - 第２のIII族窒化物半導体層が形成されていない領域において第１のIII族窒化物半導体層の表面に形成されている金属電極と、
第２のIII族窒化物半導体層の前記一部の領域において第２のIII族窒化物半導体層の表面に形成されている金属電極を備えており、
前記の一対の金属電極同士が分離されていることを特徴とする請求項４の半導体装置。 - 第１のIII族窒化物半導体層のバンドギャップよりも第２のIII族窒化物半導体層のバンドギャップの方が大きいことを特徴とする請求項４又は５の半導体装置。
- 第１のIII族窒化物半導体層の表面の一部に、ｎ型不純物を含むか又はｉ型の第３のIII族窒化物半導体層が形成されており、
第３のIII族窒化物半導体層の表面に、第２のIII族窒化物半導体層が形成されており、
第３のIII族窒化物半導体層のバンドギャップよりも第２のIII族窒化物半導体層のバンドギャップの方が大きいことを特徴とする請求項４又は５の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006182363A JP5004270B2 (ja) | 2006-06-30 | 2006-06-30 | Ｉｉｉ族窒化物半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006182363A JP5004270B2 (ja) | 2006-06-30 | 2006-06-30 | Ｉｉｉ族窒化物半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008010781A true JP2008010781A (ja) | 2008-01-17 |
| JP5004270B2 JP5004270B2 (ja) | 2012-08-22 |
Family
ID=39068691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006182363A Expired - Fee Related JP5004270B2 (ja) | 2006-06-30 | 2006-06-30 | Ｉｉｉ族窒化物半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5004270B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054324A (ja) * | 2010-08-31 | 2012-03-15 | Advanced Power Device Research Association | 窒化物系半導体装置 |
| JP2012084739A (ja) * | 2010-10-13 | 2012-04-26 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012178406A (ja) * | 2011-02-25 | 2012-09-13 | Toyota Motor Corp | Ｉｉｉ族窒化物半導体層を含む半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260981A (ja) * | 1999-03-05 | 2000-09-22 | Sanken Electric Co Ltd | 電界効果トランジスタを含む半導体装置 |
| JP2001185717A (ja) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004186679A (ja) * | 2002-11-22 | 2004-07-02 | Oki Electric Ind Co Ltd | 化合物半導体層の表面処理方法及び半導体装置の製造方法 |
| JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2005072162A (ja) * | 2003-08-22 | 2005-03-17 | Hitachi Ltd | 半導体装置 |
| JP2005243719A (ja) * | 2004-02-24 | 2005-09-08 | Yasuo Ono | 電界効果型トランジスタ及びその製造方法 |
-
2006
- 2006-06-30 JP JP2006182363A patent/JP5004270B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260981A (ja) * | 1999-03-05 | 2000-09-22 | Sanken Electric Co Ltd | 電界効果トランジスタを含む半導体装置 |
| JP2001185717A (ja) * | 1999-12-22 | 2001-07-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004186679A (ja) * | 2002-11-22 | 2004-07-02 | Oki Electric Ind Co Ltd | 化合物半導体層の表面処理方法及び半導体装置の製造方法 |
| JP2004260140A (ja) * | 2003-02-06 | 2004-09-16 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物半導体を有する半導体素子 |
| JP2005072162A (ja) * | 2003-08-22 | 2005-03-17 | Hitachi Ltd | 半導体装置 |
| JP2005243719A (ja) * | 2004-02-24 | 2005-09-08 | Yasuo Ono | 電界効果型トランジスタ及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054324A (ja) * | 2010-08-31 | 2012-03-15 | Advanced Power Device Research Association | 窒化物系半導体装置 |
| JP2012084739A (ja) * | 2010-10-13 | 2012-04-26 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2012178406A (ja) * | 2011-02-25 | 2012-09-13 | Toyota Motor Corp | Ｉｉｉ族窒化物半導体層を含む半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5004270B2 (ja) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI578530B (zh) | Semiconductor device and manufacturing method thereof | |
| JP3733420B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
| JP5234927B2 (ja) | 半導体装置の製造方法 | |
| JP2007005764A (ja) | 半導体装置とその製造方法 | |
| WO2012049892A1 (ja) | 半導体装置およびその製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP5641821B2 (ja) | ヘテロ接合電界効果トランジスタの製造方法 | |
| JP2013115362A (ja) | 窒化物半導体ダイオード | |
| JP4517077B2 (ja) | 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ | |
| JP2006253224A (ja) | 半導体装置とその製造方法 | |
| JP2016100450A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP2005311028A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP5004270B2 (ja) | Ｉｉｉ族窒化物半導体装置とその製造方法 | |
| JP2013149732A (ja) | へテロ接合電界効果型トランジスタおよびその製造方法 | |
| JP2013055224A (ja) | 半導体装置およびその製造方法 | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| JP2006059956A (ja) | 半導体装置の製造方法 | |
| JP2007103727A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2007115861A (ja) | へテロ接合トランジスタ | |
| JP2009289827A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
| CN113628962B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| JP4869576B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4917308B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2015073002A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6968404B2 (ja) | Ｉｉｉ族窒化物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5004270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |