JP2008004977A - 発振回路 - Google Patents

Abstract

【課題】 共振子を有し、発振開始時間が早く、同時に信号の波形が潰れることのない発振回路を提供する。
【解決手段】 発振回路は、ＳＡＷ共振子等の共振子と、共振子で生成された高周波などの信号を増幅して出力すると共に共振子に帰還信号を出力する差動増幅器と、電源投入時から所定時間と所定時間経過後とで差動増幅器の利得を変える手段を有している。利得を変える手段として、例えば、差動増幅器に、定電圧源に接続された第１のトランジスタ１３と、定電圧源あるいは第２の電源にスイッチ１５を切り替えることにより接続される第２のトランジスタ１４を有する利得調整回路を配置する。スイッチ１５の接離により、安定した振幅で発振を開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることにより信号の波形が潰れることの無い発振回路が実現できる。
【選択図】 図２

Description

本発明は、差動増幅器を備えた発振回路に関し、特に発振開始時間が早く信号の波形が潰れることのない発振回路に関するものである。

従来、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）共振子を用いた発振回路は、発振回路の利得をＳＡＷ共振子の挿入損失よりも大きくする為に差動増幅器を複数段配置し、帰還ループを構成していた。

引用文献１にはＳＡＷ共振子を用いた発振器が記載されている。この文献には温度特性を補正して周波数可変範囲の少ない電圧制御型発振器、この電圧制御型発振器を備えたクロック変換器及びこのクロック変換器を用いた電子機器が開示されている。即ち、電圧制御型ＳＡＷ発振器を構成するＳＡＷ共振子の出力部にＬＣ共振回路からなるタンク回路を設け、このタンク回路素子の温度特性を利用してＳＡＷ共振子の共振信号の位相変化をキャンセルすることにより、ＳＡＷ共振子の周波数偏差−温度特性を補正する。これによって、電圧制御型ＳＡＷ発振器の回路規模を大ききすることなく、従来のＡＴ水晶振動子とほぼ同程度の周波数偏差−温度特性を得ることができる。また、ＡＴ水晶振動子に比べてジッタの少ないクロック信号を生成することができる。さらに、電源電圧が低電圧化されても容易に周波数可変範囲を補償してクロック信号の周波数偏差を高精度に維持することができる。
特開２００４−１２０３５３号公報

このような発振回路は、発振回路の利得が大き過ぎると信号の振幅が電源電圧以上に振れてしまい、信号の波形が潰れてしまう為、発振回路の利得はある程度抑える必要があった。一方、電源を投入してから発振信号の振幅を安定させるまでの間は、発振回路の利得が十分でないと安定発振するまでに時間がかかってしまっていた。
本発明は、このような事情によりなされたものであり、発振開始時間が早く、同時に信号波形が潰れることのない発振回路を提供する。

本発明の発振回路の一態様は、共振子と、前記共振子で生成された信号を増幅して出力すると共に前記共振子に帰還信号を出力する差動増幅器とを具備し、電源投入時から所定時間と前記所定時間経過した後とで前記差動増幅器の利得を変える手段を有することを特徴としている。前記差動増幅器は、電源投入時から前記所定時間における利得よりも前記所定時間経過した後における利得を小さくするようにしても良い。前記差動増幅器は、一端が第１の電源に接続された一対の負荷抵抗と、前記一対の負荷抵抗の他端に各々接続された一対の差動トランジスタと、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に前記差動増幅器の利得を変える利得調整回路とを有するようにしても良い。前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に各々接続された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの制御端に接続された定電圧源と、前記第２のトランジスタの制御端に接続され前記第２のトランジスタを前記定電圧源あるいは前記第２の電源に導通させるスイッチとを有し、電源投入時から所定時間の間は前記第２のトランジスタの制御端を前記定電圧源に導通させ、前記所定時間経過後は前記第２のトランジスタの制御端を前記第２の電源に導通させるように前記スイッチを切り替えるようにしても良い。前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に接続された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの制御端に接続された第１の定電圧源と、前記第２のトランジスタに電圧を供給する第２の定電圧源と、前記第２のトランジスタと前記第２の定電圧源との間に前記第２のトランジスタに供給される電圧を制限するためのＣＲ回路とを具備するようにしても良い。前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に接続されたトランジスタと、前記トランジスタに第１の電圧を供給する第１の定電圧源と、前記トランジスタに第２の電圧を供給する第２の定電圧源と、前記第１の定電圧源と前記トランジスタとの間および前記第２の定電圧源と前記トランジスタとの間に前記トランジスタに供給される電圧を前記第１の電圧から前記第２の電圧の範囲内に制御するＣＲ回路とを具備するようにしても良い。前記差動増幅器は、前記一対の差動トランジスタと、前記第１の電源及び前記一対の差動トランジスタの各々の電流流入端間に複数並列接続された負荷抵抗とを具備し、前記負荷抵抗に直列接続されたスイッチのオンオフによって前記第１の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えるようにしても良い。前記差動増幅器は、前記一対の差動トランジスタと、前記第１の電源及び前記一対の差動トランジスタの各々の電流流入端間に各々複数直列接続された負荷抵抗とを有し、前記負荷抵抗の各々の両端子間に前記負荷抵抗に並列に接続されたスイッチのオンオフによって前記第１の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えるようにしても良い。前記差動増幅器は、前記負荷抵抗に代えてインダクタを具備するようにしても良い。

安定した振幅で発振を開始するまでの時間が短縮でき、安定発振後は回路の利得を抑えることにより信号の波形が潰れることの無い発振回路が実現できる。

本発明は、ＳＡＷ共振子などの共振子を有する発振回路において、電源投入から発振信号の振幅が安定するまでは回路の利得を大きくしておき、安定発振後は、回路の利得を抑える様な構成とすることにより、発振開始時間が早く、同時に信号の波形が潰れることがないことに特徴がある。
以下、実施例を参照して発明の実施の形態を説明する。

まず、図１乃至図３及び図８を参照して実施例１を説明する。
図１は、例えば、ＳＡＷ共振子を用いた共振子を備えた発振回路の回路図、図２は、図１の発振回路に用いた差動増幅器の回路図、図３は、図２の差動増幅器に用いたスイッチ１５の回路図、図８は、図２の差動増幅器で帰還回路を構成したときの発振振幅である。
この実施例で用いられるＳＡＷ共振子を備えた発振回路は、図１に示す様に、所定の共振周波数を有するＳＡＷ共振子１と、複数の差動増幅器２、３、４、５と、これら差動増幅器の入力側および出力側に挿入される容量６、７、８と、１対の出力トランジスタ１０ａ、１０ｂとから構成されている。また、発振用の差動増幅器２、３、帰還用の差動増幅器４及びＳＡＷ共振子１によって正帰還ループ１１が形成される。

ＳＡＷ共振子１で共振した所定の共振周波数の高周波信号は、容量６を介して発振用の差動増幅器２の非反転入力端子（＋）に入力され、差動増幅器２の第１の出力端子から出力される。この出力信号は、差動増幅器３等の他の少なくとも１つの差動増幅器に入力され、その後出力用の差動増幅器５の非反転入力端子（＋）に入力され、差動増幅器５の第１の出力端子から出力される。出力用差動増幅器５の第１の出力端子から出力された信号は、出力トランジスタ１０ａに入力され、出力トランジスタ１０ａから出力（ＯＵＴＮ）される。

発振回路において発振を開始させる為には、帰還ループ１１を構成する差動増幅器の利得の和がＳＡＷ共振子１の挿入損失より大きい必要がある。しかし、利得が大きくなり過ぎると信号の振幅が電源電圧以上に振れてしまい差動増幅器で増幅される際に信号の波形が潰れてしまうという問題が生じる。この為、差動増幅器の利得はある程度抑えておく必要があるが、利得を抑えると差動増幅器の増幅率が小さくなってしまう為に安定した振幅で発振するまでに時間がかかってしまうという問題が生じる。この実施例は、これらの問題を図２に示す差動増幅器を利用することにより解決するものである。

図２の差動増幅器は、１対の差動トランジスタ１６ａ、１６ｂを具備する。これら差動トランジスタには、例えば、ｎ型ＭＯＳトランジスタを用いる。差動トランジスタ１６ａ、１６ｂは、そのドレインが負荷抵抗１７ａ、１７ｂを介して電源（ＶＤＤ）に接続され、ソースがトランジスタ１３、１４を各々含む２つの定電流源に接続されている。トランジスタ１３、１４のソース側は、接地（ＧＮＤ）されている。

このように、差動増幅器は、トランジスタ１３からなる定電流源とトランジスタ１４からなる定電流源の２つを備えている。定電流源のいずれのトランジスタ１３、１４もゲートに電圧を印加する定電圧源（ＶＧ）に接続され、さらに、トランジスタ１４のゲートと定電圧源（ＶＧ）との間にはスイッチ１５が介在され、スイッチ１５によって、このゲートと定電圧源（ＶＧ）との間が断続される様に構成されている。

電源投入時にスイッチ１５を定電圧側に切り替えてトランジスタ１４のゲートに定電圧源（ＶＧ）から電圧を印加させる。そして、差動増幅器に流れる電流を大きくして利得を大きくする。電源投入時に差動増幅器の利得を大きくすることにより、図１のＳＡＷ共振子１の微小信号振幅を短時間で増大できる。電源投入後所定時間経過した後、スイッチ１５を接地（ＧＮＤ）側に切り替えると、差動増幅器の定電流源はトランジスタ１３を含む１つのみになり、その結果、差動増幅器を流れる電流は小さくなり利得は抑えられる。図２に示す差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。

図２に示した差動増幅器で帰還回路を構成したときの発振振幅は、図８の通りである。従来技術では安定した振幅で発振するまでに電源投入から１４μｓ程度掛かっていたが（図１１参照）、この差動増幅器を用いてスイッチ１５を３．５μｓ後に接地（ＧＮＤ）側に切り替えれば、電源投入後５μｓ程度で安定した振幅で発振開始する。

図３は、図２に示すスイッチ１５の一例である。
トランジスタ１４のゲート・定電圧源（ＶＧ）間にはトランジスタ２８が接続され、トランジスタ２８のドレインと定電圧源（ＶＧ）とが接続され、ソースとトランジスタ１４のゲートとが接続されている。また、トランジスタ２８のソースとトランジスタ１４のゲートとの間にドレインを接続し、ソースを接地したトランジスタ２９を配置する。これらトランジスタ２８、２９のゲートに抵抗３１を介してＶＤＤもしくはＶＳＳ（ＧＮＤ）電圧を印加するスイッチ（ＶＳＷ）を接続する。抵抗３１とトランジスタ２９のゲートとの間にはインバータ３０が接続されている。

電源投入時において、スイッチ（ＶＳＷ）にＶＤＤ電圧を印加すると、トランジスタ２８がオンし、トランジスタ２９がオフする。これにより、追加電流源であるトランジスタ１４がオンする。その後、電源投入後所定時間経過後にスイッチ（ＶＳＷ）にＶＳＳ電圧（ＧＮＤ）を印加すると、トランジスタ２９がオンしトランジスタ２８がオフしてトランジスタ１４がオフする。

次に、図４を参照して実施例２を説明する。
図４は、図１の発振回路に利用される差動増幅器の回路図である。
図４の差動増幅器は、１対の差動トランジスタ２１ａ、２１ｂを具備する。これら差動トランジスタには、例えば、ｎ型ＭＯＳトランジスタを用いる。差動トランジスタ２１ａ、２１ｂは、そのドレインが負荷抵抗１９ａ、１９ｂ、２０ａ、２０ｂを介して電源（ＶＤＤ）に接続され、ソースがトランジスタ２２を含む定電流源に接続されている。トランジスタ２２のソース側は、接地（ＧＮＤ）されている。負荷抵抗２０ａ、２０ｂは、それぞれ負荷抵抗１９ａ、１９ｂに並列接続され、それぞれスイッチ１８ａ、１８ｂを備えており、負荷抵抗２０ａ、２０ｂが増幅回路から接離されるように構成されている。定電流源となるトランジスタ２２のゲートにはゲート電圧を印加する定電圧源（ＶＧ）が接続されている。

差動増幅器は、電源投入時にスイッチ１８ａ、１８ｂをオフにして、負荷抵抗を負荷抵抗１９ａ、１９ｂだけにすることによって利得を大きくする。その後、電源投入後所定時間経過後には、スイッチ１８ａ、１８ｂをオンにして負荷抵抗を負荷抵抗１９ａと１９ｂ及び負荷抵抗２０ａと２０ｂの並列合成抵抗とすることによって利得を抑える。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。

次に、図５を参照して実施例３を説明する。
図５は、図１の発振回路に利用される差動増幅器の回路図である。
図５の差動増幅器は、１対の差動トランジスタ２６ａ、２６ｂを具備する。これら差動トランジスタには、例えば、ｎ型ＭＯＳトランジスタを用いる。差動トランジスタ２６ａ、２６ｂは、そのドレインが負荷抵抗２３ａ、２３ｂ、２４ａ、２４ｂを介して電源（ＶＤＤ）に接続され、ソースがトランジスタ２７を含む定電流源に接続されている。トランジスタ２７のソース側は接地（ＧＮＤ）されている。負荷抵抗２４ａ、２４ｂは、それぞれ負荷抵抗２３ａ、２３ｂに直列接続され、それぞれスイッチ２５ａ、２５ｂが並列に接続されており、負荷抵抗２４ａ、２４ｂが増幅回路から接離されるように構成されている。定電流源となるトランジスタ２７のゲートにはゲート電圧を印加する定電圧源（ＶＧ）が接続されている。

差動増幅器は、電源投入時にスイッチ２５ａ、２５ｂをオフにして、負荷抵抗を負荷抵抗２３ａと２４ａの直列合成抵抗、および負荷抵抗２３ｂと２４ｂの直列合成抵抗にすることによって利得を大きくする。その後、電源投入後所定時間経過後にスイッチ２５ａ、２５ｂをオンにして、負荷抵抗をスイッチ２５ａのオン抵抗と負荷抵抗２４ａの並列合成抵抗および負荷抵抗２３ａとの直列合成抵抗、およびスイッチ２５ｂのオン抵抗と負荷抵抗２４ｂの並列合成抵抗および負荷抵抗２３ｂとの直列合成抵抗として利得を抑える。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。

次に、図６及び図９を参照して実施例４を説明する。
図６は、図１の発振回路に利用される差動増幅器の回路図、図９は、この実施例の差動増幅器で帰還回路を構成したときの発振振幅図である。
図６の差動増幅器は、１対の差動トランジスタ３６ａ、３６ｂを具備する。これら差動トランジスタには、例えば、ｎ型ＭＯＳトランジスタを用いる。差動トランジスタ３６ａ、３６ｂは、そのドレインが負荷抵抗３７ａ、３７ｂを介して電源（ＶＤＤ）に接続され、ソースがトランジスタ３２、３３を各々含む２つの定電流源に接続されている。トランジスタ３２、３３のソース側は、接地（ＧＮＤ）されている。

このように、差動増幅器は、トランジスタ３２からなる定電流源とトランジスタ３３からなる定電流源の２つを備えている。定電流源のトランジスタ３２は、ゲートに電圧を印加する電源（ＶＧ）に接続され、さらに、定電流源のトランジスタ３３は、ＣＲ回路３９及び抵抗３８を介してゲートに電圧を印加する電源（ＶＧ２）に接続されている。ＣＲ回路３９は、抵抗３８・トランジスタ３３のゲート間に接続された容量３５及び一端が容量３５・トランジスタ３３のゲート間に接続され、他端が接地（ＧＮＤ）された抵抗３４から構成されている。
電源投入時はトランジスタ３２、３３のゲートに電圧（ＶＧ）、電圧（ＶＧ２）が印加されるため差動増幅器の利得は大きくなる。時間の経過と共にＣＲ回路の時定数の特性によりトランジスタ３３のゲートに印加される電圧（ＶＧ２）は徐々に小さくなる。ＣＲ回路３９を利用することにより、電源投入時は大きな利得が得られ、時間の経過と共に利得を抑えることが可能である。

電源投入時に差動増幅器の利得を大きくすることにより、図１のＳＡＷ共振子１の微小信号振幅を短時間で増大でき，所定時間経過した後、差動増幅器を流れる電流は小さくなり利得は抑えられる。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。
この実施例の差動増幅器で帰還回路を構成したときの発振振幅は、図９の通りである。従来技術では安定した振幅で発振するまでに１４μｓ程度掛かっていたが、この差動増幅器を用いるとこれより短時間で安定した振幅で発振開始する。

次に、図７及び図１０を参照して実施例５を説明する。
図７は、図１の発振回路に利用される差動増幅器の回路図、図１０は、この実施例の差動増幅器で帰還回路を構成したときの発振振幅図である。
図７の差動増幅器は、１対の差動トランジスタ４４ａ、４４ｂを具備する。これら差動トランジスタには、例えば、ｎ型ＭＯＳトランジスタを用いる。差動トランジスタ４４ａ、４４ｂは、そのドレインが負荷抵抗４５ａ、４５ｂを介して電源（ＶＤＤ）に接続され、ソースがトランジスタ４０を含む定電流源に接続されている。トランジスタ４０のソース側は、接地（ＧＮＤ）されている。
このように、差動増幅器は、トランジスタ４０からなる定電流源を備えている。定電流源のトランジスタ４０は、ＣＲ回路４６及び抵抗４３を介してゲートに電圧を印加する電源（ＶＧ）に接続されている。ＣＲ回路４６は、抵抗４３・トランジスタ４０のゲート間に接続された容量４２及び一端が容量４２・トランジスタ４０のゲート間に接続され、他端が接地（ＧＮＤ）された抵抗４１から構成されている。

この差動増幅器は、抵抗４１と容量４２で構成されるＣＲ回路４６を利用して利得を変化させることに特徴がある。トランジスタ４０のゲートに印加される電圧（ＶＧ）を電源投入時は大きくしておき、その後はＣＲ回路４６の時定数の特性を利用して徐々に小さくする。ＣＲ回路４６を利用することにより、電源投入時は大きな利得が得られ、時間の経過と共に利得を抑えることが可能である。

電源投入時に差動増幅器の利得を大きくすることにより、図１のＳＡＷ共振子１の微小信号振幅を短時間で増大でき，所定時間経過した後、差動増幅器を流れる電流は小さくなり利得は抑えられる。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。
この実施例の差動増幅器で帰還回路を構成したときの発振振幅は、図１０の通りである。従来技術では安定した振幅で発振するまでに１４μｓ程度掛かっていたが、この差動増幅器を用いるとこれより短時間で安定した振幅で発振開始する。
なお、上記実施例では、トランジスタとしてｎ型ＭＯＳトランジスタを用いて説明したが、本発明は、これに限らずｐ型ＭＯＳトランジスタを用いることができる。また、バイポーラトランジスタを使用することができる。

本発明のＳＡＷ共振子を備えた発振回路の回路図。 図１の発振回路に用いた差動増幅器の回路図。 図２の差動増幅器に用いたスイッチの回路図。 図１の発振回路に利用される実施例２に係る差動増幅器の回路図。 図１の発振回路に利用される実施例３に係る差動増幅器の回路図。 図１の発振回路に利用される実施例４に係る差動増幅器の回路図。 図１の発振回路に利用される実施例５に係る差動増幅器の回路図。 図２の差動増幅器で帰還回路を構成したときの発振振幅図。 図６の差動増幅器で帰還回路を構成したときの発振振幅図。 図７の差動増幅器で帰還回路を構成したときの発振振幅図。 従来の差動増幅器で帰還回路を構成したときの発振振幅図。

符号の説明

１・・・ＳＡＷ共振子 ２、３、４、５・・・差動増幅器
６、７、８、９、３５、４２・・・容量
１０ａ、１０ｂ・・・バイポーラトランジスタ
１１・・・帰還ループ １２・・・終端抵抗
１３、１４、２２、２７、３２、３３、４０・・・定電流源トランジスタ
１５、１８ａ、１８ｂ、２５ａ、２５ｂ・・・スイッチ
１６ａ、１６ｂ、２１ａ、２１ｂ、２６ａ、２６ｂ、３６ａ、３６ｂ、４４ａ、４４ｂ・・・差動トランジスタ
１７ａ、１７ｂ、１９ａ、１９ｂ、２０ａ、２０ｂ、２３ａ、２３ｂ、２４ａ、２４ｂ、３７ａ、３７ｂ、４５ａ、４５ｂ・・・負荷抵抗
２８、２９・・・スイッチ用トランジスタ
３０・・・インバータ ３１、３４、３８、４１、４３・・・抵抗
３９、４６・・・ＣＲ回路

Claims (9)

1. 共振子と、前記共振子で生成された信号を増幅して出力すると共に前記共振子に帰還信号を出力する差動増幅器とを具備し、電源投入時から所定時間と前記所定時間経過した後とで前記差動増幅器の利得を変える手段を有することを特徴とする発振回路。
2. 前記差動増幅器は、電源投入時から前記所定時間における利得よりも前記所定時間経過した後における利得を小さくすることを特徴とする請求項１に記載の発振回路。
3. 前記差動増幅器は、一端が第１の電源に接続された一対の負荷抵抗と、前記一対の負荷抵抗の他端に各々接続された一対の差動トランジスタと、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に前記差動増幅器の利得を変える利得調整回路とを有することを特徴とする請求項１または２に記載の発振回路。
4. 前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に各々接続された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの制御端に接続された定電圧源と、前記第２のトランジスタの制御端に接続され前記第２のトランジスタを前記定電圧源あるいは前記第２の電源に導通させるスイッチとを有し、電源投入時から所定時間の間は前記第２のトランジスタの制御端を前記定電圧源に導通させ、前記所定時間経過後は前記第２のトランジスタの制御端を前記第２の電源に導通させるように前記スイッチを切り替えることを特徴とする請求項３に記載の発振回路。
5. 前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に接続された第１のトランジスタおよび第２のトランジスタと、前記第１のトランジスタの制御端に接続された第１の定電圧源と、前記第２のトランジスタに電圧を供給する第２の定電圧源と、前記第２のトランジスタと前記第２の定電圧源との間に前記第２のトランジスタに供給される電圧を制限するためのＣＲ回路とを具備することを特徴とする請求項３に記載の発振回路。
6. 前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第２の電源との間に接続されたトランジスタと、前記トランジスタに第１の電圧を供給する第１の定電圧源と、前記トランジスタに第２の電圧を供給する第２の定電圧源と、前記第１の定電圧源と前記トランジスタとの間および前記第２の定電圧源と前記トランジスタとの間に前記トランジスタに供給される電圧を前記第１の電圧から前記第２の電圧の範囲内に制御するＣＲ回路とを具備することを特徴とする請求項３に記載の発振回路。
7. 前記差動増幅器は、前記一対の差動トランジスタと、前記第１の電源及び前記一対の差動トランジスタの各々の電流流入端間に複数並列接続された負荷抵抗とを具備し、前記負荷抵抗に直列接続されたスイッチのオンオフによって前記第１の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えることを特徴とする請求項１または２に記載の発振回路。
8. 前記差動増幅器は、前記一対の差動トランジスタと、前記第１の電源及び前記一対の差動トランジスタの各々の電流流入端間に各々複数直列接続された負荷抵抗とを有し、前記負荷抵抗の各々の両端子間に前記負荷抵抗に並列に接続されたスイッチのオンオフによって前記第１の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えることを特徴とする請求項１または２に記載の発振回路。
9. 前記差動増幅器は、前記負荷抵抗に代えてインダクタを具備することを特徴とする請求項３、７および８のいずれか１項に記載の発振回路。
   
   

Images