JP2008211768A - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP2008211768A JP2008211768A JP2007328372A JP2007328372A JP2008211768A JP 2008211768 A JP2008211768 A JP 2008211768A JP 2007328372 A JP2007328372 A JP 2007328372A JP 2007328372 A JP2007328372 A JP 2007328372A JP 2008211768 A JP2008211768 A JP 2008211768A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillator
- varactor
- inverter
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 230000000903 blocking effect Effects 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 abstract description 57
- 239000013078 crystal Substances 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 20
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
変範囲を拡大したインバータ発振器を提供する。
【解決手段】このインバータ発振器50は、帰還抵抗Rfを有するインバータ回路5と、
インバータ回路5の入出力端子間に接続した水晶振動子(圧電振動子)Xと、水晶振動子
Xを含む発振ループ部4と、を備えたインバータ発振器であって、インバータ回路5の入
力側に接続した直流阻止用の容量素子C3と、直流阻止用の容量素子C3に直列接続した
バラクタ3と、バラクタ3に端子1から制御電圧を印加するための抵抗R1と、バラクタ
3に端子2から基準電圧を印加するための抵抗R2と、を備え、インバータ回路5の出力
側とバラクタ3のカソード側とを発振ループ部4に並列接続して構成されている。また、
発振ループ部4は、水晶振動子Xと容量素子C1、C2により構成されている。
【選択図】図1
Description
囲に調整可能とする回路技術に関するものである。
る。
この発振器は、一般に圧電振動子の発振を帰還増幅するように構成されている。しかし、
圧電振動子の発振周波数は発振ループ部内の容量素子の容量で決定され、固定的なもので
あった。そこで、出力される発振周波数を可変とする方法として、図10に示すようなV
CO(電圧制御発振器)がある。
ンバータ発振器は、基本的には、インバータ34と帰還抵抗35とを備えたインバータ増
幅回路31、発振子32及び電圧制御部33を有する。
そして、インバータ34の入力側に直流阻止用の容量素子38を直列に接続し、この直
列回路の容量素子38側の一端子Aと接地用の回路との間に電圧可変容量素子39を接続
すると共に、一端子(中点)Aと制御電圧を印加する為の端子Bとを抵抗40を介して接
続した構成を有する。また、インバータ回路34と容量素子38との直列回路に発振子3
2を並列に接続した構成を有すると共に、インバータ回路34の出力側と接地用の回路と
の間に容量素子37を接続した構成を有する。
このような構成において発振子32と容量素子37と電圧制御型の可変容量素子39と
からなる閉回路は発振周波数を決定する発振ループ部となる。そして、端子Bから制御電
圧を印加して電圧可変容量素子39の容量を可変とすることにより、発振周波数の調整を
可能にしている。
器について開示されている。
にのみ可変容量素子39を備えた構成である。
このような構成において可変容量素子39の容量変化量に対する周波数変化量を可能な
限り大きく設定する為には、可変容量素子39の容量可変範囲を広く構成する必要がでて
くる。
しかし、可変容量素子39の容量変化範囲の拡大には限界がある。
特に、圧電振動子以外の発振回路部分を集積回路(ICチップ)化した場合では、可変
容量素子39の容量変化範囲を最適化するためにICチップの製造プロセスを詳細に見直
すことが必要になり開発時間・コストの問題から現実的には容易ではない。
更に、ICチップの製造プロセスの見直しを図りシミュレーションにおいて最適化設計
を行ったとしても、実機に於いては可変容量素子39に並列に発生する寄生容量の影響を
強く受けることとなり、所望の周波数変化量、周波数の制御機能が得られないという問題
があった。
本発明は、かかる課題に鑑み、発振周波数の可変量の制御が行い易く、また発振周波数
の可変範囲を拡大したインバータ発振器を提供することを目的とする。
体素子からなる増幅回路と、可変容量素子と、圧電振動子と、該圧電振動子と閉回路を構
成する容量回路と、を備え、
前記増幅回路と前記可変容量素子とを直列に接続した直列回路を有し、
前記容量回路が複数の容量素子を直列接続し、該直列接続の接続中点を第1の定電位用
の回路に接続した構成であり、
前記閉回路の前記接続中点を除く2つの接続中点を接続点として前直列回路と前記閉回
路とを並列接続したことを特徴とする。
列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせること
を可能にし、大きく周波数を変化させることができる。
また、前記可変容量素子が電圧制御型の可変容量素子であり、前記可変容量素子の一方
の電圧入力用端子と前記閉回路との一方の接続点との間に交流阻止用の抵抗を接続した構
成であることを特徴とする。
列接続したことにより、寄生容量を積極的に利用した構成となり、少ない制御電圧の変化
で大きく周波数を変化させることができる。
また、前記容量回路が可変容量素子からなる容量素子を有することを特徴とする。
列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせること
を可能にし、大きく周波数を変化させることができる。
また、前記第1の定電位用の回路が接地用の回路であり、前記増幅回路が接地端子を有
する単電源型のインバータ増幅回路であることを特徴とする。
列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせること
を可能にし、大きく周波数を変化させることができる。
また、前記増幅回路がNPN型のトランジスタであり、該トランジスタのエミッタが接
地用の回路に接続されていることを特徴とする。
列接続したことにより寄生容量を可変容量素子のバイパスコンデンサとして働かせること
を可能にし、大きく周波数を変化させることができ、且つ雑音特性に優れた発振器を実現
できる。
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
器50は、第1の定電位である接地電位を電源電圧の基準電位とした半導体素子からなる
増幅回路と、水晶振動子(圧電振動子)Xと、水晶振動子Xと閉回路を構成する容量回路
と、電圧制御型の可変容量素子(バラクタ)とを備える。
そして更に、増幅回路は例えば単電源タイプであり電源端子と入出力端子の他に接地用
の回路(第1の定電位用の回路)に接続する為の接地端子とを有するインバータ回路5と
、帰還抵抗Rfとで構成されたインバータ増幅回路である。
インバータ増幅回路とバラクタ3とが直流阻止用の容量素子C3を介して第1の直列回
路を構成するものである。
第1の直列回路が水晶振動子Xと並列接続した構成である。
容量回路は容量素子C1と容量素子C2との一端子同士を接地用の回路(第1の定電位
用の回路)を接続点とした直列回路である。
容量回路と水晶振動子Xとを並列接続した閉回路を有する。
更に、電圧入力用端子1と電圧入力用端子(基準電圧入力用端子)2はバラクタ3の容
量値を制御する為の制御電圧が印加される端子である。
電圧入力用端子1はバラクタ3の一方の端子と交流阻止用の抵抗R1を介して接続し、
基準電圧入力用端子2はバラクタ3の他方の端子と交流阻止用の抵抗R2を介して接続し
た構成である。
そして、図1(a)の発振器50は、インバータ回路5の入力端子側に可変容量素子3
のアノードを接続した構成であり、図1(b)の発振器50Aは、インバータ回路5の入
力端子側に可変容量素子3のカソードを接続した構成である。
このような回路は、水晶振動子Xと容量素子C1と容量素子C2及び接地用の回路から
成る閉回路を発振回路の発振状態を主に左右する発振ループ部(共振回路部)4としたも
のである。
尚、本実施形態では、電圧可変容量素子としてバイポーラ型の可変容量ダイオードを使
用した回路構成であるが、他の素子としてMOS型の可変容量素子を使用しても構わない
。
MOS型の可変容量素子は、バイポーラ型の可変容量ダイオードと比較して電圧変化に
対する容量変化量が大きい特性を有している。
従って、MOS型の可変容量素子のこのような優れた特性を有効に生かし周波数可変範
囲が広範囲な発振器を実現する為には本発明に基づく発振回路の構成が有効である。
の間に寄生容量が存在するのでこの寄生容量と容量素子C3とを介して可変容量素子3の
アノードを接地用の回路に接続した構成を有することになる。
即ち、本実施形態は、増幅回路の入力端子又は出力端子のうち少なくとも一方の端子と
発振ループ部を構成する回路配線(接地用の回路以外)との間に可変容量素子を挿入接続
した構成を特徴としたものである。
そして、このような構成は、増幅回路との接続側のバラクタ3の端子と接地用の回路と
の間にバイパス専用の容量素子を準備したのではなく、半導体素子(半導体部品)として
の増幅回路内にてこれまで周波数変化量の増加を妨げるなどの要因として厄介ものであっ
た寄生容量(例えば:インバータ回路やトランジスタの入力端子と接地との間に発生する
寄生容量)をバラクタ3と接地用の回路とを交流接続するバイパス用の容量素子として積
極的に利用したものであり、これにより単純に容量素子C1にバラクタと固定容量素子と
から成る直列回路を並列接続した場合の構成と比較して周波数可変量の制御を行い易い利
点の他に、発振器の小型化にも有利である。
また、水晶振動子X以外の発振器を構成する回路を一つのICチップで構成した発振器
に本発明を適用してもよく、この場合、ICチップ内に多くの浮遊容量が発生するのでバ
ラクタ3をより大きな値の浮遊容量で接地用の回路に接続することが出来るのでより効果
的にバラクタ3を機能させることができる。
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。このインバータ発振器
は、図1の直流阻止用の容量素子C3を省略して、バラクタ3の一端子をインバータ回路
5の入力側に接続した直列回路に発振ループ部4の容量回路を並列接続し、インバータ回
路5の入力側または出力側のバイアス電圧をバラクタ3に印加する基準電圧としたもので
ある。
即ち、図2(a)に示す本実施形態は、図1(a)に示した回路図に対して直流阻止用
の容量素子C3を省略してバラクタ3のアノードをインバータ回路5の入力側(増幅回路
の入力側)に接続したものである。従って、バラクタ3の基準電圧はインバータ回路5の
入力に帰還された帰還抵抗Rfにより発生するバイアス電圧を利用するものであるから、
容量素子C3と基準電圧を印加する為の回路が不要となり、回路構成を更に簡略化するこ
とができる。
図2(b)のインバータ発振器51Aは、バラクタ3の極性を反転したものである。
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。この発振器52は、帰
還抵抗Rfとインバータ回路5とを有する増幅回路と、インバータ回路5の入出力端子間
に接続した水晶振動子Xと、水晶振動子Xを含む発振ループ部4と、を備えたインバータ
発振器である。
そして、インバータ回路5の出力側に接続した直流阻止用の容量素子C3と、直流阻止用
の容量素子C3に直列接続したバラクタ3と、を備える。
更に、インバータ回路5の入力側とバラクタ3の一方の端子との間の直列回路を発振ルー
プ部4を構成する容量回路に並列接続した構成を有する。
このような構成の発振回路52は、バラクタ3の端子間の電位差を変化させて、バラク
タ3の容量を可変することにより、当該発振器52の発振周波数を可変とするものである
。
そして図3(a)の本実施形態は、帰還抵抗Rfを有するインバータ回路5の出力側に
、インバータ回路5の出力バイアス電圧に影響を与えないように、直流素子用の容量素子
C3を接続し、その容量素子C3の他端にバラクタ3のアノードを直列に接続し、カソー
ドを発振ループ部4と並列接続した構成を有する。
そして、半導体部品であるインバータ回路5の出力端子と接地との間に有する寄生容量を
介して容量素子C3と増幅回路の出力端子との接続点が接地に接続されている。その為、
バラクタ3の端子間の電位差を変化させてバラクタ3の容量を可変することにより、容量
素子C2の並列容量が変化するので当該発振器50の発振周波数を可変できる。
この構成により、バラクタ3の両端に電位差を与えることにより、容量を変化させて発振
周波数を可変とするものである。これにより、寄生容量を可変容量素子のバイパスコンデ
ンサとして働かせることを可能にし、少ない制御電圧の変化で大きく周波数を変化させる
ことができる。
図3(b)のインバータ発振器52Aは、バラクタ3の極性を反転したものである。
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。
このインバータ発振器53は、図3示す回路に対して直流阻止用の容量素子C3を省略
して、バラクタ3の一方の端子とインバータ回路5の出力側とを接続し、インバータ回路
5の入力側とバラクタ3の他端子とを発振ループ部4を構成する容量回路に並列接続し、
インバータ回路5の出力側のバイアス電圧をバラクタ3の基準電圧としたものである。
従って、バラクタ3の基準電圧はインバータ回路5の出力から発生するバイアス電圧を
利用するものである。これにより、容量素子C3と基準電圧を印加する回路が不要となり
、回路構成を更に簡略化することができる。
図4(b)のインバータ発振器53Aは、バラクタ3の極性を反転したものである。
施形態と同じ構成要素には図1と同じ参照番号を付して説明する。このインバータ発振器
54は、帰還抵抗Rfとインバータ回路5とを有する増幅回路と、インバータ回路5の入
出力端子間に接続した水晶振動子Xと、水晶振動子Xを含む発振ループ部4と、を備えた
インバータ発振器である。
そしてインバータ回路5の入力端子側に直流阻止用の容量素子C3の一方の端子を接続
し、出力端子側に直流阻止用の容量素子C4を接続し、各直流阻止用の容量素子C3の他
方端子にバラクタ3の一方の端子を接続した構成を有する。
更に、容量素子C4の他方の端子、バラクタ6を接続した直列回路、を備えると共に、
当該直列回路を発振ループ部4を構成する容量回路に並列接続した構成を有する。
このような発振器53は、各バラクタ3、6の両端に電位差を与えて各バラクタ3、6
の容量を可変とすることにより、当該インバータ発振器54の発振周波数を可変するもの
である。
尚、図示は省略するが、バラクタ3、6の極性を夫々逆にしても構わない。また、直流
阻止用の容量素子C3、C4と端子2及び端子7を省略して、増幅回路の入出力側のバイ
アス電圧を基準電圧とし、端子1と端子8に可変電圧である制御電圧を入力構成でも構わ
ない。
即ち、本実施形態は、複数のバラクタ3、6が直列に接続されて、且つ発振ループ部4
とが並列接続されるので、周波数の可変範囲を広く、且つ複雑な制御ができる。
同じ構成要素には図2と同じ参照番号を付して説明する。この発振器55は、図3にお
ける実施形態の発振ループ部4内の少なくとも一方の容量素子(本実施形態ではC1)を
バラクタ9としたものである。尚、本実施形態としては、図2の構成を例にして記載して
いるが、全ての実施形態の発振器に適応可能である。
即ち、本実施形態では、図2に示す回路図に対して発振ループ部4内の容量素子C1を
バラクタ9に置き換えた構成である。これにより、バラクタ3のみで周波数制御する場合
と比較して更に発振周波数の可変範囲を拡げることができる。尚、バラクタ9を挿入する
位置は、制御電圧が印加される位置にある容量素子と置き換えすることが有効である。
このような構成であれば、バラクタ3を用いずに単純にバラクタ9に他のバラクタを固
定容量を介して並列接続した場合の構成と比較して周波数可変量の制御を行い易い利点の
他に、発振器の小型化にも有利である。
尚、図1〜6において、バラクタ3と発振ループ部(C1またはC2)との間に直流阻
止用の容量素子を挿入する事も可能である。
また、以上の説明では、発振回路としてインバータ型の発振器に適用する場合について
説明したが、これに限らず、コルピッツ型等の他の構成の発振器に適用しても本発明の主
旨を逸脱するものではない。
要素には図1と同じ参照番号を付して説明する。この発振器56は、バラクタD2、D3
に温度補償電圧を印加できるよう構成した温度補償発振器である。
即ち、バラクタD2と温度補償電圧を印加する為の端子とを抵抗R3を介して接続する
と共に、バラクタD3と温度補償電圧を印加する為の端子とを抵抗R4を介して接続した
構成を有する。温度補償電圧としては例えば温度に対して一次関数を呈する電圧変化特性
を有する制御電圧を適用する。また、例えばバラクタ3にも一次関数を呈する電圧特性を
有する制御電圧を印加することで発振器の周波数温度補償能力を高く構成することが出来
る。これにより、温度補償可能な水晶振動子Xのカットアングルを広くすることができる
。
即ち、上述した発振回路56であれば、水晶振動子Xの個体間での周波数温度特性のば
らつきが大きい場合であっても無理なく温度補償することが可能である。
尚、低温時において発振回路の負性抵抗の大きさが小さく発振し難いような場合は、低
温に向かうに従いバラクタ3の容量値を大きく変化させるような制御電圧を印加すること
が良い。このような構成は、低温時に増幅回路の入力端子と発振ループ部との間のインピ
ーダンスが小さくなるよう制御することになるので発振が起き易いものとなる。
尚、バラクタはMOS型のバラクタなども利用できる。この場合、例えばバラクタ3の
替わりにMOSバラクタを接続するには、MOSバラクタのゲートと抵抗R1とを接続し
、MOSバラクタのバックゲートと抵抗R2とを接続すればよい。
また、増幅回路はCMOSを使ったインバータ増幅回路だけではなく、図8に示すよう
にNPN型のバイポーラトランジスタTrと電流源11を組み合わせた構成も考えられる
。
即ち、図8に示す発振回路57は、トランジスタTrと自己バイアス抵抗R1とを有す
る増幅回路を備えたものである。
トランジスタTrは、そのコレクタを電流源11に接続すると共に、直流阻止用の容量
素子C5の一方の端子に接続し、エミッタを接地用の回路に接続し、ベースを直流阻止用
の容量素子C6を介してバラクタD1のアノードに接続したものである。
そして、このような構成に加え、発振回路57は、バラクタD1のカソードをバラクタ
D2を介して接地用の回路に接続し、容量素子C5の他方の端子をバラクタD3を介して
接地回路に接続した構成を有する。
そして更に、バラクタD1とバラクタD2との接続点に制御電圧を印加する為の端子を
抵抗R3を介して接続し、バラクタD3と容量素子C5との接続点に制御電圧を印加する
ための端子を抵抗R4を介して接続し、前記の2つの接続点の間に水晶振動子Xを接続し
た構成を有すると共に、バラクタD1のアノードを基準電圧入力用端子2に抵抗R2を介
して接続した構成を有する。
このようなトランジスタによる構成の方が、雑音特性が良くなる。
その為、本発明により可変容量素子による周波数変化量及び単位電圧変化に対する周波
数変化量(周波数感度特性)が大きくなることで雑音特性が悪化しようとする傾向を相殺
し雑音特性に優れた発振器を実現することが出来るので、特にMOS型の可変容量素子を
使用して周波数感度特性に優れた発振器に有効である。
例えば、1)CCとCDの両方を0Ω、CAとCBを固定値の容量素子、Zを0Ωとする
ことにより、図1〜図5の発振ループ部が構成される。
また図6の構成であれば、CCとCDの両方を0Ω、CAを可変容量素子、CBを固定
値の容量素子、Zを0Ωとなる。
更に、図7の構成であれば、CCとCDの両方を固定値の容量素子、CAとCBを可変
容量素子、Zを0Ωとなる。
図8の構成であれば、CAとCBの両方を可変容量素子、CCとCBを0Ω、Zを0Ω
となる。
即ち、発振ループ部の構成としては、CA、CB、CC、CDの何れが可変容量素子で
あっても固定値の容量素子であっても、またその組み合わせであっても良い。
、5 インバータ回路、R1、R2 抵抗、Rf 帰還抵抗、C1、C2、C3、C4、
C5、C6 容量素子、X 水晶振動子、50〜55 インバータ発振器
Claims (5)
- 第1の定電位を電源電圧の基準電位とした半導体素子からなる増幅回路と、可変容量素
子と、圧電振動子と、該圧電振動子と閉回路を構成する容量回路と、を備え、
前記増幅回路と前記可変容量素子とを直列に接続した直列回路を有し、
前記容量回路が複数の容量素子を直列接続し、該直列接続の接続中点を第1の定電位用
の回路に接続した構成であり、
前記閉回路の前記接続中点を除く2つの接続中点を接続点として前直列回路と前記閉回
路とを並列接続したことを特徴とする発振器。 - 前記可変容量素子が電圧制御型の可変容量素子であり、前記可変容量素子の一方の電圧
入力用端子と前記閉回路との一方の接続点との間に交流阻止用の抵抗を接続した構成であ
ることを特徴とする請求項1に記載の発振器。 - 前記容量回路が可変容量素子からなる容量素子を有することを特徴とする請求項1に記
載の発振器。 - 前記第1の定電位用の回路が接地用の回路であり、前記増幅回路が接地端子を有する単
電源型のインバータ増幅回路であることを特徴とする請求項1に記載の発振器。 - 前記増幅回路がNPN型のトランジスタであり、該トランジスタのエミッタが接地用の回
路に接続されていることを特徴とする請求項1に記載の発振器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328372A JP5115178B2 (ja) | 2007-01-30 | 2007-12-20 | 発振器 |
US12/021,541 US7986194B2 (en) | 2007-01-30 | 2008-01-29 | Oscillator |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018853 | 2007-01-30 | ||
JP2007018853 | 2007-01-30 | ||
JP2007328372A JP5115178B2 (ja) | 2007-01-30 | 2007-12-20 | 発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008211768A true JP2008211768A (ja) | 2008-09-11 |
JP5115178B2 JP5115178B2 (ja) | 2013-01-09 |
Family
ID=39787666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328372A Expired - Fee Related JP5115178B2 (ja) | 2007-01-30 | 2007-12-20 | 発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115178B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197837A (ja) * | 2012-03-19 | 2013-09-30 | Seiko Epson Corp | 発振器及び電子機器 |
JP2014158108A (ja) * | 2013-02-14 | 2014-08-28 | Seiko Npc Corp | 電圧制御型発振回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102867A (ja) * | 1999-07-23 | 2001-04-13 | Interchip Kk | 発振制御回路 |
JP2002009546A (ja) * | 2000-06-19 | 2002-01-11 | Nippon Dempa Kogyo Co Ltd | 電圧制御発振器 |
JP2006197143A (ja) * | 2005-01-12 | 2006-07-27 | Nippon Dempa Kogyo Co Ltd | 電圧制御水晶発振器 |
-
2007
- 2007-12-20 JP JP2007328372A patent/JP5115178B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102867A (ja) * | 1999-07-23 | 2001-04-13 | Interchip Kk | 発振制御回路 |
JP2002009546A (ja) * | 2000-06-19 | 2002-01-11 | Nippon Dempa Kogyo Co Ltd | 電圧制御発振器 |
JP2006197143A (ja) * | 2005-01-12 | 2006-07-27 | Nippon Dempa Kogyo Co Ltd | 電圧制御水晶発振器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197837A (ja) * | 2012-03-19 | 2013-09-30 | Seiko Epson Corp | 発振器及び電子機器 |
JP2014158108A (ja) * | 2013-02-14 | 2014-08-28 | Seiko Npc Corp | 電圧制御型発振回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5115178B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7986194B2 (en) | Oscillator | |
US20060220754A1 (en) | Voltage controlled oscillator | |
JP4067664B2 (ja) | 集積回路構成のための広い周波数レンジ及び低ノイズの電圧制御オシレータ | |
JP2003046335A (ja) | 温度補償水晶発振器 | |
JP2006197143A (ja) | 電圧制御水晶発振器 | |
JP5115178B2 (ja) | 発振器 | |
JP2006060797A (ja) | 電圧制御型発振器 | |
EP1777808A1 (en) | High frequency Colpitts oscillation circuit | |
KR100618059B1 (ko) | 집적 오실레이터 | |
JP5034772B2 (ja) | 温度補償圧電発振器 | |
JP2006033238A (ja) | 電圧制御型発振器 | |
JP2005217773A (ja) | 電圧制御型圧電発振器 | |
JP2006114974A (ja) | 直線的周波数制御が可能な電圧制御型圧電発振器 | |
JP5098979B2 (ja) | 圧電発振器 | |
JP4524179B2 (ja) | ピアース型発振回路 | |
US7109814B2 (en) | Piezoelectric oscillator | |
US20010052826A1 (en) | Voltage-controlled oscillator | |
US20030202313A1 (en) | Voltage-controlled capacitor circuit and related circuitry with diode and MOS varactors | |
JP3325732B2 (ja) | 電圧制御圧電発振器 | |
JP2006352423A (ja) | 電圧制御発振器 | |
JP3883765B2 (ja) | 電圧制御発振器 | |
JP2006135540A (ja) | 温度補償型圧電発振器 | |
JP3990158B2 (ja) | 高周波電圧制御発振器 | |
JP2003198249A (ja) | 発振器 | |
KR100988170B1 (ko) | 저잡음 전류원과 전압원이 구비된 전압제어발진기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110729 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |