JP2008004259A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008004259A JP2008004259A JP2007198242A JP2007198242A JP2008004259A JP 2008004259 A JP2008004259 A JP 2008004259A JP 2007198242 A JP2007198242 A JP 2007198242A JP 2007198242 A JP2007198242 A JP 2007198242A JP 2008004259 A JP2008004259 A JP 2008004259A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- threshold
- voltage
- oxide film
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【解決手段】論理回路には高低2種類のしきい値のトランジスタを用い、メモリセルには高しきい値電圧と同じしきい値電圧のトランジスタにより構成し、入出力回路は上記の高しきい値電圧と同じチャネルの不純物濃度でゲート酸化膜厚を厚くしたトランジスタを用いて構成する。
【選択図】図1
Description
ここでVFBはフラットバンド電圧、ΦFPは真性半導体と不純物等を含んだ半導体のフェルミ電位の差、QBはチャネル下の空乏層の単位面積当たりの電荷量、Coはゲート酸化膜の単位面積当たりの容量であり、次式で与えられる。
εはゲート絶縁膜の誘電率、Toxはゲート酸化膜厚である。したがって、図5に示す通り、ゲート酸化膜厚Toxが厚いほどしきい値Vthは上昇する。
2 SRAM領域
33 メモリセル
41、42 ビット線
42、47 グローバルビット線
62、63 DRAMメモリセル
72、73 出力MOS
81 論理回路領域
82 SRAM領域
83 DRAM領域
84 入出力回路領域
90 半導体基板
91、93、95 Pウエル
92、84、96 Nウエル
101 薄膜の低しきい値のNMOSトランジスタ
102 薄膜の低しきい値のPMOSトランジスタ
103 薄膜の高しきい値のNMOSトランジスタ
104 薄膜の高しきい値のPMOSトランジスタ
105 厚膜の高しきい値のNMOSトランジスタ
106 厚膜の高しきい値のPMOSトランジスタ
123 薄膜の高しきい値のNMOSトランジスタ
124 薄膜の高しきい値のPMOSトランジスタ
Claims (3)
- 第1の電源電圧で動作する論理回路と、上記第1の電源電圧よりも大きい第2の電源電圧で動作するデータ入出力回路を具備し、
第1の厚さのゲート酸化膜を持ち、第1しきい値電圧を持つ第1NMOSトランジスタと、
上記第1の厚さのゲート酸化膜を持ち、上記第1しきい値電圧よりも大きい第2しきい値電圧を持つ第2NMOSトランジスタと、
上記第1の厚さのゲート酸化膜を持ち、第3しきい値電圧を持つ第1PMOSトランジスタと、
上記第1の厚さのゲート酸化膜を持ち、上記第3しきい値電圧の絶対値よりも絶対値の大きい第4しきい値電圧を持つ第2PMOSトランジスタと、
上記第1の厚さより厚い第2の厚さのゲート酸化膜を持ち、上記第2NMOSトランジスタのチャネルの不純物量が同一として形成される第5しきい値電圧を持つ第3NMOSトランジスタと、
上記第2の厚さのゲート酸化膜を持ち、上記第2PMOSトランジスタのチャネルの不純物量が同一として形成される第6しきい値電圧を持つ第3PMOSトランジスタとを有し、
上記論理回路は、上記第1及び第2NMOSトランジスタと、上記第1及び第2PMOSトランジスタによって構成され、
上記データ入出力回路は、上記第3NMOSトランジスタと上記第3PMOSトランジスタにより構成されていることを特徴とする半導体集積回路。 - 請求項1において、
上記第1の電源電圧に対応する信号電圧を上記第2の電源電圧に対応する信号電圧に変換するレベルシフタ回路を具備し、
上記第2の厚さのゲート酸化膜を持ち、上記第1NMOSトランジスタのチャネルの不純物量が同一として形成される第7しきい値電圧を持つ第4NMOSトランジスタを有し、
上記レベルシフタ回路は、上記第4NMOSトランジスタと、上記第3PMOSトランジスタを含み、上記第1の電源電圧に対応する信号電圧は上記第4NMOSトランジスタに入力されることを特徴とする半導体集積回路。 - 請求項1または2において、
上記論理回路は、上記第1NMOSトランジスタ及び上記第1PMOSトランジスタで構成される第1CMOS論理ゲートと、上記第2NMOSトランジスタ及び上記第2PMOSトランジスタで構成される第2CMOS論理ゲートとを含み、
上記データ入出力回路は、上記第3NMOSトランジスタ及び上記第3PMOSトランジスタで構成される第3CMOS論理ゲートを含むことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007198242A JP4739289B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007198242A JP4739289B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18290299A Division JP2001015704A (ja) | 1999-06-29 | 1999-06-29 | 半導体集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184624A Division JP2010268006A (ja) | 2010-08-20 | 2010-08-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004259A true JP2008004259A (ja) | 2008-01-10 |
JP4739289B2 JP4739289B2 (ja) | 2011-08-03 |
Family
ID=39008496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007198242A Expired - Lifetime JP4739289B2 (ja) | 2007-07-31 | 2007-07-31 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4739289B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277717A (ja) * | 2008-05-12 | 2009-11-26 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
WO2011027499A1 (ja) * | 2009-09-04 | 2011-03-10 | パナソニック株式会社 | 半導体集積回路 |
JP2016184655A (ja) * | 2015-03-26 | 2016-10-20 | 三重富士通セミコンダクター株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57172761A (en) * | 1981-04-17 | 1982-10-23 | Hitachi Ltd | Semiconductor integrated circuit |
JPH07142989A (ja) * | 1993-11-12 | 1995-06-02 | Sony Corp | レベル変換回路 |
JPH09219458A (ja) * | 1996-02-13 | 1997-08-19 | Fuji Electric Co Ltd | Cmos半導体装置 |
JPH1065517A (ja) * | 1996-05-22 | 1998-03-06 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路およびその製造方法 |
JPH11195976A (ja) * | 1997-12-26 | 1999-07-21 | Hitachi Ltd | 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法 |
-
2007
- 2007-07-31 JP JP2007198242A patent/JP4739289B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57172761A (en) * | 1981-04-17 | 1982-10-23 | Hitachi Ltd | Semiconductor integrated circuit |
JPH07142989A (ja) * | 1993-11-12 | 1995-06-02 | Sony Corp | レベル変換回路 |
JPH09219458A (ja) * | 1996-02-13 | 1997-08-19 | Fuji Electric Co Ltd | Cmos半導体装置 |
JPH1065517A (ja) * | 1996-05-22 | 1998-03-06 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路およびその製造方法 |
JPH11195976A (ja) * | 1997-12-26 | 1999-07-21 | Hitachi Ltd | 半導体集積回路装置およびセルライブラリを記憶した記憶媒体および半導体集積回路の設計方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277717A (ja) * | 2008-05-12 | 2009-11-26 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
WO2011027499A1 (ja) * | 2009-09-04 | 2011-03-10 | パナソニック株式会社 | 半導体集積回路 |
US8520463B2 (en) | 2009-09-04 | 2013-08-27 | Panasonic Corporation | Semiconductor integrated circuit |
JP2016184655A (ja) * | 2015-03-26 | 2016-10-20 | 三重富士通セミコンダクター株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4739289B2 (ja) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7408231B2 (en) | SRAM memory semiconductor integrated circuit device | |
US8013656B2 (en) | Semicondutor integrated circuit device | |
JP4850387B2 (ja) | 半導体装置 | |
US8797791B2 (en) | Semiconductor integrated circuit device with reduced leakage current | |
WO1997038444A1 (en) | Semiconductor integrated circuit device | |
JP2008182004A (ja) | 半導体集積回路 | |
US7728386B2 (en) | Semiconductor integrated circuit device | |
KR20020034889A (ko) | 전압 전환 회로 | |
JP4739289B2 (ja) | 半導体集積回路 | |
US5736415A (en) | Method for manufacturing input/output port devices having low body effect | |
US20110049631A1 (en) | Semiconductor integrated circuit having insulated gate field effect transistors | |
JP4053506B2 (ja) | 半導体集積回路 | |
JP4264022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2010268006A (ja) | 半導体集積回路 | |
JPH10242434A (ja) | 半導体集積回路装置及びフラッシュeeprom | |
JP2946547B2 (ja) | Mos型半導体集積回路 | |
JP4763967B2 (ja) | 半導体記憶装置の製造方法 | |
JPH03280573A (ja) | 半導体記憶装置 | |
JP2005346912A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100820 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4739289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |