JP2007537588A - 組込方法及びこの方法により製造されたアセンブリ - Google Patents
組込方法及びこの方法により製造されたアセンブリ Download PDFInfo
- Publication number
- JP2007537588A JP2007537588A JP2007512626A JP2007512626A JP2007537588A JP 2007537588 A JP2007537588 A JP 2007537588A JP 2007512626 A JP2007512626 A JP 2007512626A JP 2007512626 A JP2007512626 A JP 2007512626A JP 2007537588 A JP2007537588 A JP 2007537588A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metallization
- solder
- layer
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 46
- 229910000679 solder Inorganic materials 0.000 claims abstract description 67
- 238000001465 metallisation Methods 0.000 claims abstract description 63
- 239000000203 mixture Substances 0.000 claims abstract description 24
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 15
- 239000012530 fluid Substances 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 19
- 239000010931 gold Substances 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910016347 CuSn Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011133 lead Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910005887 NiSn Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008433 SnCU Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
アセンブリ（１００）ははんだ接続を介して相互接続される第１のチップ（２０）及び第２のチップ（３０）を備える。これらは前記第１のチップにアンダーバンプメタライゼーション及びはんだバンプを有し、第２のチップにメタライゼーションを有する。この場合、はんだバンプを接触角９０°未満の流体層として備え、前記第２のチップのメタライゼーションに基づいて金属間化合物が形成され、組成の少なくとも１元素がはんだバンプとして塗布される。
Description
本発明は第２のチップへ第１のチップを組み込む方法に関し、
前記第１のチップの表面にアンダーバンプメタライゼーションを有する複数のはんだ組成の接合パッドを与えるステップと、
メタライゼーションが存在し、表面に複数の接合パッドを有する第２のチップを与えるステップと、
前記第１のチップの少なくとも一部の接合パッドと前記第２のチップの対応する接合パッドとが互いに対向するように前記第１のチップ及び前記第２のチップを組み込むステップと、
加熱により前記第１のチップの接合パッドと及び前記第２のチップの接合パッドの間に電気的接続を形成するステップと、を備える。
前記第１のチップの表面にアンダーバンプメタライゼーションを有する複数のはんだ組成の接合パッドを与えるステップと、
メタライゼーションが存在し、表面に複数の接合パッドを有する第２のチップを与えるステップと、
前記第１のチップの少なくとも一部の接合パッドと前記第２のチップの対応する接合パッドとが互いに対向するように前記第１のチップ及び前記第２のチップを組み込むステップと、
加熱により前記第１のチップの接合パッドと及び前記第２のチップの接合パッドの間に電気的接続を形成するステップと、を備える。
本発明はまた、第１のチップ及び第２のチップのアセンブリに関し、両チップは保護層の開口部で露出された接合パッドを有し互いに対向する表面を備え、前記第１のチップ上の複数の接合パッドははんだ接続を介して対応する前記第２のチップの接合パッドに電気的に接続される。
このような方法及びこのようなアセンブリは例えば１９９０年１月１０日に公開されたＪＰ−Ａ０２−００５４５５により知られている。このアセンブリはＣｒ及びＣｕのアンダーバンプメタライゼーションとＡｕバンプを備える。そしてこのバンプは第２のチップの接合パッド上のバンプに接続され、相互接続部の形成のため加熱される。
Ａｕバンプを用いて行われた実験研究は熱圧着技術を利用していた。第２のチップ上の接合パッドはＡｌにより作られ、いくつかの実験では金バンプを備えていた。信頼性試験はこのようにして作られたバンプで行われ、芳しくない結果を与えていた。
従って、本発明の目的はチップオンチップ装置の改良されたバンピング方法を提供することである。
この目的はアンダーバンプメタライゼーションに流体層としてはんだ組成が与えられることで達成され、層はアンダーバンプメタライゼーションに接触角９０°未満をなし、金属間化合物は第２のチップの金属と少なくとも１つのはんだ組成の元素とに基づいて形成される。
本発明の方法はアンダーバンプメタライゼーションと第２のチップのメタライゼーションとの間に挟まれた極めて薄いはんだ層を用いる。安定した相互接続を与えるため、はんだ組成及び第２のチップのメタライゼーションは、金属間化合物が両者の接合部に形成されるように選ばれる。これは最終製品と製造途中の両方に良好な信頼性をもたらす。より大きい金バンプを用いると２つの隣接するバンプが拡がり、ついには合流するという問題が起こる。はんだが少量であるという本発明の方法における長所により、このリスクは大幅に低減される。
本発明の方法はアンダーバンプメタライゼーションと第２のチップのメタライゼーションとの間に挟まれた極めて薄いはんだ層を用いる。安定した相互接続を与えるため、はんだ組成及び第２のチップのメタライゼーションは、金属間化合物が両者の接合部に形成されるように選ばれる。これは最終製品と製造途中の両方に良好な信頼性をもたらす。より大きい金バンプを用いると２つの隣接するバンプが拡がり、ついには合流するという問題が起こる。はんだが少量であるという本発明の方法における長所により、このリスクは大幅に低減される。
本発明による方法のさらなる利点に極めてファインピッチにできるということがある。ピッチは隣接する２つの接合パッドの中心間の距離として領域内で決められる。従来技術の方法では処理条件を考慮してファインピッチが可能ではない。この方法はフォトレジスト層の塗布及びパターン形成の後、ＴｉＡｕ又はＴｉＷの接着層から始める。そして、アンダーバンプメタライゼーション及び／又はバンプとなる金属が与えられる。所望のバンプ高さを考慮して、十分な層の厚さである。もしフォトレジスト層内のホールがかなり小さければ、ホールは十分に埋め込まれず、信頼性のある製品が得られない。本発明の方法では、もし必要であれば、フォトレジストはアンダーバンプメタライゼーションの提供にのみ必要とされる。この金属の厚さはバンプよりも明らかに小さく、従って、フォトレジスト内のホールの直径も付随して低減することができる。
別の利点は異なるサイズの接合パッドを付けることができることであり、すべて同じ厚さのアンダーバンプメタライゼーションを有してもよく、それでも十分な機能を果たす。
はんだ組成は異なる方法で塗布することができるが、方法に関わらずそれらはすべて５〜２０μｍの比較的小さい高さを有する。結果として、第１のチップと第２のチップ間のスペースは極めて小さくなる。これは両チップが少なくともほぼ同じ熱膨張率である半導体基板を有するため問題ではない。これを考慮し、接触角は９０°より十分小さいことが好適であり、６０°未満が良く、４５°またはそれ未満がさらに好ましい。
本発明のさらなる利点は非平面性に関して十分な耐性があることである。接着プロセスの際に十分な力を加えざるをえなくならないようにするためにこの耐性は望まれる。非平面耐性は加熱ステップの際のバンプ溶融により達成される。
好適な実施形態では、第２のチップの接合パッドのメタライゼーションは平らな表面を有する。この特徴は平面性の問題の防止に有益な効果を有する。非平面性耐性は、チップ同士を接着する処理の際に力を加えざるをえなくならないようにするために必要とされる。メタライゼーションの平坦化は、アンダーバンプメタライゼーション供与時及び特にはんだ組成の供与時に効率的に耐性の増加を導く。平らな表面は第２のチップのメタライゼーションの電気めっきにより得られる。加えて、又は代わりに、メタライゼーション供与後、特にこのメタライゼーションが“スタッドバンプ”型の場合に、第２のチップにさらなる平坦化処理を実施することができる。第２のチップのメタライゼーションは通常１０−５０ミクロンのオーダの厚さを有し、好適には２０−４０ミクロンの範囲であり、バンプ表面に依存する。平らな表面はここでは１つの表面で厚さの変化が２．５ミクロン未満であり、好適には１．０ミクロン未満、さらに好適には０．５ミクロン未満である。個々のバンプ表面の共平面性はどんな場合でも１０ミクロン未満であり、極めて好適にはせいぜい５．０ミクロン、さらに好適にはせいぜい２．０ミクロンである。
この実施形態の重要な特徴は、接着時に圧力をかけることで平らにしたメタライゼーションが結果としてはんだ組成よりも大きい直径を有することである。これははんだ層とメタライゼーションの間の完全な相互接続がメタライゼーションの直径の範囲内であり、十分に平らであるという有利な効果を有する。結果として、もし完全にないとはいえなくても、ボイド及びこの接合部での不具合のリスクは十分に低減される。
一般にメタライゼーションを有する接合パッドは保護層内に島のように横方向に存在する。実際にこの実施形態ははんだの拡がりに対するさらなる障壁を与えることが見出され、はんだ組成は保護層の表面をぬらすことができなかった。その上、はんだレジストや有機再配線層と比較して、保護層は極めて平らな表面を有する傾向がある。結果として、非平面性の問題は大幅に防止される。さらに、保護層はどんなアンダーフィルに対しても粘着力が良いが分かった。しかし両チップの組込が行われる前に第１の基板にアンダーフィル層を備えることができる。特にポリイミド又はポリアクリレートを含むアンダーフィル層は第１のチップ上にホイルとして与えられ得る。それは約１００℃の緩やかな加熱で液化する。第２のチップの重さ及び、もしあれば、第２のチップへ加えられた力により、第２のチップは液化層を介して沈み込み、はんだ組成と接触する。
別の実施形態においては、第１のチップははんだ組成の上部にさらに高いバンプを備え、前記第１のチップは第２のチップをこえて側方にのびる。異なる組込技術は第１及び第２のチップのシステムとプリント回路基板との間のコンタクトを与えるために用いることができた。このような技術はワイヤボンディング、第２のチップの側面でのエンドコンタクト又は第１のチップを介し第２のチップから外方に向いた表面への垂直相互接続、フレックスホイルの供与及び別のフリップチップレベルの使用を含む。リードフレーム又は外部基板のどちらか一方であるキャリアへの相互接続は、バンプがはんだ接続部の上に与えられるフリップチップ技術を用いて与えられることが分かる。バンプに好適な材料は無鉛はんだであるが、鉛スズは多くの代替物の１つである。この組み合わせのため、はんだ組成はスズを含むことが好ましい。これらの追加のバンプは、第１のチップに第２のチップが組み込まれる前に、第１のチップに与えられる。
本発明のはんだ組成はそれ自体がはんだ浸漬として知られている技術を用いて適用されるのが好適である。この技術は例えばＷＯ−Ａ９６／０８３３７に開示されている。はんだ浸漬技術はフレキシブルキャリア上のチップの接続に適用できることが知られている。フレキシブルキャリアにおける伝導体は接合パッドに隣接してのびており、例えば保護層により覆われていない。結果として、バンプが拡がり、２つの固定チップを組み込むときに存在する非平面性の問題を克服することが非常に困難になる。しかし、フレキシブルキャリアでは、これらの非平面性の問題がない。
加熱ステップは熱接着の技術を用いて有利に実行される。このステップでは、第２のチップが所望の面に金属間化合物が形成される温度に加熱されるのに対し、第１のチップが例えば６０〜１２５℃の範囲で緩やかに加熱される。ξ面のＡｕＳｎ金属間化合物、ＡｕｘＳｎ１−ｘかつ０．１＜ｘ＜０．３、の形成では、この温度は約３００℃である。この熱接着ははんだ浸漬技術との組み合わせにおいて非常に好ましい。
はんだ組成として複数の選択が得られる。まず、合金化元素に異なる選択があり、この元素はスズ、インジウム、タリウム及びガリウムでもよい。そしてはんだ組成に他の元素の異なる選択がある。これらは基本的に亜鉛、ビスマス、銅、インジウム、金、銀及び鉛である。しかし鉛は鉛フリーの要求を考慮すると好適でない。比較的低い融点のはんだ組成が好適であり、これは、特にニッケルを含む場合、アンダーバンプメタライゼーションを伴う針状晶の形成のリスクを低減する。このような合金の例にはＳｎＣｕとＢｉＩｎ，ＢｉＩｎＺｎ、ＢｉＣｕだけでなくＳｎＢｉｘＩｎｙＺｎｚ、ここでｘ、ｙ、ｚの少なくとも１つは０より大きい、も含まれる。
アンダーバンプメタライゼーション及び第１のチップでのバンプには、特にＳｎを含むはんだ組成と組み合わせて、２つの主要な実施形態がある。第１の実施形態では、アンダーバンプメタライゼーションはニッケルを有し、バンプは第１のチップの低融点Ｓｎ合金浴への浸漬により与えられる。この実施形態では、ニッケルは無電解処理を用いることで塗布することができる。この処理はアンダーバンプを与えるために追加のマスクが必要ないという利点を有し、その上ピッチをさらに、例えば１０ミクロンに、低減させることができる。しかし、もしこのアンダーバンプメタライゼーションが約２５０℃の温度の純スズ浴に浸漬されると、金属間化合物のＮｉＳｎが形成される。そして、それらはバンプ表面から突き出す針状に形成される。これは役立つものを与えない。これらの金属間化合物の形成は低融点Ｓｎ合金の使用によって防止することができる。このような合金の例には、ＳｎＰｂ、ＳｎＣｕ及びｘ、ｙ、ｚの少なくとも１つが０より大きいＳｎＢｉｘＩｎｙＺｎｚを含む。好適には鉛フリーはんだが適用される。合金元素がＳｎとメタライゼーションの金属、特にＡｕ、との間の反応を妨げないことが有利である。
有利な変更では、めっき浴への浸漬前にニッケルアンダーバンプメタライゼーションが金保護層と共に与えられる。このような金保護層ははんだぬれの維持に必要とされる。しかし、ニッケルアンダーバンプメタライゼーションの付与後に浸漬ステップが直接行われるとき、このような金層が必要でないことがわかっている。
第２の実施形態では、アンダーバンプメタライゼーションは銅を含む。銅の典型的な高さは１０−１５μｍのオーダである。もし接合パッドがすでにＣｕを含む場合、この銅は接合パッドの一部として適用できる。しかし、一般に、このアンダーバンプメタライゼーションは電気めっきにより与えられる。銅はＡｕの保護層及びＳｎ又はＳｎ合金のバンプを備える。好適には、バンプは電気的に与えられる。この第２の実施形態は優れた信頼性を有するようになる。
さらなる変更では、第２のチップの接合パッドにＡｕのメタライゼーションが適用される。代替物にはＮｉ及びＣｕが含まれる。第２のチップのメタライゼーション及びバンプのさらなる代替物は第１のチップにおけるのと同じ、又は類似の、積層であり、例えばＣｕ又ははんだ流体層を有するＮｉ（Ａｕ）である。
本発明の第２の目的は非常に良い信頼性及び好ましくは小さいピッチを有する第１のチップと第２のチップとのアセンブリを与えることである。これは、両チップが保護層の開口内で露出した接合パッドを有する表面を備え、前記表面は互いに対向し、第１のチップ上の複数の接合パッドがはんだ相互接続部を介して第２のチップの対応する接合パッドに接続されることで達成される。このはんだ相互接続部は第１のアンダーバンプメタライゼーションと第２のメタライゼーションとの間に挟まれた層であり、厚さはメタライゼーションの厚さより小さく、層と第２のメタライゼーションとの接合部に金属間化合物が存在する。
アセンブリが非常に良い信頼性を有することを実験が示している。さらにアセンブリは相互接続部を低コストで作ることができるという利点を有する。相互接続部の高さの低減により、貴金属材料の使用が大幅に低減される。また、第１のチップ又は第２のチップのいずれかに個別バンプを配置する必要がない。層堆積のための無電解及び／又は浸漬工程の代わりに、電解を用いたウェーハレベル工程が用いられる。好適には、はんだ相互接続部の長さは５０μｍ未満であり、さらに好適には４０ミクロン未満である。
有利な実施形態においては、金属間化合物はＡｕＳｎ及びＣｕＳｎの中から選択される。貴金属を有するＳｎ合金に基づく相互接続部はファインピッチ工程を可能にする。Ｓｎ付与のためのめっき工程は５０−６０μｍの最小ピッチを可能にする。無電解はんだめっきを含むＳｎ合金の付与は約３０μｍの最小ピッチを可能にする。これは第１のチップと第２のチップとの間に極めて多くの相互接続部を形成することを可能にする。この極めて多くの相互接続部、小さい高さ及びレジスタンスは、第１のチップから第２のチップへ、又はその逆に、機能性をシフトすることを可能にする。例えば、特定の相互接続部を第２のチップから第１のチップへシフトすることができ、第１のチップにおけるオンチップ相互接続レベルの数を低減することができる。さらに、インダクタ及びグラウンド層を含むために第２のチップが効果的に用いられる。
チップオンチップは異なる装置に応用できる。メモリチップとロジックチップの組み合わせができる。認識チップとマイクロプロセッサとの組み合わせができる。デカップリングキャパシタ及びインダクタを有する、集積回路と受動チップとの組み合わせもできる。この後者の組み合わせが好適である。さらにこの利点は集積回路が銅や金のような標準的なメタライゼーションを備えられる一方、受動チップが無電解はんだめっき技術で与えられることである。言い換えれば、あらゆる標準的な集積回路が受動チップと組み合わせられる。これは、２つ以上の集積回路又はＢＡＷ、ＭＥＭＳまたはアンテナなどの他の電子部品が適用される場合、特に有利である。さらに、無電解はんだめっき技術は比較的低コストであり、受動チップがあまり高価でなくてもよい装置に合う。
接合パッドがチェスボードパターン又はねじれ配列に備えられることが特に高周波装置に対し有利であり、ファインピッチに基づき可能となる。このようなチェスボードパターンは、極めて低い寄生インダクタンスで同軸構造が構成されるように、グラウンド及び信号バンプの最適分布を可能にする。集積回路の電磁遮蔽の向上のため、例えばリング状の接合パッド構造のような、より大きい接合パッド構造を含んでもよい。
さらに、本発明のアセンブリを形成するために、異なる構造及び機能性を有する第２のチップを第１のチップへ組み込むことが可能である。そのため、キャリアとして機能するアンダーバンプメタライゼーションが第１のチップの表面に存在することが適当であり、貴金属またはその類似のメタライゼーションを有する構成要素を与えることが極めて簡単である。
本発明のこれら及びその他の特徴は後述の実施形態から明らかであり、参照することで明瞭になるであろう。
図面は縮尺通りには描かれておらず、いくつかの部分は明確にするため拡大されている。異なる図面における同様の参照番号は同等又は類似の部分を参照する。実施形態は単に例として意図されたものであり、保護範囲を限定するものとして理解されるべきでない。
図１Ａは方法の第１ステップを示し、キャリア１０と第１のチップ２０及び第２のチップ３０のアンサンブル５０が与えられる。第１のチップ２０及び第２のチップ３０はそれぞれ活性面２１，３１及び裏面２２，３２を有する。活性面では素子が決定される、すなわち第１のチップ２０における受動素子の集積回路及び第２のチップ３０における能動素子の集積回路である。この例では、第２のチップ３０はシリコン基板を有するが、例えばIII−Ｖ族材料を含んでもよい。第１のチップ２０及び第２のチップ３０はそれぞれ活性面２１，３１に、明確にするため示されていない第１の接合パッドを含むメタライゼーションを備える。第１及び第２のチップ２０，３０の対応する接合パッドは第１の相互接続部２４に互いに接続される。第１の金属相互接続部２４はそれ自体が知られているアンダーフィル層に埋め込まれる。第１のチップ２０ははんだボール２３を有する第２の接合パッド（図示せず）をさらに備える。第１及び第２の接合パッドが、第１の接合パッドのピッチ及び第１の金属相互接続部２４の高さが第２の接合パッドのピッチ及びはんだボール２３の高さより小さいボールグリッドアレイを形成することに気づくべきである。接合パッドはＣｕ又はＡｌ層に仕上げられる。第１のチップ２０の第１及び第２の導電接合パッドは、例えば第１のチップの相互接続部を介して互いに電気的に接続されるが、直接相互接続部が存在しなくてもよい。
この場合のキャリア１０はリードフレームであり、第１の面１１及び反対側の面１２を備える。キャリア１０は銅の第１及び第２の導電層を備える。リードフレーム１０はセミエッチング技術を用い、まず第１の面１１、そして第２の面１２、またはその逆に、うまくエッチングすることにより形成される。これは、ヒートシンクもまたコンタクト表面だが、ヒートシンク１３、導電相互接続部１４，１５及びコンタクト表面１６，１７をもたらす。ヒートシンク１３は通常リードフレーム１０の他の部分に４本のワイヤで接続される。導電相互接続部１３，１４の下には空間１８がある。この実施形態では、必須ではないが、リードフレーム１０の第１の面１、つまりヒートシンク１３、には例えば銀を含むガラスエポキシ接着剤又ははんだ２５のような導電接着剤が塗布される。第１の面１には例えばステンシルでの印刷によりはんだドット２６がさらに堆積される。
本発明によれば、第２のチップ３０は約３０μｍの厚さのＡｕ、Ｃｕ又はＮｉのメタライゼーションを備え、この例ではＡｕのメタライゼーションを備える。第１の接合パッドのピッチは４０μｍであり、第２の接合パッドのピッチは１２０μｍである。このアンダーバンプメタライゼーションはフォトレジストマスク及びめっきベースとしての接合パッドの電解処理に適用される。あるいは、アンダーバンプメタライゼーションは無電解及びマスクレス処理にて与えられ、厚さは例えば１０μｍである。
この上部では、スズビスマスＳｎＢｉ．４２又は鉛スズの層がはんだ浸漬により塗布される。はんだ層を貫く針状のＮｉＳｎ金属間化合物の形成を防止するため、この層は２００−２２０℃で塗布される。その後、９６％を超えるＳｎ、３％のＡｇ及び約０．５％のＣｕを含むＳＡＣはんだのはんだバンプが第１のチップ２０の第２の接合パッドに塗布される。このように第２の接合パッドはＮｉアンダーバンプメタライゼーション、ＳｎＢｉ．４２のはんだ層及びはんだボールの積層を備える。
その後、対応する接合パッドが互いに向き合うように、第１のチップ２０と第２のチップ３０が組み合わせられる。これは、第１のチップ２０の約１００℃の緩やかな加熱の下で行われる。第２のチップ３０は熱接着を用いて組み合わされ、これは接着の間第２のチップ３０の裏面が３００−３５０℃の温度に加熱されることを意味する。この方法では金属間化合物ＡｕＳｎが約Ａｕ８０Ｓｎ２０の組成をもって形成される。ここでは第１のチップ２０がシングルチップで示されているが、ウェーハの一部である第１のチップ２０に第２のチップを組み込むのが好適である。その場合、この後に公知の方法の分割ステップが適用される。
図１Ｂは基板の第１の面１１に第１のチップ２０及び第２のチップ３０のアンサンブル５０が取り付けられた後の状況を示す。そして第２のチップ３０の裏面３２が接着層２５へ押し込まれ、一方はんだドット及びはんだボールは互いに金属相互接続部２７へ接続される。当業者によって理解されるように、金属相互接続部２７は熱処理後までは固体ではない。ここで使用されるはんだは９６％を超えるＳｎ、３％のＡｇ及び約０．５％のＣｕを含む低融点ＳＡＣはんだである。アンサンブル５０取り付けの際、導電相互接続部１４，１５がやや可逆的に曲げられるという事実は示されていない。これは、弾力性のある層、ここでは空気の層、が導電相互接続部１４，１５の下にあるため可能となる。この曲がりは導電相互接続部１４，１５に上方向の圧力を与える。
図１Ｃは導電接着剤の硬化後の状況を示す。これは１００−１５０℃の熱処理により起こる。そしてリードフレームのヒートシンク１３は、接着剤層２５が縮小した時に引っ張り上げられる。結果は下方向の圧力である。導電接着剤の代わりにはんだを塗布してもよい。これは本質を変えないが、より高温での熱処理をもたらす。
図１Ｄは金属相互接続部２７がリフロー温度を超えるまで加熱され、曲がらなくなった後の状況を示す。基板１０又は第１のチップ２０との接続の損傷無しに、金属相互接続部２７は平らになる。その結果、導電相互接続部１４，１５及びヒートシンク１３における圧力は緩和される。
銅のアンダーバンプメタライゼーションを有するアセンブリを用いてこのように作られたはんだ接続部の強度及び信頼性を測定するために試験が行われる。ＨＴＳＬとしても知られている高温保存試験が２００℃で行われる。９６時間後、第１のチップと第２のチップとの間の第１の相互接続は１８個のサンプルのうち１７個が良好であった。ＴＭＣＬとしても知られている温度サイクル寿命試験が５５℃から１２５℃まで行われる。１０００サイクル後、１８個のサンプルのうち１７個が良好であった。第２の相互接続では、ＨＴＳＬは９６時間後１８個のサンプルのうち１６個が良好であるという結果を与え、ＴＭＣＬは１０００サイクル後１８個のサンプルのうち１８個が良好であるという結果を与えた。システムが適切に機能していると結論付けられる。
図２は封止材８０を塗布した最終の装置１００を示す。封止材は、所望の膨張率のため専門家により選択され、例えばガラス充填のエポキシ、ポリイミド又は他の樹脂などのそれ自体が知られている保護材料を有する。この場合、基板１０は封止材８０に埋め込まれ、一方開口部１８も埋められ、第２の面１２のコンタクト表面は外部コンタクトのため延ばされる。例えば回路基板のようなキャリアに、装置全体を配置する準備ができた後に、はんだボールは、鉛フリー型も、これに適用できる。そして、外側からは、装置１００は他の半導体装置と異ならない。
図３は装置１００の第２の実施形態の断面を示す。この実施形態では第２のチップ３０に加えて第３のチップ４０が存在する。チップ３０，４０は両方とも活性面３１，４１を第１のチップの活性面２１に対向させている。そして第１及び第３の金属相互接続部２４，２８は電気的コンタクトを与える。チップ３０，４０は裏面３２，４２を、接着層２５，２９を介して、第１のヒートシンク１３及び第２のヒートシンク１９にそれぞれ接続される。ヒートシンク１３，１９は導電的に相互接続されてなく、例えば＋５Ｖと−５Ｖの、所望の異なる電圧で駆動され得る。この場合、第２及び第３のチップ３０，４０は色々な周波数帯での増幅器である。ここで適用される第１のチップ２０はいわゆる受動チップであり、垂直キャパシタが定義された高抵抗シリコンの基板を備える。さらに、第１の面２１には、抵抗、垂直キャパシタより容量が小さい平面キャパシタ、コイル及び導電相互接続部が画定される。
Claims (12)
- 第１のチップを第２のチップへ組み込む方法であって、
前記第１のチップの表面にアンダーバンプメタライゼーションを備える複数のはんだ組成の接合パッドを与えるステップと、
メタライゼーションがある複数の接合パッドを表面に備える前記第２のチップを与えるステップと、
前記第１のチップの接合パッドの少なくとも一部とそれに対応する前記第２のチップの接合パッドが互いに対向するように前記第１のチップ及び前記第２のチップを組み合わせるステップと、
加熱により前記第１及び第２のチップの接合パッド間に電気的相互接続部を形成するステップと、
を備え、
前記はんだ組成は前記アンダーバンプメタライゼーションに９０°未満の接触角をなす流体層として与えられ、前記第２のチップのメタライゼーション及び前記はんだ組成の少なくとも１つの元素に基づいて金属間化合物が形成されることを特徴とする方法。 - 前記第２のチップのメタライゼーションは平らな表面を有することを特徴とする請求項１に記載の方法。
- 前記第１のチップは前記はんだ組成の上部に高さの大きいバンプをさらに備え、前記第１のチップは前記第２のチップを越えて側方に延びることを特徴とする請求項１に記載の方法。
- 前記はんだ組成の合金化元素はＳｎ，Ｉｎ及びＧｅの中から選択され、前記第２のチップのメタライゼーションはＡｕ，Ｃｕ，Ｎｉ，Ｐｄ，Ｐｔ及びＣｏの中から選択される元素を有することを特徴とする請求項１に記載の方法。
- 前記はんだ組成の合金化元素はＳｎであり、前記第２のチップのメタライゼーションはＡｕ，Ｃｕ及びＮｉの中から選択される元素を有することを特徴とする請求項４に記載の方法。
- 前記第１のチップの接合パッドのアンダーバンプメタライゼーションはニッケルを有し、前記バンプは前記第１のチップを低融点Ｓｎ合金浴に浸漬することで与えられることを特徴とする請求項５に記載の方法。
- 前記第１のチップの接合パッドのアンダーバンプメタライゼーションは銅を有することを特徴とする請求項３又は５に記載の方法。
- 前記加熱ステップは熱接着ステップであり、前記第１のチップは５０℃と２００℃の間の温度まで加熱され、前記第２のチップは金属間化合物の形成に適した温度まで加熱されることを特徴とする請求項１に記載の方法。
- 第１のチップと第２のチップのアセンブリであって、両チップは半導体基板と保護層内の開口にて露出された接合パッドを有する表面とを備え、前記表面は互いに対向し、前記第１のチップの複数の接合パッドははんだ相互接続部を介して前記第２のチップの対応する接合パッドに電気的に接続され、
前記はんだ相互接続部は第１のアンダーバンプメタライゼーションと第２のメタライゼーションとの間に挟まれ、前記メタライゼーションより厚さが小さい層であり、前記層と前記第２のメタライゼーションとの接合部に金属間化合物が存在することを特徴とするアセンブリ。 - 前記はんだ相互接続部の長さは５０μｍ未満であることを特徴とする請求項９に記載のアセンブリ。
- 前記金属間化合物はＡｕＳｎ及びＣｕＳｎの中から選択されることを特徴とする請求項９に記載のアセンブリ。
- 前記第１のチップは前記第２のチップを越えて側方に延び、前記はんだ相互接続層の上にあるバンプを備えることを特徴とする請求項９に記載のアセンブリ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04101963 | 2004-05-06 | ||
| EP04101963.9 | 2004-05-06 | ||
| PCT/IB2005/051397 WO2005109503A2 (en) | 2004-05-06 | 2005-04-28 | A method of assembly and assembly thus made |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007537588A true JP2007537588A (ja) | 2007-12-20 |
| JP5208500B2 JP5208500B2 (ja) | 2013-06-12 |
Family
ID=34966754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007512626A Active JP5208500B2 (ja) | 2004-05-06 | 2005-04-28 | 組込方法及びこの方法により製造されたアセンブリ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8268672B2 (ja) |
| EP (1) | EP1745510A2 (ja) |
| JP (1) | JP5208500B2 (ja) |
| CN (1) | CN100583432C (ja) |
| TW (1) | TW200618251A (ja) |
| WO (1) | WO2005109503A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012169440A (ja) * | 2011-02-14 | 2012-09-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2012520575A (ja) * | 2009-03-16 | 2012-09-06 | エーティーアイ・テクノロジーズ・ユーエルシー | ヒートスプレッダを備えた多重ダイ半導体パッケージ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211125A (ja) * | 2007-02-28 | 2008-09-11 | Spansion Llc | 半導体装置およびその製造方法 |
| KR101049698B1 (ko) * | 2010-11-02 | 2011-07-15 | 한국세라믹기술원 | Ｌｅｄ 어레이 모듈 및 이의 제조방법 |
| TWI575685B (zh) * | 2013-08-09 | 2017-03-21 | 矽品精密工業股份有限公司 | 半導體裝置及其製法 |
| US9899330B2 (en) * | 2014-10-03 | 2018-02-20 | Mc10, Inc. | Flexible electronic circuits with embedded integrated circuit die |
| CN104651898B (zh) * | 2015-02-09 | 2018-01-16 | 大连理工大学 | 一种金属间化合物薄膜的制备方法 |
| FR3033272B1 (fr) * | 2015-03-04 | 2017-03-24 | Labinal Power Systems | Procede de brasage pour assembler deux elements via un compose intermetallique |
| TWI582916B (zh) * | 2015-04-27 | 2017-05-11 | 南茂科技股份有限公司 | 多晶片封裝結構、晶圓級晶片封裝結構及其製程 |
| US9842818B2 (en) | 2016-03-28 | 2017-12-12 | Intel Corporation | Variable ball height on ball grid array packages by solder paste transfer |
| US10304799B2 (en) * | 2016-12-28 | 2019-05-28 | Intel Corporation | Land grid array package extension |
| CN108323009A (zh) * | 2018-01-11 | 2018-07-24 | 南昌黑鲨科技有限公司 | 器件结构及器件布局 |
| CN108808440A (zh) * | 2018-06-11 | 2018-11-13 | 湖北航星光电科技股份有限公司 | 一种eml器件封装中芯片与基板电互连的结构及制法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354738A (ja) * | 1986-06-04 | 1988-03-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | ハンダ付け法 |
| JP2002043352A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体素子とその製造方法および半導体装置 |
| JP2002124533A (ja) * | 2000-10-18 | 2002-04-26 | Toshiba Corp | 電極材料、半導体装置及び実装装置 |
| JP2002170918A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025455A (ja) | 1988-06-24 | 1990-01-10 | Hitachi Ltd | チップオンチップの半導体装置 |
| DE4432774C2 (de) | 1994-09-15 | 2000-04-06 | Fraunhofer Ges Forschung | Verfahren zur Herstellung meniskusförmiger Lotbumps |
| US5977640A (en) * | 1998-06-26 | 1999-11-02 | International Business Machines Corporation | Highly integrated chip-on-chip packaging |
| JP2001135659A (ja) * | 1999-11-09 | 2001-05-18 | Towa Corp | 電子部品の樹脂封止成形用金型 |
| EP1100123A1 (en) | 1999-11-09 | 2001-05-16 | Corning Incorporated | Dip formation of flip-chip solder bumps |
| JP2002070918A (ja) | 2000-08-31 | 2002-03-08 | Kayaba Ind Co Ltd | フロントフォーク |
| US6507115B2 (en) | 2000-12-14 | 2003-01-14 | International Business Machines Corporation | Multi-chip integrated circuit module |
| US20020105789A1 (en) | 2001-02-02 | 2002-08-08 | Siliconware Precision Industries Co., Ltd. | Semiconductor package for multi-chip stacks |
| US6441483B1 (en) * | 2001-03-30 | 2002-08-27 | Micron Technology, Inc. | Die stacking scheme |
-
2005
- 2005-04-28 JP JP2007512626A patent/JP5208500B2/ja active Active
- 2005-04-28 US US11/579,677 patent/US8268672B2/en active Active
- 2005-04-28 EP EP05732290A patent/EP1745510A2/en not_active Withdrawn
- 2005-04-28 WO PCT/IB2005/051397 patent/WO2005109503A2/en active Application Filing
- 2005-04-28 CN CN200580014194A patent/CN100583432C/zh active Active
- 2005-05-03 TW TW094114323A patent/TW200618251A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354738A (ja) * | 1986-06-04 | 1988-03-09 | アメリカン テレフオン アンド テレグラフ カムパニ− | ハンダ付け法 |
| JP2002043352A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体素子とその製造方法および半導体装置 |
| JP2002124533A (ja) * | 2000-10-18 | 2002-04-26 | Toshiba Corp | 電極材料、半導体装置及び実装装置 |
| JP2002170918A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012520575A (ja) * | 2009-03-16 | 2012-09-06 | エーティーアイ・テクノロジーズ・ユーエルシー | ヒートスプレッダを備えた多重ダイ半導体パッケージ |
| JP2012169440A (ja) * | 2011-02-14 | 2012-09-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005109503A3 (en) | 2006-03-16 |
| US20110275176A1 (en) | 2011-11-10 |
| US8268672B2 (en) | 2012-09-18 |
| TW200618251A (en) | 2006-06-01 |
| CN100583432C (zh) | 2010-01-20 |
| CN1957470A (zh) | 2007-05-02 |
| WO2005109503A2 (en) | 2005-11-17 |
| JP5208500B2 (ja) | 2013-06-12 |
| EP1745510A2 (en) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5208500B2 (ja) | 組込方法及びこの方法により製造されたアセンブリ | |
| US11961810B2 (en) | Solderless interconnection structure and method of forming same | |
| US7078822B2 (en) | Microelectronic device interconnects | |
| KR100804392B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US7391112B2 (en) | Capping copper bumps | |
| KR100806158B1 (ko) | 반도체 장치 | |
| US7034402B1 (en) | Device with segmented ball limiting metallurgy | |
| KR100541827B1 (ko) | 큰 연성을 가진 땜납 볼을 사용한 칩 스케일 패키지 | |
| TWI484608B (zh) | 高溫應用所用之銲錫凸塊／凸塊下金屬層結構 | |
| US7125745B2 (en) | Multi-chip package substrate for flip-chip and wire bonding | |
| US6259159B1 (en) | Reflowed solder ball with low melting point metal cap | |
| JP2010541244A (ja) | 二重ポスト付きフリップチップ相互接続 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| US20060022320A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20050151268A1 (en) | Wafer-level assembly method for chip-size devices having flipped chips | |
| US20070120268A1 (en) | Intermediate connection for flip chip in packages | |
| WO2007064073A1 (en) | Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same | |
| US20090115039A1 (en) | High Bond Line Thickness For Semiconductor Devices | |
| US10199345B2 (en) | Method of fabricating substrate structure | |
| KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
| KR101153000B1 (ko) | 반도체 패키지 | |
| US7732253B1 (en) | Flip-chip assembly with improved interconnect | |
| TW201225209A (en) | Semiconductor device and method of confining conductive bump material with solder mask patch | |
| US20040262760A1 (en) | Under bump metallization structure of a semiconductor wafer | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080425 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120316 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5208500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |