JP2007518282A - フリップチップqfnパッケージおよびそのための方法 - Google Patents
フリップチップqfnパッケージおよびそのための方法 Download PDFInfo
- Publication number
- JP2007518282A JP2007518282A JP2006549619A JP2006549619A JP2007518282A JP 2007518282 A JP2007518282 A JP 2007518282A JP 2006549619 A JP2006549619 A JP 2006549619A JP 2006549619 A JP2006549619 A JP 2006549619A JP 2007518282 A JP2007518282 A JP 2007518282A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- mounting
- panel
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000000465 moulding Methods 0.000 claims abstract description 25
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims 2
- 238000005728 strengthening Methods 0.000 claims 1
- MPDDTAJMJCESGV-CTUHWIOQSA-M (3r,5r)-7-[2-(4-fluorophenyl)-5-[methyl-[(1r)-1-phenylethyl]carbamoyl]-4-propan-2-ylpyrazol-3-yl]-3,5-dihydroxyheptanoate Chemical compound C1([C@@H](C)N(C)C(=O)C2=NN(C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C2C(C)C)C=2C=CC(F)=CC=2)=CC=CC=C1 MPDDTAJMJCESGV-CTUHWIOQSA-M 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000740 bleeding effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
- H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
キャビティを形成している周辺部と周辺部から内側に延びる複数のリードを有する第1のリードフレームを供給するステップであって、第1のリードフレームが第1および第2の側面を有するステップと、
第1のテープを第1のリードフレームの第1の側面に貼付するステップと、
ダイ受け領域を有するダイ・パドルを含む第2のリードフレームを供給するステップであって、ダイ・パドルが頂面および底面を有するステップと、
第2のテープを第2のリードフレームの底面に貼付するステップと、
ダイ・パドルのダイ受け領域に集積回路(IC)を取り付けるステップであって、ICがその周辺部の周囲に複数のボンディグ・パッドを含む頂面と底面を有し、ダイ受け領域がキャビティである場合に、ICの底面がダイ・パドル内で第2のテープに取り付けられるステップと、
複数のICボンディグ・パッドが、第1のリードフレームの複数の各リードに電気的に接触するように、第1のリードフレーム上に第2のリードフレームを積み重ねるステップと、
少なくとも第2のリードフレームの頂面、ICの頂面、および電気的接点上にモールド化合物を形成するステップと、
第1のリードフレームの第1の側面、および第2のリードフレームの底面が露出するように、第1および第2のリードフレームから第1および第2のテープを除去するステップとを含む。
第1のリードフレーム・パネルを供給するステップであって、第1のリードフレーム・パネルが複数の第1のリードフレームを有し、第1のリードフレームのそれぞれが、キャビティを形成している周辺部と周辺部から内側に延びる複数のリードを有し、第1のリードフレーム・パネルが、第1および第2の側面を有するステップと、
第1のテープを第1のリードフレーム・パネルの第1の側面に貼付するステップと、
第2のリードフレーム・パネルを供給するステップであって、第2のリードフレーム・パネルが複数の第2のリードフレームを含み、第2のリードフレームのそれぞれがダイ受け領域を有するダイ・パドルを含み、第2のリードフレーム・パネルが頂面および底面を有するステップと、
第2のテープを第2のリードフレーム・パネルの底面に貼付するステップと、
第2のリードフレーム・パネルの第2のリードフレームのダイ・パドルの各ダイ受け領域内に複数の集積回路(IC)を設置するステップであって、各ICがその周辺部の周囲に複数のボンディグ・パッドを有する頂面と底面を有し、ICの底面が第2のテープに取り付けられるステップと、
ICのボンディグ・パッドが、第1のリードフレームの各リードと接触し、それによりICと第1のリードフレームとを電気的に接続するように、第1および第2のリードフレーム・パネルを対向して設置するステップと、
モールド化合物が、少なくとも第2のリードフレーム・パネルの頂面、ICの頂面および電気接続をカバーするように、第1および第2のリードフレーム・パネル間にモールド化合物を形成するステップと、
第1のリードフレーム・パネルの第1の側面および第2のリードフレーム・パネルの底面が露出するように、第1および第2のリードフレーム・パネルから第1および第2のテープを除去するステップと、
複数の第1および第2のリードフレームをリードフレーム・パネルから個々の実装デバイスに分離する個片状化動作を実行するステップとを含む。
Claims (22)
- キャビティを画成している周辺部と前記周辺部から内側に延びる複数のリードとを有し、及び第1および第2の側面を有する第1のリードフレームを設けるステップと、
第1のテープを前記第1のリードフレームの第1の側面に貼付するステップと、
ダイ受け領域を有したダイ・パドルを有するとともに、頂面および底面を有する第2のリードフレームを設けるステップと、
第2のテープを前記第2のリードフレームの底面に貼付するステップと、
周辺部に沿って複数のボンディグ・パッドを備えた頂面と底面とを有する集積回路(IC)を前記ダイ・パドルのダイ受け領域に取り付けるステップと、
前記複数のICボンディグ・パッドが、前記第1のリードフレームの前記複数の各リードに電気的に接触するように、前記第1のリードフレーム上に前記第2のリードフレームを積み重ねるステップと、
少なくとも前記第2のリードフレームの頂面、前記ICの頂面、および前記電気的接点上にモールド化合物を形成するステップと、
前記第1のリードフレームの第1の側面、および前記第2のリードフレームの底面が露出するように、前記第1および第2のリードフレームから前記第1および第2のテープを除去するステップとを備える、半導体デバイスの実装方法。 - 前記ICの各ボンディグ・パッドと前記第1のリードフレームのリードとの間に複数の導電性ボールを介在させるステップをさらに備え、前記第1のリードフレームのリードが前記導電性ボールにより前記ICの各ボンディグ・パッドと接触する請求項1に記載の半導体デバイスの実装方法。
- 前記導電性ボールが、前記積み重ねステップの前に、前記ICのボンド・パッドに取り付けられる請求項2に記載の半導体デバイスを実装するための方法。
- 前記第1のリードフレームの前記複数のリードの一部が、エッチングされ、前記導電性ボールが、前記リードの前記エッチングされた部分内に収容される請求項3に記載の半導体デバイスの実装方法。
- 前記導電性ボールが、前記第1のリードフレームの対応する前記各リードに押し付けられ、それにより、前記リードを曲げ、前記導電性ボールおよび前記リードの接合強度を強化する前記導電性ボール上の前記リードのスプリングバック力を発生させるように、前記第2のリードフレームが、前記第1のリードフレームに押し付けられる請求項4に記載の半導体デバイスの実装方法。
- 前記積み重ねステップが、少なくとも1つのガイド・ピンおよび前記第1および第2のリードフレーム内の少なくとも1つの対応する案内孔部により、前記第1および第2のリードフレームを整合するステップをさらに含む請求項1に記載の半導体デバイスの実装方法。
- 前記第2のリードフレームのダイ・パドルのダイ受け領域が中央のキャビティを備え、前記ICの前記底面が前記第2のテープに接着するように、前記ICが前記中央キャビティ内に設置され、前記第2のテープが前記第2のリードフレームから除去された場合に、前記ICの底面が露出する請求項1に記載の半導体デバイスの実装方法。
- 錫で前記第1のリードフレームを予めメッキするステップをさらに備える請求項1に記載の半導体デバイスの実装方法。
- 前記モールド化合物形成ステップは、前記モールド化合物を前記第1および第2のリードフレーム間に射出するステップからなる請求項1に記載の半導体デバイスの実装方法。
- 前記第1および第2のリードフレームが、相互に電気的に絶縁している請求項1に記載の半導体デバイスの実装方法。
- 前記第1のリードフレームが、前記ダイ受け領域内に位置するグランド面をさらに有し、1つまたは複数の前記ICボンディグ・パッドが、前記グランド面に電気的に接続している請求項10に記載の半導体デバイスの実装方法。
- それぞれがキャビティを画成している周辺部と前記周辺部から内側に延びる複数のリードとを有する複数の第1のリードフレームを有するとともに、第1および第2の側面を有する第1のリードフレーム・パネルを設けるステップと、
第1のテープを前記第1のリードフレーム・パネルの第1の側面に貼付するステップと、
それぞれがダイ受け領域を有するダイ・パドルを備えた複数の第2のリードフレームを有するとともに頂面および底面を有する第2のリードフレーム・パネルを設けるステップと、
第2のテープを前記第2のリードフレーム・パネルの底面に貼付するステップと、
前記第2のリードフレーム・パネルの前記第2のリードフレームのダイ・パドルのダイ受け領域内に、それぞれが周辺部に沿って複数のボンディグ・パッドを有する頂面と底面とを有した複数の集積回路(IC)を設置して、前記ICの底面が前記第2のテープに取り付ける、集積回路を設置するステップと、
前記ICのボンディグ・パッドが、前記第1のリードフレームの各リードと接触し、それにより前記ICと前記第1のリードフレームとを電気的に接続するように、前記第1および第2のリードフレーム・パネルを対向して設置するステップと、
前記モールド化合物が、少なくとも前記第2のリードフレーム・パネルの頂面、前記ICの頂面および前記電気接続を被覆するように、前記第1および第2のリードフレーム・パネル間にモールド化合物を形成するステップと、
前記第1のリードフレームの第1の側面、および前記第2のリードフレームの底面が露出するように、前記第1のリードフレーム・パネルの第1の側面および前記第2のリードフレーム・パネルの底面から前記第1および第2のテープを除去するステップと、
前記複数の第1および第2のリードフレームを前記リードフレーム・パネルから個々の実装デバイスに分離する個片状化動作を実行するステップとを備える、複数の半導体デバイスを実装するための方法。 - 前記ICの各ボンディグ・パッドと前記第1のリードフレームのリードとの間に複数の導電性ボールを介在させるステップをさらに備え、前記第1のリードフレームのリードが、前記導電性ボールにより前記ICの各ボンディグ・パッドと接触する請求項12に記載の半導体デバイスを実装するための方法。
- 前記導電性ボールが、前記第1および第2のリードフレーム・パネルを対向状態で設置する前に、前記リードに取り付けられる請求項13に記載の半導体デバイスを実装するための方法。
- 前記第1のリードフレームの前記複数のリードの一部がエッチングされ、前記導電性ボールが、前記リードのエッチングされた部分内に配置される請求項14に記載の複数の半導体デバイスを実装するための方法。
- 前記導電性ボールが前記リードに押し付けられ、それにより、前記リードを曲げ、前記導電性ボール上に前記リードと前記導電性ボールの間の接合強度を強化するスプリングバック力を発生させるように、前記第1および第2のリードフレームが相互に押し付けられる請求項15に記載の複数の半導体デバイスを実装するための方法。
- 前記第1および第2のリードフレーム・パネル内に位置する対応する案内孔部内に設置される一連のガイド・ピンにより、前記第1および第2のリードフレーム・パネルを整合するステップをさらに含む請求項12に記載の複数の半導体デバイスを実装するための方法。
- 前記第1および第2のリードフレーム・パネルが、金属または金属合金からなる請求項12に記載の複数の半導体デバイスを実装するための方法。
- 第1および第2のリードフレーム・パネルが銅からなる請求項18に記載の複数の半導体デバイスを実装するための方法。
- 第1のリードフレーム・パネルが、錫で予めメッキされる請求項19に記載の複数の半導体デバイスを実装するための方法。
- 前記モールド化合物形成ステップは、前記第1および第2のリードフレーム・パネル間に前記モールド化合物を射出するステップからなる請求項12に記載の複数の半導体デバイスを実装するための方法。
- 前記第1のリードフレーム・パネルの第1のリードフレームが、それぞれ前記ダイ受け領域内に位置するグランド面を備え、1つまたは複数のICボンディグ・パッドが、前記グランド面に電気的に接続している請求項12に記載の複数の半導体デバイスを実装するための方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/752,866 US6867072B1 (en) | 2004-01-07 | 2004-01-07 | Flipchip QFN package and method therefor |
PCT/US2005/001202 WO2005067526A2 (en) | 2004-01-07 | 2005-01-03 | Flipchip qfn package and method therefore |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007518282A true JP2007518282A (ja) | 2007-07-05 |
JP4633740B2 JP4633740B2 (ja) | 2011-02-16 |
Family
ID=34274886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006549619A Expired - Fee Related JP4633740B2 (ja) | 2004-01-07 | 2005-01-03 | フリップチップqfnパッケージおよびそのための方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6867072B1 (ja) |
JP (1) | JP4633740B2 (ja) |
KR (1) | KR101120733B1 (ja) |
CN (1) | CN100378934C (ja) |
TW (1) | TWI348768B (ja) |
WO (1) | WO2005067526A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150064991A (ko) * | 2013-12-04 | 2015-06-12 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
JP2017130576A (ja) * | 2016-01-21 | 2017-07-27 | Shマテリアル株式会社 | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 |
JP2017135335A (ja) * | 2016-01-29 | 2017-08-03 | Shマテリアル株式会社 | リードフレーム及び半導体装置、並びにそれらの製造方法 |
DE112021001878T5 (de) | 2020-03-26 | 2023-01-12 | Rohm Co., Ltd. | Halbleiterbauteil |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288833B2 (en) * | 2000-09-13 | 2007-10-30 | Carsem (M) Sdn. Bhd. | Stress-free lead frame |
US7138707B1 (en) * | 2003-10-21 | 2006-11-21 | Amkor Technology, Inc. | Semiconductor package including leads and conductive posts for providing increased functionality |
KR100593739B1 (ko) * | 2004-09-09 | 2006-06-28 | 삼성전자주식회사 | 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법 |
US8067823B2 (en) | 2004-11-15 | 2011-11-29 | Stats Chippac, Ltd. | Chip scale package having flip chip interconnect on die paddle |
US7880313B2 (en) * | 2004-11-17 | 2011-02-01 | Chippac, Inc. | Semiconductor flip chip package having substantially non-collapsible spacer |
US20070130759A1 (en) * | 2005-06-15 | 2007-06-14 | Gem Services, Inc. | Semiconductor device package leadframe formed from multiple metal layers |
KR101146973B1 (ko) * | 2005-06-27 | 2012-05-22 | 페어차일드코리아반도체 주식회사 | 패키지 프레임 및 그를 이용한 반도체 패키지 |
US7250685B2 (en) * | 2005-08-09 | 2007-07-31 | Stats Chippac Ltd. | Etched leadframe flipchip package system |
US8120153B1 (en) | 2005-09-16 | 2012-02-21 | University Of Central Florida Research Foundation, Inc. | High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module |
US8399968B2 (en) * | 2005-11-18 | 2013-03-19 | Stats Chippac Ltd. | Non-leaded integrated circuit package system |
US8288200B2 (en) * | 2005-11-30 | 2012-10-16 | Diodes Inc. | Semiconductor devices with conductive clips |
US7875530B2 (en) * | 2005-12-02 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7638861B2 (en) * | 2005-12-08 | 2009-12-29 | Fairchild Semiconductor Corporation | Flip chip MLP with conductive ink |
US8120149B2 (en) * | 2006-01-24 | 2012-02-21 | Stats Chippac Ltd. | Integrated circuit package system |
JP2007207921A (ja) * | 2006-01-31 | 2007-08-16 | Stanley Electric Co Ltd | 表面実装型光半導体デバイスの製造方法 |
US20070176271A1 (en) * | 2006-02-01 | 2007-08-02 | Stats Chippac Ltd. | Integrated circuit package system having die-attach pad with elevated bondline thickness |
US8003443B2 (en) * | 2006-03-10 | 2011-08-23 | Stats Chippac Ltd. | Non-leaded integrated circuit package system with multiple ground sites |
TW200741902A (en) * | 2006-04-17 | 2007-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and, chip carrier thereof and method for fabricating the same |
US7812437B2 (en) * | 2006-05-19 | 2010-10-12 | Fairchild Semiconductor Corporation | Flip chip MLP with folded heat sink |
US20070281397A1 (en) * | 2006-05-31 | 2007-12-06 | Wai Yew Lo | Method of forming semiconductor packaged device |
US8062934B2 (en) * | 2006-06-22 | 2011-11-22 | Stats Chippac Ltd. | Integrated circuit package system with ground bonds |
US20080157302A1 (en) * | 2006-12-27 | 2008-07-03 | Lee Seungju | Stacked-package quad flat null lead package |
DE112007003268B4 (de) * | 2007-01-16 | 2015-09-17 | Infineon Technologies Ag | Verfahren zum Halbleiterpacken und/oder Halbleiterpackung |
US20080241991A1 (en) * | 2007-03-26 | 2008-10-02 | National Semiconductor Corporation | Gang flipping for flip-chip packaging |
CN101308832B (zh) * | 2007-05-17 | 2010-06-16 | 南茂科技股份有限公司 | 用于无引线封装的引线框、其封装结构及其制造方法 |
US20090045491A1 (en) * | 2007-08-15 | 2009-02-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and leadframe thereof |
US7615407B1 (en) * | 2008-07-02 | 2009-11-10 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits with integrated passive components |
TWI383478B (zh) * | 2008-09-23 | 2013-01-21 | Radiative semiconductor package and its lead frame and design method | |
US8252634B2 (en) * | 2009-06-19 | 2012-08-28 | Stats Chippac Ltd. | Integrated circuit packaging system with a leadframe having radial-segments and method of manufacture thereof |
US8400784B2 (en) * | 2009-08-10 | 2013-03-19 | Silergy Technology | Flip chip package for monolithic switching regulator |
US8796843B1 (en) * | 2009-08-12 | 2014-08-05 | Element Six Technologies Us Corporation | RF and milimeter-wave high-power semiconductor device |
JP2011060927A (ja) * | 2009-09-09 | 2011-03-24 | Hitachi Ltd | 半導体装置 |
US8421168B2 (en) * | 2009-11-17 | 2013-04-16 | Fairchild Semiconductor Corporation | Microelectromechanical systems microphone packaging systems |
CN102299083B (zh) | 2010-06-23 | 2015-11-25 | 飞思卡尔半导体公司 | 薄半导体封装及其制造方法 |
CN102332440A (zh) * | 2010-07-12 | 2012-01-25 | 无锡华润安盛科技有限公司 | 一种倒装引线框及其封装结构 |
US8476772B2 (en) | 2010-09-09 | 2013-07-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die |
US8304277B2 (en) | 2010-09-09 | 2012-11-06 | Stats Chippac, Ltd. | Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking |
US20120313234A1 (en) | 2011-06-10 | 2012-12-13 | Geng-Shin Shen | Qfn package and manufacturing process thereof |
US9219029B2 (en) * | 2011-12-15 | 2015-12-22 | Stats Chippac Ltd. | Integrated circuit packaging system with terminals and method of manufacture thereof |
US8623711B2 (en) | 2011-12-15 | 2014-01-07 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
US8629567B2 (en) | 2011-12-15 | 2014-01-14 | Stats Chippac Ltd. | Integrated circuit packaging system with contacts and method of manufacture thereof |
US8766102B2 (en) * | 2012-10-29 | 2014-07-01 | Kinsus Interconnect Technology Corp. | Chip support board structure |
US9070657B2 (en) | 2013-10-08 | 2015-06-30 | Freescale Semiconductor, Inc. | Heat conductive substrate for integrated circuit package |
CN103745939B (zh) * | 2013-12-05 | 2017-02-15 | 通富微电子股份有限公司 | 封装结构的形成方法 |
TWI539562B (zh) * | 2014-03-31 | 2016-06-21 | Quaternary planar pinless package structure and its manufacturing method | |
US9082760B2 (en) * | 2014-06-16 | 2015-07-14 | Chang Wah Technology Co., Ltd. | Dual layered lead frame |
JP2017168703A (ja) * | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
US11018111B2 (en) | 2019-05-27 | 2021-05-25 | Texas Instruments Incorporated | Wafer level derived flip chip package |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305364A (ja) * | 1997-11-25 | 2002-10-18 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4809135A (en) | 1986-08-04 | 1989-02-28 | General Electric Company | Chip carrier and method of fabrication |
JPS6418246A (en) | 1987-07-14 | 1989-01-23 | Shinko Electric Ind Co | Lead frame for semiconductor device |
US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
JP3011510B2 (ja) | 1990-12-20 | 2000-02-21 | 株式会社東芝 | 相互連結回路基板を有する半導体装置およびその製造方法 |
US5262674A (en) | 1991-02-04 | 1993-11-16 | Motorola, Inc. | Chip carrier for an integrated circuit assembly |
US5157480A (en) | 1991-02-06 | 1992-10-20 | Motorola, Inc. | Semiconductor device having dual electrical contact sites |
US5172214A (en) | 1991-02-06 | 1992-12-15 | Motorola, Inc. | Leadless semiconductor device and method for making the same |
US5625235A (en) | 1995-06-15 | 1997-04-29 | National Semiconductor Corporation | Multichip integrated circuit module with crossed bonding wires |
US20010052647A1 (en) * | 1998-05-07 | 2001-12-20 | 3M Innovative Properties Company | Laminated integrated circuit package |
US6211462B1 (en) | 1998-11-05 | 2001-04-03 | Texas Instruments Incorporated | Low inductance power package for integrated circuits |
JP3461332B2 (ja) | 1999-09-10 | 2003-10-27 | 松下電器産業株式会社 | リードフレーム及びそれを用いた樹脂パッケージと光電子装置 |
JP3542311B2 (ja) | 2000-01-28 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3733114B2 (ja) * | 2000-07-25 | 2006-01-11 | 株式会社メヂアナ電子 | プラスチックパッケージベース及びエアキャビティ型パッケージ |
US6580165B1 (en) | 2000-11-16 | 2003-06-17 | Fairchild Semiconductor Corporation | Flip chip with solder pre-plated leadframe including locating holes |
US6593545B1 (en) * | 2001-08-13 | 2003-07-15 | Amkor Technology, Inc. | Laser defined pads for flip chip on leadframe package fabrication method |
US6396130B1 (en) | 2001-09-14 | 2002-05-28 | Amkor Technology, Inc. | Semiconductor package having multiple dies with independently biased back surfaces |
TW523887B (en) * | 2001-11-15 | 2003-03-11 | Siliconware Precision Industries Co Ltd | Semiconductor packaged device and its manufacturing method |
US6677672B2 (en) * | 2002-04-26 | 2004-01-13 | Semiconductor Components Industries Llc | Structure and method of forming a multiple leadframe semiconductor device |
-
2004
- 2004-01-07 US US10/752,866 patent/US6867072B1/en not_active Expired - Lifetime
- 2004-12-27 TW TW093140799A patent/TWI348768B/zh active
-
2005
- 2005-01-03 JP JP2006549619A patent/JP4633740B2/ja not_active Expired - Fee Related
- 2005-01-03 CN CNB200580003941XA patent/CN100378934C/zh not_active Expired - Fee Related
- 2005-01-03 WO PCT/US2005/001202 patent/WO2005067526A2/en active Application Filing
- 2005-01-03 KR KR1020067013745A patent/KR101120733B1/ko not_active IP Right Cessation
- 2005-01-26 US US11/043,547 patent/US7112871B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305364A (ja) * | 1997-11-25 | 2002-10-18 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150064991A (ko) * | 2013-12-04 | 2015-06-12 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
KR102153041B1 (ko) * | 2013-12-04 | 2020-09-07 | 삼성전자주식회사 | 반도체소자 패키지 및 그 제조방법 |
JP2017130576A (ja) * | 2016-01-21 | 2017-07-27 | Shマテリアル株式会社 | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 |
JP2017135335A (ja) * | 2016-01-29 | 2017-08-03 | Shマテリアル株式会社 | リードフレーム及び半導体装置、並びにそれらの製造方法 |
DE112021001878T5 (de) | 2020-03-26 | 2023-01-12 | Rohm Co., Ltd. | Halbleiterbauteil |
Also Published As
Publication number | Publication date |
---|---|
TW200534492A (en) | 2005-10-16 |
CN1914719A (zh) | 2007-02-14 |
WO2005067526A3 (en) | 2005-11-17 |
TWI348768B (en) | 2011-09-11 |
US6867072B1 (en) | 2005-03-15 |
US7112871B2 (en) | 2006-09-26 |
CN100378934C (zh) | 2008-04-02 |
KR101120733B1 (ko) | 2012-03-23 |
WO2005067526A2 (en) | 2005-07-28 |
JP4633740B2 (ja) | 2011-02-16 |
KR20060123454A (ko) | 2006-12-01 |
US20050156291A1 (en) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4633740B2 (ja) | フリップチップqfnパッケージおよびそのための方法 | |
US7205178B2 (en) | Land grid array packaged device and method of forming same | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US6777265B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
KR101119708B1 (ko) | 집적 회로 다이를 패키징하는 방법 | |
US20030203539A1 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
WO2003103038A1 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
US7579680B2 (en) | Packaging system for semiconductor devices | |
WO1999056313A1 (fr) | Dispositif semi-conducteur et son procede de production | |
KR200179419Y1 (ko) | 반도체패키지 | |
JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
KR20010060879A (ko) | 볼 그리드 어레이 패키지와 그 제조 방법 | |
KR20010068515A (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |