KR20010060879A - 볼 그리드 어레이 패키지와 그 제조 방법 - Google Patents

볼 그리드 어레이 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20010060879A
KR20010060879A KR1019990063337A KR19990063337A KR20010060879A KR 20010060879 A KR20010060879 A KR 20010060879A KR 1019990063337 A KR1019990063337 A KR 1019990063337A KR 19990063337 A KR19990063337 A KR 19990063337A KR 20010060879 A KR20010060879 A KR 20010060879A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
connection terminal
lead frame
grid array
package
Prior art date
Application number
KR1019990063337A
Other languages
English (en)
Inventor
변형직
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990063337A priority Critical patent/KR20010060879A/ko
Publication of KR20010060879A publication Critical patent/KR20010060879A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 볼 형태의 외부 입출력 단자가 일면에 배열되어 있는 볼 그리드 어레이(ball grid array) 패키지와 그 제조 방법에 관한 것으로서, 본 발명에 따른 볼 그리드 어레이 패키지는, 반도체 칩, 그 반도체 칩과 와이어 본딩되는 접속 단자, 접속단자의 형성되는 외부 접속 단자, 및 반도체 칩과 본딩 와이어를 봉지하고 밑면을 제외한 접속 단자의 외주면을 봉지하는 패키지 몸체를 포함하는 것을 특징으로 한다. 또한, 그 제조 방법은, ⒜ 리드프레임에 포토 레지스트를 도포하고 도전성 금속 재질로 금속패턴과 접속 단자를 형성하는 단계와, ⒝ 집적회로가 형성된 반도체 칩을 리드프레임에 부착시키고 반도체 칩과 리드프레임의 접속단자를 와이어 본딩하는 단계와, ⒞ 반도체 칩과 본딩 와이어 및 그 접합 부위를 봉지 하도록 성형 수지로 패키지 몸체를 형성하는 단계, 및 ⒟ 리드프레임을 에칭으로 완전히 제거하고 접속 단자에 외부 접속단자를 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 공정 단순화를 기할 수 있고, 솔더 볼을 부착함으로서 접합 신뢰성을 향상시킬 수 있다. 또한 도금의 패턴이 제작 가능하기 때문에 다 핀 적용에도 문제가 없는 플라스틱 볼 그리드 어레이 패키지 구현이 가능하다고 할 수 있다.

Description

볼 그리드 어레이 패키지와 그 제조 방법{Ball grid array package and manufacturing method thereof}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 볼 형태의 외부 입출력 단자가 일면에 배열되어 있는 볼 그리드 어레이(ball grid array) 패키지와 그 제조 방법에 관한 것이다.
반도체 소자와 그에 대한 패키지 기술은 상호 부합되어 고밀도화, 고속도화, 소형화 및 박형화를 목표로 계속적인 발전을 거듭해 왔다. 패키지 구조에 있어서 핀 삽입형에서 표면실장형으로 급격히 진행되어 회로기판에 대한 실장밀도를 높여 왔으며, 최근에는 베어 칩(bare chip)의 특성을 그대로 패키지 상태에서 유지하면서도 취급이 용이하고 패키지 크기가 크게 줄어든 칩 크기 패키지(CSP; Chip Scale Package)가 여러 제조 회사에서 개발되어 있으며 계속적인 연구가 활발히 진행되고 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도로서, 후지쯔(Fujitsu)사의 범프 칩 캐리어(bump chip carrier)이다.
도 1을 참조하면, 이 반도체 칩 패키지(100)는 패키지 몸체의 밑면으로 반도체 칩(125)과 본딩 와이어(129)로 연결된 범프가 노출되어 있는 구조를 가지고 있다. 반도체 칩과 본딩 와이어 및 범프는 성형 수지로 형성된 패키지 몸체에 의해 외부환경으로부터 보호된다.
이와 같은 반도체 칩 패키지는 리드프레임을 하프 에칭(half etching)하고 그 하프 에칭된 부분에 외부 입출력 단자로 사용되는 범프를 형성하여 패키지 몸체를 형성한 후 리드프레임을 제거하여 제조된다.
그러나, 이와 같은 반도체 칩 패키지의 경우에 가장 큰 문제점으로는 외부 입출력 단자로 사용되는 범프의 높이가 낮기 때문에 외부 기판에 실장할 때 접합 부분에서 크랙(crack)이 발생하기 쉬우며, 리드프레임을 하프 에칭하고 그 에칭된 부분에 범프를 도금으로 형성하기 때문에 핀 수에 많은 제약을 받아 다 핀 패키지적용이 불가능하다. 그리고, 하프 에칭된 도금된 홈에 직접 와이어 본딩(wire bonding)이 불가능하여 먼저 스터드 범프(stud bump)를 형성한 다음 그 위에 와이어 본딩하기 때문에 공정이 매우 복잡하다고 할 수 있다.
본 발명의 목적은 크랙의 발생을 방지하고 다 핀 패키지 적용이 가능하며 공정이 단순한 구조의 볼 그리드 어레이 패키지와 그 제조 방법을 제공하는 데에 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도,
도 2 내지 도 6b는 본 발명에 따른 볼 그리드 어레이 패키지의 일 실시예의 제조 공정별 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 볼 그리드 어레이 패키지 21; 리드프레임
22; 포토 레지스트(photo resist) 23; 도금 패턴
25; 반도체 칩 27; 접착제
29; 본딩 와이어(bonding wire) 31; 패키지 몸체
33; 솔더 볼(solder ball) 50; 적층 칩 패키지
이와 같은 목적을 달성하기 위한 본 발명에 따른 볼 그리드 어레이 패키지는, 집적회로가 형성된 반도체 칩과, 상기 반도체 칩과 본딩와이어로 와이어 본딩되어 있는 접속 단자와, 상기 접속단자의 밑면에 형성되어 있는 외부 접속 단자, 및 상기 반도체 칩과 본딩 와이어를 봉지하고 밑면을 제외한 상기 접속 단자의 외주면을 봉지하는 패키지 몸체를 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 볼 그리드 어레이 패키지 제조 방법은, ⒜ 리드프레임에 포토 레지스트(photo resist)를 도포하고 도전성 금속 재질로 금속패턴과 접속 단자를 형성하는 단계와, ⒝ 집적회로가 형성된 반도체 칩을 리드프레임에 부착시키고 반도체 칩과 리드프레임의 접속단자를 와이어 본딩하는 단계와, ⒞ 반도체 칩과 본딩 와이어(bonding wire) 및 그 접합 부위를 봉지 하도록 성형 수지로 패키지 몸체를 형성하는 단계, 및 ⒟ 리드프레임을 에칭으로 완전히 제거하고 접속 단자에 외부 접속단자를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 볼 그리드 어레이 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 2 내지 도 6b는 본 발명에 따른 볼 그리드 어레이 패키지의 일 실시예의 제조 공정별 단면도이다.
도 2와 도 3을 참조하면, 먼저 리드프레임(21)에 포토 레지스트(22)를 도포하고 금속패턴(도시 안됨)과 접속 단자(23)를 형성한다. 이때, 금속패턴과 접속 단자(23)는 금(Au), 팔라듐(Pd), 니켈(Ni), 납(Pb) 등의 금속으로 두껍게 도금한다.
도 4a를 참조하면, 그 다음 반도체 칩(25)을 접착제(27)를 사용하여 리드프레임(21)에 부착시키고 반도체 칩(25)과 리드프레임(21)의 접속 단자(23)가 전기적으로 연결되도록 본딩 와이어(29)로 와이어 본딩을 한다. 이때, 도 4b에서와 같이 하부의 반도체 칩(25a) 위에 그 보다는 작은 크기의 반도체 칩(25b)을 적층하여 두 개의 반도체 칩(25a,25b)을 내재하도록 구성하는 것도 가능하다.
도 5를 참조하면, 와이어 본딩이 완료되면 반도체 칩(25)과 본딩 와이어(29) 및 그 접합 부위를 봉지 하도록 에폭시 성형 수지와 같은 수지 봉지재로 패키지 몸체(31)를 형성한다. 이에 의해 전기적 동작의 신뢰성이 외부환경으로부터 확보된다.
도 6a를 참조하면, 그 다음으로 리드프레임(21)을 에칭으로 완전히 제거하고 외부 접속단자로서 솔더 볼(33)을 부착한다. 패키지 몸체(31)의 밑면으로는 접속 단자(23)의 밑면과 반도체 칩(25) 밑면의 접착제(27)가 노출되는 형태가 된다. 노출된 접속 단자(23)의 밑면에 솔더 볼(33)을 부착시키면 본 발명의 볼 그리드 어레이 패키지(10)가 제조된다. 도 4b의 상태에서 와이어 본딩과 패키지 몸체 성형 공정을 완료한 후 솔더 볼(33)을 부착하면 도 6b는 두 개의 반도체 칩(25a,25b)을 내재하여 구성되는 적층 칩 패키지(50)의 제조가 완료된다.
이렇게 완성된 플라스틱 재질의 볼 그리드 어레이 패키지는 리드프레임에 패턴을 형성하고 그 위에 도금을 한 다음 와이어 본딩을 하여 와이어 본딩 공정 단순화를 가능하게 하고, 베이스 리드 프레임을 완전히 에칭한 다음 도금된 접속 단자에 솔더 볼을 부착함으로써 일반적인 볼 그리드 어레이 형태와 같은 솔더 접합 신뢰성을 갖게 할 수 있다. 또한, 리드프레임 상에 패턴을 형성한 후 도금을 하기 때문에 핀 수에 제약을 받지 않아 다 핀 적용이 가능하며, 기존에 사용되고 있는 기판으로 인쇄회로기판이나 필름을 사용하지 않기 때문에 더욱 신뢰성 있는 패키지 구현이 가능하다고 할 수 있다.
이상과 같은 본 발명에 의한 볼 그리드 어레이 패키지와 그 제조 방법에 따르면, 공정 단순화를 기할 수 있고, 솔더 볼을 부착함으로서 접합 신뢰성을 향상시킬 수 있다. 또한 도금의 패턴이 제작 가능하기 때문에 다 핀 적용에도 문제가 없는 플라스틱 볼 그리드 어레이 패키지 구현이 가능하다고 할 수 있다.

Claims (3)

  1. 집적회로가 형성된 반도체 칩과, 상기 반도체 칩과 본딩와이어로 와이어 본딩되어 있는 접속 단자와, 상기 접속단자의 밑면에 형성되어 있는 외부 접속 단자, 및 상기 반도체 칩과 본딩 와이어를 봉지하고 밑면을 제외한 상기 접속 단자의 외주면을 봉지하는 패키지 몸체를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. ⒜ 리드프레임에 포토 레지스트를 도포하고 도전성 금속 재질로 금속패턴과 접속 단자를 형성하는 단계와, ⒝ 집적회로가 형성된 반도체 칩을 리드프레임에 부착시키고 반도체 칩과 리드프레임의 접속단자를 와이어 본딩하는 단계와, ⒞ 반도체 칩과 본딩 와이어 및 그 접합 부위를 봉지 하도록 성형 수지로 패키지 몸체를 형성하는 단계, 및 ⒟ 리드프레임을 에칭으로 완전히 제거하고 접속 단자에 외부 접속단자를 형성하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.
  3. 제 2항에 있어서, 상기 ⒜ 단계는 접속 단자에 도전성 금속 재질로 도금하는 단계를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.
KR1019990063337A 1999-12-28 1999-12-28 볼 그리드 어레이 패키지와 그 제조 방법 KR20010060879A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063337A KR20010060879A (ko) 1999-12-28 1999-12-28 볼 그리드 어레이 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063337A KR20010060879A (ko) 1999-12-28 1999-12-28 볼 그리드 어레이 패키지와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20010060879A true KR20010060879A (ko) 2001-07-07

Family

ID=19630681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063337A KR20010060879A (ko) 1999-12-28 1999-12-28 볼 그리드 어레이 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20010060879A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082177A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 칩 스케일 패키지 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082177A (ko) * 2002-04-17 2003-10-22 주식회사 칩팩코리아 칩 스케일 패키지 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US7019406B2 (en) Thermally enhanced semiconductor package
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US20080138934A1 (en) Method of manufacturing multi-stack package
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
KR20070007151A (ko) 랜드 그리드 어레이 패키지형 디바이스 및 그 형성 방법
JP2007158331A (ja) 半導体デバイスのパッケージング方法
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
US20040188818A1 (en) Multi-chips module package
US20050224937A1 (en) Exposed pad module integrated a passive device therein
US20020187591A1 (en) Packaging process for semiconductor package
US20070281393A1 (en) Method of forming a trace embedded package
KR100487135B1 (ko) 볼그리드어레이패키지
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
KR20010060879A (ko) 볼 그리드 어레이 패키지와 그 제조 방법
TWI838125B (zh) 半導體封裝及其製造方法
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
US20030214019A1 (en) Packaging system for semiconductor devices
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100641564B1 (ko) 이방성 도전 필름을 이용한 칩 사이즈 패키지 제조방법
CN118116908A (zh) 封装结构
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR20040023188A (ko) 센터 패드 칩의 스택 패키지 및 그 제조방법
KR100668817B1 (ko) 반도체 패키지의 제조 방법
EP1283547A1 (en) Packaging process for semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid