JP2007518179A - プルアップ回路 - Google Patents

Abstract

プルアップ回路は、プルアップ回路出力を参照電圧入力に等しくさせるように作用する、帰還回路の一部を形成する演算増幅器を備える。該プルアップ回路は、ＵＳＢ装置に組込むためのＵＳＢ送受信器の一部を形成し得る。該プルアップ回路は、ＵＳＢ装置の供給電圧が十分高い場合、ＵＳＢ装置の供給電圧が所望のプルアップ電圧を供給するのに十分高くない場合にのみ有効にされる演算増幅器を含む帰還回路に所望のプルアップ電圧を供給するのに用いられる。斯様な場合、ＵＳＢバス電圧は、帰還回路への入力として用いられる参照電圧を発生するのに用いられる。

Description

本発明は、プルアップ回路に関し、特にＵＳＢ装置で使用するのに適したプルアップ回路に関する。

電子装置は、ユニバーサルシリアルバス（ＵＳＢ）を用いて相互接続され得、ＵＳＢ仕様は、ＵＳＢ互換装置の様々な所望な機能を指定する。

ＵＳＢ仕様は、フルスピード及びロースピードとして規定される、ＵＳＢ装置に関する２つの可能な動作速度を指定する。ＵＳＢ仕様書は、その場合、更に、それぞれのバスラインへの接続に関して、ＵＳＢ装置に設けられる２つのピンを指定し、ＵＳＢ装置が、バスラインがアイドル状態にある場合にバスラインのうちの１つを特定の電圧にプルするべきことを必要としている。Ｄ＋ピンが所望な電圧にプルアップされる場合、このことは、装置がフルスピードで動作することが可能であることを示し、Ｄ−ピンが所望な電圧にプルアップされる場合、このことは、装置がロースピードでのみ動作することが可能であることを示す。

バッテリ駆動の携帯型装置をＵＳＢ互換とすることが所望であるが、斯様な装置は、通常、低電圧電源を供給し、このことは、斯様な装置が所望なバスラインを指定電圧にプルすることを困難にさせる。

いくつかの場合において、所望な電圧は、バス電圧から供給され得る。しかし、ＵＳＢ仕様は、ＵＳＢホストとして又は周辺装置として作用し得るon-the-go（ＯＴＧ）装置をも規定する。斯様な装置は、ホストとして作用している場合にバス電圧を供給しなければならないので、もっぱらバス電圧のみによって電源供給され得ない。したがって、ＵＳＢ・ＯＴＧ装置の場合、考慮されなければならない特定の要因がある。

更には、プルアップ回路をＵＳＢ装置に統合することは、レジスタが広い許容を備えることによってのみ実装され得ることを意味する。このことは、更なる制約をプルアップ回路の形態で提起する。

本発明によると、プルアップ回路出力を参照電圧入力に等しくさせるように作用する、帰還回路の一部を形成する演算増幅器を備えるプルアップ回路が設けられている。

本発明の別の態様によると、プルアップ回路は、ＵＳＢ装置に組込むためのＵＳＢ送受信器の一部を形成する。該プルアップ回路は、ＵＳＢ装置の供給電圧が十分高い場合、ＵＳＢ装置の供給電圧が所望のプルアップ電圧を供給するのに十分高くない場合にのみ有効にされる演算増幅器を含む帰還回路に所望のプルアップ電圧を供給するのに用いられる。斯様な場合、ＵＳＢバス電圧は、帰還回路への入力として用いられる参照電圧を発生するのに用いられる。

図１は、本発明の第１態様に従うＵＳＢ装置を示す。

本発明のこの好ましい実施例において、ＵＳＢ装置は、ＵＳＢ仕様書に規定される二役on-the-go（ＯＴＧ）装置であり、これが意味するのは、該装置が、使用の状況に応じてＵＳＢホストとして又はＵＳＢ周辺装置として作用し得ることである。しかし、本発明は、他のＵＳＢ装置にも等しく適用可能である。

図１は、斯様に、ＵＳＢ装置の所望な演算機能の多くを実行する機能ブロック１２を有するＵＳＢ・ＯＴＧ装置１０を示す。例えば、ＵＳＢ装置１０は、マイクロプロセッサ又はデジタルシグナルプロセッサであり得、これらの場合に、機能ブロック１２は、マイクロプロセッサ又はデジタルシグナルプロセッサの機能を実行する。

ＵＳＢ装置１０は、また、ＵＳＢ装置１０をＵＳＢバスを介して別の斯様な装置へ接続させることを構成する役目を有するＵＳＢ送受信器１４も含む。ＵＳＢ装置１０は、バスピンVbus、並びにバスラインＤ＋及びＤ−を含むＵＳＢ接続も有する。Ｄ＋バスライン１６及びＤ−バスライン１８における信号は、ＵＳＢ装置１０の状態を他のＵＳＢ装置へ示す。

更に具体的には、Ｄ＋バスライン１６又はＤ−バスライン１８は、2.7V〜3.6Vの範囲における指定される電圧にプルアップされる場合、このことは、ＵＳＢ装置１０がＵＳＢ周辺装置として作用していることを示す。Ｄ＋バスライン１６及びＤ−バスライン１８が、スイッチ２０及び２２を閉じ、バスラインをそれぞれ対応する抵抗器２４及び２６を介して設置に接続されることによって、プルダウンされる場合、このことは、ＵＳＢ装置１０が、ＵＳＢホストとして作用していることを示している。斯様にしてプルアップされる又はダウンされるのがＤ＋バスライン１６である場合、このことは、ＵＳＢ装置１０がＵＳＢ仕様書に規定されるフルスピードで動作し得ることを意味する。斯様にしてプルアップされる又はダウンされるのがＤ−バスライン１８である場合、このことは、ＵＳＢ装置１０がＵＳＢ仕様書に規定されるロースピードで動作し得ることを意味する。

これまでに説明されたように、ＵＳＢ装置１０は、通常、従来型であり、従って、装置の他の機能及び特徴は、更に詳細には説明されない。

図２は、ＵＳＢ送受信器１４におけるプルアップ回路の形態を更に詳細に示す。本発明の好ましい実施例において、ＵＳＢ送受信器は、集積回路として設けられ得、該集積回路は、２つの斯様なプルアップ回路を含み、またプルダウン抵抗器２４及び２６並びにこれらに関連付けられるスイッチ２０及び２２、更に加えてＵＳＢ装置１０の供給電圧Vbatから（例えば3.3Vで）調整電圧Vregを形成するＤＣ／ＤＣレギュレータを含む。ＵＳＢ送受信器１４は、好ましくは、他の所望な特徴を実行する、一般的に既知である種類であり得る他の回路も含む。例えば、ＵＳＢ送受信器１４は、好ましくは、同一信号を形成する回路、及びバスラインを監視するとともにパルスする回路も含む。

図１にも示されるように、ＵＳＢ送受信器は、入力として、機能ブロック１２からバス電圧Vbus及びバイアス電流Ibiasと、同様に機能ブロック１２から論理信号入力PU_EN^*及びIDLEと受け取る。図２は、Ｄ＋ライン１６に接続されるプルアップ回路の形態を示す。したがって、ＵＳＢ送受信器１４において、Ｄ−ライン１８に接続される別の斯様なプルアップ回路が存在する。

論理信号入力IDLEは、ＵＳＢ装置１０がアイドルモードにある場合にハイである。この状況において、ＵＳＢ装置は、ＵＳＢホストとして又はＵＳＢ周辺装置として作用し得るかどうかを、及びフルスピードで又はロースピードでのみ動作可能であるかどうかを示すことを必要とされる。論理信号入力PU_EN^*は、このプルアップ回路が動作することを必要とされる場合、ローである。したがって、Ｄ＋ライン１６に接続されるこのプルアップ回路の場合、この論理入力は、ＵＳＢ装置がＵＳＢ周辺装置としてフルスピードで作用し得る場合、ローである。

したがって、ＵＳＢ装置１０がＵＳＢホストとして作用している場合、プルダウン抵抗器２４及び２６は両方とも、スイッチ２０及び２２を閉じることによって有効状態にされる。ＵＳＢ装置は、その場合、プルアップ抵抗器のどちらが有効状態にされているかを感知することによって、別の接続されたＵＳＢ装置がフルスピードで又はロースピードで動作しているかを検出し得る。ＵＳＢ装置１０がＵＳＢ周辺装置として作用している場合、２つのプルアップ回路のうちの１つが有効状態にされる。Ｄ＋ライン１６に接続されるプルアップ回路は、ＵＳＢ装置がフルスピードで動作している場合有効状態にされ、Ｄ−ライン１８に接続されるプルアップ回路は、ＵＳＢ装置がロースピードで動作している場合有効状態にされる。

図２に示されるプルアップ回路は、Ｄ＋ライン１６に接続され、それに基づき更に説明され得るが、Ｄ−ライン１８に接続されるプルアップ回路は、論理信号が回路のうちの適切な１つが所要に有効状態にされることを保証するように動作するものの本質的に同一である。

ＵＳＢ装置１０の供給電圧Vbatは、供給電圧Vbatが3Vを越えるかを決定する比較器ブロック３２に供給される。比較器ブロック３２の出力と、論理信号入力PU_EN^*及びIDLEとは、論理回路３４に供給される。供給電圧Vbatが3Vより低い場合、論理回路３４は、Ｄ＋バスライン１６における出力電圧がバス電圧Vbusからアクティブプルアップ回路３６によって発生されるように作用する。しかし、供給電圧Vbatが3Vを超える場合、アクティブプルアップ回路３６は必要とされず、Ｄ＋バスライン１６における出力電圧は、供給電圧Vbatから代替プルアップ回路３７によって発生される。

アクティブプルアップ回路３６は、非反転入力端子において参照電圧Vrefを受ける演算トランスコンダクタンス（ＯＴＡ）増幅器３８を含む。参照電圧Vrefは、バス電圧Vbus及び接地間に直列に接続される１列の５つのダイオード４０、４２、４４、４６及び４８から発生される。既知であるように、ダイオード４０、４２、４４、４６及び４８の抵抗は、それぞれの幅／長さ（Ｗ／Ｌ）比率に依存し、これらは、参照電圧Vrefが所望の値を取るように調整され得る。例えば、5Vの公称バス電圧に関して、3.1V〜3.2Vの領域の参照電圧Vrefの値は、通常十分であり得、というのも、このことは、バス電圧において±10%の変動がある場合、参照電圧Vrefが、Ｄ＋バスライン１６におけるプルアップ電圧に関して特定される2.7V〜3.6Vの範囲になお収まることを保証するからである。通常、ダイオード４０、４２、４４、４６及び４８の抵抗は、ダイオードを通ずる最小電流漏出量（例えば、2μAの最大値）が存在するように十分に高い。

ＯＴＡ増幅器３８の出力端子５０は、第１ＮＭＯＳトランジスタ５２のゲートに接続される。第１ＮＭＯＳトランジスタ５２のドレインは、バス電圧Vbusに接続される一方で、第１ＮＭＯＳトランジスタ５２のソースは、ＯＴＡ増幅器３８の反転入力にも接続されるＤ＋バスライン１６に接続される。

第１ＰＭＯＳトランジスタ５４は、ドレインをバス電圧Vbusに接続させ、ソースをＯＴＡ増幅器３８の出力端子５０に接続させている。第１ＰＭＯＳトランジスタ５４のゲートは、論理回路３４から論理信号を受け取り、該論理信号はＯＴＡ増幅器３８の有効化入力へも供給される。

代替プルアップ回路３７は、第２ＰＭＯＳトランジスタ５６を含み、該第２ＰＭＯＳトランジスタ５６は、ドレインをＵＳＢ装置１０の供給電圧Vbatから形成される調整電圧Vregに（例えば3.3Vに）接続させ、ソースを第１プルアップ抵抗器５８を介してＤ＋バスライン１６に接続させる。第２ＰＭＯＳトランジスタ５６のゲートは、論理回路３４から第２論理信号を受け取る。

代替プルアップ回路３７は、第３ＰＭＯＳトランジスタ６９も含み、該第３ＰＭＯＳトランジスタ６９は、ドレインを第２ＰＭＯＳトランジスタ５６のソースに接続させ、ソースを第２プルアップ抵抗器６２を介してＤ＋バスライン１６に接続させる。第３ＰＭＯＳトランジスタ６９のゲートは、論理回路３４から第３論理信号を受け取る。

論理回路３４において、論理信号入力PU_EN^*は、第１反転器６４を介して第１ＯＲゲート６６の第１入力部に接続される。論理信号入力IDLEは、第１ＯＲゲート６６の第２入力部に接続される。

第１ＯＲゲート６６の出力は、ＮＡＮＤゲート６８の第１入力部に接続される。比較器ブロック３２の出力は、ＮＡＮＤゲートの第２入力部に接続される。

比較器ブロック３２の出力は、ＮＯＲゲート７０の第１入力部にも接続される。第１ＯＲゲート６６の出力は、第２反転器７２を介してＮＯＲゲート７０の第２入力部に接続される。

論理信号入力PU_EN^*は、第２ＯＲゲート７４の第１入力部にも接続される。ＮＯＲゲート７０の出力は、第２ＯＲゲート７４の第２入力部に接続される。

ＮＯＲゲート７０の出力は、アクティブプルアップ回路３６に、特に第１ＰＭＯＳトランジスタ５４のゲート及びＯＴＡ３８の有効化信号入力部に第１論理信号入力を形成する。第２ＯＲゲート７４の出力は、代替的なプルアップ回路３７に、特に第２ＰＭＯＳトランジスタ５６のゲートに第２論理信号入力を形成する。ＮＡＮＤゲート６８の出力は、代替的なプルアップ回路３７に、特に第３ＰＭＯＳトランジスタ６９のゲートに第３論理信号入力を形成する。

したがって、論理信号入力PU_EN^*がローであり、かつ論理信号入力IDLEがハイである場合、電圧をＤ＋バスライン１６において2.7V〜3.6Vの範囲内に収めるために、プルアップ回路は有効にされ、これによりＵＳＢ装置がＵＳＢ周辺装置としてフルスピードで作用し得ることを示すように論理回路は動作する。

更に具体的には、装置の動作において、論理信号入力IDLEがハイであり供給電圧Vbatが3Vを超える場合、供給電圧がＤ＋バスライン１６において出力電圧を提供するのに十分高いことを決定される。したがって、比較器ブロック３２は、供給電圧Vbatが3Vを超えることを決定する場合、アクティブプルアップ回路３６に対する、特にＯＴＡ３８の有効化信号入力部に対する第１論理信号入力はローである。したがって、ＯＴＡ３８は無効にされる。同時に、代替プルアップ回路３７への、特に第２及び第３ＰＭＯＳトランジスタ５６及び６９のゲートへの第１及び第２論理信号入力もローである。結果として、ＰＭＯＳトランジスタ５６及び６９は、オンにされ、Ｄ＋バスライン１６における電圧は、供給電圧Vbatから得られる調整電圧Vregのレベルまでに持ち上げられ、ここで、抵抗器５８及び６２の両端の電圧低下が十分小さくあり、そしてＤ＋バスライン１６における電圧が、3Vより大きい供給電圧Vbatの全ての値に関して少なくとも2.7Vであるように、抵抗器５８及び６２の抵抗値は構成される。

抵抗器５８及び６２の両端に掛かる電圧低下は、抵抗器５８及び６２の組み合わせられる抵抗値と、ＵＳＢホストとして作用している装置におけるプルダウン抵抗器１２４の抵抗値に依存する。ＵＳＢ仕様書改訂2.0のＵＳＢ技術変更通知に従うと、このプルダウン抵抗器は、14.25kΩ〜24.8kΩの範囲における値を有するべきである。このことは、アイドル電圧が、ほとんど調整電圧Vregにまでプルアップされることを意味する。

しかし、論理信号入力IDLEがローである場合、すなわち装置がアイドル状態ではなくむしろ活動状態にある場合、アイドル電圧を維持する必要はないが、プルアップ抵抗が低すぎることは不利な点である。というのも、このことは、送信される信号の品質に不利に影響を及ぼすからである。この場合、論理回路は、回路の外の抵抗器６２をスイッチするように動作し、これにより、プルアップ抵抗の値は、増加される。ＵＳＢ仕様書改訂2.0のＵＳＢ技術変更通知によると、プルアップ抵抗の値は、装置がアイドル状態にある場合900Ω〜1575Ωの範囲に、及び接続されるＵＳＢホスト装置が有効状態にある場合1425Ω〜3090Ωの範囲になければならない。

比較器ブロック３２が供給電圧Vbatは3Vより低いと決定する場合、代替的プルアップ回路３７に対する第１及び第２論理信号入力はハイである。結果として、ＰＭＯＳトランジスタ５６及び６９は、オフにされる。同時に、アクティブプルアップ回路３６に対する、特にＯＴＡ３８の有効化信号入力部に対する第１論理信号入力もハイである。したがって、ＯＴＡ３８は、有効にされる。一方で、第１ＰＭＯＳトランジスタ５４のゲートもハイにされ、これにより、このトランジスタは、スイッチオフされる。

したがって、演算増幅器について通例であるようにＯＴＡの非反転入力部及び反転入力部が同一の電圧レベルを有しなければならないので、ＯＴＡ３８は、Ｄ＋バスライン１６における電圧を参照電圧Vrefのレベルに至らせるように作用する帰還回路に関する基礎を形成する。更に具体的には、第１ＮＭＯＳトランジスタ５２は、ＯＴＡ３８によって制御される電流源として作用し、したがって、Ｄ＋バスライン１６における電圧を参照電圧Vrefのレベルに維持する。

アクティブプルアップ回路３６は、帰還ループを含むので、その安定性を考慮する必要がある。図２は、Ｄ＋バスライン１６におけるコンデンサ７６として、キャパシタンス値Clを有するキャパシタンスを示す。実際には、キャパシタンス値Clは、0pF〜1000pFの範囲のいずれかに位置し得、したがって、帰還ループの安定性がキャパシタンス値Clに依存しないように、帰還ループが内部支配的な極を含むことが必要である。本発明のこの好ましい実施例において、このことは、ＯＴＡにおいて4.5pFの値を有するミラーコンデンサを含むことによって実現される。

また本発明のこの好ましい実施例において、図１に示されるプルダウン抵抗器２４及び２６は、ＵＳＢ送受信器１４に統合される。ＵＳＢ装置１０がＵＳＢホストとして作用する場合、スイッチ２０及び２２は、抵抗器２４及び２６を有効にするために閉じられる。

したがって、プルアップ回路、及び関連付けられるＵＳＢ送受信回路が設けられ、これらは、ＵＳＢ装置のＤ＋ライン（又は所要である場合、Ｄ−ライン）における電圧が、利用可能なバス電圧の可能な変動にもかかわらず、低電圧装置に関しても、所要なレベルに維持されることを保証する。

本発明の好ましい実施例によるプルアップ回路は、利用可能なバッテリ電圧がＤ＋又はＤ−ラインにおける所要な電圧を提供するのに十分であるかを決定し、利用可能なバッテリ電圧が不十分である場合にのみアクティブプルアップ回路を有効状態にする。またしかし、ＯＴＡ３８の周りに基づくアクティブプルアップ回路は、バッテリ電圧を用いてＤ＋又はＤ−ラインに所要な電圧を提供する選択肢を使用可能にすることもなく、ＵＳＢ装置において用いられ得る。

また動作を根本的に変更することなく回路に他の変更がされることは、当業者にとって明らかである。例えば、アクティブプルアップ回路のＰＭＯＳ及びＮＭＯＳトランジスタのいくつか又は全てが、場合によっては、印加される論理信号への適切な変更により、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタによって置換され得る。

図１は、本発明の第１の態様に従うＵＳＢ・ＯＴＧ装置の概略図である。 図２は、図１のＵＳＢ装置における、本発明の別の態様に従う、プルアップ回路の回路図である。

Claims (16)

1. 第１入力部に接続される参照電圧入力を有する演算増幅器と、
   前記演算増幅器の出力部によって制御される第１トランジスタであって、第１供給電圧入力部に接続される第１端子を有し、プルアップ回路出力に及び前記演算増幅器の第２入力部に接続される第２端子を有する第１トランジスタと、
   を備えるプルアップ回路であって、
   これにより、前記演算増幅器が有効にされる場合、前記演算増幅器が前記プルアップ回路出力部における電圧を前記参照電圧入力における電圧に等しくさせるように作用するプルアップ回路。
2. 更に、前記第１供給電圧入力部及び接地間に直列に接続される複数のダイオードを備え、前記参照電圧入力が、前記ダイオードの直接接続で中間の点で接続される、請求項１に記載のプルアップ回路。
3. 前記演算増幅器の前記第１入力部が、非反転入力部であり、前記演算増幅器の前記第２入力部が反転入力部である、請求項１及び２の何れか一項に記載のプルアップ回路。
4. 前記第１トランジスタがＮＭＯＳである、請求項１、２及び３の何れか一項に記載のプルアップ回路。
5. 前記第１供給電圧入力部と前記演算増幅器の前記出力部との間に接続される伝導経路を有し、前記演算増幅器が有効にされる場合にオフにされるように制御される第２トランジスタを更に備える、請求項１ないし４の何れか一項に記載のプルアップ回路。
6. 前記第２トランジスタがＰＭＯＳトランジスタである、請求項５に記載のプルアップ回路。
7. 請求項１ないし６の何れか一項に記載のプルアップ回路であって、更に、
   第２供給電圧入力部と前記プルアップ回路出力部との間にスイッチ可能に接続されるプルアップ抵抗と、
   前記第２供給電圧入力部における電圧が、しきい値電圧より大きいかを決定する論理回路と、
   を備え、
   前記第２供給電圧入力部における電圧が、前記しきい値電圧より大きいことが決定される場合に、前記演算増幅器を無効にし、前記第２供給電圧入力部と前記プルアップ回路出力部との間に前記プルアップ抵抗を接続し、
   前記第２供給電圧入力部における電圧が、前記しきい値電圧より大きくないことが決定される場合に、前記演算増幅器を有効にし、前記プルアップ抵抗を接続解除する、
   プルアップ回路。
8. 前記プルアップ抵抗が、前記第２供給電圧入力部から得られる調整電圧と前記プルアップ回路出力部との間にスイッチ可能に接続される、請求項７に記載のプルアップ回路。
9. 前記プルアップ回路がアイドルモードにある場合に、前記プルアップ抵抗が、前記第２供給電圧入力部と前記プルアップ回路出力部との間に並列に接続される第１及び第２抵抗器を備え、前記プルアップ回路が活動モードにある場合に、前記抵抗器のうちの１つが、不活性状態にされ、これにより前記プルアップ抵抗を増加する、請求項７及び８の何れか一項に記載のプルアップ回路。
10. 前記第１端子がＵＳＢバス電圧に接続可能である、請求項１に記載のプルアップ回路を備えるＵＳＢ送受信器。
11. ＵＳＢ装置で用いるＵＳＢ送受信器であって、当該ＵＳＢ送受信器が、請求項７に記載のプルアップ回路を備え、前記第１端子が、ＵＳＢバス電圧に接続可能であり、前記プルアップ回路の前記第２供給電圧入力部が、前記ＵＳＢ装置の電源に接続可能である、ＵＳＢ送受信器。
12. 前記ＵＳＢ装置の前記電源から調整電圧を形成するＤＣ／ＤＣ変換器を更に備え、前記プルアップ抵抗が、前記調整電圧と前記プルアップ回路出力部との間にスイッチ可能に接続される、請求項１１に記載のＵＳＢ送受信器。
13. ＵＳＢ装置のＤ＋ラインに接続されるプルアップ回路出力を有する第１プルアップ回路と、ＵＳＢ装置のＤ−ラインに接続されるプルアップ回路出力を有する第２プルアップ回路とを備える、請求項１０、１１及び１２の何れか一項に記載のＵＳＢ送受信器。
14. ＵＳＢon-the-go装置で用いるのに適した、請求項１０ないし１３の何れか一項に記載の送受信器。
15. 請求項１０ないし１３の何れか一項に記載のＵＳＢ送受信器を備えるＵＳＢ装置。
16. 請求項１０ないし１３の何れか一項に記載のＵＳＢ送受信器を備えるＵＳＢon-the-go装置。

Images