JP2007333808A - アクティブマトリクス表示装置 - Google Patents

アクティブマトリクス表示装置 Download PDF

Info

Publication number
JP2007333808A
JP2007333808A JP2006162696A JP2006162696A JP2007333808A JP 2007333808 A JP2007333808 A JP 2007333808A JP 2006162696 A JP2006162696 A JP 2006162696A JP 2006162696 A JP2006162696 A JP 2006162696A JP 2007333808 A JP2007333808 A JP 2007333808A
Authority
JP
Japan
Prior art keywords
layer
pixel electrode
electrode
insulating layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006162696A
Other languages
English (en)
Inventor
Kazushi Nagata
一志 永田
Takuji Imamura
卓司 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006162696A priority Critical patent/JP2007333808A/ja
Priority to TW096117212A priority patent/TW200809364A/zh
Priority to US11/758,925 priority patent/US20070298548A1/en
Priority to KR1020070056554A priority patent/KR100898773B1/ko
Priority to CNA2007101100280A priority patent/CN101090125A/zh
Publication of JP2007333808A publication Critical patent/JP2007333808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】ＬＴＰＳ ＴＦＴのパターンニング工程数を削減したアクティブマトリクス表示装置を提供すること。
【解決手段】本発明にかかるアクティブマトリクス表示装置は、絶縁基板１上に形成されたソース領域２ａ、ドレイン領域２ｃ及びチャネル領域２ｂを有するポリシリコン層２と、ポリシリコン層２上に形成されたゲート絶縁層４と、ゲート絶縁層４上に形成されたゲート電極５と、ゲート電極５上に形成された層間絶縁層７と、層間絶縁層７に設けられたコンタクトホール１２を介してソース領域２ａ及びドレイン領域２ｃに接続された配線層９とを有する。さらに、絶縁基板１上に形成された第１の画素電極３ａ、ゲート絶縁層４及びゲート電極５と同一層に形成されたキャパシタ上部電極６によりキャパシタが構成されている。
【選択図】図２

Description

本発明は、ポリシリコンＴＦＴを利用したアクティブマトリクス表示装置に関する。
近年の高度情報化社会の本格的な進展や、マルチメディアシステムの急速な普及に伴い、液晶表示装置（ＬＣＤ：Liquid Crystal Display）や有機ＥＬ表示装置（ＥＬ：Electro Luminescence）などの重要性はますます増大している。これらの表示装置の画素の駆動方式としては、アレイ状に配列された、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス方式が広く採用されている。アクティブマトリクス型表示装置では、ＴＦＴがアレイ状に配列されたＴＦＴアレイ基板が用いられる。
このような表示装置に用いられるＴＦＴとしては、シリコン膜を用いたＭＯＳ構造が多用される。このシリコン膜には、非晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）膜や多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）膜が利用される。ポリシリコンはａ−Ｓｉに比べ、キャリア移動度が２桁程度も大きいため、ＴＦＴの性能を向上させることができる。他方、ポリシリコンの製造には、約１０００℃もの高温を要し、絶縁基板として融点が１０００℃以上の石英ガラス基板を使用する必要があるため、製造コストが高くなるという問題があった。しかし、低温プロセスの開発により、上記問題点を解決した低温ポリシリコン（ＬＴＰＳ：Low-Temperature Poly-Silicon）ＴＦＴが登場し、表示装置の大型化や高精細化に大きく寄与している。
このＬＴＰＳ ＴＦＴは、一般に、絶縁基板上に形成されたソース領域、ドレイン領域及びチャネル領域を含むシリコン層、シリコン層上に形成されたゲート絶縁層、並びにゲート絶縁層の上に形成されたゲート電極を備えている。また、ゲート電極上にはゲート電極及びゲート絶縁層を覆う層間絶縁層領域が形成され、さらにドレイン領域及びゲート電極に接続する配線が設けられている。そして、この配線上には配線及び層間絶縁層を覆う上部絶縁層が設けられている。
ＬＴＰＳ ＴＦＴは表示装置周辺の回路形成に使用することにより、ＩＣ（Integrated Circuit）及びＩＣ装着板の使用が削減され、表示装置の周辺を簡略化することができ、狭額縁で高信頼性の表示装置が実現されている。また、液晶表示装置においては、画素毎のスイッチングトランジスタの容量が小さくなるだけでなく、ドレイン側に接続するストレージキャパシタの面積も縮小できることから、高解像で高開口率の液晶表示装置が実現できる。このため、携帯電話用程度の小型パネルでＱＶＧＡ（画素数：２４０×３２０）やＶＧＡ（画素数：４８０×６４０）の高解像液晶表示装置にはＬＴＰＳ ＴＦＴが主導的な役割を果たしている。このように、ＬＴＰＳ ＴＦＴはａ−Ｓｉと比較して、性能面で大きな優位点がある。
特許文献１はＬＴＰＳ ＴＦＴの利点を活用したアクティブマトリクス表示装置の一例であり、ＴＦＴのドレイン領域とキャパシタ下部電極を直結させる構造である。この構造のキャパシタは絶縁層として、ＬＴＰＳ ＴＦＴの特徴である薄いゲート絶縁層を用いることができる。このため、キャパシタの占有面積が小さくなり、画素の開口率が拡大する。これは、ＬＴＰＳ ＴＦＴがａ―Ｓｉと比較して、高解像化し易い要因の一つになっている。
特開平１０−１５３８０１号公報
しかしながら、上記ＬＴＰＳ ＴＦＴは、ａ−Ｓｉと比較して製造プロセス工数が多いという問題点がある。すなわち、ａ−ＳｉＴＦＴ ＬＣＤのパターンニングが必要な工程数が５工程であるのに対し、ＬＴＰＳ ＴＦＴ ＬＣＤは８工程必要となる。ＬＴＰＳ ＴＦＴ ＬＣＤのパターンニング工程数を増加させる工程の内訳は、以下の３工程である。
１）Ｃ／ＭＯＳ構造のＰ型層形成のための選択ドーピング工程
２）ストレージキャパシタの下部電極用ポリシリコン層の低抵抗化のためのドーピング工程もしくは下部電極用金属電極形成工程
３）ソース・ドレイン配線用のコンタクトホール形成工程
このパターンニング工程数における３工程の差は生産性に大きく影響し、ＬＴＰＳ ＴＦＴ ＬＣＤの利点とされるＩＣ及びＩＣ装着板等の部品コスト削減額以上に生産コストが高くなり、表示装置の製品競争力はａ−Ｓｉ ＴＦＴより低くなってしまう。また、特許文献１に記載の表示装置は、パターンニング工程数を削減するためにソース領域に配線されるソース配線と画素電極を同層に形成している。しかし、ソース配線と画素電極を同層に形成すると、ソース配線と画素電極の平均電位に差があるため液晶層に常時直流電圧がかかることになる。このため、表示装置の信頼性低下の恐れが危惧される。
従って本発明の目的は、上記問題点を解決するものであり、ＬＴＰＳ ＴＦＴ ＬＣＤの利点を損なわず、製造工数を削減することができるアクティブマトリクス表示装置を提供することである。
上述した課題を解決するために、本発明にかかるアクティブマトリクス表示装置は、絶縁基板上に形成されたソース・ドレイン領域及びチャネル領域を有するポリシリコン層と、前記ポリシリコン層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された層間絶縁層と、前記層間絶縁層に設けられたコンタクトホールを介し前記ソース・ドレイン領域に接続された配線層とを有するアクティブマトリクス表示装置であって、前記絶縁基板上に形成された第１の画素電極と、前記ゲート電極と同一層に形成された上部電極とを有し、前記第１の画素電極、前記ゲート絶縁層及び前記上部電極によりキャパシタが構成されるものである。
本発明によれば、製造工数を削減しつつ、様々なレイアウトの画素を設計及び製造することができるアクティブマトリクス表示装置を提供することができる。
本実施の形態にかかるアクティブマトリクス表示装置は、ＬＴＰＳ ＴＦＴのパターンニング工程数を削減し、生産性を向上するものである。具体的には、ストレージキャパシタの下部電極として従来用いられるポリシリコン層又は金属電極層を画素電極層に置き換えることにより、ポリシリコン層への選択ドーピング工程を省略する。すなわち、ガラス基板上であってゲート絶縁膜より下層に画素電極を形成し、この画素電極に、キャパシタ下部電極としても機能を持たせることにより、従来のＬＴＰＳ ＴＦＴ ＬＣＤでは８工程のパターンニング工程が必要であったのに対し、７工程に削減することができる。また、相補型ＭＯＳ（ＣＭＯＳ）構造ではなく、ａ−Ｓｉ ＴＦＴ ＬＣＤと同様の単一チャネル構造とすれば、そのパターンニング工程数は６工程とすることができる。
また、本実施の形態においては、半透過反射型ＬＣＤの工程数を大幅に削減することができる。すなわち、従来では透過型ＬＣＤよりさらにパターンニング工程数が増加する半透過反射型ＬＣＤにおいて、反射電極を従来のように透過電極とは重ねず、反射電極を配線層で置き換えることにより、パターンニング工程数を透過型ＬＣＤと同数にすることができる。さらに、本実施の形態にかかるアクティブマトリクス表示装置は、ＬＣＤだけでなく、ＡＭＯＬＥＤ等の他のアクティブマトリクス表示装置にも同様に適用することができる。
以下に、本実施の形態を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。但し、本発明が以下の実施の形態に限定されるわけではない。また、説明を明確にするため、以下の記載及び図面は適宜省略及び簡略化される。
実施の形態１．
本実施の形態１にかかるアクティブマトリクス表示装置について図１を参照して説明する。図１は、本発明の実施の形態にかかるアクティブマトリクス表示装置の構成を示す平面図である。
本実施の形態にかかる表示装置は、薄膜トランジスタアレイ基板（以下ＴＦＴアレイ基板）２０を有している。ＴＦＴアレイ基板２０には、表示領域２１と表示領域２１を囲むように設けられた額縁領域２２とが設けられている。この表示領域２１には、複数の走査信号線２３と複数の表示信号線２４と形成されている。複数の走査信号線２３は平行に設けられている。同様に、複数の表示信号線２４は平行に設けられている。走査信号線２３と、表示信号線２４とは直行している。そして、隣接する走査信号線２３と表示信号線２４とで囲まれた領域が画素２７となる。従って、ＴＦＴアレイ基板２０上では、画素２７がマトリクス状に配列される。
さらに、ＴＦＴアレイ基板２０の額縁領域２２には、走査信号駆動回路２５と表示信号駆動回路２６とが設けられている。走査信号線２３は、表示領域２１から額縁領域２２まで延設されている。そして、表示信号線２４も同様に表示領域２１から額縁領域２２まで延設されている。そして、表示信号線２４は、ＴＦＴアレイ基板２０の端部で、表示信号駆動回路２６と接続される。走査信号駆動回路２５の近傍には、外部配線２８が接続されている。また、表示信号駆動回路２６の近傍には、外部配線２９が接続されている。外部配線２８、２９は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。また、外部配線２８、２９は走査信号駆動回路２５と表示信号駆動回路２６の方式により、省略又は縮小されることもある。
外部配線２８、２９を介して走査信号駆動回路２５、及び表示信号駆動回路２６に外部からの各種信号が供給される。走査信号駆動回路２５は外部からの制御信号に基づいて、走査信号を走査信号線２３に供給する。この走査信号によって、走査信号線２３が順次選択されていく。表示信号駆動回路２６は外部からの制御信号や、表示データに基づいて表示信号を表示信号線２４に供給する。これにより、表示データに応じた表示電圧を各画素２７に供給することができる。なお、走査信号駆動回路２５と表示信号駆動回路２６は、ＴＦＴアレイ基板２０上に配置される構成に限られるものではない。例えば、ＴＣＰ（Tape Career Package）により駆動回路を接続してもよい。
有機ＥＬ表示装置の場合、走査信号線２３及び表示信号線２４の他に、共通電位を供給するための共通配線（図示せず）や、電源電圧を供給するための電源電圧配線（図示せず）が設けられる。共通配線及び電源電圧線も走査信号線２３や表示信号線２４と同様に表示領域２１から額縁領域２２まで延設されている。これによって、外部から共通電位、及び電源電圧を画素２７に供給することができる。
画素２７内には、少なくとも１つの薄膜トランジスタ（ＴＦＴ）３０が形成されている。例えば、このＴＦＴ３０が有機ＥＬ発光素子に駆動電流を供給する駆動用ＴＦＴである場合、ＴＦＴ３０のドレインに有機ＥＬ発光素子が接続される。具体的には、ＴＦＴ３０のドレインに画素電極が接続される。また、ＴＦＴ３０のゲートには、走査信号が供給される。さらに、ＴＦＴ３０のソースには画素電流を供給する駆動用ＴＦＴ（図示せず）の出力が接続される。そして、画素電極には対向電極が対向配置される。この画素電極と対向電極との間に有機発光層を配設することによって、有機ＥＬ発光素子が構成される。また、対向電極には、共通電位が供給されている。このように、画素電極と対向電極とが有機発光層を挟んで配置される。従って、ＴＦＴ３０が有機発光層に流れる駆動電流を走査する制御素子となる。
ＴＦＴ３０は、走査信号によって、表示輝度に応じた駆動電流を有機ＥＬ発光素子に供給する。ここで、走査信号は、走査信号線２３を１本ずつ順次選択していく。そして、ＴＦＴ３０がオンしたタイミングで、表示信号線２４からその画素に対応する表示電圧を供給する。駆動用ＴＦＴ（図示せず）により、画素毎に表示データに応じた所定の駆動電流がＴＦＴ３０を介して供給される。これにより、有機発光素子が表示データに応じた輝度で発光する。そして、走査信号により走査信号線２３を順次走査することによって、表示領域２１に所望の画像を表示することができる。
液晶表示装置の場合、画素２７内には、１つのＴＦＴ３０が形成されている。ＴＦＴは走査信号線２３と表示信号線２４の交差点近傍に配置される。例えば、このＴＦＴ３０が画素電極に表示電圧を供給する。すなわち、走査信号線２３からの走査信号によって、スイッチング素子であるＴＦＴ３０がオンする。これにより、表示信号線２４から、ＴＦＴ３０のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。なお、ＴＦＴアレイ基板２０の表面には、配向膜（図示せず）が形成されている。
さらに、ＴＦＴアレイ基板２０には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、ＴＦＴアレイ基板２０側に配置される場合もある。そして、ＴＦＴアレイ基板２０と対向基板との間に液晶層が挟持される。すなわち、ＴＦＴアレイ基板２０と対向電極との間には、液晶が注入されている。さらに、ＴＦＴアレイ基板２０と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光あるいは、外部から入射した外光は、偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、液晶表示パネルを透過する透過光又は液晶表示パネルで反射された反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。ＬＣＤの場合、透過型、半透過型、又は反射型のいずれでもよい。
次に、このように構成されたアクティブマトリクス表示装置について、更に詳細に説明する。図２（ａ）及び図２（ｂ）は、実施の形態１にかかるアクティブマトリクス表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
図２（ａ）に示すように、絶縁基板１上の所定の領域にポリシリコン層２が形成されている。ポリシリコン層２には、ソース領域２ａ及びドレイン領域２ｃが形成され、ソース領域２ａとドレイン領域２ｃとの間にチャネル領域２ｂが形成されている。絶縁基板１上には、さらに、離隔した位置に導電性層よりなる画素電極３が形成されている。ポリシリコン層２及び画素電極３の上面にはゲート絶縁層４が形成されている。
さらに、チャネル領域２ｂの上にはゲート絶縁層４を挟んでゲート電極５が形成されている。すなわち、ゲート電極５は、ポリシリコン層２のチャネル領域２ｂとゲート絶縁層４を挟んで対向配置される。ゲート電極５とチャネル領域２ｂを自己整合させるには、ゲート電極５形成後、ゲート電極５をマスクにして、ソース領域２ａおよびドレイン領域２ｃを選択イオン注入により形成することが好ましい。
また、画素電極３の上の所定領域にはゲート絶縁層４を挟んでゲート電極５と同層に、キャパシタ上部電極６が形成されている。ここで、本実施の形態においては、画素電極３の一部がキャパシタ下部電極として機能し、その間のゲート絶縁層４がキャパシタ絶縁膜として機能し、これらとキャパシタ上部電極６とでキャパシタが構成されている。キャパシタ上部電極６を、ゲート絶縁層４を介して画素電極３上の一部に形成することにより、画素電極３の一部がキャパシタの下部電極となる。キャパシタ上部電極６はゲート電極５と同時形成することにより、製造プロセスが簡略化される。また、キャパシタ絶縁膜としてゲート絶縁層４以外の材料及び膜厚を用いることにより、キャパシタ容量を変更することが可能である。
また、ゲート電極５及びキャパシタ上部電極６上には、層間絶縁層７が形成されている。さらに、層間絶縁層７を貫いてソース領域２ａ、ドレイン領域２ｃ、及び画素電極３の所定位置に接続するコンタクトホール１２が形成され、コンタクトホール１２上部に配線層９が埋め込まれて電気的に接続されている。この上にさらに、配線層９を覆う上部絶縁層１０が形成されている。
配線層９はＡｌ等のように電気伝導率の高い金属膜が好ましい。また、配線層９の電気的接続を良好にするための界面導電膜８を界面に設けることが好ましい。すなわち、配線層９の下側の界面に界面導電膜８を形成する。この界面導電膜８にはＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、若しくはＶＮ等の高融点金属又はこれらのうち１以上を含む金属化合物を用いることが好ましい。なお、この配線層９を覆う上部絶縁層１０は、この上に形成する表示のための層と配線層９間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。
また、前記画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上させることができる。透過型ＬＣＤの発光表示装置の場合、前記画素電極３は、ＩＴＯ、ＩＺＯ、又はＩＴＺＯ等の透明電極を用いることができる。
反射型ＬＣＤの発光表示装置の場合、前記画素電極３としてＡｌやＡｇ等の反射電極を用いることができる。この時、反射電極としてＡｌやＡｇ等の金属を用いた場合、後続製造プロセスの熱処理で結晶化が促進され、表面の反射率が低下する恐れがある。そこで、この反射電極の劣化を抑える方法としては、図２（ｂ）に示すように、第１の画素電極３ａ及びその上層の第２の画素電極３ｂを形成することにより、画素電極３を複層化することが好ましい。具体的には、第１の画素電極３ａとして、熱処理で変化の少ないＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、若しくはＶＮ等の高融点金属またはこれらのうち１以上を含む金属化合物を使用することができる。そして、上部絶縁層１０形成時に、上部絶縁層１０を含め、第１の画素電極３ａ上にある絶縁層を除去する。その後、第２の画素電極３ｂとしてのＡｌやＡｇ等の反射電極を重ねる。なお、この場合パターンニング工程数は１工程増加する。
このような複層化した画素電極３を備える場合、第１の画素電極の上に形成する第２の画素電極として可視光反射率の高い膜が好ましい。Ａｌ及びＡｇの波長５００ｎｍにおける反射率は各々９１．８％及び９７．７％であり（理科年表 丸善）、第２の画素電極を形成する材料として好ましい。
但し、第２の画素電極としてＡｌ及びＡｇ又はその合金膜を使用する場合、キャリア注入性能や表面変質防止のための保護膜が必要であり、このために反射率は１０％程度の劣化を想定する必要がある。なお、第１の画素電極３ａは図２（ｂ）のように必ずしも第２の画素電極３ｂと広範囲に重ねず、電気的接続を保てる程度に重ねることも可能であり、有機ＥＬ等のラフネスが小さい滑らかな画素電極表面が必要な場合に有利となる。
有機ＥＬ等の発光表示装置の場合、発光層を形成するため、画素電極３上のゲート絶縁層４及び層間絶縁層７を除去する必要がある。ここで、画素電極３上のゲート絶縁層４及び層間絶縁層７は、上部絶縁層１０の開口時に同時に除去することができる。また、有機ＥＬ等の発光表示装置でトップエミッション型の場合は、反射型ＬＣＤの時と同様に画素電極３としてＡｌやＡｇ等の反射電極を用いることができる。また、有機ＥＬ等の発光表示装置でボトムエミッション型の場合は、画素電極３は透過型ＬＣＤの時と同様にＩＴＯ、ＩＺＯ、又はＩＴＺＯ等の透明電極を用いることができる。
このように構成された本実施の形態１にかかるアクティブマトリクス表示装置の一部であるＴＦＴとキャパシタ部の製造方法について説明する。
透明なガラス基板などの絶縁基板１上の所定の位置にアモルファスシリコン層を形成する。次にアモルファスシリコン層のポリシリコン層２となる領域にレーザ光を照射してアニールする。レーザ光が照射されると、アモルファスシリコン層が多結晶化し、ポリシリコン層２が形成される。レーザとしては、エキシマレーザー、又はＹＡＧレーザを用いることが可能である。または、ＣＷ（Continuous−Wave）レーザやパルスレーザを用いてもよい。また、ポリシリコン層２全面にレーザ光を照射してもよく、必要な領域のみにレーザ光を照射してもよい。すなわち、後のパターニング工程で残る領域のアモルファスシリコン層にのみレーザ光を照射してもよい。さらに、レーザアニールに限らず熱アニールを実施してもよい。
このように、アニールすることによって、アモルファスシリコン層が溶融し、結晶化する。アニールした後、写真製版法を用いて、所定のパターンのポリシリコン層２を形成する。パターンニングによりポリシリコン層２を形成した後、画素電極３を形成する。そして、ポリシリコン層２と同層の画素電極３を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４は例えば、ＣＶＤ法により形成される。ゲート絶縁層４には、ポリシリコン層２との界面で電子や正孔のトラップ準位を作らないことが重要である。
次に、ゲート絶縁層４の上に例えば金属又は不純物ドーピングしたポリシリコン層を形成し、ポリシリコン層２のチャネル領域２ｂにあたる領域の上にゲート電極５を形成すると同時に、ゲート電極５と同層で画素電極３上の一部にキャパシタ上部電極６を形成する。この場合、例えばアルミニウムやその合金を成膜した後、写真製版法によってパターンニングすることができ、これにより、ゲート絶縁層４の上にゲート電極５を形成することができる。ゲート電極５のパターンは、ポリシリコン層２のチャネル領域の上に配置される。本例においては、キャパシタ絶縁膜としてゲート絶縁層４を使用するものとして説明するが、ゲート絶縁層４以外の材料および膜厚を用いることにより、キャパシタ容量を変更することは可能である。このキャパシタ上部電極６はゲート電極５と同時に形成することにより、製造プロセスが簡略化される。
この後、ゲート電極５、及びゲート絶縁層４を介してＰ（リン）やＡｓ（ヒ素）をポリシリコン層２に注入してソース・ドレイン領域を形成する。さらに、層間絶縁層７を形成する。これらは、通常の写真製版工程によって形成することができる。そして、層間絶縁層７を形成した後、コンタクトホール１２を形成する。コンタクトホール１２はソース領域２ａ及びドレイン領域２ｃが露出するように形成される。そして層間絶縁層７の上から配線層９を成膜する。配線層９はＡｌ等のように電気伝導率の高い金属膜が好ましい。また、配線層９の電気的接続を良好にするための界面導電膜８を設けることが好ましい。この界面導電膜８にはＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、若しくはＶＮ等の高融点金属又はこれらのうち１以上を含む金属化合物を使用することが好ましい。この後、配線層９を覆う上部絶縁層１０を形成する。上部絶縁層１０はこの上に形成する表示のための層と配線層９間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。
上述したように、画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上することができる。更に、有機ＥＬ等の発光表示装置の場合、画素電極３上の絶縁膜は除去する必要がある。この場合、上部絶縁層１０の開口時に画素電極３上のゲート絶縁層４を除去することができる。
このように構成された本実施の形態においては、ゲート絶縁層４より下層に形成された第１の画素電極３ａと、この第１の画素電極３ａを挟んでゲート電極５と同一層に形成されたキャパシタ上部電極６との間でキャパシタを構成する。すなわち、第１の画素電極３ａにキャパシタ下部電極としての機能をもたせキャパシタ上部電極６をゲート電極５と同時に形成することにより表示装置の製造工数を削減しつつ、様々なレイアウトの画素を設計及び製造することができる。また、画素電極３を複層化することにより、反射電極の劣化を抑えることができる。
また、上述の特許文献１に記載された表示装置のように、ソース配線と画素電極を同層にすると平均電位に差があることから液晶層に常に直流電圧がかけられるため表示装置の信頼性が低下するが、本実施の形態においては、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
実施の形態２．
本実施の形態２にかかるアクティブマトリクス型表示装置について図３（ａ）及び図３（ｂ）を参照して説明する。図３（ａ）及び図３（ｂ）は、実施の形態２にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
図３（ａ）に示すアクティブマトリクス表示装置において、図２（ａ）に示す実施の形態１と異なる点は、画素電極３がポリシリコン層２の下で接続する点である。つまり、ポリシリコン層２のドレイン領域２ｃが、画素電極３の上に一部重複して形成されている。従ってポリシリコン層２は画素電極３形成後に形成される。この場合、絶縁基板１はガラス基板や導電性基板上に保護絶縁層が形成されたものであることが好ましい。
すなわち、絶縁基板１上の所定の領域に画素電極３が形成され、この画素電極３の一部を覆うようにポリシリコン層２が形成されている。ポリシリコン層２には、画素電極３を覆う側にドレイン領域２ｃが形成され、ドレイン領域２ｃの反対側にソース領域２ａが形成され、ソース領域２ａとドレイン領域２ｃの間にチャネル領域２ｂが配置されている。
画素電極３の一部を覆うポリシリコン層２及び画素電極３の上面にはゲート絶縁層４が形成されている。さらに、チャネル領域２ｂの上にはゲート絶縁層４を挟んでゲート電極５が形成されている。
また、画素電極３の上の所定領域にはゲート絶縁層４を挟んでゲート電極５と同層に、キャパシタ上部電極６が形成されている。画素電極３の一部がキャパシタ下部電極として機能し、その間のゲート絶縁層４がキャパシタ絶縁膜として機能し、これらとキャパシタ上部電極６とでキャパシタが構成されている。すなわち、実施の形態１と同様に、キャパシタ上部電極６を、ゲート絶縁層４を介して画素電極３上の一部に形成することにより、画素電極３の一部がキャパシタの下部電極となる。キャパシタ上部電極６はゲート電極５と同時形成することにより、製造プロセスが簡略化される。
ゲート電極５及びキャパシタ上部電極６上には、層間絶縁層７が形成されている。さらに、層間絶縁層７を貫いてソース領域２ａ、ドレイン領域２ｃの所定位置に接続するコンタクトホール１２が形成され、コンタクトホール１２上部に配線層９が埋め込まれて電気的に接続されている。ポリシリコン層２のドレイン領域２ｃとキャパシタの下部電極も兼ねる画素電極３は既に直接接続されているので、特にコンタクトホール１２を介して配線層９を接続する必要はない。この上にさらに、配線層９を覆う上部絶縁層１０が形成されている。
なお、この配線層９を覆う上部絶縁層１０は、この上に形成する表示のための層と配線層９の間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。また、画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上させることができる。
低温ポリシリコンにおけるポリシリコン層２の形成は、通常ａ−Ｓｉ層形成後のレーザ等によるアニーリングで形成される。また、他の方法においてもポリシリコン層２形成の加熱プロセスに対し、画素電極３および界面導電膜１１は耐性を有する必要がある。従って、特に界面導電膜１１にはＴｉ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ，ＶＮ、等の高融点金属または金属化合物を用いることが好ましい。
透過型ＬＣＤ及び反射型ＬＣＤについては、実施の形態１と同様に画素電極を形成することができる。但し、上述したように、後続製造プロセスの熱処理化により画素電極３が劣化する場合がある。そこで、図３（ｂ）に示すように、画素電極３を、第１の画素電極３ａ及びその上層の第２の画素電極３ｂを形成して複層化することが好ましい。
但し、第２の画素電極３ｂとしてＡｌ及びＡｇ又はその合金膜を使用する場合、キャリア注入性能や表面変質防止のための保護膜が必要であり、このために反射率は１０％程度の劣化を想定する必要がある。なお、第１の画素電極３ａは図３（ｂ）のように必ずしも第２の画素電極３ｂと広範囲に重ねず、電気的接続を保てる程度に重ねることも可能であり、有機ＥＬ等のラフネスが小さい滑らかな画素電極表面が必要な場合に有利となる。また、有機ＥＬ等の発光表示装置の場合は実施の形態１と同様である。
このように構成された本実施の形態２にかかるアクティブマトリクス表示装置の一部であるＴＦＴとキャパシタ部の製造方法について説明する。実施の形態１の製造方法と異なる点は、絶縁基板１上に形成されるポリシリコン層２と画素電極３の形成順である。
すなわち、まず、絶縁基板１上の所定の位置に画素電極３を形成する。そして、画素電極３の一部を覆うようにポリシリコン層２を形成する。ポリシリコン層２には、画素電極３を覆う側にドレイン領域２ｃが形成され、ドレイン領域２ｃの反対側にソース領域２ａが形成され、ソース領域２ａとドレイン領域２ｃの間にチャネル領域２ｂが配置される。この場合、画素電極３はポリシリコン層２と電気的特性のよい材料選択するか、界面に電気的接続性が良好な界面導電膜１１を設ける。この界面導電膜１１はポリシリコン層のパターン形成時にポリシリコン層をマスクにして選択除去することが可能である。これ以後の製造方法は実施の形態１の製造方法と同じである。
このように構成された本実施の形態においても、ゲート絶縁層４より下層に形成された第１の画素電極３ａと、この第１の画素電極３ａを挟んでゲート電極５と同一層に形成されたキャパシタ上部電極６との間でキャパシタを構成することで、上述の実施の形態１と同様の効果を奏する。さらに、ポリシリコン層２の一部が画素電極３上に一部重複して形成されるため、ポリシリコン層２のドレイン領域２ｃと画素電極３が直接接続されるので、特にコンタクトホールを介して配線層９を接続する必要がない。
また、実施の形態１と同様に、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
実施の形態３．
本実施の形態３にかかるアクティブマトリクス型表示装置について図４（ａ）及び図４（ｂ）を参照して説明する。図４（ａ）及び図４（ｂ）は、実施の形態３にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
図４（ａ）に示すアクティブマトリクス表示装置において、図３（ａ）に示す実施の形態２と異なる点は、画素電極３がポリシリコン層２上で接続される点である。すなわち、画素電極３がポリシリコン層２のドレイン領域２ｃに一部重複して形成されており、画素電極３はポリシリコン層２形成後に形成される。この場合、絶縁基板１はガラス基板や導電性基板上に保護絶縁層が形成されたものであることが好ましい。
すなわち、図４（ａ）に示すように、本実施の形態にかかるアクティブマトリクス表示装置は、絶縁基板１上の所定の領域にポリシリコン層２が形成されている。そして、このポリシリコン層２のドレイン領域２ｃを一部覆うように画素電極３が形成されている。ポリシリコン層には、ソース領域２ａ及びドレイン領域２ｃが形成され、ソース領域２ａとドレイン領域２ｃとの間にチャネル領域２ｂが形成されている。
ポリシリコン層２及びポリシリコン層２のドレイン領域２ｃを一部覆う画素電極３の上面にゲート絶縁層４が形成されている。
さらに、チャネル領域２ｂの上にはゲート絶縁層４を挟んでゲート電極５が形成されている。すなわち、ゲート電極５は、ポリシリコン層２のチャネル領域２ｂとゲート絶縁層４を挟んで対向配置される。ゲート電極５とチャネル領域２ｂを自己整合させるには、ゲート電極５形成後、ゲート電極５をマスクにして、ソース領域２ａ及びドレイン領域２ｃを選択イオン注入により形成することが好ましい。
この選択イオン注入の際、ポリシリコン層２のドレイン領域を一部覆う画素電極３はイオン注入の障害となる。特にｎ型領域の形成は、同じ注入エネルギーで比較して、ｎ型領域形成のためのリンイオンの注入深さがｐ型領域形成のボロンイオンの注入深さの約１／３であるため、イオン注入が難しい。リンイオン注入時は対象領域のゲート絶縁膜を３０ｎｍ以下、画素電極膜厚を８０ｎｍ以下、および界面導電膜は２０ｎｍ以下として、リンイオンの注入エネルギーは１００ｋｅＶすることが好ましい。画素電極３には比較的イオンストッピングパワーの低い材質が望ましく、透明電極ではＩＴＯ、不透明電極ではＡｌ、Ｔｉ、Ｚｒ、界面導電膜１１ではＴｉ、Ｚｒおよび導電性のＴｉ、Ｚｒ化合物を含むことが好ましい。また、ゲート電極近傍は、画素電極を外し、リンイオンがポリシリコン層に十分到達できるようにすることが好ましい。このような条件でドレイン領域２ｃを形成すれば、画素電極３下のドレイン領域の実質注入量は少なくても画素電極３の導電性でドレイン抵抗は補われ、ＴＦＴの特性に障害はなくなる。
また、画素電極３の上の所定領域にはゲート絶縁層４を挟んでゲート電極５と同層に、キャパシタ上部電極６が形成されている。画素電極３の一部がキャパシタ下部電極として機能し、その間のゲート絶縁層４がキャパシタ絶縁膜として機能し、これらとキャパシタ上部電極６とでキャパシタが構成されている。すなわち、実施の形態１と同様に、キャパシタ上部電極６を、ゲート絶縁層４を介して画素電極３上の一部に形成することにより、画素電極３の一部がキャパシタの下部電極となる。このキャパシタ上部電極６はゲート電極５と同時形成することにより、製造プロセスが簡略化される。
ゲート電極５及びキャパシタ上部電極６上には、層間絶縁層７が形成されている。さらに、層間絶縁層７を貫いてソース領域２ａ、ドレイン領域２ｃの所定位置に接続するコンタクトホール１２が形成されている。そして、コンタクトホール１２上部に配線層９が埋め込まれてソース側は配線層９と直接、そしてドレイン側は画素電極３を介してドレイン領域２ｃと電気的に接続されている。ポリシリコン層２のドレイン領域２ｃとキャパシタの下部電極も兼ねる画素電極３は配線層９と直接接続されているので、特にコンタクトホールを介して配線層９を接続する必要はない。この上にさらに、配線層９を覆う上部絶縁層１０が形成されている。
なお、この配線層９を覆う上部絶縁層１０は、この上に形成する表示のための層と配線層９間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。また、画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上させることができる。
透過型ＬＣＤ及び反射型ＬＣＤについては、実施の形態１及び実施の形態２と同様に画素電極３を形成することができる。但し、上述したように、後続製造プロセスの熱処理化により画素電極３が劣化する場合がある。そこで、図４（ｂ）に示すように、画素電極３を、第１の画素電極３ａ及びその上層の第２の画素電極３ｂを形成して複層化することが好ましい。
但し、第２の画素電極としてＡｌ及びＡｇ又はその合金膜を使用する場合、キャリア注入性能や表面変質防止のための保護膜が必要であり、このために反射率は１０％程度の劣化を想定する必要がある。なお、第１の画素電極３ａは図４（ｂ）のように必ずしも第２の画素電極３ｂと広範囲に重ねず、電気的接続を保てる程度に重ねることも可能であり、有機ＥＬ等のラフネスが小さい滑らかな画素電極表面が必要な場合に有利となる。また、有機ＥＬ等の発光表示装置の場合は実施の形態１と同様である。
このように構成された本実施の形態３にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の製造方法について説明する。本発明の実施の形態１の製造方法と違う点は絶縁基板１上に形成されるポリシリコン層２と画素電極３の形成順である。
すなわち、絶縁基板１上の所定の位置にポリシリコン層２を形成する。その後、ポリシリコン層２のドレイン領域２ｃを一部覆うように画素電極３を形成する。この場合、画素電極３はポリシリコン層２と電気的特性のよい材料選択するか、界面に電気的接続性が良好な界面導電膜１１を設ける。この界面導電膜はポリシリコン層のパターン形成時にポリシリコン層をマスクにして選択除去することが可能である。これ以後の製造方法は実施の形態１と同じである。
ここで、実施の形態３では、半導体膜における選択イオン注入の際、ポリシリコン層２のドレイン領域２ｃを一部覆う画素電極３はイオン注入の障害となる。特にｎ型領域の形成は、同じ注入エネルギーで比較して、ｎ型領域形成のためのリンイオンの注入深さがｐ型領域形成のボロンイオンの注入深さの約１／３であるため、イオン注入が難しい。リンイオン注入時は対象領域のゲート絶縁膜を３０ｎｍ以下、画素電極膜厚を８０ｎｍ以下、および界面導電膜は２０ｎｍ以下として、リンイオンの注入エネルギーは１００ｋｅＶすることが好ましい。画素電極３には比較的イオンストッピングパワーの低い材質が望ましく、透明電極ではＩＴＯ、不透明電極ではＡｌ、Ｔｉ、Ｚｒ、界面導電膜ではＴｉ、Ｚｒおよび導電性のＴｉ、Ｚｒ化合物を含むことが好ましい。また、ゲート電極近傍は、画素電極３を外し、リンイオンがポリシリコン層に十分到達できるようにすることが好ましい。このような条件でドレイン領域２ｃを形成すれば、画素電極３下のドレイン領域２ｃの実質注入量は少なくても画素電極３の導電性でドレイン抵抗は補われ、ＴＦＴの特性に障害はなくなる。
このように構成された本実施の形態においても、ゲート絶縁層４より下層に形成された第１の画素電極３ａと、この第１の画素電極３ａを挟んでゲート電極５と同一層に形成されたキャパシタ上部電極６との間でキャパシタを構成することで、上述の実施の形態１と同様の効果を奏する。さらに、画素電極３がポリシリコン層２上に一部重複して形成されるため、ポリシリコン層２のドレイン領域２ｃと画素電極３が直接接続されるので、特にコンタクトホールを介して配線層９を接続する必要がない。
また、実施の形態１と同様に、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
実施の形態４．
実施の形態４にかかるアクティブマトリクス型表示装置について図５を参照して説明する。図５は、実施の形態４にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
図５は、配線層９および上部絶縁層１０を除いて図２（ａ）と同じ構造であり、同一符号は同一層を示す。配線層９は画素領域の一部に広がり、画素反射電極として機能する。配線層９はＡｌ等のように電気伝導率の高い金属膜が好ましい。また、配線層９の電気的接続を良好にするための界面導電膜８を第１の画素電極３ａ及びポリシリコン層２の界面に設けることが好ましい。
なお、この配線層９を覆う上部絶縁層１０は、この上に形成する表示のための層と配線層９間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。また、画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上させることができる。また、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
このように構成された本実施の形態においても、ゲート絶縁層４より下層に形成された第１の画素電極３ａと、この第１の画素電極３ａを挟んでゲート電極５と同一層に形成されたキャパシタ上部電極６との間でキャパシタを構成することで、上述の実施の形態１と同様の効果を奏する。さらに、配線層９を画素領域の一部を覆うように形成することにより、配線層９が、画素反射電極として機能することができる。従って上記の構成は、半透過型液晶表示装置に好適である。
また、実施の形態１と同様に、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
実施の形態５．
実施の形態５にかかるアクティブマトリクス型表示装置について図６を参照して説明する。図６は、実施の形態５にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
図６は、配線層９および上部絶縁層１０を除いて図３（ａ）と同じ構造であり、同一符号は同一層を示す。配線層９は画素領域の一部に広がり、画素反射電極として機能する。配線層９はＡｌ等のように電気伝導率の高い金属膜が好ましい。また、配線層９の電気的接続を良好にするための界面導電膜８をポリシリコン層２の界面に設けることが好ましい。
なお、この配線層９を覆う上部絶縁層１０は、この上に形成する表示のための層と配線層９間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。また、画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上させることができる。
このように構成された本実施の形態においても、ゲート絶縁層４より下層に形成された第１の画素電極３ａと、この第１の画素電極３ａを挟んでゲート電極５と同一層に形成されたキャパシタ上部電極６との間でキャパシタを構成することで、上述の実施の形態１と同様の効果を奏する。さらに、ポリシリコン層２が画素電極３上に一部重複して形成されるため、ポリシリコン層２のドレイン領域２ｃと画素電極３は直接接続されるので、特にコンタクトホールを介して配線層９を接続する必要がない。また、配線層９を画素領域の一部に広げることにより、配線層９が、画素反射電極として機能することができる。従って上記の構成は、半透過型液晶表示装置に好適である。
また、実施の形態１と同様に、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
実施の形態６．
本発明の実施の形態６にかかるアクティブマトリクス型表示装置について図７を参照して説明する。図７は、実施の形態６にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
図７は、配線層９および上部絶縁層１０を除いて図４（ａ）と同じ構造であり、同一符号は同一層を示す。配線層９は画素領域の一部に広がり、画素反射電極として機能する。配線層９はＡｌ等のように電気伝導率の高い金属膜が好ましい。また、配線層９の電気的接続を良好にするための界面導電膜８をポリシリコン層２及び画素電極３の界面に設けることが好ましい。
なお、この配線層９を覆う上部絶縁層１０は、この上に形成する表示のための層と配線層９間のリークを防ぐために用いるもので、表示装置の構造によっては不要の場合もある。また、画素電極３上のゲート絶縁層４と層間絶縁層７を除去する構造を用いることにより、画素電極３と対向電極との間に充填する液晶に加えられる電界が増大し、画質を向上させることができる。また、実施の形態１と同様に、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
このように構成された本実施の形態においても、ゲート絶縁層４より下層に形成された第１の画素電極３ａと、この第１の画素電極３ａを挟んでゲート電極５と同一層に形成されたキャパシタ上部電極６との間でキャパシタを構成することで、上述の実施の形態１と同様の効果を奏する。そして、画素電極３がポリシリコン層２上に一部重複して形成されるため、ポリシリコン層２のドレイン領域２ｃと画素電極３は直接接続されるので、特にコンタクトホールを介して配線層９を接続する必要がない。また、配線層９を画素領域の一部に広げることにより、配線層９が、画素反射電極として機能することができる。従って上記の構成は、半透過型液晶表示装置に好適である。
また、実施の形態１と同様に、ソース配線と画素電極とを別層にすることができ、表示装置の信頼性を保つことができる。
その他の実施の形態．
なお、上記の実施の形態では、レーザーアニーリンングにより形成するポリシリコンを特徴とする従来の低温ポリシリコンを使用したが、これに限られるものではない。他の様々な方法で形成されるポリシリコンＴＦＴ及びマイクロクリスタルシリコンＴＦＴを用いたアクティブマトリクス表示装置に適用することができる。また、上記実施の形態においては、ＴＦＴ構造に関して、ＳＡ（Self−Aligned）ＴＦＴの場合について主に説明したが、ＬＤＤ（Lightly Doped Drain）ＴＦＴ及びＧＯＬＤ（Gate−Overlapped LDD）ＴＦＴの場合も同様の効果を奏する。
本発明の実施の形態１にかかるアクティブマトリクス型表示装置の平面図である。 本発明の実施の形態１にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。 本発明の実施の形態２にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。 本発明の実施の形態３にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。 本発明の実施の形態４にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。 本発明の実施の形態５にかかるアクティブマトリクス表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。 本発明の実施の形態６にかかるアクティブマトリクス型表示装置の一部であるＴＦＴとキャパシタ部の構成を示す断面図である。
符号の説明
１ 絶縁基板、２ ポリシリコン層、２ａ ソース領域、２ｂ チャネル領域、２ｃ ドレイン領域、３ 画素電極、３ａ 第１の画素電極、３ｂ 第２の画素電極、４ ゲート絶縁層、５ ゲート電極、６ キャパシタ上部電極、７ 層間絶縁層、８ 界面導電膜、９ 配線層、１０ 上部絶縁層、１１ 界面導電膜、１２ コンタクトホール、２０ ＴＦＴアレイ基板、２１ 表示領域、２２ 額縁領域、２３ 走査信号線、２４ 表示信号線、２５ 走査信号駆動回路、２６ 表示信号駆動回路、２７ 画素、２８ 外部配線、２９ 外部配線、３０ ＴＦＴ

Claims (10)

  1. 絶縁基板上に形成されたソース・ドレイン領域及びチャネル領域を有するポリシリコン層と、前記ポリシリコン層上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された層間絶縁層と、前記層間絶縁層に設けられたコンタクトホールを介し前記ソース・ドレイン領域に接続された配線層とを有するアクティブマトリクス表示装置であって、
    前記絶縁基板上に形成された第１の画素電極と、
    前記ゲート電極と同一層に形成された上部電極とを有し、
    前記第１の画素電極、前記ゲート絶縁層及び前記上部電極によりキャパシタが構成されるアクティブマトリクス表示装置。
  2. 前記第１の画素電極は、前記ポリシリコン層の前記ドレイン領域上にその一部が重複して形成されている
    ことを特徴とする請求項１記載のアクティブマトリクス表示装置。
  3. 前記ポリシリコン層の前記ドレイン領域は、前記第１の画素電極上に一部重複して形成されている
    ことを特徴とする請求項１記載のアクティブマトリクス表示装置。
  4. 前記第１の画素電極は、高融点金属若しくは金属化合物からなる層を有するか、又は前記第１の画素電極と前記ポリシリコン層との間に高融点金属若しくは金属化合物からなる層を有する
    ことを特徴とする請求項２又は３記載のアクティブマトリクス表示装置。
  5. 前記第１の画素電極がＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、及びＶＮからなる群から選択された１以上の材料を含む層からなるか、又は前記第１の画素電極と前記ポリシリコン層との間にＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、及びＶＮからなる群から選択された１以上の材料を含む層を有する
    ことを特徴とする請求項４記載のアクティブマトリクス表示装置。
  6. 前記配線層及び前記層間絶縁層を覆う上部絶縁層を有し、
    前記第１の画素電極上の一部において前記ゲート絶縁層、前記層間絶縁層、及び前記上部絶縁層が除去されている
    ことを特徴とする請求項１乃至５のいずれか１項記載のアクティブマトリクス表示装置。
  7. 前記第１の画素電極の上の一部において前記ゲート絶縁層、前記層間絶縁層及び前記上部絶縁層が除去された部分に設けられた当該第１の画素電極に電気的に接続する第２の画素電極を有し、
    前記第２の画素電極は可視光の反射率が７０％以上である
    ことを特徴とする請求項６記載のアクティブマトリクス表示装置。
  8. 前記配線層がドレイン領域と接続され画素電極の反射電極として機能する
    ことを特徴とする請求項１乃至５のいずれか１項記載のアクティブマトリクス表示装置。
  9. 前記配線層は高融点金属若しくは金属化合物からなるか、又は前記配線層の下側の界面に高融点金属若しくは金属化合物からなる層を有する
    ことを特徴とする請求項１乃至８のいずれか１項記載のアクティブマトリクス表示装置。
  10. 前記配線層はＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、及びＶＮからなる群から選択された１以上の材料を含む層からなるか、又は前記配線層の下側の界面にＴｉ、Ｃｒ、Ｚｒ、Ｔａ、Ｗ、Ｍｏ、ＴｉＮ、ＺｒＮ、ＴａＮ、ＷＮ、及びＶＮからなる群から選択された１以上の材料を含む層を有する
    ことを特徴とする請求項９記載のアクティブマトリクス表示装置。
JP2006162696A 2006-06-12 2006-06-12 アクティブマトリクス表示装置 Pending JP2007333808A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006162696A JP2007333808A (ja) 2006-06-12 2006-06-12 アクティブマトリクス表示装置
TW096117212A TW200809364A (en) 2006-06-12 2007-05-15 Active matrix display
US11/758,925 US20070298548A1 (en) 2006-06-12 2007-06-06 Active matrix display
KR1020070056554A KR100898773B1 (ko) 2006-06-12 2007-06-11 액티브 매트릭스 표시장치
CNA2007101100280A CN101090125A (zh) 2006-06-12 2007-06-12 有源矩阵显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162696A JP2007333808A (ja) 2006-06-12 2006-06-12 アクティブマトリクス表示装置

Publications (1)

Publication Number Publication Date
JP2007333808A true JP2007333808A (ja) 2007-12-27

Family

ID=38874020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162696A Pending JP2007333808A (ja) 2006-06-12 2006-06-12 アクティブマトリクス表示装置

Country Status (5)

Country Link
US (1) US20070298548A1 (ja)
JP (1) JP2007333808A (ja)
KR (1) KR100898773B1 (ja)
CN (1) CN101090125A (ja)
TW (1) TW200809364A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242745A (ja) * 2010-05-17 2011-12-01 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置及びその製造方法
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044676A1 (en) 2008-04-18 2010-02-25 Invisage Technologies, Inc. Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals
US7923801B2 (en) 2007-04-18 2011-04-12 Invisage Technologies, Inc. Materials, systems and methods for optoelectronic devices
US8203195B2 (en) * 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
WO2011156507A1 (en) 2010-06-08 2011-12-15 Edward Hartley Sargent Stable, sensitive photodetectors and image sensors including circuits, processes, and materials for enhanced imaging performance
KR101903671B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102842587B (zh) * 2012-09-24 2016-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR101968431B1 (ko) * 2014-11-14 2019-04-11 선전 로욜 테크놀로지스 컴퍼니 리미티드 Oled에 기초한 tft 어레이 기판 구조체
KR102276118B1 (ko) 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105514122A (zh) * 2016-01-28 2016-04-20 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
CN107887398B (zh) * 2017-11-14 2022-01-21 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板以及显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
KR20210018720A (ko) * 2019-08-09 2021-02-18 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP2003021825A (ja) * 2000-07-31 2003-01-24 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP2004302314A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示装置用基板及び液晶表示装置の製造方法
JP2005346088A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2006080494A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2006098756A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153801A (ja) * 1990-04-11 1998-06-09 Seiko Epson Corp 液晶パネルの製造方法
JP4332244B2 (ja) * 1998-10-30 2009-09-16 シャープ株式会社 Ｍｏｓ型容量素子
KR100959989B1 (ko) * 2003-06-28 2010-05-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP2003021825A (ja) * 2000-07-31 2003-01-24 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP2004302314A (ja) * 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示装置用基板及び液晶表示装置の製造方法
JP2005346088A (ja) * 2004-06-05 2005-12-15 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2006080494A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2006098756A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011242745A (ja) * 2010-05-17 2011-12-01 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置及びその製造方法
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置

Also Published As

Publication number Publication date
TW200809364A (en) 2008-02-16
CN101090125A (zh) 2007-12-19
US20070298548A1 (en) 2007-12-27
KR20070118541A (ko) 2007-12-17
KR100898773B1 (ko) 2009-05-20

Similar Documents

Publication Publication Date Title
KR100898773B1 (ko) 액티브 매트릭스 표시장치
JP5128091B2 (ja) 表示装置及びその製造方法
JP4541936B2 (ja) 平板表示装置
US7078274B2 (en) Method of forming active matrix type display including a metal layer having a light shield function
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
EP1837913A2 (en) Display apparatus and method of manufacturing thereof
US8421940B2 (en) Display device and manufacturing method thereof
US20080083927A1 (en) Display device and method of manufacturing the same
JP2010003910A (ja) 表示素子
US20060119778A1 (en) Active matrix display device and method for manufacturing the same
KR20070045824A (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR20130110490A (ko) 어레이 기판 및 이의 제조 방법
JP2010129859A (ja) 表示装置
US20080197357A1 (en) Display panel and manufacturing method
JP5032077B2 (ja) 表示装置及びその製造方法
JP2007052286A (ja) 半導体素子、液晶表示装置およびそれらの修復方法
JP2010061074A (ja) 電気光学装置
KR100964230B1 (ko) 평판표시장치 및 그 제조방법
JP2008282897A (ja) 半導体装置、電気光学装置、および半導体装置の製造方法
KR101201313B1 (ko) 액정표시소자 및 그 제조방법
JP2001060693A (ja) アクティブマトリクス型表示装置
KR100984355B1 (ko) 박막 트랜지스터 표시판
JP2004070289A (ja) 表示装置
JP2008122504A (ja) 表示装置とその製造方法
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205