JP2007329207A - 半導体装置及び半導体集積回路検査方法 - Google Patents
半導体装置及び半導体集積回路検査方法 Download PDFInfo
- Publication number
- JP2007329207A JP2007329207A JP2006157847A JP2006157847A JP2007329207A JP 2007329207 A JP2007329207 A JP 2007329207A JP 2006157847 A JP2006157847 A JP 2006157847A JP 2006157847 A JP2006157847 A JP 2006157847A JP 2007329207 A JP2007329207 A JP 2007329207A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- inspection
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】プローブ密集度を高めることなく、検査時間を短縮することができる半導体検査装置及び半導体集積回路検査方法を提供する。
【解決手段】ウェハ2に複数個の半導体集積回路3が形成されている。ウェハ2の有効領域外周2A上又はレチクル外周上に形成された複数の検査用パッド4aと、検査用パッド4aから複数個の半導体集積回路3に沿ってそれぞれ延びるバス配線である電源供給用メタル配線12、グランド用メタル配線15、出力信号検査用メタル配線、制御信号用メタル配線及びスイッチ素子制御用メタル配線14と、バス配線と個々の半導体集積回路3とを接続する連結用メタル配線と、連結用メタル配線16上に形成され、かつ検査対象となる半導体集積回路3を選択するスイッチ素子とが設けられている。
【選択図】図1
【解決手段】ウェハ2に複数個の半導体集積回路3が形成されている。ウェハ2の有効領域外周2A上又はレチクル外周上に形成された複数の検査用パッド4aと、検査用パッド4aから複数個の半導体集積回路3に沿ってそれぞれ延びるバス配線である電源供給用メタル配線12、グランド用メタル配線15、出力信号検査用メタル配線、制御信号用メタル配線及びスイッチ素子制御用メタル配線14と、バス配線と個々の半導体集積回路3とを接続する連結用メタル配線と、連結用メタル配線16上に形成され、かつ検査対象となる半導体集積回路3を選択するスイッチ素子とが設けられている。
【選択図】図1
Description
本発明は、ウェハに形成された半導体集積回路を効率よく検査するための半導体装置と、それを用いた半導体集積回路検査方法に関するものである。
詳しくは、一つのウェハに複数個形成された半導体集積回路を、個々の半導体集積回路に分離する前に、すなわち切断前のウェハの状態で、短時間で検査するための半導体装置の構造と、その半導体装置に適した半導体集積回路検査方法とに関するものである。
ここで、半導体装置とは、半導体集積回路が形成されたウェハを指す。
従来、半導体集積回路が複数個形成された半導体装置の検査は、各々の半導体集積回路に形成されたパッドを用いて、半導体集積回路ごとに行われてきた。
図8及び図9を用いて、従来の半導体集積回路検査方法の概略を説明する。図8は、従来の半導体集積回路検査方法を示す概略図である。また、図9は、従来の半導体装置101の上面全体及び一部拡大した上面を示す図である。
従来の半導体集積回路検査方法においては、図8に示すように、まず半導体装置101を、ステージ123にセットする。そして、図9に示すように、半導体検査装置本体121からプローバー122に対してプローバー制御を行うことによって、半導体集積回路103の検査を行う。具体的には、個々の半導体集積回路103に形成された検査用パッド104にプローブ125を接触させて、上記半導体集積回路103に電源を供給すると共に半導体集積回路検査信号を伝達する。次に、この半導体集積回路検査信号に対して半導体集積回路103が出力した出力信号を、半導体検査装置本体121が、検査用パッド104に接触している上記プローブ125を通して検出する。
そして、検出した上記出力信号を基に、半導体検査装置120は、半導体集積回路103の異常を判断する。
ここで、半導体装置101に複数個の半導体集積回路103が形成されている場合には、上記プローブ125が形成されているプローブカード124又は半導体装置101が順次移動して、上記複数個の半導体集積回路103の各々について検査を行う。このとき、一般的には、上記プローブカード124は、半導体検査装置120に固定されているので、半導体装置101を移動させることによって半導体集積回路103の各々を検査する。この半導体装置101の移動は、半導体装置101が固定されたステージ123を移動させることによって行うことが多い。
この検査方法では、半導体装置101に形成される半導体集積回路103の個数が増加すると、それに伴いステージ123の移動に要する時間が長くなり、ひいては半導体装置101の検査時間が長くなるという問題がある。
そこで、半導体装置の検査を簡便に行うことを目的として種々の技術が提案されているが、検査時間を十分に短縮できるものではない。以下、特許文献1から5に開示された技術について述べる。
まず、特許文献1には、データリテンションテストを簡便に行うことを目的とした技術が開示されている。具体的には、ウェハ上の半導体集積回路を導電配線で接続して、複数の半導体集積回路をデータリテンション状態に保持することを内容とする。しかし、データリテンション状態に保持した後の書き込み及び読み出しは、各々の半導体集積回路のパッドを用いて行うものである。したがって、プローバー又はステージの移動を要するため、検査時間を十分に短縮できるものではない。
また、特許文献2には、複数の半導体集積回路を同時に検査することを目的とした技術が開示されている。具体的には、各々の半導体集積回路を電源用アルミ配線で接続して、同時に電源供給することによって、検査装置の電源数に制約されることなく、半導体集積回路の検査を行うことを内容とする。しかし、電源供給後に行う半導体集積回路の検査は、個々の半導体集積回路ごとに行うものである。したがって、同時に検査できる半導体集積回路の個数が限定され、検査時間を十分に短縮できるものではない。
また、特許文献3には、バーンインテストをウェハ状態で行うことを目的とした技術が開示されている。具体的には、各々の半導体集積回路をバーンイン用配線で接続し、このバーンイン用配線を利用してバーンインを行った後に、バーンイン用配線を切断して、各々の半導体集積回路を検査することを内容とする。しかし、バーンイン後の検査は、各々の半導体集積回路ごとに行うものであるため、検査時間を十分に短縮できるものではない。
また、特許文献4には、バーンインテストをウェハ状態で行い、かつ良否判断の確実性高くすることを目的とした技術が開示されている。具体的には、検査結果が書き込まれるEEPROM(Electrically Erasable Programmable Read Only Memory)を集積回路ごとに設けて、検査結果を正確に記録することを内容とする。しかし、EEPROMに書き込まれた検査結果を順次読み出す必要があるため、検査時間を十分に短縮できるものではない。
また、特許文献5には、半導体集積回路を検査するときに、プローブ針がパッドに接触することによって、パッド表面が劣化することを防止する技術が開示されている。具体的には、検査後のワイヤーボンディング工程などで用いるパッドの他に、検査用パッドを形成することを内容とする。しかし、検査は、各々の半導体集積回路に形成された検査用パッドを用いて行うものであるため、検査時間を十分に短縮できるものではない。
なお、検査時間短縮を目的として、ウェハ状態での半導体集積回路検査を行わないことも提案されている。すなわち、ウェハ状態での検査を実施せず、アッセンブリー後に検査を実施する方法である。しかし、不良検出がアッセンブリー後となるため、検出された不良品に対しては、アッセンブリー費用が無駄になる。また、ウェハは、そのウェハごとに生じる製造条件のばらつきによって、その仕上がりがウェハ単位でばらつく。したがって、半導体集積回路に要求される検査仕様が、上記ばらつきに対して余裕がすくない場合には、ウェハ単位で不良品が発生してしまうことがある。これは、アッセンブリー工程の生産歩留りを著しく低下させることを意味する。したがって、検査時間の短縮を目的として、ウェハ状態での半導体集積回路検査を省略することは望ましい方法ではない。
そこで、この移動に要する時間を短縮する検査方法として、プローブカードを用いる検査方法が提案されている。図10は、プローブカードを用いる半導体集積回路検査方法を示す概略図である。この検査方法は、図10に示すように、プローブカード124に形成するプローブ125の数を増やし、一度に検査することができる半導体集積回路103の個数を多くすることを内容とする。ここで、プローブカード124とは、プローブ125が形成される検査治具のことを指す。
特開2003−7781号公報(2003年1月10日公開)
特開平5−304192号公報(1993年11月16日公開)
特開平5−55327号公報(1993年3月5日公開)
特開平5−52900号公報(1993年3月2日公開)
特開昭62−106638号公報(1987年5月18日公開)
しかしながら、プローブカードを用いる上記従来の検査方法では、検査時間を十分に短縮できないという問題を生じる。
これは、近年、一枚のウェハに形成される半導体集積回路の個数が増加してきたのに対して、一つのプローブカードに形成することができるプローブの個数に限度があることによる。以下具体的に説明する。
一つのプローブカードに形成するプローブの個数を増やすと、プローブカードにおけるプローブの密集度が上昇するが、この密集度には自ずと限度がある。その理由は、一般的にプローブは針形状を有するが、その針の直径をより小さな間隔でプローブを配設することができないためである。したがって、一つのプローブカードに形成することができるプローブの個数には限度がある。
一方、検査対象である半導体集積回路についても、一つのウェハに形成可能な半導体集積回路の個数には限度がある。しかし、集積回路製造技術の向上によって、一つのウェハに形成可能な半導体集積回路の個数の増加は、一つのプローブカードに形成可能なプローブの個数の増加を上回っている。さらに、ウェハのサイズが大きくなり、半導体集積回路のサイズが小さくなることによって、一つのウェハに形成可能な半導体集積回路の個数はさらに増加し、一つのウェハ当たり数千から数万になることがある。
したがって、半導体集積回路の個数増加に対応して、プローブカードに形成されるプローブの数を増加することができないため、従来の検査方法では、検査時間を十分に短縮することができない。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、プローブ密集度を高めることなく、検査時間を短縮することができる半導体検査装置及び半導体集積回路検査方法を提供することにある。
本発明の半導体装置は、上記課題を解決するために、ウェハに複数個の半導体集積回路が形成された半導体装置において、上記ウェハの有効領域外周上又はレチクル外周上に形成された複数の検査用パッドと、上記検査用パッドから上記複数個の半導体集積回路に沿ってそれぞれ延びるバス配線と、上記バス配線と個々の半導体集積回路とを接続する連結用配線と、上記連結用配線上に形成され、かつ検査対象となる半導体集積回路を選択するスイッチ素子とが設けられていることを特徴としている。
また、本発明の半導体集積回路検査方法は、上記課題を解決するために、ウェハに複数個の半導体集積回路が形成された半導体装置の半導体集積回路検査方法において、上記半導体装置は、上記ウェハの有効領域外周上又はレチクル外周上に形成された複数の検査用パッドと、上記検査用パッドから上記複数個の各半導体集積回路に沿ってそれぞれ延びるバス配線と、上記バス配線と個々の半導体集積回路とを接続する連結用配線と、上記連結用配線上に形成され、かつ検査対象となる半導体集積回路を選択するスイッチ素子とを備えていると共に、上記検査用パッドに、検査用プローブを接触させることによって、複数個の半導体集積回路を、一回のプロービングによって検査することを特徴としている。
上記の発明によれば、検査用パッドに複数個の半導体集積回路が接続されているので、検査用パッドの個数をすくなくすることができる。したがって、プローブ密集度を高めることなく半導体装置を検査することができる。
すなわち、半導体集積回路上に形成された検査用パッドにプローブを接触させることなく、半導体集積回路の検査を実施することが可能となるので、プローブ密集度を高くすることなく、検査することが可能となる。
また、本発明では、検査対象となる半導体集積回路を選択するためのスイッチ素子が設けられている。このため、個々の半導体集積回路毎に、例えば、半導体装置を載せたステージを移動させることなく又はステージの移動回数を大幅に削減して、個々の半導体集積回路を検査することができる。すなわち、任意の半導体集積回路を選択するためのスイッチ素子を制御することによって、半導体集積回路検査におけるステージ移動時間を低減することができる。
このように、ウェハを載せたステージの移動をさせない、又は移動回数を大幅に削減し、かつプローブ密集度を高めることなく一度にウェハ上に形成された1個又は、複数個の半導体集積回路を検査することが可能となり、ウェハ一枚の検査時間を短縮することが可能となる。
また、本発明では、検査用パッドが、ウェハの有効領域外周上又はレチクル外周上に形成されているので、半導体集積回路自体の回路規模の増加を抑えることができる。すなわち、個々の半導体集積回路を大きくすることなく、検査用パッドを形成することができると共に、ウェハに形成される半導体集積回路の個数を減らすことなく、検査用パッドを形成することができる。
したがって、プローブ密集度を高めることなく、検査時間を短縮することができる半導体検査装置及び半導体集積回路検査方法を提供することができる。
なお、この検査時間の短縮は、特に、簡単な半導体集積回路検査、例えば消費電流測定検査や簡単な信号検査のみを実施する半導体集積回路検査の場合に、より顕著となる。
また、本発明の半導体装置では、前記バス配線の少なくとも一本は、前記半導体集積回路に電源を供給するための電源供給用メタル配線として形成されていると共に、前記スイッチ素子は、上記電源供給用メタル配線と個々の半導体集積回路とを接続する連結用配線上に形成されていることが好ましい。
上記の発明によれば、バス配線の少なくとも一本が電源供給用メタル配線であるので、複数個の半導体集積回路に一括して電源供給用配線を行うことができる。また、スイッチ素子を制御することによって、1個又は複数個の半導体集積回路に選択的に電源供給をすることができる。
また、本発明の半導体装置では、前記バス配線の少なくとも一本は、上記半導体集積回路を制御するための制御信号用メタル配線として形成されていると共に、前記スイッチ素子は、上記制御信号用メタル配線と個々の半導体集積回路とを接続する連結用配線上に形成されていることが好ましい。
また、本発明の半導体装置では、前記バス配線の少なくとも一本は、上記半導体集積回路の出力信号を上記検査用パッドに伝達するための出力信号検査用メタル配線として形成されていると共に、前記スイッチ素子は、上記出力信号検査用メタル配線と個々の半導体集積回路とを接続する連結用配線上に形成されていることが好ましい。
上記の発明によれば、制御信号用メタル配線又は出力信号検査用メタル配線と個々の半導体集積回路とを接続する連結用メタル配線上にスイッチ素子が形成されているので、上記スイッチ素子を制御することによって、他の半導体集積回路の影響を受けることなく、制御信号の入力又は出力信号の検査を行うことができる。
また、本発明の半導体装置では、前記バス配線の少なくとも一本は、前記スイッチ素子をオンオフするスイッチ素子制御用メタル配線として形成されていることが好ましい。
これにより、スイッチ素子を容易に制御することができる
また、本発明の半導体装置では、前記検査用パッド及びバス配線は、半導体集積回路検査後のダイカット工程によって各半導体集積回路から除かれることが好ましい。
また、本発明の半導体装置では、前記検査用パッド及びバス配線は、半導体集積回路検査後のダイカット工程によって各半導体集積回路から除かれることが好ましい。
上記の発明によれば、個々の半導体集積回路を半導体装置から分離する工程であるダイカット工程において、半導体集積回路が分離されると共に、検査用パッド及びバス配線が個々の半導体集積回路から除かれる。したがって、検査用パッド及びバス配線を分離するために新たな工程を追加する必要がなく、工程数の増加を防止することができる。
また、本発明の半導体装置では、前記検査用パッド及びバス配線は、各半導体集積回路の間のスクライブ領域に形成されていることが好ましい。
上記の発明によれば、検査用パッド及びバス配線が、アッセンブリーするために半導体集積回路を個々に切断するときの切り代であるスクライブ領域に形成されているので、ウェハの有効領域面積を狭めることがすくない。したがって、ウェハに形成される半導体集積回路の個数を減少させることを防止することができる。
また、本発明の半導体装置では、前記複数の半導体集積回路は、格子状に設けられていると共に、前記バス配線として、前記半導体集積回路に電源を供給するための電源供給用メタル配線と、上記半導体集積回路を制御するための制御信号用メタル配線と、上記半導体集積回路の出力信号を上記検査用パッドに伝達するための出力信号検査用メタル配線と、前記スイッチ素子をオンオフするスイッチ素子制御用メタル配線とを少なくとも備え、前記電源供給用メタル配線と制御信号用メタル配線と出力信号検査用メタル配線とは、直交する2方向のうちの一の方向と平行な方向に形成されている一方、前記スイッチ素子制御用メタル配線は、残る一の方向と平行な方向に形成されており、上記電源供給用メタル配線と制御信号用メタル配線と出力信号検査用メタル配線とは、これら配線と平行な方向に配設された半導体集積回路と接続されており、上記スイッチ素子制御用メタル配線は、その配線と平行な方向に配設された半導体集積回路と接続されていることが好ましい。
上記の発明によれば、例えば、半導体集積回路を選択するためのスイッチ素子制御用メタル配線が形成された方向をX軸方向とし、一方、電源供給用、制御信号用及び出力信号検査用メタル配線が形成された方向をY軸方向とした場合、スイッチ素子をオン状態にした行(X軸方向)と、電源供給を行った列(Y軸方向)との交点の半導体集積回路のみを選択的に動作状態にすることができる。さらに、上記選択的に動作状態とされた半導体集積回路について、制御信号用メタル配線及び出力信号検査用メタル配線との間のスイッチ素子をオン状態にすることによって、他の半導体集積回路の影響を受けることなく、制御信号の入力と出力信号の検査とを行うことができる。
また、本発明の半導体集積回路検査方法では、前記スイッチ素子を制御することによって、検査対象となる半導体集積回路を1個又は複数個選択した後に、半導体集積回路を検査することが好ましい。
上記の発明によれば、スイッチ素子を制御することによって、他の半導体集積回路の影響を受けることなく検査対象の1個又は複数個の半導体集積回路を検査することができる。
また、本発明の半導体集積回路検査方法では、前記検査用パッドをレチクル単位の周囲に形成して、一回のプロービングによって検査する半導体集積回路をレチクル単位とすることが好ましい。
上記発明によれば、検査がレチクル単位で行われるので、一回の検査で用いられる検査用パッドの数がすくなくよい。したがって、プローブ密集度の上昇を防止することができる。
本発明の半導体装置は、以上のように、ウェハの有効領域外周上又はレチクル外周上に形成された複数の検査用パッドと、上記検査用パッドから上記複数個の半導体集積回路に沿ってそれぞれ延びるバス配線と、上記バス配線と個々の半導体集積回路とを接続する連結用配線と、上記連結用配線上に形成され、かつ検査対象となる半導体集積回路を選択するスイッチ素子とが設けられているものである。
また、本発明の半導体集積回路検査方法は、以上のように、半導体装置は、上記ウェハの有効領域外周上又はレチクル外周上に形成された複数の検査用パッドと、上記検査用パッドから上記複数個の各半導体集積回路に沿ってそれぞれ延びるバス配線と、上記バス配線と個々の半導体集積回路とを接続する連結用配線と、上記連結用配線上に形成され、かつ検査対象となる半導体集積回路を選択するスイッチ素子とを備えていると共に、上記検査用パッドに、検査用プローブを接触させることによって、複数個の半導体集積回路を、一回のプロービングによって検査する方法である。
それゆえ、プローブカードのプローブ密集度を高めることなく、検査時間を短縮することができるという効果を奏する。
〔実施の形態1〕
本発明の一実施形態について図1から図5に基づいて説明すれば、以下の通りである。
本発明の一実施形態について図1から図5に基づいて説明すれば、以下の通りである。
まず、本実施の形態における半導体装置1の構造を、図1に基づいて説明する。図1は、本実施の形態の半導体装置1を示す一部上面図である。
上記半導体装置1は、図1に示すように、ウェハ2に複数の半導体集積回路3が形成されたものである。詳しくは、円形のウェハ2の表面に、およそ正方形状の半導体集積回路3が、格子状に配設されることによって、半導体装置1が形成されている。
そして、この半導体装置1の外周近傍であって、かつ上記半導体集積回路3が配設されていない領域(ウェハ2の有効領域外周2A)には、検査用パッド設置部4が形成されており、この検査用パッド設置部4には、複数の検査用パッド4aが配設されている。
この検査用パッド4aは、およそ丸型の金属パッドであり、上記有効領域外周2Aに複数個形成されている。上記複数個の検査用パッド4aは、後述するプローバーによる検査を容易にするために、直線上に形成されている。
図2は、図1に示す半導体装置1の一部拡大図である。図2に示すように、格子状に配設された各半導体集積回路3の間には、半導体集積回路3に電源を供給するための電源供給用メタル配線12とグランド用メタル配線15とが配設されている。そして、個々の半導体集積回路3と、上記電源供給用メタル配線12とグランド用メタル配線15とは、連結用メタル配線16によって接続されている。
また、半導体集積回路3の間には、スクライブセンター5がある。ここで、スクライブセンター5とは、半導体集積回路3の検査後のダイカット工程において、個々の半導体集積回路3に切断するときの切断線を意味する。そして、スクライブセンター5の両側近傍部は、上記切断のときの切り代(スクライブ領域6)となる。
図3は、図2に示す半導体装置1の一部拡大図である。図2に示す格子状に配設された半導体集積回路3の間には、図3に示すように、上記電源供給用メタル配線12及びグランド用メタル配線15に加えて、出力信号検査用メタル配線11、制御信号用メタル配線13及びスイッチ素子制御用メタル配線14が形成されている。ここで、電源供給用メタル配線12とグランド用メタル配線15とは、上記格子におけるX方向に沿って形成されている。一方、出力信号検査用メタル配線11、制御信号用メタル配線13及びスイッチ素子制御用メタル配線14は、上記格子におけるY方向に沿って形成されている。
そして、各半導体集積回路3と、上記出力信号検査用メタル配線11及び電源供給用メタル配線12とは、連結用配線としての連結用メタル配線16を介して接続されている。さらに、上記連結用メタル配線16上には、スイッチ素子17が形成されている。
また、上記スイッチ素子17は、連結用メタル配線16を介して、スイッチ素子制御用メタル配線14と接続されている。
また、本実施の形態における半導体装置1では、上記出力信号検査用メタル配線11、電源供給用メタル配線12、制御信号用メタル配線13、スイッチ素子制御用メタル配線14、グランド用メタル配線15及びスイッチ素子17は、上記スクライブ領域6に形成されている。なお、上記電源供給用メタル配線12、グランド用メタル配線15、出力信号検査用メタル配線11、制御信号用メタル配線13及びスイッチ素子制御用メタル配線14は、本発明のバス配線としての機能を有している。
次に、本実施の形態の半導体装置1を用いての半導体集積回路検査方法について説明する。
図4は、本実施の形態の半導体集積回路検査方法を示す概略図である。また、図5は、半導体装置1の上面全体を示す図である。
本実施の形態の半導体集積回路検査方法は、半導体装置1を、半導体検査装置20を用いて検査する方法である。
図4に示すように、本実施の形態の半導体集積回路検査方法に用いる半導体検査装置20は、半導体検査装置本体21とプローバー22とを備えている。そして、半導体検査装置本体21はプローバー22を制御し、プローバー22が半導体装置1への信号伝達及び信号検出を行う。
以下、詳細に説明する。
上記プローバー22には、半導体装置1をセットするためのステージ23と、このステージ23上を走査するプローブカード24とが備えられている。そして、このプローブカード24には、半導体装置1に形成された上記検査用パッド4aとの接触点となるプローブ25が、半導体装置1の検査用パッド4aに対応した配置で形成されている。具体的には、プローブカード24には、検査対象となる半導体装置1に形成されている検査用パッド4aの形態、例えば、検査用パッド4aの大きさ、個数、列数、行数、及び間隔等に合わせてプローブ25が配設されている。
また、上記ステージ23は、プローバー22に固定されており、一方のプローブカード24は、上記ステージ23上を任意に移動することができるように構成されている。
ここで、本実施の形態における半導体検査装置20と従来の半導体検査装置120とは、ステージが移動するか否かが相違する。すなわち、従来の半導体検査装置120のステージ123は移動するものであったのに対して、本実施の形態における半導体検査装置20のステージ23は固定されている。
まず、本実施の形態の半導体装置1を、上記ステージ23にセットする。そして、図5に示すように、ウェハ2の有効領域外周2A上に形成された検査用パッド4aに上記プローブ25を接触させて、個々の半導体集積回路3の検査を行う。詳しくは、プローブ25から接触した検査用パッド4aを通じて、個々の半導体集積回路3に電源を供給すると共に半導体集積回路検査信号を伝達する。次に、この半導体集積回路検査信号に対して半導体集積回路3が出力した出力信号を、半導体検査装置20の半導体検査装置本体21が、検査用パッド4aに接触している上記プローブ25を通して検出する。
そして、検出した上記出力信号を基に、半導体検査装置20は、半導体集積回路3の異常を判断する。
ここで、本実施の形態の半導体装置1では、検査用パッド4aに複数個の半導体集積回路3が接続されており、さらに検査対象となる半導体集積回路3を特定するためのスイッチ素子17が形成されている。したがって、上記有効領域外周2A上に形成された検査用パッド4aにプローブ25を接触させるのみで、半導体装置1に形成された個々の半導体集積回路3の検査を行うことができる。よって、上記のとおり、ステージ23を移動させることなく、短時間で半導体装置1の検査を行うことができる。
すなわち、従来の半導体集積回路検査方法では、個々の半導体集積回路103に形成されている検査用パッド104にプローブ125を接触させる必要があったが、本実施の形態の半導体集積回路検査方法では、スイッチ素子17を適切に制御することによって、電気的に検査する半導体集積回路3を選択できるため、有効領域外周2Aに形成された検査用パッド4aのみで検査を行うことができる。したがって、従来のように半導体装置1を載せたステージ23を移動させることなく半導体集積回路3の検査を実施することが可能となると共に、個々の半導体集積回路3ごとにプローブ125を接触させる必要がないので、プローブ密集度の上昇を防ぐことができる。
このように、スクライブ領域6上に形成されたスイッチ素子17を適切に制御することによって、ウェハ2を載せたステージを移動させることなく、一度に複数個の検査を実施することが可能である。これにより、従来に比べてウェハ2を載せたステージ23の移動時間がゼロ又は大幅に削減されるため、ウェハ2一枚の検査時間を大幅に短縮することが可能となる。
また、検査用パッド4aと、電源供給用メタル配線12及びグランド用メタル配線15、並びに出力信号検査用メタル配線11、制御信号用メタル配線13及びスイッチ素子制御用メタル配線14と、スイッチ素子17とを、アッセンブリーするために個々に切断するための切り代であるスクライブ領域6に形成することによって、半導体集積回路3自体の回路規模の増加を抑えることができる。
〔実施の形態2〕
本発明の他の実施の形態について図6に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
本発明の他の実施の形態について図6に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
本実施の形態の半導体装置30について、図6に基づいてその構造を説明する。図6は、本実施の形態の半導体装置30を示す一部配線図である。
以下、前記実施の形態1の半導体装置1との相違点を中心に説明する。
本実施の形態の半導体装置30は、実施の形態1の半導体装置1とは、メタル配線が形成される方向とスイッチ素子17が形成される位置とが異なる。
すなわち、実施の形態1の半導体装置1では、半導体集積回路3が配列してなる格子において、図3に示すように、電源供給用メタル配線12及びグランド用メタル配線15が、上記格子におけるX方向に沿って形成されている一方、出力信号検査用メタル配線11、制御信号用メタル配線13及びスイッチ素子制御用メタル配線14は、上記格子におけるY方向に沿って形成されていた。一方、本実施の形態の半導体装置30では、図6に示すように、スイッチ素子制御用メタル配線14とグランド用メタル配線15とが、上記格子におけるX方向に沿って形成されている一方、出力信号検査用メタル配線11、電源供給用メタル配線12及び制御信号用メタル配線13は、上記格子におけるY方向に沿って形成されている。
また、前記実施の形態1の半導体装置1では、スイッチ素子17は、半導体集積回路3と出力信号検査用メタル配線11との間、及び、半導体集積回路3と電源供給用メタル配線12との間に形成されていた。一方、本実施の形態の半導体装置30では、スイッチ素子17は、半導体集積回路3と出力信号検査用メタル配線11との間、半導体集積回路3と電源供給用メタル配線12との間、及び、半導体集積回路3と制御信号用メタル配線13との間に形成されている。
この構成によって、本実施の形態の半導体装置30では、スイッチをON状態にした行(X方向)と、電源供給を行った列(Y方向)との交点の半導体集積回路3のみを選択的に動作状態にすることができると共に、上記選択された半導体集積回路3のみについて制御信号用メタル配線13及び出力信号検査用メタル配線11との接続をON状態とすることができる。具体的には、選択された半導体集積回路3の制御信号入力パッドと制御信号用メタル配線13との間のスイッチ素子17、及び、出力パッドと出力信号検査用メタル配線間11との間のスイッチ素子17を制御することによって、選択的に、制御信号用メタル配線13及び出力信号検査用メタル配線11との接続をON状態とすることができる
したがって、本実施の形態の半導体装置30では、他の半導体集積回路3の影響を受けることなく、制御信号の入力及び出力信号の検査を行うことができる。
したがって、本実施の形態の半導体装置30では、他の半導体集積回路3の影響を受けることなく、制御信号の入力及び出力信号の検査を行うことができる。
〔実施の形態3〕
本発明の他の実施の形態について図7に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1及び実施の形態2と同じである。また、説明の便宜上、前記の実施の形態1及び実施の形態2の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
本発明の他の実施の形態について図7に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1及び実施の形態2と同じである。また、説明の便宜上、前記の実施の形態1及び実施の形態2の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
本実施の形態の半導体装置40の構成について、図7に基づいて説明する。図7は、本実施の形態の半導体装置40を示す要部平面図である。
本実施の形態の半導体装置40は、検査用パッド4aと、電源供給用メタル配線12及びグランド用メタル配線15、並びに出力信号検査用メタル配線11、制御信号用メタル配線13及びスイッチ素子制御用メタル配線14と、スイッチ素子17とを、レチクル41単位で形成したことが特徴となっている。
さらに、本実施の形態の半導体装置40では、上記検査用パッド4aが、レチクル41の外周にあるスクライブ領域6に形成されている点が、実施の形態1及び実施の形態2と相違する。
これ以外の特徴については、前記実施の形態1及び実施の形態2と同一であるため、説明は省略する。
なお、上記実施の形態1〜実施の形態3を通して、検査用パッド4aは、スクライブ領域6であればウェハ2の任意の場所に形成してもよい。
また、形成されるメタル配線数は、一本でも複数本であってもよい。さらに、本実施の形態では、メタル配線を、X軸とY軸とにマトリクス上に形成しているが、必ずしもこれに限らず、スクライブ領域6であればウェハ2の任意の場所に形成してもよい。
また、形成されるスイッチ素子17は、1個でも複数個であってもよい。さらに、本実施の形態では、スイッチ素子17を半導体集積回路3の直近に形成しているが、必ずしもこれに限らず、スクライブ領域6であればウェハ2の任意の場所に形成してもよい。
本発明は、ウェハに形成された半導体集積回路を効率よく検査するための半導体装置と、それを用いた半導体集積回路検査方法に適用できる。
1 半導体装置
2 ウェハ
2A 有効領域外周
3 半導体集積回路
4 検査用パッド
5 スクライブセンター
6 スクライブ領域
11 出力信号検査用メタル配線(バス配線)
12 電源供給用メタル配線(バス配線)
13 制御信号用メタル配線(バス配線)
14 スイッチ素子制御用メタル配線(バス配線)
15 グランド用メタル配線(バス配線)
16 連結用メタル配線(連結用配線)
17 スイッチ素子
18 スイッチ端末
20 半導体検査装置
21 半導体検査装置本体
22 プローバー
23 ステージ
24 プローブカード
25 プローブ
30 半導体装置
40 半導体装置
41 レチクル
2 ウェハ
2A 有効領域外周
3 半導体集積回路
4 検査用パッド
5 スクライブセンター
6 スクライブ領域
11 出力信号検査用メタル配線(バス配線)
12 電源供給用メタル配線(バス配線)
13 制御信号用メタル配線(バス配線)
14 スイッチ素子制御用メタル配線(バス配線)
15 グランド用メタル配線(バス配線)
16 連結用メタル配線(連結用配線)
17 スイッチ素子
18 スイッチ端末
20 半導体検査装置
21 半導体検査装置本体
22 プローバー
23 ステージ
24 プローブカード
25 プローブ
30 半導体装置
40 半導体装置
41 レチクル
Claims (11)
- ウェハに複数個の半導体集積回路が形成された半導体装置において、
上記ウェハの有効領域外周上又はレチクル外周上に形成された複数の検査用パッドと、
上記検査用パッドから上記複数個の半導体集積回路に沿ってそれぞれ延びるバス配線と、
上記バス配線と個々の半導体集積回路とを接続する連結用配線と、
上記連結用配線上に形成され、かつ検査対象となる半導体集積回路を選択するスイッチ素子とが設けられていることを特徴とする半導体装置。 - 前記バス配線の少なくとも一本は、前記半導体集積回路に電源を供給するための電源供給用メタル配線として形成されていると共に、
前記スイッチ素子は、上記電源供給用メタル配線と個々の半導体集積回路とを接続する連結用配線上に形成されていることを特徴とする請求項1記載の半導体装置。 - 前記バス配線の少なくとも一本は、上記半導体集積回路を制御するための制御信号用メタル配線として形成されていると共に、
前記スイッチ素子は、上記制御信号用メタル配線と個々の半導体集積回路とを接続する連結用配線上に形成されていることを特徴とする請求項1又は2記載の半導体装置。 - 前記バス配線の少なくとも一本は、上記半導体集積回路の出力信号を上記検査用パッドに伝達するための出力信号検査用メタル配線として形成されていると共に、
前記スイッチ素子は、上記出力信号検査用メタル配線と個々の半導体集積回路とを接続する連結用配線上に形成されていることを特徴とする請求項1、2又は3記載の半導体装置。 - 前記バス配線の少なくとも一本は、前記スイッチ素子をオンオフするスイッチ素子制御用メタル配線として形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記検査用パッド及びバス配線は、半導体集積回路検査後のダイカット工程によって各半導体集積回路から除かれることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記検査用パッド及びバス配線は、各半導体集積回路の間のスクライブ領域に形成されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記複数の半導体集積回路は、格子状に設けられていると共に、
前記バス配線として、前記半導体集積回路に電源を供給するための電源供給用メタル配線と、上記半導体集積回路を制御するための制御信号用メタル配線と、上記半導体集積回路の出力信号を上記検査用パッドに伝達するための出力信号検査用メタル配線と、前記スイッチ素子をオンオフするスイッチ素子制御用メタル配線とを少なくとも備え、
前記電源供給用メタル配線と制御信号用メタル配線と出力信号検査用メタル配線とは、直交する2方向のうちの一の方向と平行な方向に形成されている一方、
前記スイッチ素子制御用メタル配線は、残る一の方向と平行な方向に形成されており、
上記電源供給用メタル配線と制御信号用メタル配線と出力信号検査用メタル配線とは、これら配線と平行な方向に配設された半導体集積回路と接続されており、
上記スイッチ素子制御用メタル配線は、その配線と平行な方向に配設された半導体集積回路と接続されていることを特徴とする請求項1記載の半導体装置。 - ウェハに複数個の半導体集積回路が形成された半導体装置の半導体集積回路検査方法において、
上記半導体装置は、
上記ウェハの有効領域外周上又はレチクル外周上に形成された複数の検査用パッドと、
上記検査用パッドから上記複数個の各半導体集積回路に沿ってそれぞれ延びるバス配線と、
上記バス配線と個々の半導体集積回路とを接続する連結用配線と、
上記連結用配線上に形成され、かつ検査対象となる半導体集積回路を選択するスイッチ素子とを備えていると共に、
上記検査用パッドに、検査用プローブを接触させることによって、複数個の半導体集積回路を、一回のプロービングによって検査することを特徴とする半導体集積回路検査方法。 - 前記スイッチ素子を制御することによって、検査対象となる半導体集積回路を1個又は複数個選択した後に、半導体集積回路を検査することを特徴とする請求項9記載の半導体集積回路検査方法。
- 前記検査用パッドをレチクル単位の周囲に形成して、一回のプロービングによって検査する半導体集積回路をレチクル単位とすることを特徴とする請求項9又は10記載の半導体集積回路検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157847A JP2007329207A (ja) | 2006-06-06 | 2006-06-06 | 半導体装置及び半導体集積回路検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157847A JP2007329207A (ja) | 2006-06-06 | 2006-06-06 | 半導体装置及び半導体集積回路検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007329207A true JP2007329207A (ja) | 2007-12-20 |
Family
ID=38929490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006157847A Pending JP2007329207A (ja) | 2006-06-06 | 2006-06-06 | 半導体装置及び半導体集積回路検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007329207A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100741A (ja) * | 1986-10-17 | 1988-05-02 | Nec Yamagata Ltd | 半導体装置の試験方法 |
JPH05183032A (ja) * | 1991-12-30 | 1993-07-23 | Hitachi Ltd | 半導体集積回路装置のエージング方法 |
JPH0677298A (ja) * | 1992-07-02 | 1994-03-18 | Lsi Logic Corp | 半導体ウェハ上のダイのテスト方法 |
JPH11204597A (ja) * | 1998-01-19 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体ウエハ |
JP2000003945A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体チップおよび半導体ウェハ |
JP2002071501A (ja) * | 2000-08-29 | 2002-03-08 | Hitachi Ltd | 半導体式センサの検査装置 |
JP2003007781A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | 半導体記憶装置テスト機構、プロービング装置及びプローブ基板 |
JP2003209148A (ja) * | 2002-01-16 | 2003-07-25 | Sony Corp | 半導体ウェハおよび半導体ウェハの検査方法ならびに半導体装置の製造方法 |
-
2006
- 2006-06-06 JP JP2006157847A patent/JP2007329207A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100741A (ja) * | 1986-10-17 | 1988-05-02 | Nec Yamagata Ltd | 半導体装置の試験方法 |
JPH05183032A (ja) * | 1991-12-30 | 1993-07-23 | Hitachi Ltd | 半導体集積回路装置のエージング方法 |
JPH0677298A (ja) * | 1992-07-02 | 1994-03-18 | Lsi Logic Corp | 半導体ウェハ上のダイのテスト方法 |
JPH11204597A (ja) * | 1998-01-19 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体ウエハ |
JP2000003945A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体チップおよび半導体ウェハ |
JP2002071501A (ja) * | 2000-08-29 | 2002-03-08 | Hitachi Ltd | 半導体式センサの検査装置 |
JP2003007781A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | 半導体記憶装置テスト機構、プロービング装置及びプローブ基板 |
JP2003209148A (ja) * | 2002-01-16 | 2003-07-25 | Sony Corp | 半導体ウェハおよび半導体ウェハの検査方法ならびに半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5736850A (en) | Configurable probe card for automatic test equipment | |
JP3293995B2 (ja) | プロ−ビング装置およびプロ−ビング方法 | |
US7782688B2 (en) | Semiconductor memory device and test method thereof | |
US20080116910A1 (en) | Apparatus for mass die testing | |
US20080017856A1 (en) | Wafer and semiconductor device testing method | |
KR20020001752A (ko) | 검사 장치 및 검사 방법, 검사 유닛 | |
US7298154B2 (en) | Probe apparatus | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
WO2014045993A1 (ja) | 半導体装置、半導体ウェハ、および半導体ウェハの試験方法 | |
JPH07201935A (ja) | プローブカード及び検査方法 | |
JP2007329207A (ja) | 半導体装置及び半導体集積回路検査方法 | |
JP2007035925A (ja) | 半導体ウェハ、検査装置および方法 | |
US20070046303A1 (en) | Probe card, apparatus and method for inspecting an object | |
JP2009253049A (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
JP2007165598A (ja) | プローバ、プローブ接触方法及びそのためのプログラム | |
JP5341464B2 (ja) | プローブカード | |
JP2007067008A (ja) | 半導体検査のプローブ方法 | |
KR20090075515A (ko) | 프로브 카드 및 이를 포함하는 테스트 장비 | |
JP2006229131A (ja) | 半導体集積回路 | |
JP2006196711A (ja) | 半導体集積回路、プローブカードおよび半導体集積回路の試験方法 | |
JP2009239259A (ja) | 半導体装置 | |
TWI786702B (zh) | 積體電路裝置之檢測系統、訊號源及電源供應裝置 | |
JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 | |
JP2007048803A (ja) | 半導体装置の検査回路および検査方法 | |
JP2001291749A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080806 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110823 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |