JP2007324704A - 非同期符号変調信号受信装置 - Google Patents

Abstract

【課題】従来技術に比較して簡単な構成を有し、非同期符号変調信号をより正確に復号化する。
【解決手段】本発明に係る非同期符号変調信号受信装置は、予め決められた複数の符号を用いる所定の符号変調方式を用いて、データ信号に従って符号変調された符号変調信号を受信信号として受信して復号化する。当該非同期符号変調信号受信装置において、直交信号周波数変換回路２０は、受信された受信信号を実質的に互いに直交する２つの信号に変換し、ディジタル相関器１０は、変換された２つの信号に対して上記複数の符号を乗算した後加算し、加算結果の出力値信号に基づいて、上記複数の符号との相関値の尤度を計算する。同期判定器１１は、計算された相関値の尤度に基づいて上記受信信号の符号と同期点を判定することにより復号化されたデータ信号を決定して出力する。
【選択図】図１

Description

本発明は、例えばディジタル通信システムに用いられ、受信される非同期符号変調信号を復号化する非同期符号変調信号受信装置に関する。

従来技術に係る受信装置では、変調された信号のデータ判定と信号の同期点（タイミング）を検出することは、別々のプロセスで行われていた。データ判定と同期点の検出のための装置を別に用意しなければならないためシステムが複雑になる。同期がうまくとれないためにデータ判定ができない場合や、同期がとれていてもデータの判定に誤るということが起こる。

信号のタイミング同期とデータ判定を別々のプロセス及び回路で行う従来技術に係る通信システムにおいては、受信機では、信号のタイミングを一致させるために、同期捕捉と同期保持という２つの行程を行うのが一般的である。同期捕捉のためには、例えば、ＩＱ整合フィルタバンクを用いており、信号のタイミングが一致したときに、整合フィルタはより大きな値を有する出力信号を出力する。そして、当該出力信号を論理回路に入力し、しきい値判定することで同期点を検出する。同期点を検出したら同期保持を行い、遅延ロックループ（Delay Locked Loop: 以下、ＤＬＬという。）によるクロックタイミングの調整を行う。これは、局部発振器の位相を遅らせるようにし、遅れ位相とその相関があれば位相を進めるように制御するループである。論理回路では、しきい値判定により一つでも同期した符号、時点が存在すれば同期保持へ移行し、ＤＬＬによる制御が行われる。しきい値判定により同期した符号、時点がなければ非同期状態なので、再び同期捕捉モードとなり、同期点の検出を行う。

図１４は特許文献１において開示された従来技術に係る符号変調装置の構成を示すブロック図であり、図１５は特許文献１において開示された従来技術に係る符号変調信号受信装置の構成を示すブロック図である。また、図１６は図１５の相関器７４の構成を示すブロック図であり、図１７は図１６の相関器７４の変形例である論理回路による相関器７４Ａの構成を示すブロック図であり、図１８は図１６の復調器７６の構成を示すブロック図である。さらに、図１９は図１８の計算機１１４，１２４の構成を示すブロック図であり、図２０は図１８の計算機１１３，１２３の構成を示すブロック図である。

図１４の符号変調装置は、複数Ｎ個の符号をそれぞれ発生するＮ個の符号発生器７０−１乃至７０−Ｎと、シリアル／パラレル変換器（以下、Ｓ／Ｐ変換器という。）７１と、スイッチ７２とを備えて構成される。送信側の符号変調装置では、Ｎ個の符号Ｃ１乃至ＣＮをそれぞれ符号発生器７０−１乃至７０−Ｎにより発生し、入力端子Ｔ１１を介して入力される入力データ信号をＳ／Ｐ変換器７１によりｍビット毎にＳ／Ｐ変換してＳ／Ｐ変換された信号に基づいてスイッチ７２の切り換えを制御することにより、ｍビットの入力データ信号のデータビットに応じてｎ（＜Ｎ）個の符号を合成することにより符号変調して出力端子Ｔ１２を介して送信する。

受信側の図１５の符号変調信号受信装置は、受信インターフェース７３と、相関器７４と、同期コントローラ７５と、復調器７６と、キャリア検出器７７とを備えて構成される。符号変調信号受信装置では、入力端子Ｔ２１を介して入力した受信信号を受信インターフェース７３により所定の信号変換した後、相関器７４により各符号の相関出力信号を得る。

図１６は、表面弾性波（Surface Acoustic Wave；以下、ＳＡＷという。）フィルタのＳＡＷ畳み込み器７８−１乃至７８−Ｎを用いた相関器７４の構成を示す図である。相関器７４は、同相成分の信号系列を予め記憶しており、直交成分の信号系列の相関と合成する構成ではない。直交成分の信号系列を得るためには、受信インターフェース７３における信号処理において、入力端子Ｔ２１を介して入力される受信信号を同相と直交の２成分に分ける必要がある。そのため、このシステムでは、受信インターフェース７３において位相が補正されているか、周波数シフトを伴わない通信システムを想定したもの、もしくは、有線通信などの送受信機間で位相変化のない通信システムを想定した構成になっている。

特開平９−０６９８００号公報。 丸林元ほか著，「スペクトル拡散通信とその応用」，電子情報通信学会発行，ｐｐ．９４−１４６，１９９８年５月１０日発行。 D. A. Gandolfo et al., "Analog-binary CCD Correlator: a VLSI signal processor", IEEE Transaction on Electron Devices, Vol. 26, No. 4, pp.596-603, April 1979。 P. Bosshart, "An Integrated Analog Correlator using Charge-Coupled Devices", Proceedings of IEEE ISSCC'76, pp. 198-199, February 20, 1976。

非特許文献１では、図１６の相関器７４以外にいくつかの相関器が示されており、例えば、図１７に示す論理回路による相関器７４Ａなどが示されている。図１７において、相関器７４Ａは、２つのシフトレジスタ８１，８２と、排他的論理和ゲートＸＯＲ１乃至ＸＯＲＮ及び信号加算アンプ８３とからなる論理回路８４とを備えて構成される。非特許文献１において開示された相関器では、いずれも直交成分の信号を考慮した構成になっていない。加えて、チップレベルでしきい値を用いて符号判定した後、相関出力を得るものとなっており、周波数シフトを伴わない通信など同相成分のみを考えればよい場合においても、通信性能は通常の装置よりも悪くなるという問題点があった。

図１８において、非特許文献１記載の復調器７６を示す。図１８において、復調器７６は、２個のラッチ回路１１１，１２１と、絶対値演算器１１２，１２２と、Ｐ_１計算機１１３と、Ａ_１計算機１１４と、Ｐ_２計算機１２３と、Ａ_２計算機１２４と、乗算器１１５，１１６と、コンパレータ１１７とを備えて構成される。ここで、相関器７４からの出力信号の１データ期間Ｔ（符号の１周期に等しい）は、中央部の窓部Ｗと、その両端の端部Ｅとに分けることができ、窓部Ｅのピーク値計算機１１４，１２４と窓部Ｗの最大値保持回路である最大値計算機１１３，１２３をそれぞれ図１９及び図２０に示す。図１９において、計算機１１５はラッチ回路８４と、コンパレータ８５とを備えて構成される。また、図２０において、計算機１１６は、加算器８６と、ラッチ回路８７とを備えて構成される。ここで、窓部Ｗは、符号の継続時間をＴとすると、
［数１］
（Ｔ−ｄ）＝２＜ｔ＜（Ｔ＋ｄ）＝２，（ｄ＜Ｔ） （１）
の区間であり、端部Ｅは、
［数２］
０＜ｔ＜（Ｔ−ｄ）＝２ （２）
及び
［数３］
（Ｔ＋ｄ）＝２＜ｔ＜Ｔ （３）
の区間である。

なお、当該明細書において、数式がイメージ入力された墨付き括弧の数番号と、数式が文字入力された大括弧の数式番号とを混在して用いており、また、当該明細書での一連の数式番号として「式（１）」の形式を用いて数式番号を式の最後部に付与して（付与していない数式も存在する）用いることとする。

本実施形態において用いる符号の数をＮ＝２としたときの復調データを以下の手順で得る。

（１）Ｐ_１計算機からの出力信号Ｐ_１を第１の相関器出力の窓部Ｗの最大値とし、
（２）Ｐ_２計算機からの出力信号Ｐ_２を第２の相関器出力の窓部Ｗの最大値とし、
（３）Ａ_１計算機からの出力信号Ａ_１を第１の相関器出力の端部Ｅの積算値（加算値）とし、
（４）Ａ_２計算機からの出力信号Ａ_２を第２の相関器出力の端部Ｅの積算値（加算値）としたとき、
［数４］
Ｐ_２・Ａ_１＞Ｐ_１・Ａ_２ （４）
であればコンパレータ１１７からの判定出力データは「１」となり、
［数５］
Ｐ_２・Ａ_１＜Ｐ_１・Ａ_２ （５）
であれば判定出力データは「０」となる。

この方法では、相関出力のピーク値Ｐ_１，Ｐ_２に対して、乗算するタイミングからｄ／２だけずれたところからの相関値を加算した２つの信号Ａ_２及びＡ_１をそれぞれ乗算して互いに比較を行っている。相関出力信号Ｐ_１がピークを持つとき、Ａ_１＜Ａ_２が成立ために良好な性能が得られるとしている。相関特性は、用いる符号セットにより異なるため、ここで、述べられている相関出力信号Ｐ_１がピークであるとき、Ａ_１＜Ａ_２の関係が成立するとは限らない。タイミングが一致していないときは、判定する符号の前又は後に送信した符号との相互相関の和になるため、状況によっては、性能が大きく劣化してしまう。同期検出では、大きさのみ比較し、ここで、相関値とサイドローブの和を乗算したものの比較を行っている。上述したようにサイドローブの和を乗算することは、必ずしも良好な性能を達成することにはならず、用いる符号、通信環境によっては、逆に性能を劣化させる要因となってしまうという問題点があった。

本発明の目的は以上の問題点を解決し、従来技術に比較して簡単な構成を有し、非同期符号変調信号をより正確に復号化することができる非同期符号変調信号受信装置を提供することにある。

本発明に係る非同期符号変調信号受信装置は、予め決められた複数の符号を用いる所定の符号変調方式を用いて、データ信号に従って符号変調された符号変調信号を受信信号として受信して復号化する非同期符号変調信号受信装置において、
上記受信された受信信号を実質的に互いに直交する２つの信号に変換する変換手段と、
上記変換手段により変換された２つの信号に対して上記複数の符号を乗算した後加算し、加算結果の出力値信号に基づいて、上記複数の符号との相関値の尤度を計算する相関器手段と、
上記相関器手段により計算された相関値の尤度に基づいて上記受信信号の符号と同期点を判定することにより復号化されたデータ信号を決定して出力する同期判定手段とを備えたことを特徴とする。

上記非同期符号変調信号受信装置において、上記相関器手段は、入力されるクロックに基づいて上記複数の符号との相関値の尤度を計算し、
上記同期判定手段は、上記相関器手段により計算された尤度及び上記受信信号に基づいて同期点を検出し、検出された同期点が正確であるか否かについて上記受信信号に基づいて検証し、正確であると判断されたときに、上記受信信号に基づいて上記クロックの発生タイミングを調整することにより当該同期点で復号化してデータ信号を出力する遅延同期ループ回路を含むことを特徴とする。

また、上記非同期符号変調信号受信装置において、上記相関値の尤度は、互いに隣接するシンボル区間の出力値信号に基づき、所定の時点での尤度が所定の確率変数であると仮定したときの尤度と、符号の情報ビットが独立であると仮定したときの符号の生起確率とに基づいて、判定事前確率を考慮して計算された相関値の尤度であることを特徴とする。とって代わって、上記非同期符号変調信号受信装置において、上記相関値の尤度は、互いに隣接するシンボル区間の出力値信号に基づき、所定の時点での尤度が所定の確率変数であると仮定したときの尤度と、符号の情報ビットが独立であると仮定したときの符号の生起確率とに基づいて、自己及び相互相関を考慮して計算された相関値の尤度であることを特徴とする。さらには、上記非同期符号変調信号受信装置において、上記相関値の尤度は、互いに隣接する一連の複数の時点での符号系列の出力値信号に基づいて、時点及び符号に関する所定の最尤系列推定の尤度関数を用いて計算された相関値の尤度であることを特徴とする。

本発明に係る非同期符号変調信号受信装置によれば、変換された２つの信号に対して上記複数の符号を乗算した後加算し、加算結果の出力値信号に基づいて、上記複数の符号との相関値の尤度を計算し、計算された相関値の尤度に基づいて上記受信信号の符号と同期点を判定することにより復号化されたデータ信号を決定して出力するように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

本発明に係る実施形態では、非同期符号変調（Non-Coherent Code Shift Keying）を用いた通信システムの特徴に着目し、通常別の回路、工程で行われる信号の同期捕捉、データ判定を一括して行うことで受信データの信頼性を向上する通信システムや、同期補足とデータ判定が同じ回路構成で実現できることに着目し、システムの複雑性を緩和した通信システム及びデータ、同期点の判定方法を提案している。通信で使用される信号は、一般に同相成分と直交成分を有し、その位相は、受信機と送信機で一致していない。同期通信システムでは、受信機は、この位相をなんらかの方法で補正する必要があるが、非同期通信では、この位相を補正する必要がないという特徴がある。本発明に係る実施形態では、後者に属するもので、同相信号と直交信号による位相を必要がない符号変調の受信機に関するものである。

第１の実施形態．
図１は本発明の第１の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。図１において、第１の実施形態に係る非同期符号変調信号受信装置は、アンテナ１と、低雑音増幅器（ＬＮＡ）２と、直交信号周波数変換回路２０と、２個のＡ／Ｄ変換器６ａ，６ｂと、信号処理器９と、ディジタル相関器１０と、同期判定器１１とを備えて構成される。ここで、直交信号周波数変換回路２０は、信号分配器２と、２個の混合器４ａ，４ｂと、局部発振器７と、π／２移相器８と、２個の低域通過フィルタ（ＬＰＦ）５ａ，５ｂとを備えて構成される。

図１において、送信機側から、例えば図１５の符号変調装置により発生された複数Ｎ個のＰＮ符号系列を用いて例えばスペクトラム拡散方式でＣＳＫ符号変調された符号変調信号が無線信号（又は伝送信号）として無線送信された当該無線信号が当該非同期符号変調信号受信装置により受信される。送信機側の符号変調では、情報ビットは複数のシンボルで構成される符号へ写像され、周波数シフトやフィルタリングなどの処理を行った後、無線送信される。非同期符号変調では、送信機で用いる長さＮ_ｌの符号ベクトルｃ_ｉを
［数６］
ｃ_ｉ＝（ｃ_ｉ，１，ｃ_ｉ，２，…，ｃ_ｉ，Ｎｌ），（１≦ｉ≦Ｎ_ｌ） （６）
とすると、符号ベクトルｃ_ｉ’では、
［数７］
ｃ_ｉ’≠ｃ_ｉ・ｅｘｐ（ｊθ），∀_ｉ’，ｉ（ｉ’≠ｉ） （７）
を満たさなければならない。

通信路を経由して受信された無線受信信号は、送信機で用いたものと同じ搬送波周波数を有する正弦波信号が混合器４ａ，４ｂにより乗算され、低域通過フィルタ５ａ，５ｂなどの処理をした後、元のベースバンド帯域へ変換されてベースバンド信号に変換される。受信信号は、Ｉチャンネル信号の同相成分と、Ｑチャンネル信号の直交成分を持ち、その両方が信号処理器９を介してディジタル相関器１０に入力される。図１においては、アンテナ１により受信された無線受信信号は、低雑音増幅器２を介して信号分配器３に入力されて２分配され、一方の無線受信信号は混合器４ａに入力される一方、他方の無線受信信号は混合器４ｂに入力される。ここで、混合器４ａ，４ｂは乗算器で構成される。一方、局部発振器は、無線受信信号の搬送波周波数と実質的に同一の周波数を有する局部発振信号を発生して混合器４ａに出力するとともに、π／２移相器８を介して混合器４ｂに出力する。混合器４ａは入力される２個の信号を混合して乗算し、混合結果の信号を低域通過フィルタ５ａを介してＡ／Ｄ変換器６ａに出力し、混合器４ｂは入力される２個の信号を混合して乗算し、混合結果の信号を低域通過フィルタ５ｂを介してＡ／Ｄ変換器６ｂに出力する。これにより、無線受信信号は直交信号周波数変換回路２０により互いに直交した２個のベースバンド信号に変換された後、それぞれＡ／Ｄ変換器６ａ，６ｂによりＡ／Ｄ変換されて離散ディジタル信号として信号処理器９に出力される。

例えばＯＦＤＭ方式を用いる通信装置であるとき、信号処理器９は高速フーリエ変換回路であり、また、例えばアダマール符号を用いるＣＤＭＡ方式などの通信装置であるとき、信号処理器９は高速逆ウォルシュ変換回路であり、これらの他、通信路の影響などを軽減するため、信号処理器９は信号等化回路などで構成される。信号処理器９は、入力されるベースバンド信号に対して所定の信号処理を実行し、信号処理後のベースバンド信号をディジタル相関器１０に出力する。ディジタル相関器１０は、同相成分と直交成分の各ベースバンド信号にそれぞれに、送信機で使用する符号との相関値を計算し、それらを２乗したものを計算して出力する。すなわち、ディジタル相関器１０は、送信に用いる符号と同数の相関値が計算され、それらが並列に所定の時間間隔で同期判定器１１に出力される。同期判定器１１は、ディジタル相関器１０からの出力値を所定の定時間記憶し、詳細後述する所定の同期判定方法に従って同期点と送信符号を決定し、決定後のディジタルデータ信号を出力端子Ｔ１を介して出力する。

次いで、同期判定器１１において用いることが可能な４つの同期判定方法について以下に説明する。

（１）第１の同期判定方法：判定事前確率を考慮した同期判定方法．
現在判定するシンボル区間（処理すべきシンボル区間をいい、以下、処理シンボル区間という。）の１つ前のシンボル区間において、判定されたサンプル時点の同期点ｎ_ｐ及びそのときの符号ｍを記憶する。処理シンボル区間において判定するサンプル時点ｎと前のシンボル区間において同期点と判定した同期点ｎ_ｐとに基づいて、サンプル時点ｎの尤度ｐ（ｎ）を計算する。ここで、サンプル時点ｎの尤度ｐ（ｎ）は、例えば、クロックタイミングのずれがガウス分布に従う確率変数であるとすると、次式で表される。

ここで、σ_ｓ ^２は、符号再生のクロックタイミングのずれの分散値、Ｔ_ｓは、標本時間間隔、Ｔは符号の継続時間、ｎ_ｐは前のシンボル区間において、同期点と判定した時点を表す。また、符号の生起確率ｐ（ｍ）を以下のように計算する。すなわち、符号の生起確率ｐ（ｍ）は、入力される情報ビットが独立であるとすると、Ｍ個の符号を用いるシステムでは、次式で表される。

さらに、ディジタル相関器１０から出力される出力値ｙ_ｍ，ｎを判定するサンプル時点ｎにおける尤度ｐ（ｙ_ｍ，ｎ｜ｍ，ｎ）は、符号が所定の既知の符号であるときに、符号ｍでサンプル時点ｎのときに出力値ｙ_ｍ，ｎを出力する確率であり、次式のごとく予め所定の関数で表すことができ、計算できる。なお、第３の同期判定方法ではその具体例を詳細後述する。

［数８］
ｐ（ｙ_ｍ，ｎ｜ｍ，ｎ）＝ｆ（ｙ_ｍ，ｎ，ｍ，ｎ） （１０）

第１の同期判定方法では、出力値ｙ_ｍ，ｎを判定するサンプル時点ｎにおける尤度ｐ（ｙ_ｍ，ｎ｜ｍ，ｎ）ｐ（ｍ）ｐ（ｎ）を各符号毎に算出し、それらを比較することで、最大の尤度ｐ（ｙ_ｍ，ｎ｜ｍ，ｎ）ｐ（ｍ）ｐ（ｎ）を有する符号を送信符号とし、その送信符号のサンプル判定時点ｎを同期点と判定する。

（２）第２の同期判定方法：事前確率を考慮した同期判定方法．
処理シンボル区間の１つ前のシンボル区間において、判定された同期点ｎ_ｐとそのときの符号ｍを記憶する。第１の同期判定方法と同様に、サンプル時点ｎの尤度ｐ（ｎ）と、符号の生起確率ｐ（ｍ）とを計算するとともに、ディジタル相関器１０から出力される、複数の符号ｍ_ｉと複数のサンプル時点ｎ_ｊとのすべての組み合わせにおける複数の出力値ｙ_{ｍｉ，ｎｊ}を判定するサンプル時点ｎによる尤度ｐ（ｙ_{ｍｉ，ｎｊ}｜ｍ，ｎ）を第１の同期判定方法と同様にして計算する。第２の同期判定方法では、出力値ｙ_ｍ，ｎを判定するサンプル時点ｎにおける尤度П_ｉ，ｊ｛ｐ（ｙ_{ｍｉ，ｎｊ}｜ｍ，ｎ）ｐ（ｍ）ｐ（ｎ）｝（ここで、П_ｉ，ｊは引数に対してｉ，ｊのすべての組み合わせにおける総積を表す。）を各符号毎に算出し、それらを比較することで、最大の尤度П_ｉ，ｊ｛ｐ（ｙ_{ｍｉ，ｎｊ}｜ｍ，ｎ）ｐ（ｍ）ｐ（ｎ）｝を有する符号を送信符号とし、その送信符号のサンプル判定時点ｎを同期点と判定する。

（３）第３の同期判定方法：自己及び相互相関を考慮した判定．
処理シンボル区間の１つ前のシンボル区間において、判定された同期点ｎ_ｐとそのときの符号ｍを記憶する。第１の同期判定方法と同様に、サンプル時点ｎの尤度ｐ（ｎ）と、符号の生起確率ｐ（ｍ）とを計算するとともに、ディジタル相関器１０から出力される符号ｍとサンプル時点ｎとにおける出力値ｙ_ｍ，ｎを判定するサンプル時点ｎによる尤度ｐ（ｙ_ｍ，ｎ｜ｍ，ｎ）を第１の同期判定方法と同様にして計算する。また、サンプル時点ｎとは異なる比較するサンプル時点ｎ’（例えば、１符号長前のサンプル時点であり、２，３符号長前のサンプル時点であってもよい。）においても、サンプル時点ｎ’の尤度ｐ（ｎ’）と、符号の生起確率ｐ（ｍ’）とを計算するとともに、ディジタル相関器１０から出力される符号ｍ’における出力値ｙ_{ｍ’，ｎ’}を判定するサンプル時点ｎによる尤度ｐ（ｙ_{ｍ’，ｎ’}｜ｍ，ｎ）を同様にして計算する。

次に、同期点ｎ’で符号ｍ’であるときに、サンプル時点ｎにおける出力値がｙ_ｍ，ｎとなる尤度ｐ（ｙ_ｍ，ｎ｜ｍ’，ｎ’）、及び同期点ｎで符号ｍであるときに、サンプル時点ｎ’における出力値がｙ_{ｍ’，ｎ’}となる尤度ｐ（ｙ_{ｍ’，ｎ’}｜ｍ，ｎ）を算出した後、次式の２つの尤度を計算する。

［数９］
ｐ（ｙ_ｍ，ｎ｜ｍ，ｎ）ｐ（ｙ_{ｍ’，ｎ’}｜ｍ，ｎ）ｐ（ｍ）ｐ（ｎ） （１１）
［数１０］
ｐ（ｙ_ｍ，ｎ｜ｍ’，ｎ’）ｐ（ｙ_{ｍ’，ｎ’}｜ｍ’，ｎ’）ｐ（ｍ’）ｐ（ｎ’）
（１２）

これら２つの尤度を比較し、大きなものを選択する。この比較を複数の組み合わせ（同期点と符号との組み合わせ）で繰り返すことによって、最大の尤度を有する符号とその時点をそれぞれ送信符号、同期点と判定する。

なお、以下では、尤度ｐ（ｙ_ｍ，ｎ｜ｍ’，ｎ’）の尤度関数の具体例について示す。例えば、受信信号の同相成分及び直交成分のそれぞれを２乗して加算する受信装置では、ディジタル相関器１０からの出力値ｙ_ｍ，ｎは、χ^２分布に従い、尤度ｐ（ｙ_ｍ，ｎ｜ｍ’，ｎ’）は次式で表される。

ここで、

また、σ^２は雑音の分散であり、相関関数Ｒ（・）は次式で表される。

ここで、Ｎ_ｓは１つの符号の中の標本点数、ａは受信信号の振幅を表す。

（４）第４の同期判定方法：最尤系列推定を用いた判定法．
まず、複数の符号に対応する各時間間隔出力値ｙ_ｍ，ｎをそれぞれ記憶する。同期点ベクトルｎ＝（ｎ_１，ｎ_２，ｎ_３，…，ｎ_Ｎ）においてそれぞれ符号ベクトルｍ＝（ｍ_１，ｍ_２，ｍ_３，…，ｍ_Ｎ）であるときのディジタル相関器１０からの出力値ｙが次式となる尤度ｐ（ｙ｜ｍ，ｎ）を計算する。なお、当該同期判定方法において、出力値ベクトルｙと同期点ベクトルｎと符号ベクトルｍはそれぞれ複数の要素を有するベクトルであり、出力値ベクトルｙ’と同期点ベクトルｎ’と符号ベクトルｍ’もそれぞれ複数の要素を有するベクトルである。

次いで、比較する同期点ベクトルｎ’＝（ｎ_１ ^’，ｎ_２ ^’，ｎ_３ ^’，…，ｎ_Ｎ ^’）で符号ベクトルｍ’＝（ｍ_１ ^’，ｍ_２ ^’，ｍ_３ ^’，…，ｍ_Ｎ ^’）であるとき出力値ベクトルｙ’が次式となる尤度ｐ（ｙ｜ｍ，ｎ）を計算する。

そして、同期点ベクトルｎで符号ベクトルがｍであるとき、サンプル時点ｎ’で符号ベクトルｍ’の出力値ベクトルがｙ’となる尤度ｐ（ｙ’｜ｍ，ｎ）と、同期点ベクトルｎ’で符号ベクトルｍ’であるとき、同期点ベクトルｎで符号ベクトルｍの出力値ベクトルがｙとなる尤度ｐ（ｙ｜ｍ’，ｎ’）を計算する。これら２つの尤度ｐ（ｙ｜ｍ，ｎ）ｐ（ｙ’｜ｍ，ｎ）ｐ（ｍ）ｐ（ｎ），ｐ（ｙ｜ｍ’，ｎ’）ｐ（ｙ’｜ｍ’，ｎ’）ｐ（ｍ’）ｐ（ｎ’）を比較し、より大きな尤度を有する選択し、これを複数の組み合わせ（同期点ベクトルと、符号ベクトルとの複数の組み合わせをいう。）で繰り返すことで最大の尤度を有する同期点ベクトルとその符号ベクトルとをそれぞれ、出力すべき同期点ベクトル及び送信符号ベクトル（複数の送信符号に対応する送信符号系列に対応する）と判定する。

なお、符号系列の推定に用いる尤度関数ｐ（ｙ｜ｍ’，ｎ’）は、次式で表される。

ここで、式（２１）中の尤度ｐ（ｙ_{ｍｉ，ｎｉ}｜ｍ_ｉ’，ｎ_ｉ’）（ｉ＝１，２，…，Ｎ）は次式で表される。

ここで、相関関数Ｒ（ｍ_ｉ，ｍ_ｉ’，ｎ_ｉ−ｎ_ｉ’）は、次式で表される。

［数１１］
Ｒ（ｍ_ｉ，ｍ’_ｉ，ｎ_ｉ−ｎ’_ｉ）
＝Ｒ（ｍ_ｉ，ｍ’_ｉ，ｎ_ｉ−ｎ’_ｉ）＋Ｒ（ｍ’_ｉ−１，ｍ_ｉ，Ｎ_ｓ−（ｎ_ｉ−ｎ’_ｉ）），
ｎ_ｉ−ｎ’_ｉ≧０のとき
＝Ｒ（ｍ_ｉ，ｍ’_ｉ，ｎ_ｉ−ｎ’_ｉ）＋Ｒ（ｍ_ｉ，ｍ’_ｉ＋１，Ｎ_ｓ＋（ｎ_ｉ−ｎ’_ｉ）），
ｎ_ｉ−ｎ’_ｉ＜０のとき
（２３）

従って、同期点ベクトルｎの尤度ｐ（ｎ）は次式で表される。

［数１２］
ｐ（ｎ）
＝ｐ（ｎ_Ｎ，ｎ_Ｎ−１，…，ｎ_１）
＝ｐ（ｎ_Ｎ｜ｎ_Ｎ−１，…，ｎ_１）ｐ（ｎ_Ｎ−１，…，ｎ_１）
＝ｐ（ｎ_Ｎ｜ｎ_Ｎ−１，…，ｎ_１）ｐ（ｎ_Ｎ−１｜ｎ_Ｎ−２，…，ｎ_１）
ｐ（ｎ_Ｎ−２｜ｎ_Ｎ−３，…，ｎ_１）…ｐ（ｎ_２｜ｎ_１）ｐ（ｎ_１） （２４）

以上の具体例では、χ^２分布の関数を用いた尤度関数を示しているが、本発明はこれに限らず、当該尤度関数を所定の数学的な近似式を用いて計算してもよい。また、符号変調方式に応じて、所定の尤度関数（例えば、式（１０））を予め決定しておいて計算してもよい。

以上のように構成された第１の実施形態に係る非同期符号変調信号受信装置によれば、受信信号に対して送信側で用いる符号変調方式の符号に基づく所定の尤度をディジタル相関器１０により計算し、計算された尤度に基づいて同期判定器１１により符号及び同期点の判定を行うように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第２の実施形態．
図２は本発明の第２の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図であり、図３は図２のディジタルＩＱ整合フィルタバンク回路３０の詳細構成を示ブロック図であり、図４は図３のＩＱ整合フィルタ回路３１−ｍの詳細構成を示ブロック図である。第２の実施形態に係る非同期符号変調信号受信装置は、図１の第１の実施形態に比較して、信号処理器９及びディジタル相関器１０に代えて、ディジタルＩＱ整合フィルタバンク回路３０を備え、同期判定器１１に代えて同期判定器１１Ａを備えたことを特徴としている。

図２において、互いに直交する２つのベースバンド信号はＡ／Ｄ変換器６ａ，６ｂによりそれぞれ離散ディジタルベースバンド信号に変換された後、ディジタルＩＱ整合フィルタバンク回路３０に入力される。ディジタルＩＱ整合フィルタバンク回路３０は、図３に示すように、複数Ｍ個のＩＱ整合フィルタ回路３１−ｍ（ｍ＝１，２，…，Ｍ）を備えて構成され、各ＩＱ整合フィルタ回路３１−ｍはそれぞれ送信機で使用する符号と同一の符号と整合する整合フィルタを含む。Ｍ個の符号を用いて情報を送信する通信システムでは、ディジタルＩＱ整合フィルタバンク回路３０に入力される互いに直交する離散ディジタルベースバンド信号はそれぞれＭ本のブランチに分岐され、送信機で使用する符号に対応する整合フィルタを含むＩＱ整合フィルタ回路３１−ｍを通過して出力される。

図４において、ｍ番目のＩＱ整合フィルタ回路３１−ｍは、符号Ｃｍの整合フィルタ３２ａ，３２ｂと、二乗演算器３３ａ，３３ｂと、加算器３４とを備えて構成される。同相成分（Ｉチャンネル）及び直交成分（Ｑチャンネル）のサンプル信号である離散ディジタルベースバンド信号はそれぞれ入力端子Ｔ２−１，Ｔ２−２を介して入力され、ｍ番目の符号に対応する整合フィルタ３２ａ，３２ｂを通過し、通過後の各信号はそれぞれ二乗演算器３３ａ，３３ｂにより二乗された後、加算器３４により加算される。加算器３４は入力される２つの信号を加算して、加算結果の信号を出力端子Ｔ３を介して出力される。

図３に示すように、ＩＱ整合フィルタ回路３１−ｍはＭ個用意され、並列に処理されるため、ディジタルＩＱ整合フィルタバンク回路３０からの出力信号は、Ｍ個のパラレル信号として出力端子Ｔ３−１乃至Ｔ３−Ｍを介して同期判定器１１Ａに出力される。同期判定器１１Ａは、１つの符号に相当する所定の時間間隔だけ、ディジタルＩＱ整合フィルタバンク回路３０からの出力信号を蓄積し、ｍ番目の符号ｎ番目のサンプル時点に相当するの出力値ｙ_ｍ，ｎを比較し，最大の出力値の符号を送信符号と判断するとともに、そのサンプル時点を同期点と判定して、判定結果の対応する２値データ信号を復元して出力端子Ｔ１を介して出力する。

以上のように構成された第２の実施形態に係る非同期符号変調信号受信装置によれば、図３のディジタルＩＱ整合フィルタバンク回路３０に設けられた複数の符号に対応するＩＱ整合フィルタ回路３１−１乃至３１−Ｍを用いて、送信側で用いる符号変調方式の符号に対して整合するか否かを判断して、その判断結果の出力値ｙ_ｍ，ｎを同期判定器１１Ａにより比較し、最大の出力値の符号を送信符号と判断しかつそのサンプル時点を同期点と判定して、判定結果の対応する２値データ信号を復元するようにしたので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第３の実施形態．
図５は本発明の第３の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。第３の実施形態に係る非同期符号変調信号受信装置は、図２の第２の実施形態に比較して、Ａ／Ｄ変換器６ａ，６ｂの後段にシフトレジスタ１２ａ，１２ｂ及び逆ウォルシュ変換器（ＩＷＴ）１３ａ，１３ｂを付加したことを特徴としている。以下、第２の実施形態との相違点について詳細に説明する。

図５の非同期符号変調信号受信装置は、例えばＣＤＭＡ方式を用いる通信装置である。図５において、Ａ／Ｄ変換器６ａから出力される離散ディジタルベースバンド信号であるＩチャンネル信号は、シフトレジスタ１２ａに入力されて、例えばパラレル／シリアル変換などの信号処理がなされた後、逆ウォルシュ変換器１３ａに入力される。逆ウォルシュ変換器１３ａは入力されるパラレルベースバンド信号に対して公知の逆ウォルシュ変換処理を実行した後、ディジタル相関器１０に出力する。また、Ａ／Ｄ変換器６ｂから出力される離散ディジタルベースバンド信号であるＱチャンネル信号は、シフトレジスタ１２ｂに入力されて、例えばパラレル／シリアル変換などの信号処理がなされた後、逆ウォルシュ変換器１３ｂに入力される。逆ウォルシュ変換器１３ｂは入力されるパラレルベースバンド信号に対して公知の逆ウォルシュ変換処理を実行した後、ディジタル相関器１０Ａに出力する。

ディジタル相関器１０Ａは例えば、図６の構成を有する。図６においてディジタル相関器１０Ａは、２個のＰ／Ｓ変換器１４ａ，１４ｂと、ディジタルＩＱ整合フィルタバンク回路３０とを備えて構成される。図６において、逆ウォルシュ変換器１３ａにより逆ウォルシュ変換されたＩチャンネル信号はＰ／Ｓ変換器１４ａによりＰ／Ｓ変換された後、ディジタルＩＱ整合フィルタバンク回路３０に入力され、また、逆ウォルシュ変換器１３ｂにより逆ウォルシュ変換されたＱチャンネル信号はＰ／Ｓ変換器１４ｂによりＰ／Ｓ変換された後、ディジタルＩＱ整合フィルタバンク回路３０に入力される。ディジタルＩＱ整合フィルタバンク回路３０は、図２と同様に動作して、処理後のパラレル信号を同期判定器１１Ａに出力する。そして、同期判定器１１Ａは第２の実施形態同様に、送信符号と同期点の判定を行って判定結果の復元された２値データ信号を出力する。

以上のように構成された第３の実施形態に係る非同期符号変調信号受信装置によれば、図６のディジタルＩＱ整合フィルタバンク回路３０を備えたディジタル相関器１０Ａと同期判定器１１Ａとを用いて、送信符号と同期点の判定を行って判定結果の復元された２値データ信号を得るように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第４の実施形態．
図７は本発明の第４の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。第４の実施形態に係る非同期符号変調信号受信装置は、図５の第３の実施形態に比較して、逆ウォルシュ変換器１３ａ，１３ｂに代えて、高速フーリエ変換器９Ａを備えたことを特徴としている。本実施形態に係る図７の非同期符号変調信号受信装置は、例えばＯＦＤＭ方式を用いる通信装置であり、シフトレジスタ１２ａ，１２ｂからのパラレルベースバンド信号を高速フーリエ変換した後、各帯域毎でディジタル相関器１０Ａの処理を実行し、第２及び第３の実施形態と同様に、送信符号及び同期点の検出を行う。従って、第４の実施形態に係る非同期符号変調信号受信装置によれば、第２及び第３の実施形態と同様に、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第５の実施形態．
図８は本発明の第５の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図であり、図９は図８のＤＬＬ回路２３の構成を示すブロック図である。図８において、第５の実施形態に係る非同期符号変調信号受信装置は、アンテナ１と、低雑音増幅器２と、直交信号周波数変換回路２０と、アナログ相関器２２Ａと、ＤＬＬ回路２３と、論理回路２４とを備えて構成したことを特徴としている。

図８において、直交信号周波数変換回路２０の低域通過フィルタ５ａから出力されるＩチャンネルのベースバンド信号及び低域通過フィルタ５ｂから出力されるＱチャンネルのベースバンド信号はアナログ相関器２２Ａに入力される。また、信号分配器３により分配された無線受信信号はＤＬＬ回路２３に入力される。アナログ相関器２２Ａは、入力されるベースバンド信号に対して、送信機で使用するすべての符号との尤度を表す相関値を計算した後、その相関値を表す相関値信号を論理回路２４に出力する。論理回路２４は、アナログ相関器２２Ａからの符号毎の相関値信号を所定の時間蓄え、それらのうち最大の相関値を有する相関値信号を選択した後、その相関値を所定のしきい値と比較して当該しきい値以上であるとき同期点を検出したと判断する。同期点を検出すると、確認モードへ移行し、ある一定数の符号の間隔同期点の正確性を検証する。この検証で同期が確立できなければ、相関値信号の出力から同期点の算出を行う。検証が正しければ、論理回路２４内で、データの判定を行うと同時に、ＤＬＬ回路２３によりクロックタイミングの調整を行う。非同期符号変調方式では、ＤＬＬ回路２３に位相同期を必要としない。一つの符号のみを用いるスペクトル拡散通信方式で使用する非同期ＤＬＬ回路については例えば非特許文献１において開示されており公知である。

図９において、ＤＬＬ回路２３は、複数Ｍ個の信号処理回路４１−ｍ（ｍ＝１，２，…，Ｍ）と、加算器４２と、低域通過フィルタであるループフィルタ４３と、電圧制御クロック（以下、ＶＣＣという。）を発生するＶＣＣ発生器４４と、符号発生器４０とを備えて構成される。ここで、各信号処理回路４１−ｍは、乗算器である混合器４５ａ，４５ｂと、所定の搬送波成分のみを帯域通過ろ波する帯域通過フィルタ４６ａ，４６ｂと、包絡線検波器４７ａ，４７ｂと、減算器４８と、スイッチ回路４９とを備えて構成される。直交信号周波数変換回路２０の信号分配器３からの無線受信信号は入力端子Ｔ４を介して各信号処理回路４１−ｍに入力される。各信号処理回路４１−ｍでは、無線受信信号に対して、符号発生器４０により発生される複数Ｍ個の符号Ｃｍ（ｍ＝１，２，…，Ｍ）（例えば、スペクトル拡散変調方式では、ＰＮ符号である。）であって互いに所定の時間間隔Δだけシフトされた各２つの符号信号を乗算して包絡線検波した信号を、論理回路２４からの符号選択信号に基づいて、Ｍ個の信号処理回路４１−ｍからそれぞれ出力されるＭ個の信号のうちのいずれか１つの信号をスイッチ回路４９により選択して加算器４２及びループフィルタ４３を介してＶＣＣ発生器４４に出力して、ＶＣＣを発生するための基準信号として用いている。なお、符号発生器４０により発生される複数Ｍ個の符号はアナログ相関器２２Ａに出力する。

以上のように構成された非同期符号変調信号受信装置では、包絡線検波器４７ａ，４７ｂを用いているため、位相同期を必要としない。これによりクロックタイミングの調整を行うために、ＤＬＬ回路２３において、乗算する符号の同期がとれていれば２個の帯域通過フィルタ４６ａ，４６ｂからの出力信号はより大きな値となる一方、同期がとれていなければこれらの値はより小さな値となる。乗算する拡散符号のタイミングを、所定の時間間隔Δだけずらし、その出力信号の差を減算器４８で計算し、この出力信号からクロックのタイミングをループフィルタ４３とＶＣＣ発生器４４を用いて調整し、符号発生器４０により拡散符号を生成する。生成された拡散符号は、アナログ相関器２２Ａに入力され、得られる出力信号に基づいて論理回路２４においてデータの判定が行われるように構成されている。

以上のように構成された第５の実施形態に係る非同期符号変調信号受信装置によれば、アナログ相関器２２Ａと論理回路２４とＤＬＬ回路２３とを用いて、送信符号と同期点の判定を行って判定結果の復元された２値データ信号を得るように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第６の実施形態．
図１０は本発明の第６の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図であり、図１１は図１０のＤＬＬ回路２３Ａの構成を示すブロック図である。第６の実施形態の非同期符号変調信号受信装置は、図８の第５の実施形態に比較して、包絡線検波器４７ａ，４７ｂを用いるＤＬＬ回路２３に代えて、ＣＣＤ相関器５２ａ，５２ｂ，５３ａ，５３ｂを用いるＤＬＬ回路２３Ａを備え、ＤＬＬ回路２３Ａの信号処理信号として、低域通過フィルタ５ａ，５ｂからの直交ベースバンド信号（Ｉチャンネルのベースバンド信号と、Ｑチャンネルのベースバンド信号とからなる。）を信号分配器２１ａ，１２ｂにより２分配した直交ベースバンド信号を用いたことを特徴としている。以下、ＤＬＬ回路２３Ａの構成及び動作について説明する。

図１１において、ＤＬＬ回路２３Ａは、複数Ｍ個の信号処理回路５１−ｍ（ｍ＝１，２，…，Ｍ）と、加算器５９と、ループフィルタ４３と、ＶＣＣ発生器６０と、ＰＮ符号発生器６１，６２とを備えて構成される。ここで、各信号処理回路５１−ｍはそれぞれ、非特許文献２において開示されそれぞれ電荷結合素子（ＣＣＤ）を用いて構成された４個のＣＣＤ相関器５２ａ，５２ｂ，５３ａ，５３ｂと、二乗演算器５４ａ，５４ｂ，５５ａ，５５ｂと、加算器５６，５７と、減算器５８とを備えて構成される。ＰＮ符号発生器６１，６２は、ＶＣＣ発生器６０により発生されるＶＣＣに基づいて、互いに時間間隔Δだけ異なるＰＮ符号であって論理回路２４から指定される符号を発生してそれぞれ、ＣＣＤ相関器５２ａ，５３ａ及び５３ａ，５３ｂに出力する。また、ＶＣＣ発生器６０はＶＣＣをアナログ相関器２２Ａに出力する。

以上のように構成された非同期符号変調信号受信装置では、ＣＣＤ相関器５２ａ，５２ｂ，５３ａ，５３ｂを用いているため、位相同期を必要としない。これによりクロックタイミングの調整を行うために、ＤＬＬ回路２３Ａにおいて、乗算する符号の同期がとれていれば信号分配器２１ａ，２１ｂからの直交ベースバンド信号はより大きな値となる一方、同期がとれていなければこれらの値はより小さな値となる。乗算する拡散符号のタイミングを、所定の時間間隔Δだけずらし、その出力信号の差を減算器５８で計算し、この出力信号からクロックのタイミングをループフィルタ４３とＶＣＣ発生器６０を用いて調整し、符号発生器６１，６２によりＰＮ符号を生成する。生成された拡散符号は、アナログ相関器２２Ａに入力され、得られる出力信号に基づいて論理回路２４においてデータの判定が行われるように構成されている。

以上のように構成された第６の実施形態に係る非同期符号変調信号受信装置によれば、アナログ相関器２２Ａと論理回路２４とＤＬＬ回路２３Ａとを用いて、送信符号と同期点の判定を行って判定結果の復元された２値データ信号を得るように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第７の実施形態．
図１２は本発明の第７の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。第７の実施形態に係る非同期符号変調信号受信装置は、図８の第５の実施形態に比較して、以下の点が異なる。
（１）アナログ相関器２２Ａに代えて、ディジタル相関器２２を備えた。
（２）アナログのＤＬＬ回路２３に代えて、ディジタルのＤＬＬ回路２３Ｂを備えた。
（３）信号分配器３からの無線受信信号をＡ／Ｄ変換してＤＬＬ回路２３Ｂに出力するＡ／Ｄ変換器６ｃを備えた。

以上のように構成された第７の実施形態に係る非同期符号変調信号受信装置においては、図８の第５の実施形態に比較して、相関器とＤＬＬ回路の動作をディジタル処理化したことを特徴としており、処理の動作は同様である。従って、ディジタル相関器２２と論理回路２４とＤＬＬ回路２３Ｂとを用いて、送信符号と同期点の判定を行って判定結果の復元された２値データ信号を得るように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

第８の実施形態．
図１３は本発明の第８の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。第８の実施形態に係る非同期符号変調信号受信装置は、図１０の第６の実施形態に比較して、以下の点が異なる。
（１）アナログ相関器２２Ａに代えて、ディジタル相関器２２を備えた。
（２）アナログのＤＬＬ回路２３Ａに代えて、ディジタルのＤＬＬ回路２３Ｃを備えた。
（３）低域通過フィルタ５ａと信号分配器２１ａとの間にＡ／Ｄ変換器６ａを挿入し、低域通過フィルタ５ｂと信号分配器２１ｂとの間にＡ／Ｄ変換器６ｂを挿入した。

以上のように構成された第８の実施形態に係る非同期符号変調信号受信装置においては、図１０の第６の実施形態に比較して、相関器とＤＬＬ回路の動作をディジタル処理化したことを特徴としており、処理の動作は同様である。従って、ディジタル相関器２２と論理回路２４とＤＬＬ回路２３Ｃとを用いて、送信符号と同期点の判定を行って判定結果の復元された２値データ信号を得るように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できるという特有の作用効果を有する。

変形例．
以上の第５乃至第８の実施形態においては、ＤＬＬ回路を用いた非同期符号変調信号受信装置について説明しているが、ディジタル相関器やアナログ相関器の処理については、第１乃至第４の実施形態における同期判定方法を適用してもよい。

以上詳述したように、本発明に係る非同期符号変調信号受信装置によれば、変換された２つの信号に対して上記複数の符号を乗算した後加算し、加算結果の出力値信号に基づいて、上記複数の符号との相関値の尤度を計算し、計算された相関値の尤度に基づいて上記受信信号の符号と同期点を判定することにより復号化されたデータ信号を決定して出力するように構成したので、従来技術に比較して簡単であって、しかもより正確に判定して復号化できる。

本発明の第１の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 本発明の第２の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 図２のディジタルＩＱ整合フィルタバンク回路３０の詳細構成を示ブロック図である。 図３のＩＱ整合フィルタ回路３１−ｍの詳細構成を示ブロック図である。 本発明の第３の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 図５のディジタル相関器１０の構成を示すブロック図である。 本発明の第４の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 本発明の第５の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 図８のＤＬＬ回路２３の構成を示すブロック図である。 本発明の第６の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 図１０のＤＬＬ回路２３Ａの構成を示すブロック図である。 本発明の第７の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 本発明の第８の実施形態に係る非同期符号変調信号受信装置の構成を示すブロック図である。 特許文献１において開示された従来技術に係る符号変調装置の構成を示すブロック図である。 特許文献１において開示された従来技術に係る符号変調信号受信装置の構成を示すブロック図である。 図１５の相関器７４の構成を示すブロック図である。 図１５の相関器７４の変形例である論理回路による相関器７４Ａの構成を示すブロック図である。 図１５の復調器７６の構成を示すブロック図である。 図１５の計算機１１４，１２４の構成を示すブロック図である。 図１５の計算機１１３，１２３の構成を示すブロック図である。

符号の説明

１…アンテナ、
２…低雑音増幅器（ＬＮＡ）、
３…信号分配器、
４ａ，４ｂ…混合器、
５ａ，５ｂ…低域通過フィルタ（ＬＰＦ）、
６ａ，６ｂ…Ａ／Ｄ変換器、
７…局部発振器、
８…π／２移相器、
９…信号処理器、
９Ａ…高速フーリエ変換器、
１０，１０Ａ…ディジタル相関器、
１１，１１Ａ…同期判定器、
１２ａ，１２ｂ…シフトレジスタ、
１３ａ，１３ｂ…逆ウォルシュ変換器（ＩＷＴ）、
１４ａ，１４ｂ…パラレル／シリアル変換器（Ｓ／Ｐ変換器）、
２０…直交信号周波数変換回路、
２１ａ，２１ｂ…信号分配器、
２２…ディジタル相関器、
２２Ａ…アナログ相関器、
２３，２３Ａ，２３Ｂ，２３Ｃ，…ＤＬＬ回路、
２４…論理回路、
３０…ディジタルＩＱ整合フィルタバンク回路、
３１−１乃至３１−Ｍ…ＩＱ整合フィルタ回路、
３２ａ，３２ｂ…整合フィルタ、
３３ａ，３３ｂ…二乗演算器、
３４…加算器、
４０…符号発生器、
４１−１乃至４１−Ｍ…信号処理回路、
４２…加算器、
４３…ループフィルタ、
４４…ＶＣＣ発生器、
４５ａ，４５ｂ…混合器、
４６ａ，４６ｂ…帯域通過フィルタ、
４７ａ，４７ｂ包絡線検波器、
４８…加算器、
４９…スイッチ回路、
５１−１乃至５１−Ｍ…信号処理回路、
５２ａ，５２ｂ，５３ａ，５３ｂ…ＣＣＤ相関器、
５４ａ，５４ｂ，５５ａ，５５ｂ…二乗演算器、
５６，５７…加算器、
５８…減算器、
５９…加算器、
６０…ＶＣＣ発生器、
６１，６２…ＰＮ符号発生器、
Ｔ１…出力端子、
Ｔ２−１，Ｔ２−２…入力端子、
Ｔ３，Ｔ３−１乃至Ｔ３−Ｍ…出力端子、
Ｔ４…入力端子、
Ｔ５…出力端子、
Ｔ６，Ｔ７…入力端子、
Ｔ８…出力端子。

Claims (5)

1. 予め決められた複数の符号を用いる所定の符号変調方式を用いて、データ信号に従って符号変調された符号変調信号を受信信号として受信して復号化する非同期符号変調信号受信装置において、
   上記受信された受信信号を実質的に互いに直交する２つの信号に変換する変換手段と、
   上記変換手段により変換された２つの信号に対して上記複数の符号を乗算した後加算し、加算結果の出力値信号に基づいて、上記複数の符号との相関値の尤度を計算する相関器手段と、
   上記相関器手段により計算された相関値の尤度に基づいて上記受信信号の符号と同期点を判定することにより復号化されたデータ信号を決定して出力する同期判定手段とを備えたことを特徴とする非同期符号変調信号受信装置。
2. 上記相関器手段は、入力されるクロックに基づいて上記複数の符号との相関値の尤度を計算し、
   上記同期判定手段は、上記相関器手段により計算された尤度及び上記受信信号に基づいて同期点を検出し、検出された同期点が正確であるか否かについて上記受信信号に基づいて検証し、正確であると判断されたときに、上記受信信号に基づいて上記クロックの発生タイミングを調整することにより当該同期点で復号化してデータ信号を出力する遅延同期ループ回路を含むことを特徴とする請求項１記載の非同期符号変調信号受信装置。
3. 上記相関値の尤度は、互いに隣接するシンボル区間の出力値信号に基づき、所定の時点での尤度が所定の確率変数であると仮定したときの尤度と、符号の情報ビットが独立であると仮定したときの符号の生起確率とに基づいて、判定事前確率を考慮して計算された相関値の尤度であることを特徴とする請求項１又は２記載の非同期符号変調信号受信装置。
4. 上記相関値の尤度は、互いに隣接するシンボル区間の出力値信号に基づき、所定の時点での尤度が所定の確率変数であると仮定したときの尤度と、符号の情報ビットが独立であると仮定したときの符号の生起確率とに基づいて、自己及び相互相関を考慮して計算された相関値の尤度であることを特徴とする請求項１又は２記載の非同期符号変調信号受信装置。
5. 上記相関値の尤度は、互いに隣接する一連の複数の時点での符号系列の出力値信号に基づいて、時点及び符号に関する所定の最尤系列推定の尤度関数を用いて計算された相関値の尤度であることを特徴とする請求項１又は２記載の非同期符号変調信号受信装置。
   

Images