JP2007323091A - マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム - Google Patents

マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム Download PDF

Info

Publication number
JP2007323091A
JP2007323091A JP2007212820A JP2007212820A JP2007323091A JP 2007323091 A JP2007323091 A JP 2007323091A JP 2007212820 A JP2007212820 A JP 2007212820A JP 2007212820 A JP2007212820 A JP 2007212820A JP 2007323091 A JP2007323091 A JP 2007323091A
Authority
JP
Japan
Prior art keywords
mask
features
maximum width
equal
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007212820A
Other languages
English (en)
Other versions
JP4558770B2 (ja
Inventor
Douglas Van Den Broeke
ヴァン デン ブローク ダグラス
Jang Fung Chen
ファン チェン ジャン
Thomas Laidig
レイディグ トーマス
Kurt E Wampler
イー、ワンプラー カート
Duan-Fu Stephen Hsu
− フ スティーブン シュー デュアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML MaskTools Netherlands BV
Original Assignee
ASML MaskTools Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML MaskTools Netherlands BV filed Critical ASML MaskTools Netherlands BV
Publication of JP2007323091A publication Critical patent/JP2007323091A/ja
Application granted granted Critical
Publication of JP4558770B2 publication Critical patent/JP4558770B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70125Use of illumination settings tailored to particular mask patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70941Stray fields and charges, e.g. stray light, scattered light, flare, transmission loss

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Epidemiology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】基板上に目標パターンをプリントするのに使用するマスクを生成する方法を提供すること。
【解決手段】方法は、(a)マスク内に形成される、位相構造を利用して基板上に像形成されるフィーチャの最大幅を決定するステップと、(b)最大幅以下の幅を有する目標パターンに含まれる全てのフィーチャを識別するステップと、(c)目標パターンから最大幅以下の幅を有する全てのフィーチャを抽出するステップと、(d)ステップ(b)で識別された全てのフィーチャに対応する位相構造をマスク内に形成するステップと、(e)ステップ(c)を行った後に、目標パターン内に残る全てのフィーチャに関して不透明構造をマスク内に形成するステップとを含む。
【選択図】図1

Description

本発明は、一般に、クロムレス位相リソグラフィ技法とともに使用するためのマスク・パターンの生成に関し、より詳細には、目標デザインを、クロム技法と位相シフト技法の両方を利用してフィーチャ(feature)をプリントする対応するマスク・パターンに分解することに関する。さらに、本発明は、放射の投影ビームを提供するための放射システムと、投影ビームをパターン形成するように働く、マスクを保持するためのマスク・テーブルと、基板を保持するための基板テーブルと、基板の目標部分に、パターン形成された投影ビームを投影するための投影システムとを備えるリソグラフィ装置を使用するデバイス製造方法に関する。
リソグラフィ投影装置(ツール)は、例えば、集積回路(IC)の製造で使用することができる。そのような場合、マスクは、ICの個々の層に対応する回路パターンを含む。このパターンの像を、放射線感応材料(レジスト)の層で覆われた基板(シリコン・ウェハ)上の目標部分(例えば、1つまたは複数のチップで構成される)に形成することができる。一般に、単一のウェハは全体として網の目状の隣接する目標部分を含み、この隣接する目標部分が、投影システムにより、一度に1つ、連続的に照射される。一方の種類のリソグラフィ投影装置では、全マスク・パターンを一括して目標部分に露出させることで、各目標部分が照射される。そのような装置は、通常、ウェハ・ステッパと呼ばれる。走査ステップ式装置と通常呼ばれる他方の装置では、投影ビームの当るマスク・パターンを所与の基準方向(「走査」方向)に漸進的に走査し、同時に、同期して、この方向に対して平行または逆平行に基板テーブルを走査することで、各目標部分が照射される。一般に、投影システムは、拡大率M(一般に、M<1)を持つので、基板テーブルが走査される速度Vは、マスク・テーブルが走査される速度の因数M倍となる。ここで説明したようなリソグラフィ装置に関して、例えば、米国特許第6,046,792号から、もっと多くの情報を収集することができる。この特許は、参照により本明細書に組み込む。
リソグラフィ投影装置を使用する製造プロセスでは、放射線感応材料(レジスト)の層で少なくとも部分的に覆われた基板に、マスク・パターンの像が作られる。この像形成ステップの前に、基板は、下塗り、レジスト被覆、およびソフト・ベークのような様々な手順を経ることができる。露出後に、基板は、露出後ベーク(PEB)、現像、ハード・ベーク、および形成された像のフィーチャ測定/検査のような他の手順を受けることができる。この手順の配列は、デバイス、例えばICの個々の層をパターン形成する基礎として使用される。次に、そのようなパターン形成層は、エッチング、イオン打込み(ドーピング)、メタライゼーション、酸化、化学機械研磨などのような、全て個々の層を仕上げるために意図された、様々なプロセスを経ることができる。いくつかの層が必要な場合には、この全手順またはその変形を、新しい層ごとに繰り返さなければならない。最終的に、デバイスの配列が基板(ウェハ)上に存在するようになる。次に、ダイシングまたは鋸引きのような方法で、これらのデバイスを互いに分離し、それから、個々のデバイスを、ピンなどに接続されたキャリアに取り付けることができる。そのようなプロセスに関するより多くの情報は、例えば、「Microchip Fabrication:A Practical Guide to Semiconductor Processing(マイクロチップの製造:半導体処理への実用的入門書)」、Third Edition,by Peter van Zant,McGraw Hill Publishing Co.,1997,ISBN0−07−067250−4の本から得ることができる。この本を参照により本明細書に組み込む。
リソグラフィ・ツールは、2つ以上の基板テーブル(および/または2つ以上のマスク・テーブル)を有する種類のものであってもよい。そのような「マルチ・ステージ」の装置では、追加のテーブルは、並列に使用される、または、1つまたは複数の他のテーブルを露出に使用しながら、1つまたは複数のテーブルで準備ステップが行われる。ツイン・ステージ・リソグラフィ装置は、例えば、米国特許第5,969,441号および国際公開WO98/40791に記載されている。これらを参照により本明細書に組み込む。
上述したフォトリソグラフィ・マスクは、シリコン・ウェハ上に集積される回路構成要素に対応する幾何パターンを備える。そのようなマスクを作成するために使用されるパターンは、CAD(コンピュータ援用デザイン)プログラムを利用して生成され、このプロセスはしばしばEDA(電子デザイン自動化)と呼ばれる。ほとんどのCADプログラムが、機能マスクを作成するために1組の所定のデザイン規則に従う。これらの規則は、処理およびデザイン制限によって設定される。例えば、デザイン規則は、回路デバイス(ゲート、コンデンサなど)または接続線の間の空間公差を定義し、それにより回路デバイスまたは線が望ましくない形で互いに相互作用しないことを保証する。
当然、集積回路製造での目標の1つは、(マスクを介して)ウェハに元の回路デザインを忠実に複写することである。別の目標は、できるだけ大きな半導体ウェハ表面積を使用することである。しかし、集積回路のサイズが低減し、その密度が増大するにつれて、対応するマスク・パターンのCD(限界寸法)が露光ツールの分解能限界に近付く。露光ツールに関する分解能は、ウェハに露光ツールが繰り返し露光することができる最小フィーチャと定義される。この露光機器の分解能値はしばしば、多くの先進IC回路デザインに関するCDを制限している。
さらに、マイクロ電子構成要素に関するマイクロプロセッサ速度、メモリ記憶密度、および低電力消費の絶え間ない改善が、半導体デバイスの様々な層にパターンを転写して形成するリソグラフィ技法の能力に直接関係する。現況技術は、利用可能な光源の波長を十分に下回るCDのパターン形成を必要とする。例えば、248nmの電流発生波長が、100nmよりも小さいCDのパターン形成に向けられる。International Technology Roadmap for Semiconductors(ITRS 2000)で述べられているように、この産業上の傾向は、今後5〜10年間は続き、加速する可能性もある。
フォトリソグラフィ機器の分解能/プリント能力をさらに改善するための、フォトリソグラフィ業界で現在さらに注目されている1つの技法は、クロムレス位相リソグラフィ「CPL」と呼ばれているものである。知られているように、CPL技法を利用するとき、得られるマスク・パターンは通常、クロムの使用を必要としない(すなわち、フィーチャが位相シフト技法によってプリントされる)構造(ウェハ上にプリントされたフィーチャに対応する)と、クロムを利用する構造とを含む。その結果、マスクデザイン者は、様々な技法を利用して、所望のパターンがウェハ上にプリントされるような受入れ可能な形でマスク構造全てが相互作用することを検証する必要がある。しかし、マスクの複雑さにより、これは、長く、冗長で、複雑なプロセスになる場合がある。
したがって、所望のパターンの正確なプリントを可能にする、CPL技法を利用するマスク・パターンを定義するための単純で体系的な手法を提供する方法が必要とされている。
前述の必要性を解決するために、本発明の1つの目的は、所望の目標パターンまたはデザインからCPL技法を利用してマスク・パターンを生成するための方法を提供することである。重要なことに、目的は、マスクデザインに必要な時間を短縮し、それと同時に、ウェハ上にプリントされるデザインの精度を改善する、所望の目標パターンをマスク・パターンに変換する単純で体系的な方法を提供することである。
より具体的には、1つの例示実施形態では、本発明は、基板上に目標パターンをプリントするのに使用するマスクを生成する方法に関する。この方法は、(a)マスク内に形成される、位相構造を利用して基板上に像形成されるフィーチャの最大幅を決定するステップと、(b)最大幅以下の幅を有する目標パターンに含まれる全てのフィーチャを識別するステップと、(c)目標パターンから最大幅以下の幅を有する全てのフィーチャを抽出するステップと、(d)ステップ(b)で識別された全てのフィーチャに対応する位相構造をマスク内に形成するステップと、(e)ステップ(c)を行った後に、目標パターン内に残る全てのフィーチャに関して不透明構造をマスク内に形成するステップとを含む。
この明細書では、ICの製造で本発明を使用することを特に言及するかもしれないが、本発明は他の多くの可能な用途を有することは明確に理解すべきである。例えば、集積光システム、磁気ドメイン・メモリの誘導および検出パターン、液晶表示パネル、薄膜磁気ヘッドなどの製造で使用することができる。当業者は理解するであろうが、そのような他の用途の環境では、この明細書での用語「レチクル」、「ウェハ」または「チップ」の使用は、より一般的な用語「マスク」、「基板」および「目標部分」でそれぞれ置き換えられるものとして考えるべきである。
本文献において、用語「放射」および「ビーム」は、紫外線放射(波長が、365、248、193、157または126nmである)およびEUV(極端紫外線放射、例えば、波長が5〜20nmの範囲にある)を含んだ、全ての種類の電磁放射を包含するように使用される。
ここで使用されるような「マスク」という用語は、基板の目標部分に作成すべきパターンに対応するパターン形成された断面を、入射放射ビームに与えるために使用することができるパターン形成手段を称するものとして、広く解釈すべきである。また、用語「光弁」は、この文脈で使用することができる。従来のマスク(透過型または反射型、バイナリ、位相シフト、ハイブリッドなど)に加えて、他のそのようなパターン形成手段の例は、次のものを含む。a)プログラム可能ミラー・アレイ。そのようなデバイスの一例は、粘弾性制御層および反射表面を有するマトリック・アドレス指定可能表面である。そのような装置の基本原理は、(例えば)反射表面のアドレス指定された領域は入射光を回折光として反射するが、アドレス指定されていない領域は入射光を非回折光として反射する。適切なフィルタを使用して、前記の非回折光を、反射ビームからフィルタ除去して、後に回折光だけを残すことができる。このようにして、マトリックス・アドレス指定可能表面のアドレス指定パターンに従って、ビームはパターン形成される。必要なマトリックス・アドレス指定は、適当な電子的な手段を使用して行うことができる。そのようなミラー・アレイについて、例えば、米国特許第5,296,891号および米国特許第5,523,193号からより多くの情報を収集することができる。これらの特許は、参照により本明細書に組み込む。b)プログラム可能LCDアレイ。そのような構造の一例は、米国特許第5,229,872号に与えられている。この特許は、参照により本明細書に組み込む。
本発明の方法は、従来技術に勝る重要な利点を提供する。例えば、目標パターンをプリントするために利用されるマスクを画定/生成するために目標パターンを位相構造と不透明構造に分解する前述の方法は、マスクデザインに必要な時間を短縮し、それと同時に、ウェハ上にプリントされるデザインの精度を改善する、目標パターンをマスク・パターンに変換する単純で体系的な方法を提供する。
本発明の追加の利点は、本発明の例示実施形態の以下の詳細な説明から当業者に明らかになろう。
本発明自体、およびさらなる目的および利点は、以下の詳細な説明および添付図面を参照すればより良く理解できよう。
以下により詳細に説明するように、本発明の好ましい実施形態は、ウェハ/基板に像形成し、ウェハ/基板上に目標パターンを生成するために利用することができるマスク・パターン(すなわちレチクル)を生成するように、(ウェハ上にプリントされる)所望の目標パターンを分解するための方法に関する。本発明によれば、生成されるマスク・パターンは、CPL技法を利用する。したがって、マスク・パターンは、約100%の透過およびゼロ位相シフトの領域と、約100%の透過および180°位相シフトの領域と、約0%の透過の領域とを含む。典型的なマスクの複雑さとともに、CPL技法を使用するときにフィーチャをプリントするために利用されるこれら様々な異なる種類の領域により、マスクデザインは、複雑で時間のかかる作業となる場合がある。以下に詳細に説明するように、本発明は、目標パターンからマスク・パターンを直接生成するために利用することができる単純な分解方法を提供することによって、マスク生成に必要な時間を短縮する。さらに、以下の説明に従って動作するようにプログラムされた標準のCADシステム(上述のものなど)を利用して本発明の方法を実施することができることに留意されたい。
図1は、本発明のマスク生成プロセスを一般的に示す流れ図である。上述したように、CPL技法を利用するとき、得られるマスクは、例えば、マスク・レチクルに形成される位相シフトまたは位相エッジ(すなわちクロムなし(no−chrome))を利用してフィーチャをプリントすることができ、かつマスクに含まれる、少なくとも一部がクロムの構造を利用してフィーチャをプリントすることができる。図1を参照すると、プロセスでの第1のステップ(ステップ11)は、位相構造(すなわちクロムなし)を利用してプリントすることができるフィーチャの最大幅を決定することである。すなわち、ウェハ上にフィーチャを正確に複写するためにクロムの使用を取り入れることが必要となるフィーチャ幅を定義する必要がある。限定はしないが波長、開口数、照明およびウェハ・ステッパ条件などのイメージング・システム・パラメータに基いて決定することができるこの最大幅は、空間イメージ・シミュレータの使用など知られている方法によって容易に決定することができる。具体的には、空間イメージ・シミュレータを利用することによって、位相構造のどの幅で像が劣化し始めるかを求めることができる。最大幅は、この劣化点よりも小さく設定される。最大幅はまた、最小フィーチャ・サイズ、最小ピッチ、および最大デューティ・サイクルなど所望のパターン内の臨界フィーチャの定義に基いて決定することもできる。臨界フィーチャに基いて最大幅を決定するために、最大位相サイズは、全ての臨界最小フィーチャが位相領域内に入るように設定される。次いで、この幅を利用して、この位相サイズ幅に関して受入れ可能な像形成結果を提供する照明設定が決定される。これはまた、空間イメージ・シミュレータによっても行われる。すなわち、照明が固定されて、最大幅が決定される、または臨界幾何形状から最大幅が固定され、次いで必要な照明が決定される。したがって、ステップ11で、位相シフト技法を利用してプリントすることができるフィーチャの最大幅が決定される。この幅を超えるフィーチャは、ウェハ上に適切に像形成するためにクロムを利用しなければならない。
次に、ステップ12で、目標パターンが検査され、最大幅以下の全ての縦構成要素/フィーチャが元のデザインから識別され、抽出される。図2a〜図2cは、3つの例示パターン、およびパターンからその後抽出される縦フィーチャの識別を例示する。図2a〜図2cそれぞれに示されるように、縦フィーチャ21は、ステップ11で決定された最大幅以下の縦フィーチャに対応し、したがって、元のデザイン(すなわち目標パターン)から抽出され、パターンAと呼ばれる個別パターンになる。図2bに示されるように、最大幅を超える縦フィーチャ(例えば縦フィーチャ23を参照)は抽出されない。抽出され、パターンAとして配置されたフィーチャは位相構造を利用してプリントすることが可能であることに留意されたい。さらに、識別後、縦フィーチャ21を、一般的に知られているブール演算を利用して目標パターンから抽出することができることに留意されたい。
同様に、ステップ13で、最大幅以下の全ての横構成要素/フィーチャが、目標パターンから識別され、抽出される。図3a〜図3cは、それぞれ図2a〜2cに例示されるパターンに対応する。図3b〜図3cそれぞれに示されるように、横フィーチャ31は、ステップ11で決定された最大幅以下の横フィーチャに対応し、したがって、元のデザインから抽出され、パターンBと呼ばれる個別パターンになる。図3a〜図3cに示されるように、最大幅を超える横フィーチャ(例えば横フィーチャ33を参照)は抽出されない。抽出され、パターンBとして配置されたフィーチャは位相構造を利用してプリントすることが可能であることに留意されたい。さらに、識別後、横フィーチャ31を、一般に知られているブール演算を利用して元のパターンから抽出することができることに留意されたい。
プロセスでの次のステップ(ステップ14)は、位相構造を利用してプリントされた縦フィーチャ21と横フィーチャ31の共通部分を識別することに関わる。以下にさらに説明するように、共通部分に適用されるクロムのサイズを、他のパターンへのクロムの適用とは独立して制御することができるように、そのような共通部分を識別することが時として必要である。プロセスでの任意のステップであるステップ14は、時として、共通部分が基板上に正確にプリントされる(すなわち線に破断がない)ことを保証するのに必要である。共通部分の識別は以下のように行われる。第1に、パターンAに含まれる縦フィーチャが、各フィーチャの両端で縦方向に沿って長さを増大される。第2に、パターンBに含まれる横フィーチャが、各フィーチャの両端で横方向に沿って長さを増大される。パターンAおよびBに含まれる縦および横フィーチャのサイズの増大は、共通部分が適切に識別されることを保証するために必要である。例えば、「L」形フィーチャを仮定すると、このフィーチャの縦部分(または横部分)を抽出するとき、共通部分の一部も形成する縦フィーチャの部分が失われる(すなわち抽出されない)。縦フィーチャの長さをある所定の量だけ延ばすことによって、共通部分に位置する縦フィーチャの部分が再捕捉される。前述したことは、横フィーチャに関しても同じである。縦フィーチャと横フィーチャの両方が、好ましくは同じ量だけ延ばされることに留意されたい。さらに、増大の量に関する通則は最大位相幅の2倍であることに留意されたい。
続いて、パターンAでの縦フィーチャおよびパターンBでの横フィーチャが延ばされた後、パターンAおよびパターンBを利用してブール「AND」演算が行われ、その結果(パターンCと呼ばれる)が、位相構造を利用してプリントされた縦フィーチャと横フィーチャとの共通部分を識別する。図2a〜図2cおよび図3a〜図3cに記載した例示パターンに関するこの演算の結果が、それぞれ図4a〜図4cに示されている。より具体的には、図4aを参照すると、図3aに記載した対応する横パターンは、位相構造を利用してプリントされる横フィーチャを有さなかったので、識別される共通部分はない。図4bおよび図4cの参照番号41は、それぞれ図2bおよび図3b、ならびに図2cおよび図3cで識別された縦フィーチャと横フィーチャの共通部分を示す。目標パターンの残りから共通部分を分離した後に、サイジングなど追加の処理をクロム共通部分パターンに適用することができることに留意されたい。
次に、前述のプロセスが行われた後、次のステップ(ステップ15)は、パターンを位相領域(例えば100%透過率および180°位相シフト)と不透明領域(例えばゼロ透過)に分解することに関わる。位相領域に関する前述の要件は単なる例であり、位相構造をプリントするのに適した他の条件を利用することもできることに留意されたい。例えば、この方法は、25%透過率または50%透過率を利用することができ、あるいはフォトマスク上に複数の透過率を提供することができる。分解に関して、まず、パターンAおよびパターンBのブール「OR」演算を行うことによって、位相パターンが定義される。この「OR」演算の結果(パターンDと呼ばれる)は、位相構造(すなわちクロムなし)のみを利用してプリントされた縦フィーチャと横フィーチャの両方を含むパターンである。第2に、位相構造を利用してプリントされておらず、かつ縦位相構造と横位相構造の共通部分でない元のパターンの部分が、元のパターンからパターンDおよびパターンCを差し引くことによって識別される。得られる、パターンEと呼ばれるパターンは、ブール演算:パターンE=「元のパターン」−(パターンC「OR」パターンD)を行うことによって得ることができる。したがって、パターンEは、マスク上の、ゼロ透過フィーチャ(すなわちクロム・フィーチャ)を利用してプリントされるパターンの部分を表す。
したがって、前述のステップが完了した後、以下の3つの異なるマスク部分が定義されている。(1)パターンD−位相構造を利用してプリントされる縦および横フィーチャ。(2)パターンC−不透明構造(すなわちゼロ透過構造)を利用してプリントされる縦フィーチャと横フィーチャの共通部分。(3)パターンE−パターンCまたはDに含まれない元のデザインパターン内に含まれる他の全てのフィーチャ。パターンCとパターンEは、各パターンに含まれる全てのフィーチャが不透明フィーチャ(すなわちゼロ透過)を用いてプリントされるので、単一パターンに組み合わせることができることに留意されたい。パターンCとEの組合せをパターンFと呼ぶ。
最終ステップで、前述のパターンを利用して、基板上に所望のパターンを像形成するために利用されるマスクを生成する。より具体的には、パターンDとパターンFを組み合わせて単一のマスクを形成し、これは、ブール「ADD」演算を利用して達成することができる。それぞれ図2a、図3a、および図4a;図2b、図3b、および図4b;図2c、図3c、および図4cに記載した対応するパターンに関する対応する最終マスクデザインを表す図5a〜図5cを参照すると、最終マスクは、位相構造を用いてプリントするのに適した幅を有する縦および横構成要素をプリントするための位相構造51と、位相構造を用いてプリントするのに適さない構成要素をプリントするための不透明構造53と、不透明構造を用いてプリントされる横構成要素と縦構成要素の共通部分とを含む。例示実施形態では、図5のマスクに含まれる背景領域55は、100%透過率および0°位相シフトと定義され、位相構造51は、100%透過率および180°位相シフトと定義され、不透明構造53は、0%透過率と定義される。パターンDとして記載した縦および横構成要素をプリントするためには、位相構造51に関連してマスクの背景部分が作用することに留意されたい。さらに、本発明の前述の方法は、上述した特定の透過および位相シフト特性に限定されるものとは意図されていないことに留意されたい。前述したことからの変形形態も可能であることは明らかである。
また、本発明の方法に関連して、光近接補正技法またはエッジ・バイアスを利用することができる。例えば、得られるマスクデザインへのスキャッタ・バーの使用を組み込むことができる。さらに、スキャッタ・バーを、プロセスの様々なステップでマスクデザインに導入することができる。知られているように、スキャッタ・バーは、不透明スキャッタ・バーまたは位相エッジ・スキャッタ・バーとして構成することができる。重要な要件の1つは、スキャッタ・バーが分解能以下を保つことである。図5a〜図5cに、最終マスクデザインに組み込まれた例示スキャッタ・バー57を示す。
上述したように、目標パターンをプリントするために利用されるマスクを定義/生成するために目標パターンを位相構造と不透明構造に分解する前述の方法は、マスクデザインに必要な時間を短縮し、それと同時に、ウェハ上にプリントされるデザインの精度を改善する、目標パターンをマスク・パターンに変換する単純で体系的な方法を提供する。
本発明の別の態様は、像形成された基板での「フレア」の効果を低減するためのマスク・パターンのさらなる修正に関する。知られているように、「フレア」は、イメージ面(すなわち、通常はウェハの表面)で空間イメージを劣化する望ましくない背景光に対応する。しかし、フレア効果は長範囲であり(すなわち、所与の点でのフレアの量が、その所与の点の周りの大きな領域に依存する)、したがって、従来のOPC方法を利用することによって補正することができない。フレアの原因に関するいくつかの現在の理論としては、光学システム内部での光の散乱、および空間イメージと取り消されていないゼロ次光とのコントラストがある。特定の幾何形状に当る背景光またはフレアは、その幾何形状自体ではなく、幾何形状の周りの大きな領域から来ることに留意されたい。したがって、パターンの大きな明領域でのエネルギー強度の30%の低減が、望ましくないフレア成分の低減に非常に大きなプラスの効果を有することが出来る。
以下に、空間イメージからフレア成分を低減するための様々な方法を記載する。方法を論じる前に、以下の技法は、プリントされるフィーチャまたは構成要素を含まないマスクの大きな部分で実施されることに留意されたい。例えば、図6a〜図6cを参照すると、以下の修正は、これらの図に示される部分の外側のマスク部分で実施される。
図6aを参照する第1の方法によれば、分解能以下不透明パターンが、デザインのオープン領域(例えば、パターン幾何形状から200nm以上離れた領域)に対応する部分でマスク・パターンに追加される。図に示されるように、オープン空間を25%だけ埋めるクロム・フィーチャ61のチェッカーボード・パターンは、電場領域の強度を入射強度の約82%に低減する働きをする。第2の方法では、図6bに示されるように、オープン空間を25%だけ埋める180°位相シフトフィーチャ63のチェッカーボード・パターンが、オープン領域に追加される。このパターンは、電場領域の強度を入射強度の約35%に低減する働きをする。第3の方法では、図6cに示されるように、オープン空間を25%だけ埋める120°位相シフトフィーチャ65のチェッカーボード・パターンが、オープン領域に追加される。このパターンは、電場領域の強度を入射強度の約75%に低減する働きをする。大きな電場領域でのエネルギーの強度は、フレア低減パターン内の充填のパーセンテージに直接依存することに留意されたい。
図7は、クロム分解能以下パターンと、180°位相構造からなる同じパターンとの透過率の関係を例示する。図示されるように、クロム・パターンが入射光の50%を透過するとき、180°位相シフト、100%透過率フィーチャの同じパターンはゼロ強度を有する。
さらに、前述のチェッカーボード・パターンおよび位相シフトの量、またはクロムの使用は単なる例にすぎないことに留意されたい。所望の量のフレア低減が得られるまで、前述のことの変形形態を行うこともできる。例えば、取り得るパターンは、線/空間パターン、長方形チェッカーボード、交互横および縦線、適合する線/空間パターンなどを含むことができ、しかしこれらに限定されない。重要な局面は、フレア低減パターンに含まれるフィーチャが分解能以下に保たれることである。
図8は、本発明によりデザインされたマスクと共に使用するのに適したリソグラフィ投影装置を概略的に示す。この装置は、放射の投影ビームPBを供給するための、この特定の場合には放射源LAも備える、放射システムEx、ILと、マスクMA(例えば、レチクル)を保持するためのマスク・ホルダを備え、かつ要素PLに対してマスクを正確に位置決めするための第1の位置決め手段に接続された第1の物体テーブル(マスク・テーブル)MTと、基板W(例えば、レジスト被覆シリコン・ウェハ)を保持するための基板ホルダを備え、かつ要素PLに対して基板を正確に位置決めするための第2の位置決め手段に接続された第2の物体テーブル(基板テーブル)WTと、マスクMAの照射部分の像を、基板Wの目標部分C(例えば、1つまたは複数のチップで構成される)に形成するための投影システム(「レンズ」)PL(例えば、屈折、反射、または反射屈折光学システム)とを備える。
ここに示すように、本装置は、透過型(すなわち、透過マスクを有する)である。しかし、一般に、本装置は、例えば、反射型(反射マスクを有する)であってもよい。もしくは、本装置は、マスクの使用に対する代替として他の種類のパターン形成手段を使用することもでき、その例として、プログラム可能ミラー・アレイやLCDマトリックスが挙げられる。
放射源LA(例えば、水銀ランプ、エキシマ・レーザ、またはプラズマ放電源)は、放射のビームを生成する。このビームは、直接か、または、例えばビーム拡大器Exなどのコンディショニング手段を通り抜けた後かいずれかで、照明システム(照明装置)ILに送られる。照明装置ILは、ビーム内の強度分布の外側半径範囲および/または内側半径範囲(通常、それぞれ、σ−outer、σ−innerと呼ばれる)を設定するための調整手段AMを備えることができる。さらに、照明装置は、一般に、積分器IN、集光器COなどの様々な他の部品を備える。このようにして、マスクMAに当っているビームPBは、その断面内に所望の一様強度分布を持つ。
図8に関して留意すべきことであるが、放射源LAは、リソグラフィ投影装置のハウジング内にあることがあるが(例えば、放射源LAが水銀ランプの場合、そうであることが多い)、また、放射源LAがリソグラフィ投影装置から遠く離れており、それの生成する放射ビームが装置の中に導かれることがある(例えば、適当な方向付けミラーを使用して)。この後者のシナリオは、放射源LAが(例えばKrF、ArF、またはFレージングに基づく)エキシマ・レーザである場合に多い。本発明および特許請求の範囲は、これらのシナリオの両方を含む。
ビームPBは、その後、マスク・テーブルMTに保持されているマスクMAと交差する。マスクMAを通り抜けたビームPBは、レンズPLを通り抜ける。このレンズPLは、基板Wの目標部分CにビームPBを収束させる。第2の位置決め手段(および干渉測定手段IF)を使って、基板テーブルWTは、例えば、ビームPBの経路内に異なった目標部分Cを位置決めするように、正確に移動させることができる。同様に、第1の位置決め手段を使用して、例えば、マスク・ライブラリからマスクMAを機械的に取り出した後で、または走査中に、ビームPBの経路に対してマスクMAを正確に位置決めすることができる。一般に、物体テーブルMT、WTの移動は、長行程モジュール(粗い位置決め)と短行程モジュール(精密位置決め)を使って行われる。これらのモジュールは、図8に明示的に示さない。しかし、ウェハ・ステッパ(走査ステップ式装置に対して)の場合は、マスク・テーブルMTは、短行程用アクチュエータに接続されるだけでよく、または、固定されてもよい。
図示の装置は、2つの異なるモードで使用することができる。ステップ・モードでは、マスク・テーブルMTは基本的に静止したままであり、全マスク像が一括して(すなわち、単一「フラッシュ」で)目標部分Cに投影される。次に、異なる目標部分CがビームPBで照射されるように、基板テーブルWTがxおよび/またはy方向に移動される。走査モードでは、基本的に同じシナリオが当てはまるが、ただ、特定の目標部分Cが単一「フラッシュ」で露出されないことが異なる。代わりに、マスク・テーブルMTが、特定の方向(いわゆる「走査方向」、例えば、y方向)に速度vで移動可能であり、その結果、投影ビームPBはマスク像全体を走査することができるようになる。これと並行して、基板テーブルWTが、速度V=mvで、同じ方向または反対方向に同時に移動する。ここで、MはレンズPLの拡大率である(一般に、M=1/4または1/5)。このようにして、分解能で妥協する必要なく、比較的大きな目標部分Cを露出させることができる。
本発明のいくつかの特定の実施形態を開示してきたが、本発明を、その精神または本質的な特徴を逸脱することなく他の形で実施することができることに留意されたい。したがって、本実施形態は、全ての点で例示とみなされ、限定を加えるものではなく、本発明の範囲は、頭記の特許請求の範囲によって示され、特許請求の範囲と等価な意味および範囲の全ての変更が、本発明に包含されるものと意図されている。
本発明の一実施形態を示す例示流れ図である。 2a〜2cは、3つの例示パターンと、パターンからその後抽出される縦フィーチャの識別とを例示する図である。 3a〜3cは、それぞれ図2a〜図2cに例示されるパターンに対応し、パターンから抽出される横フィーチャを例示する図である。 4a〜4cは、それぞれ図2a〜図2cと図3a〜図3cで抽出された縦パターンと横パターンとの共通領域を例示する図である。 5a〜5cは、それぞれ図2a、図3a、および図4a;図2b、図3b、および図4b;ならびに図2c、図3c、および図4cに記載された対応するパターンに関する対応する最終マスクデザインを表す図である。 6a〜6cはフレアを低減することができる様々な分解能以下パターンを例示する図である。 クロム分解能以下パターンと、180°位相構造からなる同じパターンとの透過率の関係を例示する図である。 本発明を使ってデザインされるマスクとともに使用するのに適したリソグラフィ投影装置を概略的に示す図である。
符号の説明
LA 放射源
Ex ビーム拡大器
IL 照明装置
Ex、IL 放射システム
AM 調整手段
IN 積分器
CO 集光器
PL 投影システム
MA マスク(レチクル)
MT 第1の物体テーブル(マスク・テーブル)
C 目標部分
PB 投影ビーム
W 基板(ウェハ)
WT 第2の物体テーブル(基板テーブル)
21、23 縦フィーチャ
31、33 横フィーチャ
41 共通部分
51 位相構造
53 不透明構造
55 背景領域
57 スキャッタ・バー
61 クロム・フィーチャ
63 180°位相シフトフィーチャ
65 120°位相シフトフィーチャ

Claims (18)

  1. 基板上に目標パターンをプリントするのに使用するマスクを生成する方法であって、
    (a)前記マスク内に形成される位相構造を利用して前記基板上に像形成されるフィーチャの最大幅を決定するステップと、
    (b)前記最大幅以下の幅を有する前記目標パターンに含まれる全てのフィーチャを識別するステップと、
    (c)前記目標パターンから前記最大幅以下の幅を有する全てのフィーチャを抽出するステップと、
    (d)ステップ(b)で識別された全てのフィーチャに対応する位相構造を前記マスク内に形成するステップと、
    (e)ステップ(c)を行った後に、目標パターン内に残る全てのフィーチャに関して不透明構造を前記マスク内に形成するステップと、
    を含む方法。
  2. ステップ(b)が、
    (f)前記最大幅以下の幅を有する全ての縦フィーチャを識別するステップと、
    (g)ステップ(f)で識別された全ての縦フィーチャを抽出するステップと、
    (h)前記最大幅以下の幅を有する全ての横フィーチャを識別するステップと、
    (i)ステップ(h)で識別された全ての横フィーチャを抽出するステップと、
    を含む請求項1に記載の方法。
  3. ステップ(f)で識別された前記縦フィーチャとステップ(h)で識別された前記横フィーチャとの全ての共通部分を識別するステップと、全ての前記共通部分に対応する不透明構造を前記マスク内に形成するステップとをさらに含む請求項2に記載の方法。
  4. 前記共通部分が、ステップ(g)で抽出された縦フィーチャと、ステップ(h)で抽出された横フィーチャとの間でブール「AND」演算を行うことによって識別される請求項3に記載の方法。
  5. 前記位相構造が、実質的に100%の透過および180°位相シフトを示す領域によって前記マスク内に形成され、前記不透明構造が、0%透過率を示す領域によって前記マスク内に形成される請求項1に記載の方法。
  6. 前記マスク内に光近接補正フィーチャまたはエッジ・バイアスを含むステップを含む請求項1に記載の方法。
  7. 基板上に目標パターンをプリントするのに使用するマスクを生成するための装置であって、
    前記マスク内に形成される位相構造を利用して前記基板上に像形成されるフィーチャの最大幅を決定するための手段と、
    前記最大幅以下の幅を有する前記目標パターンに含まれる全てのフィーチャを識別するための手段と、
    前記目標パターンから前記最大幅以下の幅を有する全てのフィーチャを抽出するための手段と、
    前記最大幅以下の幅を有する全てのフィーチャに対応する位相構造を前記マスク内に形成するための手段と、
    前記最大幅よりも大きい幅を有する全てのフィーチャに関して不透明構造を前記マスク内に形成するための手段と、
    を備える装置。
  8. 前記最大幅以下の幅を有する前記目標パターンに含まれる全てのフィーチャを識別するための前記手段が、
    前記最大幅以下の幅を有する全ての縦フィーチャを識別するための手段と、
    前記最大幅以下の幅を有する全ての縦フィーチャを抽出するための手段と、
    前記最大幅以下の幅を有する全ての横フィーチャを識別するための手段と、
    前記最大幅以下の幅を有する全ての横フィーチャを抽出するための手段と、
    を備える請求項7に記載の装置。
  9. 前記最大幅以下の幅を有する前記縦フィーチャと、前記最大幅以下の幅を有する前記横フィーチャとの全ての共通部分が識別され、不透明構造が、全ての前記共通部分に対応して前記マスク内に形成される請求項8に記載の装置。
  10. 前記共通部分が、ステップ(g)で抽出された縦フィーチャと、ステップ(h)で抽出された横フィーチャとの間でブール「AND」演算を行うことによって識別される請求項9に記載の装置。
  11. 前記位相構造が、実質的に100%の透過および180°位相シフトを示す領域によって前記マスク内に形成され、前記不透明構造が、0%透過率を示す領域によって前記マスク内に形成される請求項7に記載の装置。
  12. 前記マスク内に光補正フィーチャまたはエッジ・バイアスを含むステップを含む請求項7に記載の装置。
  13. コンピュータによって可読な記録媒体と、リソグラフィ・イメージング・プロセスで使用するためのマスクに対応する少なくとも1つのファイルを生成するようにコンピュータに命令するための記録媒体に記録された手段とを備えるコンピュータを制御するためのコンピュータ・プログラム製品であって、
    前記ファイルの前記生成が、
    (a)前記マスク内に形成される位相構造を利用して前記基板上に像形成されるフィーチャの最大幅を決定するステップと、
    (b)前記最大幅以下の幅を有する前記目標パターンに含まれる全てのフィーチャを識別するステップと、
    (c)前記目標パターンから前記最大幅以下の幅を有する全てのフィーチャを抽出するステップと、
    (d)ステップ(b)で識別された全てのフィーチャに対応する位相構造を前記マスク内に形成するステップと、
    (e)ステップ(c)を行った後に、目標パターン内に残る全てのフィーチャに関して不透明構造を前記マスク内に形成するステップと、
    を含むコンピュータ・プログラム製品。
  14. ステップ(b)が、
    (f)前記最大幅以下の幅を有する全ての縦フィーチャを識別するステップと、
    (g)ステップ(f)で識別された全ての縦フィーチャを抽出するステップと、
    (h)前記最大幅以下の幅を有する全ての横フィーチャを識別するステップと、
    (i)ステップ(h)で識別された全ての横フィーチャを抽出するステップと、
    を含む請求項13に記載のコンピュータ・プログラム製品。
  15. ファイルの生成がさらに、
    ステップ(f)で識別された前記縦フィーチャとステップ(h)で識別された前記横フィーチャとの全ての共通部分を識別するステップと、
    全ての前記共通部分に対応する不透明構造を前記マスク内に形成するステップと、
    を含む請求項14に記載のコンピュータ・プログラム製品。
  16. 前記共通部分が、ステップ(g)で抽出された縦フィーチャと、ステップ(h)で抽出された横フィーチャとの間でブール「AND」演算を行うことによって識別される請求項15に記載のコンピュータ・プログラム製品。
  17. 前記位相構造が、実質的に100%の透過および180°位相シフトを示す領域によって前記マスク内に形成され、前記不透明構造が、0%透過率を示す領域によって前記マスク内に形成される請求項13に記載のコンピュータ・プログラム製品。
  18. ファイルの生成がさらに、前記マスク内に光近接補正フィーチャまたはエッジ・バイアスを含むステップを含む請求項14に記載のコンピュータ・プログラム製品。
JP2007212820A 2002-03-25 2007-08-17 マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム Expired - Fee Related JP4558770B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US36654502P 2002-03-25 2002-03-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003124535A Division JP4102701B2 (ja) 2002-03-25 2003-03-25 クロムレス相リソグラフィのために半導体デバイス・パターンを相領域とクロム領域に分解するための方法および装置

Publications (2)

Publication Number Publication Date
JP2007323091A true JP2007323091A (ja) 2007-12-13
JP4558770B2 JP4558770B2 (ja) 2010-10-06

Family

ID=27805318

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003124535A Expired - Fee Related JP4102701B2 (ja) 2002-03-25 2003-03-25 クロムレス相リソグラフィのために半導体デバイス・パターンを相領域とクロム領域に分解するための方法および装置
JP2007212820A Expired - Fee Related JP4558770B2 (ja) 2002-03-25 2007-08-17 マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003124535A Expired - Fee Related JP4102701B2 (ja) 2002-03-25 2003-03-25 クロムレス相リソグラフィのために半導体デバイス・パターンを相領域とクロム領域に分解するための方法および装置

Country Status (8)

Country Link
US (2) US6851103B2 (ja)
EP (1) EP1349002B1 (ja)
JP (2) JP4102701B2 (ja)
KR (1) KR100566151B1 (ja)
CN (1) CN100405221C (ja)
DE (1) DE60306438T2 (ja)
SG (2) SG144749A1 (ja)
TW (1) TWI301229B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023549A (ja) * 2009-07-16 2011-02-03 Fujitsu Semiconductor Ltd マスクパターン評価方法、マスクパターン補正方法及びマスクパターン発生装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06335801A (ja) * 1993-05-24 1994-12-06 Okuma Mach Works Ltd バランス修正機能付数値制御旋盤
JP3025369U (ja) * 1995-11-30 1996-06-11 大宮工業株式会社 不釣合い修正機能付旋盤
SG144749A1 (en) * 2002-03-25 2008-08-28 Asml Masktools Bv Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
EP1385052B1 (en) 2002-07-26 2006-05-31 ASML MaskTools B.V. Orientation dependent shielding for use with dipole illumination techniques
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US7234128B2 (en) * 2003-10-03 2007-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the critical dimension uniformity of patterned features on wafers
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
US7861207B2 (en) 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
US7234130B2 (en) * 2004-02-25 2007-06-19 James Word Long range corrections in integrated circuit layout designs
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
DE102005009805A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Lithographiemaske und Verfahren zum Erzeugen einer Lithographiemaske
TWI334962B (en) * 2005-04-12 2010-12-21 Asml Masktools Bv A method, program product and apparatus for performing double exposure lithography
WO2006127538A2 (en) 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7732102B2 (en) * 2005-07-14 2010-06-08 Freescale Semiconductor, Inc. Cr-capped chromeless phase lithography
EP1843202B1 (en) * 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
JP4922112B2 (ja) * 2006-09-13 2012-04-25 エーエスエムエル マスクツールズ ビー.ブイ. パターン分解フィーチャのためのモデルベースopcを行うための方法および装置
US7934177B2 (en) * 2007-02-06 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for a pattern layout split
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US7945869B2 (en) * 2007-08-20 2011-05-17 Infineon Technologies Ag Mask and method for patterning a semiconductor wafer
US7846643B1 (en) 2007-11-02 2010-12-07 Western Digital (Fremont), Llc Method and system for providing a structure in a microelectronic device using a chromeless alternating phase shift mask
JP5355112B2 (ja) * 2009-01-28 2013-11-27 株式会社東芝 パターンレイアウト作成方法
WO2013122220A1 (ja) * 2012-02-15 2013-08-22 大日本印刷株式会社 位相シフトマスク及び当該位相シフトマスクを用いたレジストパターン形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198018A (ja) * 1997-01-13 1998-07-31 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
JP2000195787A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 半導体素子の微細パタ―ン形成方法
JP2001222097A (ja) * 2000-02-09 2001-08-17 Fujitsu Ltd 位相シフトマスク及びその製造方法
JP2001296646A (ja) * 2000-04-17 2001-10-26 Fujitsu Ltd フォトマスク、フォトマスクの製造方法、露光方法及び露光装置
JP2001305714A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 電子装置の製造方法、パターン形成方法、及びそれに用いるマスク

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362591A (en) * 1989-10-09 1994-11-08 Hitachi Ltd. Et Al. Mask having a phase shifter and method of manufacturing same
US5281500A (en) * 1991-09-04 1994-01-25 Micron Technology, Inc. Method of preventing null formation in phase shifted photomasks
JPH05341498A (ja) 1992-04-10 1993-12-24 Toshiba Corp フォトマスク設計装置および設計方法
US5881125A (en) 1992-09-25 1999-03-09 Intel Corporation Attenuated phase-shifted reticle using sub-resolution pattern
US5446521A (en) * 1993-06-30 1995-08-29 Intel Corporation Phase-shifted opaquing ring
JP2661529B2 (ja) 1993-11-30 1997-10-08 日本電気株式会社 位相シフトマスク
JP2917879B2 (ja) 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
US6228539B1 (en) * 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5923562A (en) * 1996-10-18 1999-07-13 International Business Machines Corporation Method for automatically eliminating three way intersection design conflicts in phase edge, phase shift designs
US6114071A (en) 1997-11-24 2000-09-05 Asml Masktools Netherlands B.V. Method of fine feature edge tuning with optically-halftoned mask
US6106979A (en) * 1997-12-30 2000-08-22 Micron Technology, Inc. Use of attenuating phase-shifting mask for improved printability of clear-field patterns
US6077630A (en) * 1998-01-08 2000-06-20 Micron Technology, Inc. Subresolution grating for attenuated phase shifting mask fabrication
AU3063799A (en) 1998-03-17 1999-10-11 Asml Masktools Netherlands B.V. Method of patterning sub-0.25 lambda line features with high transmission, "attenuated" phase shift masks
JP3185754B2 (ja) * 1998-05-29 2001-07-11 日本電気株式会社 露光原版の作製方法
JP4442962B2 (ja) * 1999-10-19 2010-03-31 株式会社ルネサステクノロジ フォトマスクの製造方法
JP2001183806A (ja) 1999-12-24 2001-07-06 Nec Corp 露光方法および位相シフトマスク
DE10001119A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Phasenmaske
JP2001319871A (ja) * 2000-02-29 2001-11-16 Nikon Corp 露光方法、濃度フィルタの製造方法、及び露光装置
US6544694B2 (en) * 2000-03-03 2003-04-08 Koninklijke Philips Electronics N.V. Method of manufacturing a device by means of a mask phase-shifting mask for use in said method
TW512424B (en) * 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
US6335130B1 (en) 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
US6338922B1 (en) * 2000-05-08 2002-01-15 International Business Machines Corporation Optimized alternating phase shifted mask design
US6787271B2 (en) * 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
US6815129B1 (en) * 2000-09-26 2004-11-09 Euv Llc Compensation of flare-induced CD changes EUVL
US6901575B2 (en) * 2000-10-25 2005-05-31 Numerical Technologies, Inc. Resolving phase-shift conflicts in layouts using weighted links between phase shifters
US6500587B1 (en) * 2001-02-02 2002-12-31 Advanced Micro Devices, Inc. Binary and attenuating phase-shifting masks for multiple wavelengths
US6553562B2 (en) 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US6571380B2 (en) * 2001-07-12 2003-05-27 Micron Technology, Inc. Integrated circuit with layout matched high speed lines
US6605396B2 (en) * 2001-08-06 2003-08-12 Infineon Technologies, Ag Resolution enhancement for alternating phase shift masks
US6548417B2 (en) * 2001-09-19 2003-04-15 Intel Corporation In-situ balancing for phase-shifting mask
US6757886B2 (en) * 2001-11-13 2004-06-29 International Business Machines Corporation Alternating phase shift mask design with optimized phase shapes
KR100568406B1 (ko) * 2001-12-26 2006-04-05 마츠시타 덴끼 산교 가부시키가이샤 패턴형성방법
US6625802B2 (en) * 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography
SG144749A1 (en) * 2002-03-25 2008-08-28 Asml Masktools Bv Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
US6894864B2 (en) 2002-07-26 2005-05-17 Wistron Corp. Portable information storage device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198018A (ja) * 1997-01-13 1998-07-31 Mitsubishi Electric Corp 減衰型位相シフトマスクおよびその製造方法
JP2000195787A (ja) * 1998-12-30 2000-07-14 Hyundai Electronics Ind Co Ltd 半導体素子の微細パタ―ン形成方法
JP2001222097A (ja) * 2000-02-09 2001-08-17 Fujitsu Ltd 位相シフトマスク及びその製造方法
JP2001296646A (ja) * 2000-04-17 2001-10-26 Fujitsu Ltd フォトマスク、フォトマスクの製造方法、露光方法及び露光装置
JP2001305714A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 電子装置の製造方法、パターン形成方法、及びそれに用いるマスク

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023549A (ja) * 2009-07-16 2011-02-03 Fujitsu Semiconductor Ltd マスクパターン評価方法、マスクパターン補正方法及びマスクパターン発生装置

Also Published As

Publication number Publication date
SG125911A1 (en) 2006-10-30
US7549140B2 (en) 2009-06-16
EP1349002A3 (en) 2004-03-17
EP1349002A2 (en) 2003-10-01
DE60306438T2 (de) 2007-01-04
US20050125765A1 (en) 2005-06-09
DE60306438D1 (de) 2006-08-10
TW200307190A (en) 2003-12-01
KR20030077447A (ko) 2003-10-01
CN100405221C (zh) 2008-07-23
SG144749A1 (en) 2008-08-28
JP2003295413A (ja) 2003-10-15
US20040010770A1 (en) 2004-01-15
JP4102701B2 (ja) 2008-06-18
KR100566151B1 (ko) 2006-03-31
EP1349002B1 (en) 2006-06-28
US6851103B2 (en) 2005-02-01
CN1450403A (zh) 2003-10-22
JP4558770B2 (ja) 2010-10-06
TWI301229B (en) 2008-09-21

Similar Documents

Publication Publication Date Title
JP4558770B2 (ja) マスクパターン形成方法及び装置、並びに、コンピュータ・プログラム
JP3645242B2 (ja) ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置
JP4323919B2 (ja) フルチップcpl製造におけるcd線形コントロールの方法
US7666554B2 (en) Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP4101770B2 (ja) ディープ・サブ波長の光リソグラフィのためのレチクル・パターンに光近接フィーチャを提供する方法および装置
KR100457839B1 (ko) 규정된 래더바를 서브-해상도 어시스트피처로 활용하는광근접성교정방법
KR100566153B1 (ko) 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치
KR100865768B1 (ko) 다크 필드 더블 이중극 리소그래피(ddl)를 수행하는방법 및 장치
JP2004133427A (ja) ダイポール照明技術とともに用いる配向依存遮蔽
JP2004133426A (ja) 自動光近接補正(opc)ルール作成
KR20050025095A (ko) 서브-파장 광학 리소그래피용 위상-평형 스캐터링바아들의 모델 기반 배치를 수행하는 방법 및 장치
KR100563776B1 (ko) 공간 주파수 2배가 기술을 활용하여 마스크패턴을형성하는 방법 및 장치
JP2006191088A (ja) リソグラフィ・デバイス製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees