JP2007318096A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2007318096A
JP2007318096A JP2007105777A JP2007105777A JP2007318096A JP 2007318096 A JP2007318096 A JP 2007318096A JP 2007105777 A JP2007105777 A JP 2007105777A JP 2007105777 A JP2007105777 A JP 2007105777A JP 2007318096 A JP2007318096 A JP 2007318096A
Authority
JP
Japan
Prior art keywords
metal substrate
layer
circuit
conductive layer
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007105777A
Other languages
English (en)
Inventor
Hiroshi Takano
洋 高野
Ryosuke Usui
良輔 臼井
Makoto Murai
誠 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007105777A priority Critical patent/JP2007318096A/ja
Priority to US11/740,639 priority patent/US20070252270A1/en
Publication of JP2007318096A publication Critical patent/JP2007318096A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】回路素子からの熱をより効果的に金属基板に伝達させ、回路装置としての放熱性を向上させる。
【解決手段】金属基板１の上に配線層２０が形成され、配線層２０の上に、制御部１００を構成する回路素子１１４の他、パワー素子１２０およびパワー素子１３０が搭載されている。金属基板１の主面には、所定パターンの溝により段差が形成されている。相対的に発熱量が大きいパワー素子１２０およびパワー素子１３０は、金属基板１の凸部の上方に搭載され、相対的に発熱量が小さい回路素子１１４は、金属基板１の凹部の上方に搭載されている。換言すると、相対的に発熱量が大きいパワー素子１２０およびパワー素子１３０と、パワー素子１２０およびパワー素子１３０にそれぞれ対向する金属基板１との距離は、相対的に発熱量が小さい制御部１００の回路素子１１４と、回路素子１１４に対向する金属基板１との距離に比べて短い。
【選択図】図１０

Description

本発明は、回路装置に関し、特に金属基板上に回路素子を搭載した回路装置に関する。
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）のさらなる高性能化、高機能化にともない、その消費電力は増加の傾向にある。また、電子機器の小型化にともなって、実装基板にも小型化、高密度化、多層化が求められている。このため、回路基板の体積当たりの消費電力（熱密度）は上昇し、その放熱対策の必要性が高まっている。
このため、近年では、回路装置の基板として、高い放熱性を有する金属基板を用いるとともに、その金属基板上にＬＳＩなどの回路素子を装着している（たとえば、特許文献１参照）。
図１１は、上記特許文献１に開示された従来の回路装置の構造を概略的に示した断面図である。図１１に示されるように、従来の回路装置では、アルミニウムからなる金属基板１０１上に、絶縁層として機能するとともに、充填材としてシリカ（ＳｉＯ２）が添加された樹脂層１０２が形成されている。樹脂層１０２上の所定領域には、樹脂からなる接着層１０３を介してシリコン基板を用いるＩＣチップ１０４が装着されている。また、樹脂層１０２上のＩＣチップ１０４の端部から所定の間隔を隔てた領域には、接着層１０３を介して銅からなる金属配線１０５が形成されている。この金属配線１０５と金属基板１０１とは、樹脂層１０２によって絶縁されている。また、金属配線１０５とＩＣチップ１０４とは、ワイヤ１０６によって電気的に接続されている。
図１１に示した従来の回路装置では、アルミニウムからなる金属基板１０１を用いるとともに、その金属基板１０１上に、樹脂層１０２を介してＩＣチップ１０４を装着することによって、ＩＣチップ１０４から多量の熱が発生したとしても、その熱を金属基板１０１により放熱することが可能となる。
特開平８−２８８６０５号公報
さらに近年では、回路素子（ＩＣチップ）からの熱をより効果的に金属基板に放熱することが求められている。
本発明は上記事情を踏まえてなされたものであり、その目的は、回路素子からの熱をより効果的に金属基板に伝達させ、回路装置としての放熱性を向上させることにある。
本発明のある態様は、回路装置である。当該回路装置は、主面に段差が形成された金属基板と、絶縁層を介して金属基板の主面上に設けられた導電層と、導電層上に設けられた発熱量の異なる複数の回路素子と、を備え、複数の回路素子のうち発熱量が相対的に大きい高発熱性の回路素子と高発熱性の回路素子に対向する金属基板との距離が、複数の回路素子のうち発熱量が相対的に小さい低発熱性の回路素子と低発熱性の回路素子に対向する金属基板との距離に比べて短いことを特徴とする。
この態様によれば、高発熱性の回路素子と金属基板との距離が近接するため、高発熱性の回路素子で発生した熱が金属基板に伝達しやすくなる。この結果、回路装置全体の放熱性が向上する。
上記態様の回路装置において、高発熱性の回路素子と高発熱性の回路素子に対向する金属基板との間に形成された導電層と絶縁層からなる配線層の層数が、低発熱性の回路素子と低発熱性の回路素子に対向する金属基板との間に形成された導電層と絶縁層からなる配線層の層数に比べて少なくてもよい。
上記態様の回路装置において、金属基板の表面に粗面加工が施されていてもよい。
この態様によれば、金属基板と絶縁層との接触面積を増加させることができる。これにより、金属基板と絶縁層との間の密着性を向上させることができ、絶縁層が金属基板から剥離するのを抑制することができる。これらの結果、絶縁層が金属基板から剥離するのを抑制しつつ、放熱性の向上した回路装置が提供される。
上記態様の回路装置において、高発熱性の回路素子が負荷に電力を供給するパワー素子であり、低発熱性の回路素子がパワー素子の出力を制御、またはパワー素子を駆動してもよい。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（実施の形態１）
図１は、実施の形態１に係る金属基板を備えた回路装置の概略断面図である。図１に基づいて、本実施形態の回路装置について説明する。
本実施形態の回路装置は、金属基板１と、伝熱層２と、複数の導電層６，８，１０並び絶縁層４，７，９からなる配線層２０と、ソルダーレジスト層１１と、回路素子１２と、ワイヤ１３と、封止樹脂層１４とを備えている。
金属基板１は、たとえば、約１．５ｍｍの厚みを有する銅（Ｃｕ）基板を用いる。この金属基板１には、後述する伝熱層２と金属基板１によって構成される溝３が設けられている。この溝３は、少なくとも伝熱層２の周囲を取り囲むように、伝熱層２が形成された部分以外の金属基板１に形成されている。溝３の深さは、たとえば、約１００μｍである。また、金属基板１の溝３の内面（底面および側面）には、その表面に粗面加工が施されている。この粗面加工による金属基板１の算術平均粗さＲａは、約０．３μｍ〜約１０μｍである。
伝熱層２は、金属基板１の上に部分的に設けられ、後述する回路素子１２が搭載される領域の下方部分に選択的に形成される。この伝熱層２は、回路素子が搭載される領域ごとに区画され、その周囲を溝３によって取り囲まれている。伝熱層２の厚さは、たとえば、約５０μｍである。なお、伝熱層２は、金属基板１よりも高い熱伝導率を備える金属材料からなる。ここで、伝熱層２は、金属基板１の上に直接設けているので、伝熱層２からの熱が金属基板１へ直接伝導することになる。このため、放熱効果が大きく、回路装置としての放熱性がより良好となる。
配線層２０は、溝３部分を有する金属基板１および伝熱層２の上に形成されており、絶縁層４，７，９と導電層６，８，１０とが交互に３回積層された構造を有する。
具体的な配線層２０の構造は、以下のとおりである。
金属基板１および伝熱層２上において、１層目の絶縁層４および導電層６は、いずれも溝３内に形成されている。具体的には、絶縁層４は、溝３内の金属基板１上に形成され、１層目の導電層（最下層の導電層）６は、この絶縁層４の上に形成されている。なお、導電層６は、本発明の「第１導電層」の一例である。
絶縁層４には、エポキシ樹脂を主成分とする膜が採用され、その厚さは、たとえば、約８０μｍである。さらに、エポキシ樹脂を主成分とする絶縁層４の熱伝導率を高くするために、約４μｍの直径を有するフィラー（最大粒径１２μｍ）が絶縁層４に添加されている。このフィラーとしては、アルミナ（Ａｌ２Ｏ３）やシリカ（ＳｉＯ２）などがある。また、フィラーの体積充填率は、約６０％〜約８０％である。なお、アルミナやシリカなどのフィラーが添加されたエポキシ樹脂の熱伝導率は、約２Ｗ／（ｍ・Ｋ）であり、フィラーが添加されていないエポキシ樹脂の熱伝導率（約０．６Ｗ／（ｍ・Ｋ））よりも高い。
導電層６には、たとえば、銅やアルミニウムなどの金属が採用され、その厚さは、たとえば、約２０μｍである。
２層目の絶縁層７は、絶縁層４と同じ組成を有する材料が採用され、導電層６や伝熱層２を覆うように形成されている。絶縁層７の膜厚は、たとえば、約８０μｍである。
２層目の導電層８は、導電層６と同じ材料が採用され、絶縁層７の上に形成されている。なお、導電層６と導電層８とは、所定の箇所に配置されたビアホール７ａを介して接続されている。導電層８の膜厚は、たとえば、約１５μｍである。なお、導電層８は、本発明の「第２導電層」の一例である。
３層目の絶縁層９は、絶縁層４と同じ組成を有する材料が採用され、導電層８を覆うように形成されている。絶縁層９の膜厚は、たとえば、約８０μｍである。
３層目の導電層１０は、導電層６と同じ材料が採用され、絶縁層９の上に形成されている。なお、導電層８と導電層１０とは、所定の箇所に配置されたビアホール９ａを介して接続されている。導電層１０の膜厚は、たとえば、約１５μｍである。
以上により、３層構造の配線層２０が形成される。
ソルダーレジスト層１１は、配線層２０（絶縁層９と導電層１０）を覆うように、導電層１０の所定の部分（回路素子の搭載領域やワイヤの接続領域に対応する部分）に開口部を有するように形成されている。このソルダーレジスト層１１は、配線層２０の保護膜として機能する。ソルダーレジスト層１１の膜厚は、たとえば、約２０μｍである。
回路素子１２は、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子や、キャパシタ、抵抗などの受動素子である。回路素子１２は、開口された導電層１０の上に、それぞれ、例えば、はんだ、銀ペーストなどからなる接着層（図示せず）を介して装着されている。
ワイヤ１３は、金線などが採用され、配線層２０上に搭載された回路素子１２と、導電層１０とを電気的に接続している。
封止樹脂層１４は、配線層２０の上に搭載された回路素子１２を封止し、回路素子１２を外界からの影響から保護している。封止樹脂層１４の材料は、たとえば、エポキシ樹脂などの熱硬化性の絶縁樹脂である。
（製造方法）
図２〜図５は、図１に示した実施の形態１による回路装置の製造プロセスを説明するための断面図である。次に、図１〜図５を参照して、本実施形態による回路装置の製造プロセスについて説明する。
まず、図２（Ａ）に示すように、約１．５ｍｍの厚みを有する金属基板１と約５０μｍの厚みを有する伝熱層２の積層構造体を用意する。ここで、伝熱層２を金属基板１の上に直接設けているが、高い熱伝導性を有する接着層を介していてもよい。
図２（Ｂ）に示すように、リソグラフィ法により、溝３が形成される領域が開口部になるように、伝熱層２の表面にパターニング用レジスト膜（図示せず）を形成する。その後、パターニング用レジスト膜をマスクとして伝熱層２をエッチングする。さらに引き続きエッチングを行い、金属基板１を表面から約５０μｍの深さまで除去する。最後に、パターニング用レジスト膜を除去する。これにより、伝熱層２および金属基板１から構成される、深さ約１００μｍの溝３が形成される。なお、伝熱層２は、回路素子が搭載される領域ごとに区画され、溝３は、この伝熱層２の周囲を取り囲むように、伝熱層２が形成された部分以外の金属基板１に形成されている。
図２（Ｃ）に示すように、金属基板１の表面を、ウェットエッチングなどにより粗化する。銅からなる基板を、薬液として硫酸を用いてウェットエッチングすると、その表面は、結晶粒に応じた微小な凹凸を有する粗面となる。これにより、金属基板１の溝３内の表面が微小な凹凸を有して粗面化される。この粗面化による金属基板１の算術平均粗さＲａは前述のように、約０．３μｍ〜約１０μｍである。金属基板１の表面のＲａは、触針式表面形状測定器で計測することができる。なお、この薬液処理では、伝熱層２の表面は粗面化されない。
図２（Ｄ）に示すように、先に示した所定の割合でフィラーが含有されたエポキシ樹脂からなる膜を塗布した後、スキージなどの掻取手段によって溝３内に樹脂を埋め込み、１層目となる絶縁層４を形成する。ここでの絶縁層４の厚さは、たとえば、約１００μｍである。
図２（Ｅ）に示すように、ドライエッチングを用いて、絶縁層４を表面から約２０μｍエッチング除去し、この絶縁層４の上に形成される導電層６の厚さ（高さ）に相当する段差５を形成する。この結果、溝３内における絶縁層４の厚さは約８０μｍとなる。
次に、図３（Ａ）に示すように、無電解めっき法を用いて、銅（Ｃｕ）薄膜（図示せず）を約０．５μｍの厚みでめっきする。その後、導電層６が形成される領域が開口部になるように、パターニング用レジスト膜（図示せず）を形成する。続いて、電解めっき法を用いて、パターニング用レジスト膜の開口部内に銅（Ｃｕ）からなる導電層６をめっきする。導電層６の厚さは、たとえば、約２０μｍである。その後、パターニング用レジスト膜を除去する。最後に、導電層６をマスクに銅薄膜をエッチング除去することにより、１層目となる導電層６が絶縁層４の上に形成される。この結果、１層目の絶縁層４および導電層６はいずれも溝３内に形成される。
図３（Ｂ）に示すように、１層目の導電層６まで形成された基板上に、絶縁層７と銅箔８ｚからなる積層膜を圧着することによって、約８０μｍの厚みを有する絶縁層７と約３μｍの厚みを有する銅箔８ｚを形成する。絶縁層７には、絶縁層４と同じ組成を有する材料が採用される。
図３（Ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール７ａ（図１参照）の形成領域に位置する銅箔８ｚを除去する。これにより、絶縁層７のビアホール７ａの形成領域が露出される。
図３（Ｄ）に示すように、銅箔８ｚの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁層７の露出した表面から導電層６の表面に達するまでの領域を除去する。これにより、絶縁層７に、約７０μｍの直径を有し、絶縁層７を貫通するビアホール７ａを形成する。
図３（Ｅ）に示すように、無電解めっき法を用いて、銅箔８ｚの表面およびビアホール７ａの内面上に銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔８ｚの表面およびビアホール７ａの内部に銅をめっきする。なお、本実施形態では、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を銅箔８ｚの表面上に吸着させるとともに、促進剤をビアホール７ａの内面上に吸着させる。これにより、ビアホール７ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール７ａ内に銅を埋め込むことができる。その結果、図３（Ｅ）に示すように、絶縁層７上に約１５μｍの厚みを有する導電層８が形成されるとともに、ビアホール７ａ内に導電層８が埋め込まれる。
次に、図４（Ａ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層８をパターニングする。これにより、所定の配線パターンを有する導電層８が形成される。
次に、図４（Ｂ）に示すように、２層目の導電層８まで形成された基板上に、絶縁層９と銅箔１０ｚからなる積層膜を圧着することによって、約８０μｍの厚みを有する絶縁層９と約３μｍの厚みを有する銅箔１０ｚを形成する。絶縁層９には、絶縁層４と同じ組成を有する材料が採用される。
図４（Ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール９ａ（図１参照）の形成領域に位置する銅箔１０ｚを除去する。これにより、絶縁層９のビアホール９ａの形成領域が露出される。
図４（Ｄ）に示すように、銅箔１０ｚの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁層９の露出した表面から導電層８の表面に達するまでの領域を除去する。これにより、絶縁層９に、約７０μｍの直径を有し、絶縁層９を貫通するビアホール９ａを形成する。
次に、図５（Ａ）に示すように、無電解めっき法を用いて、銅箔１０ｚの表面およびビアホール９ａの内面上に銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔１０ｚの上面およびビアホール９ａの内部にめっきする。この際、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を銅箔１０ｚの表面上に吸着させるとともに、促進剤をビアホール９ａの内面上に吸着させる。これにより、ビアホール９ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール９ａ内に銅を埋め込むことができる。その結果、絶縁層９上に約１５μｍの厚みを有する導電層１０が形成されるとともに、ビアホール９ａ内に導電層１０が埋め込まれる。
図５（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電層１０をパターニングする。これにより、所定の配線パターンを有する導電層１０が形成される。この結果、溝３部分を有する金属基板１および伝熱層２の上において、絶縁層４，７，９と導電層６，８，１０とが交互に積層された配線層２０が形成される。
図５（Ｃ）に示すように、配線層２０（絶縁層９と導電層１０）を覆うように、導電層１０の所定の部分（回路素子の搭載領域やワイヤの接続領域に対応する部分）に開口部を
有するようにソルダーレジスト層１１を形成する。ソルダーレジスト層１１の膜厚は、たとえば、約２０μｍである。そして、導電層１０の上に絶縁性材料からなる接着層（図示せず）を介して回路素子１２を装着する。なお、回路素子１２としては、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子や、キャパシタ、抵抗などの受動素子である。続いて、回路素子１２とパッド領域に対応する導電層１０とを、金線などのワイヤ１３を用いて電気的に接続する。
最後に、図１に示すように、配線層２０上に設けられた回路素子１２を保護するために、回路素子１２を覆うようにエポキシ樹脂からなる封止樹脂層１４を形成する。
これらの工程により、実施の形態１の回路装置を得ることができる。
以上説明した実施の形態１の回路装置によれば、以下のような効果を得ることができるようになる。
（１）金属基板１よりも熱伝導率の高い伝熱層２を回路素子１２の下方領域に設けたことによって、回路素子１２からの熱が配線層２０を通過して金属基板１へ伝導する際の熱抵抗が減少する。このため、回路素子１２からの熱が伝熱層２を介して効率的に金属基板１に伝導されるので放熱効果が大きくなり、回路装置としての放熱性が向上する。また、伝熱層２が設けられた領域以外では、配線層２０と接する金属基板１の表面が微小の凹凸有する粗面となっていることによって、金属基板１と配線層２０（絶縁層４）との接触面積を増加させることができる。これにより、金属基板１と配線層２０（絶縁層４）との間の密着性を向上させることができ、配線層２０（絶縁層４）が金属基板１から剥離するのを抑制することができる。これらの結果、金属基板からの絶縁層の剥離を抑制しつつ、回路装置としての放熱性を高めることができる。
（２）伝熱層２を回路素子１２の下方に設けられた導電層６，８，１０と対向して形成したことによって、回路素子１２から発生する熱が、この回路素子１２の下方の領域に設けられた導電層６，８，１０を介して伝熱層２に伝導され、さらに伝熱層２から金属基板１に伝導される。このため、回路素子１２から発生する熱が金属基板１へ伝導する際の熱抵抗が減少し、放熱性のさらなる向上が図られる。
（３）金属基板１と伝熱層２によって構成される溝３によって、金属基板１上に形成された配線層２０との間にアンカー効果が生じるため、金属基板１と配線層２０との密着性が向上する。また、溝３内では、金属基板１の底面に加え、金属基板１の側面も粗面となっているため、溝３がない場合に比べ、絶縁層４との接触面積が増加する。これにより金属基板１と絶縁層４との密着性が向上する。これらの結果、配線層（絶縁層）が上記金属基板からの剥離抑制効果もさらに増強される。
（４）導電層８を伝熱層２に対向するように設けたことによって、回路素子１２から発生する熱が、この回路素子１２の下方の領域に設けられた導電層８を介して伝熱層２に伝導され、さらに伝熱層２から金属基板１に伝導される。このため、回路素子１２からの熱が金属基板１へ伝導する際の熱抵抗が減少し、放熱性の向上が図られる。また、最下層の導電層６を伝熱層２から露出した金属基板１と対向させたことによって、回路素子１２から比較的離れた位置にあって熱が伝わりにくい導電層６の下方領域においては、金属基板１と絶縁層４との界面での剥離を起こりにくくすることができる。これらの結果、回路装置に生じる剥離を抑制しつつ、回路装置の放熱性を向上させることができる。
（５）最下層にある導電層６の少なくとも一部を溝３内に設けたことによって、導電層６を回路素子１２からさらに離すことができるので、回路素子１２から熱が導電層６にさらに伝わりにくくなり、金属基板１と絶縁層４との界面での剥離を起こりにくくすることができる。このため、配線層（絶縁層）の上記金属基板からの剥離抑制効果がさらに増強される。
（６）導電層６を溝３内に埋め込んで形成し、回路素子１２の下方に設けられた導電層８を伝熱層２に対向するように形成した場合には、伝熱層２上に設けられる導電層の数が１
層減ることになり、実質的な配線層の厚さを薄くすることができる。このため、回路装置の薄型化を実現することができる。また、回路素子１２の下方に設けられた導電層８から伝熱層２までの放熱経路（間隔）が短くなるので、これによっても放熱性の改善が図られる。
（７）回路素子１２ごとに各々その下方に設けられた伝熱層（区画された伝熱層）２によって金属基板１への放熱が図られる。また、伝熱層２を回路素子１２ごとに区画して設けるため、たとえば、回路素子１２の発熱量ごとに、伝熱層２の部分とその周囲の粗面加工する部分の割合を容易に制御できるので、配線層（絶縁層）の上記金属基板からの剥離をより効果的に抑制することができる。
（変形例）
図６は、実施の形態１の変形例に係る回路装置の概略断面図である。実施の形態１と異なる箇所は、金属基板１に凹状の溝が形成されていないことである。それ以外については、実施形態１と同様である。
図７は、実施の形態１の変形例による回路装置の製造プロセスを説明するための断面図である。
まず、先の図２（Ａ）に示した金属基板１と伝熱層２の積層構造体を用意する。図７（Ａ）に示すように、リソグラフィ法により、所定の開口部（この場合、先の実施形態の溝３に相当する領域）になるように、伝熱層２の表面にパターニング用レジスト膜（図示せず）を形成する。その後、パターニング用レジスト膜をマスクとして伝熱層２をエッチングし、金属基板１の表面を露出させる。なお、伝熱層２は、回路素子が搭載される領域ごとに区画され、金属基板１の露出領域は、この伝熱層２の周囲を取り囲むように形成されている。
図７（Ｂ）に示すように、金属基板１の表面を、ウェットエッチングなどにより粗化する。
図７（Ｃ）に示すように、金属基板１および伝熱層２を覆うように絶縁層４と銅箔６ｚからなる積層膜を圧着することによって、約８０μｍの厚みを有する絶縁層４と約３μｍの厚みを有する銅箔６ｚを形成する。絶縁層４には、先の実施形態と同じ組成を有する材料が採用される。
図７（Ｄ）に示すように、無電解めっき法および電解めっき法を用いて、銅をめっきして導電層６を形成する。導電層６の厚さは、たとえば、約２０μｍである。
図７（Ｅ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて導電層６をパターニングする。これにより、所定の配線パターンを有する１層目の導電層６が形成される。
２層目以降の形成工程は、先に示した図３（Ｂ）以降の工程と同様である。これらの工程を経た結果、実施の形態１の変形例の回路装置を得ることができる。
この変形例にかかる回路装置によっても、実施の形態１に示した上記（１）、（２）、及び（４）の効果を享受することができる。
なお、実施の形態１では、金属基板１として銅単層基板を適用したが、たとえば、銅からなる下層金属層と、下層金属層上に形成されたＦｅ−Ｎｉ系合金（いわゆるインバー合金）からなる中間金属層と、中間金属層上に形成された銅からなる上層金属層とが積層されたクラッド材によって構成されていてもよい。この場合、下層金属層、中間金属層、上
層金属層の厚みを調整することにより、これら積層金属基板の熱膨張係数を制御することができる。これにより、金属基板の熱膨張係数が絶縁層の熱膨張係数に近づくように、各金属層の厚みを調節すれば、金属基板と絶縁層との間の熱膨張係数差に起因して、配線層（絶縁層）が金属基板から剥離するのを抑制することができる。
また、実施の形態１では、３層構造の配線層２０における例を示したが、本発明はこれに限らず、たとえば、単層構造、２層構造あるいは４層以上の構造を有する配線層にも適用可能である。
また、上記実施形態では、金属基板１の溝３内の底面および側面に対して粗面加工を施したが、本発明はこれに限らず、たとえば、底面と側面の少なくとも一方に粗面加工を施していれば、いずれも金属基板と配線層（絶縁層）との接触面積が増加するので、本発明の効果を享受することができる。
さらに、上記実施形態では、溝３内における導電層６の位置を、金属基板１と伝熱層２との界面よりも上側とした例を示したが、本発明はこれに限らず、たとえば、導電層６全体が金属基板１と伝熱層２との界面よりも下側（金属基板１部分の溝内）に配置してもよい。この場合、回路素子１２からの熱を導電層６にさらに伝わりにくくすることができるので、配線層（絶縁層）の上記金属基板からの剥離抑制効果がさらに増強される。
（実施の形態２）
図８は、実施の形態２に係る回路装置の制御部およびパワー部の配置を示す平面図である。図９は、実施の形態２に係る回路装置の制御部およびパワー部に関連する等価回路図である。
図８および図９に示すように、本実施の形態の回路装置は、制御部１００およびパワー部１１０を有する。
制御部１００は入力信号Ａ−Ｃに基づいてそれぞれ制御信号を生成し、生成された制御信号をパワー部１１０に出力する。制御部１００は、静音化や低電力化の観点から高度な制御に対応できる構成であることが好ましい。具体的には、制御部１００は、シグナルプロセッサ、ＲＡＭ、フラッシュメモリ等、微細ＣＭＯＳプロセスにより製造された回路素子等を備える。また、制御部１００の電源電圧は、１．５Ｖ〜３Ｖ程度と低く、発熱量が相対的に低い。さらに、パワー部１１０を構成するパワー素子を駆動するための信号増幅を行うパワー素子駆動部が制御部１００とパワー部１１０との間に備えられていてもよい。なお、当該パワー素子駆動部は、制御部１００に含まれていてもよい。
パワー部１１０は、パワー素子１２０およびパワー素子１３０を有する。パワー素子１２０は、出力信号をＶＤＤにプルアップする。また、パワー素子１３０は、出力信号をＧＮＤにプルダウンする。パワー素子１２０およびパワー素子１３０は、たとえば、ファンモータのような負荷を効率よく駆動させるために十分な駆動能力が要求される。このため、パワー素子１２０およびパワー素子１３０として、例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ等のディスクリートデバイスが好適である。なお、図９に示したように、一対のパワー素子１２０とパワー素子１３０ごとに、制御部１００に複数の回路素子からなる制御部Ａ−Ｃが設けられ、一対のパワー素子１２０、１３０に対して、入力信号Ａ−Ｃに基づいてそれぞれ所定の制御信号が送信される。
パワー素子１２０およびパワー素子１３０は、駆動しようとする機器の負荷が大きい場合にジュール熱による発熱が大きくなる。このため、制御部１００を構成する回路素子に比べて、パワー素子１２０およびパワー素子１３０は発熱量が大きい。すなわち、制御部１００を構成する回路素子は、相対的に発熱量が小さい低発熱性の回路素子に該当する。一方、パワー素子１２０およびパワー素子１３０は、相対的に発熱量が大きい高発熱性の回路素子に該当する。
以下に、パワー素子をＮ型ＭＯＳトランジスタとした場合について説明する。制御部１００からの制御信号を伝送する入力線１１２は、パワー素子１２０およびパワー素子１３０のゲートに接続されている。パワー素子１２０のドレインは、ＶＤＤ配線（電源配線）１４０に接続されている。また、パワー素子１３０のソースは、ＧＮＤ配線（接地配線）１５０に接続されている。パワー素子１２０のソースおよびパワー素子１３０のドレインには出力線１６０が接続されている。出力線１６０は、たとえば負荷回路（図示せず）に接続され、パワー部１１０から出力された論理レベル（出力信号Ａ−Ｃ）に応じて負荷回路が駆動される。すなわち、入力線１１２により送信される制御信号により、パワー素子１２０のゲートレベル「Ｈ（オン）」、パワー素子１３０のゲートレベル「Ｌ（オフ）」の場合には、出力線１６０により送信される制御信号の論理レベルは「Ｈ」となる。逆に、入力線１１２により送信される制御信号により、パワー素子１２０のゲートレベル「Ｌ」、パワー素子１３０のゲートレベル「Ｈ」の場合には、出力線１６０により送信される制御信号の論理レベルは「Ｌ」となる。
図１０は、実施の形態２に係る回路装置の概略断面構造を示す断面図である。図１０に示すように、実施の形態２に係る回路装置は、金属基板１の上に配線層２０が形成され、配線層２０の上に、制御部１００を構成する回路素子１１４の他、パワー素子１２０およびパワー素子１３０が搭載されている。
金属基板１の主面には、所定パターンの溝により段差が形成されている。金属基板１の主面に設けられた溝の深さは、その上方に搭載された回路素子の発熱量に応じている。具体的には、相対的に発熱量が大きい高発熱性の回路素子、すなわち、パワー素子１２０およびパワー素子１３０は、金属基板１の凸部の上方に搭載され、相対的に発熱量が小さい低発熱性の回路素子１１４は、金属基板１の凹部の上方に搭載されている。換言すると、相対的に発熱量が大きいパワー素子１２０およびパワー素子１３０と、パワー素子１２０およびパワー素子１３０にそれぞれ対向する金属基板１との距離は、相対的に発熱量が小さい制御部１００の回路素子１１４と、回路素子１１４に対向する金属基板１との距離に比べて短い。
これによれば、パワー素子１２０およびパワー素子１３０と金属基板１との距離が相対的に近接し、パワー素子１２０およびパワー素子１３０で発生する熱がより効率的に金属基板１に伝導するため、回路装置の放熱性が向上する。
本実施の形態の回路装置においては、制御部１００を構成する回路素子１１４と金属基板１との間に形成された配線層２０は、絶縁層４、７、９と導電層６、８、１０とが交互に３回積層された構造を有する。導電層６と導電層８とは、所定の箇所に配置されたビア１７０を介して接続されている。また、導電層８と導電層１０とは、所定の箇所に配置されたビア１７２を介して接続されている。回路素子１１４は導電層１０の上に搭載されている。また、接地配線１５０と導電層６とは、絶縁層７、９を貫通するビア１７４を介して電気的に接続されている。
これに対して、パワー素子１２０およびパワー素子１３０は導電層１０の上に搭載され、パワー素子１２０およびパワー素子１３０と金属基板１との間に形成された配線層２０として、導電層１０と絶縁層７、９が介在する。すなわち、パワー素子１２０およびパワー素子１３０と金属基板１との間に形成された導電層と絶縁層からなる配線層の総数は、回路素子１１４と金属基板１との間に形成された導電層と絶縁層からなる配線層の総数より少なくなっており、それにより、パワー素子１２０およびパワー素子１３０と金属基板１との間の距離を短くできるため、熱抵抗を小さくすることができる。これにより、パワー素子１２０、１３０で発生した熱がパワー素子１２０、１３０に対向する金属基板に伝導しやすくなる。なお、パワー素子１２０が搭載された導電層１０は、電源配線１４０である。
また、本実施の形態では、回路素子１１４と金属基板１との距離は、接地配線１５０と金属基板１との距離に比べて短くなっている。すなわち、回路素子１１４に対向する領域の金属基板１の溝深さＤ’は、接地配線１５０に対向する領域の金属基板１の溝深さＤより浅くなっており、導電層に高い電圧を印加した際に、その導電層から金属基板に対して放電されない電界強度になるように、その深さＤを設定することができる。それにより、金属基板１に対して放電されることが抑制される。すなわち、導電層と金属基板との間の絶縁破壊を防止することができる。
なお、回路素子１１４に対向する領域の金属基板１の溝深さＤ’は、接地配線１５０に対向する領域の金属基板１の溝深さＤと等しくてもよい。これによれば、１回のエッチング工程により金属基板１に溝を形成することができるので、回路装置の製造工程を単純化することができる。
また、金属基板１の主面に粗面加工が施されていることが望ましい。これによれば、金属基板１と絶縁層４、７との接触面積を増加させることができる。これにより、金属基板１と絶縁層４、７との間の密着性を向上させることができ、絶縁層４、７が金属基板１から剥離するのを抑制することができる。これらの結果、絶縁層４、７が金属基板１から剥離するのを抑制しつつ、放熱性の向上した回路装置が提供される。
実施の形態１に係る回路装置の概略断面構造を示す断面図である。 図２（Ａ）〜（Ｅ）は、実施の形態１の回路装置の製造プロセスを説明するための断面図である。 図３（Ａ）〜（Ｅ）は、実施の形態１の回路装置の製造プロセスを説明するための断面図である。 図４（Ａ）〜（Ｄ）は、実施の形態１の回路装置の製造プロセスを説明するための断面図である。 図５（Ａ）〜（Ｃ）は、実施の形態１の回路装置の製造プロセスを説明するための断面図である。 本実施形態の変形例に係る回路装置の概略断面構造を示す断面図である。 図７（Ａ）〜（Ｅ）本実施形態の変形例に係る回路装置の製造プロセスを説明するための断面図である。 実施の形態２に係る回路装置の制御部およびパワー部の配置を示す平面図である。 実施の形態２に係る回路装置の制御部およびパワー部に関連する等価回路図である。 実施の形態２に係る回路装置の概略断面構造を示す断面図である。 従来の回路装置の構造を概略的に示した断面図である。
符号の説明
１・・・金属基板、２・・・伝熱層、３・・・溝、４・・・絶縁層、５・・・段差、６・・・導電層（最下層の導電層）、７・・・絶縁層、８・・・導電層、９・・・絶縁層、１０・・・導電層、１１・・・ソルダーレジスト層、１２・・・回路素子、１３・・・ワイヤ、１４・・・封止樹脂層

Claims (4)

  1. 主面に段差が形成された金属基板と、
    絶縁層を介して前記金属基板の主面上に設けられた導電層と、
    前記導電層上に設けられた発熱量の異なる複数の回路素子と、
    を備え、
    前記複数の回路素子のうち発熱量が相対的に大きい高発熱性の回路素子と前記高発熱性の回路素子に対向する前記金属基板との距離が、前記複数の回路素子のうち発熱量が相対的に小さい低発熱性の回路素子と前記低発熱性の回路素子に対向する前記金属基板との距離に比べて短いことを特徴とする回路装置。
  2. 前記高発熱性の回路素子と前記高発熱性の回路素子に対向する金属基板との間に形成された導電層と絶縁層からなる配線層の層数が、前記低発熱性の回路素子と前記低発熱性の回路素子に対向する金属基板との間に形成された導電層と絶縁層からなる配線層の層数に比べて少ないことを特徴とする請求項１に記載の回路装置。
  3. 前記金属基板の表面に粗面加工が施されていることを特徴とする請求項１または２に記載の回路装置。
  4. 前記高発熱性の回路素子が負荷に電力を供給するパワー素子であり、
    前記低発熱性の回路素子が前記パワー素子の出力を制御、または前記パワー素子を駆動することを特徴とする請求項１乃至３のいずれか１項に記載の回路装置。
JP2007105777A 2006-04-27 2007-04-13 回路装置 Pending JP2007318096A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007105777A JP2007318096A (ja) 2006-04-27 2007-04-13 回路装置
US11/740,639 US20070252270A1 (en) 2006-04-27 2007-04-26 Circuit Apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006123772 2006-04-27
JP2007105777A JP2007318096A (ja) 2006-04-27 2007-04-13 回路装置

Publications (1)

Publication Number Publication Date
JP2007318096A true JP2007318096A (ja) 2007-12-06

Family

ID=38647581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007105777A Pending JP2007318096A (ja) 2006-04-27 2007-04-13 回路装置

Country Status (2)

Country Link
US (1) US20070252270A1 (ja)
JP (1) JP2007318096A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518965B1 (ko) * 2014-05-15 2015-05-11 (주)엑스엠더블유 방열 특성을 향상시킨 소형화된 주파수 상향 변환기
WO2024101316A1 (ja) * 2022-11-08 2024-05-16 日本発條株式会社 埋込樹脂、回路基板、電子モジュール、回路基板の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241925B2 (en) * 2009-11-24 2012-08-14 Atmel Corporation Calibration of temperature sensitive circuits with heater elements
GB2480428A (en) * 2010-05-11 2011-11-23 Quanta Light Ind Ltd PCB with metal core having extended heatsink bosses for mounting LEDs
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2016012720A (ja) * 2014-06-03 2016-01-21 住友ベークライト株式会社 金属ベース実装基板および金属ベース実装基板実装部材
JP2016012719A (ja) * 2014-06-03 2016-01-21 住友ベークライト株式会社 金属ベース実装基板および金属ベース実装基板実装部材
KR102112327B1 (ko) * 2018-12-04 2020-05-18 주식회사 엠디엠 입체 구조물의 표면에 회로 패턴을 형성하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2422249A (en) * 2005-01-15 2006-07-19 Robert John Morse Power substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518965B1 (ko) * 2014-05-15 2015-05-11 (주)엑스엠더블유 방열 특성을 향상시킨 소형화된 주파수 상향 변환기
WO2024101316A1 (ja) * 2022-11-08 2024-05-16 日本発條株式会社 埋込樹脂、回路基板、電子モジュール、回路基板の製造方法

Also Published As

Publication number Publication date
US20070252270A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP2007318096A (ja) 回路装置
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
TWI408780B (zh) 佈線板及其製造方法
JP4503039B2 (ja) 回路装置
JP3988998B2 (ja) メッキ引込線なしにメッキされるパッケージ基板の製造方法
JP6559743B2 (ja) 半導体モジュール
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
JP4730426B2 (ja) 実装基板及び半導体モジュール
US11430725B2 (en) Wiring board and method of manufacturing the same
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2015191968A (ja) 配線基板
JP2010283044A (ja) 配線基板および配線基板の製造方法
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP5173758B2 (ja) 半導体パッケージの製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TWI511250B (zh) Ic載板、具有該ic載板的半導體器件及製作方法
JP2006270065A (ja) 回路装置
JP2008047843A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2007324330A (ja) 回路基板
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP4369728B2 (ja) 電子装置の製造方法
JP2007294863A (ja) 回路装置