JP2007317857A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2007317857A
JP2007317857A JP2006145483A JP2006145483A JP2007317857A JP 2007317857 A JP2007317857 A JP 2007317857A JP 2006145483 A JP2006145483 A JP 2006145483A JP 2006145483 A JP2006145483 A JP 2006145483A JP 2007317857 A JP2007317857 A JP 2007317857A
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
layer
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006145483A
Other languages
Japanese (ja)
Inventor
Hitoshi Nishimura
仁 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006145483A priority Critical patent/JP2007317857A/en
Publication of JP2007317857A publication Critical patent/JP2007317857A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device capable of dispensing a complicated process accompanying a thermal treatment, and forming resin posts different in height with excellent pattern accuracy. <P>SOLUTION: The semiconductor device manufacturing method includes: a first step of coating an insulating resin on a semiconductor substrate with an electrode arranged on one surface; a second step of pressurizing the side with irregularities of a template, including the irregularities formed by prescribed pattern on one surface against the insulating resin, so as to form an insulating resin layer which has an irregular pattern corresponding to the irregularities and step parts different in height; and a third step of forming a wiring layer, which is electrically connected to the electrode, on the insulating resin layer so as to cover at least a part of each step part. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ウエハ状態で半導体チップのパッケージ化を実現する、ウエハレベルＣＳＰタイプの半導体装置であって、樹脂パターンの精度が向上した半導体装置およびその製造方法に関する。   The present invention relates to a wafer level CSP type semiconductor device that realizes packaging of a semiconductor chip in a wafer state, and to a semiconductor device with improved resin pattern accuracy and a method for manufacturing the same.

従来、一般的に「ウエハレベルＣＳＰ」（以下、「ウエハレベルパッケージ」と証する場合がある。）と呼ばれる半導体パッケージ構造がある。図５は、その一例を示す模式的断面図である。図５に示すように、この半導体装置１０１は、例えば電極１０３を設けた半導体基板１０２の上に、電極１０３を露出する開口部１０５を有する絶縁層１０４を配し、絶縁層１０４上には樹脂ポスト（樹脂製の突起）Ｐが設けられている。また、絶縁層１０４および樹脂ポストＰの上には配線層１０６が設けられ、配線層１０６上には配線コンタクト領域に対応する金属パッド１０６ａを露出する開口部１０８を有する封止樹脂層１０７が形成されている。そして、金属パッド１０６ａの上にボール状の半田バンプ１０９等を設けた構造をしている。このような構造の半導体装置は、最終工程においてウエハを所定のチップ寸法に切断することにより、パッケージ構造を具備した半導体チップとすることができる。   Conventionally, there is a semiconductor package structure generally called “wafer level CSP” (hereinafter sometimes referred to as “wafer level package”). FIG. 5 is a schematic cross-sectional view showing an example. As shown in FIG. 5, in this semiconductor device 101, for example, an insulating layer 104 having an opening 105 exposing the electrode 103 is disposed on a semiconductor substrate 102 provided with an electrode 103, and a resin is formed on the insulating layer 104. A post (resin protrusion) P is provided. A wiring layer 106 is provided on the insulating layer 104 and the resin post P, and a sealing resin layer 107 having an opening 108 exposing the metal pad 106 a corresponding to the wiring contact region is formed on the wiring layer 106. Has been. Then, a ball-shaped solder bump 109 is provided on the metal pad 106a. The semiconductor device having such a structure can be a semiconductor chip having a package structure by cutting the wafer into a predetermined chip size in the final process.

また、この半導体装置１０１は、例えば図６及び図７に示す工程を順に行うことにより製造される。まず、一面に電極１０３が設けられた半導体基板１０２を用意する［図６（ａ）］。次いで、半導体基板１０２の上面を覆うように全体的に、感光性の絶縁樹脂１０４ａを塗布する［図６（ｂ）］。ここでは、感光性の絶縁樹脂１０４ａとしてネガの例を示しているが、ポジを用いても良い。   In addition, the semiconductor device 101 is manufactured by sequentially performing the steps shown in FIGS. 6 and 7, for example. First, the semiconductor substrate 102 provided with the electrode 103 on one side is prepared [FIG. 6A]. Next, a photosensitive insulating resin 104a is entirely applied so as to cover the upper surface of the semiconductor substrate 102 [FIG. 6B]. Here, a negative example is shown as the photosensitive insulating resin 104a, but a positive may be used.

次に、絶縁樹脂１０４ａの塗布後、露光光を透過する所望のパターンが形成されたマスクを介して露光を行う［図６（ｃ）］。露光後、現像によって電極１０３の付近から絶縁樹脂層１０４を除去することで、絶縁樹脂層１０４に開口部１０５を形成する［図７（ａ）］。次いで、電極１０３及び絶縁樹脂層１０４の上面を覆うように全体的に感光性の液状樹脂を塗布・乾燥して第二樹脂層（不図示）を形成した後、この第二樹脂層をフォトリソグラフィ技術を用いてパターニングすることにより、平坦な頂部を備える円錐台状の樹脂ポスト（樹脂製の突起）Ｐを形成する［図７（ｂ）］。   Next, after applying the insulating resin 104a, exposure is performed through a mask on which a desired pattern that transmits exposure light is formed [FIG. 6C]. After the exposure, the insulating resin layer 104 is removed from the vicinity of the electrode 103 by development, thereby forming an opening 105 in the insulating resin layer 104 [FIG. 7A]. Next, an entirely photosensitive liquid resin is applied and dried so as to cover the upper surfaces of the electrode 103 and the insulating resin layer 104 to form a second resin layer (not shown), and then the second resin layer is formed by photolithography. By patterning using a technique, a truncated cone-shaped resin post (resin protrusion) P having a flat top is formed [FIG. 7B].

続いて、めっき処理によって絶縁樹脂層１０４の一部と樹脂ポストＰとを覆うと共に、開口部１０５を介して電極１０３と電気的に接続される配線層１０６を形成する［図７（ｃ）］。その後、絶縁樹脂層１０４および配線層１０６を覆うように封止樹脂１０７ａを塗布する［図７（ｄ）］。
そして、前述した絶縁樹脂１０４ａと同様に、露光光を透過するパターンが形成されたマスクを介して露光を行うことにより、封止樹脂層１０７に開口部１０８を形成し、図５に示すような半導体装置１０１とする。なお、開口部１０８により露呈された配線層１０６の一部（電極パッドとも呼ぶ）１０６ａは、後に形成される半田バンプ１０９との電気的な接点として機能する。 Subsequently, a part of the insulating resin layer 104 and the resin post P are covered by plating, and a wiring layer 106 that is electrically connected to the electrode 103 through the opening 105 is formed [FIG. 7C]. . Thereafter, a sealing resin 107a is applied so as to cover the insulating resin layer 104 and the wiring layer 106 [FIG. 7 (d)].
Then, similarly to the insulating resin 104a described above, an opening 108 is formed in the sealing resin layer 107 by performing exposure through a mask in which a pattern that transmits exposure light is formed, as shown in FIG. The semiconductor device 101 is assumed. Note that a part (also referred to as an electrode pad) 106a of the wiring layer 106 exposed through the opening 108 functions as an electrical contact with a solder bump 109 to be formed later.

上述したように、ウエハレベルＣＳＰの特徴は、パッケージを構成する部材を、すべてウエハの形成において加工することにある。すなわち、絶縁樹脂層、配線層、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。   As described above, the feature of the wafer level CSP is that all the members constituting the package are processed in the formation of the wafer. That is, the insulating resin layer, the wiring layer, the sealing resin layer, the solder bump, and the like are all formed by handling the wafer.

そして、ウエハレベルパッケージは、ウエハのデバイス回路側の面にパッケージ部材を積層した後に、ダイシング工程により個片化され、ウエハ上に形成された半導体パッケージの端子を用いて回路基板上に実装されることで電子機器に使用される。 Then, the wafer level package, after laminating the package member on the surface of the device circuit side of the wafer, singulated by dicing step, is formed on a wafer semiconductor Pas Tsu to case with di-terminal circuit board It is used for electronic equipment by being mounted on.

ところが、従来この種の半導体パッケージに用いられる絶縁樹脂は、緩衝層としての機能を保持する必要があるため厚さが厚く、十分なパターン精度が得られないものである。すなわち、パターンを形成する場合、絶縁層として感光性のポリベンゾオキサゾール（ＰＢＯ）やポリイミド樹脂が用いられ、これらの樹脂をコーティングし、フォトリソグラフィ技術を利用することによってパターニングすることが行われているが、樹脂層の厚さを１０μｍ以上とすると、樹脂ポストの高さが３０μｍ以上であるため、ウエハ基板の一面に設けられた電極を露出させるための開口部や、配線層の一部を露出させるための開口部の大きさ及び形状を制御することが困難となり、精度良くパターン形成がおこなえないといった問題点があった。   However, the insulating resin conventionally used in this type of semiconductor package is thick because it is necessary to maintain the function as a buffer layer, and sufficient pattern accuracy cannot be obtained. That is, when forming a pattern, photosensitive polybenzoxazole (PBO) or polyimide resin is used as an insulating layer, and these resins are coated and patterned by using a photolithography technique. However, if the thickness of the resin layer is 10 μm or more, since the height of the resin post is 30 μm or more, an opening for exposing the electrode provided on one surface of the wafer substrate and a part of the wiring layer are exposed. Therefore, there is a problem that it is difficult to control the size and shape of the opening for making it possible to form a pattern with high accuracy.

一方、多層プリント配線板の層間絶縁層内に微細な配線パターンを容易かつ正確に形成する手段として、コア基板に形成された層間絶縁層が、熱硬化性樹脂と熱可塑性樹脂との混合樹脂、感光性を付与した熱硬化性樹脂、感光性を付与した熱硬化性樹脂と熱可塑性樹脂との混合樹脂、および感光性樹脂から選ばれる少なくとも一つの樹脂によって形成され、前記層間絶縁層を軟化させ、次いで、凹凸部を有するモールドを軟化後の層間絶縁層に圧入して配線パターン形成用の溝などを転写し、前記溝の形状が崩れない程度に加熱あるいは冷却した後、モールドを層間絶縁層から取り外し、その後、前記溝内に導体を充填することが行われている（例えば、特許文献１参照）   On the other hand, as a means for easily and accurately forming a fine wiring pattern in the interlayer insulating layer of the multilayer printed wiring board, the interlayer insulating layer formed on the core substrate is a mixed resin of a thermosetting resin and a thermoplastic resin, It is formed of at least one resin selected from a thermosetting resin imparted with photosensitivity, a mixed resin of a thermosetting resin imparted with photosensitivity and a thermoplastic resin, and a photosensitive resin, and softens the interlayer insulating layer. Next, the mold having the concavo-convex portion is pressed into the softened interlayer insulating layer to transfer the wiring pattern forming groove and the like, and heated or cooled to such an extent that the shape of the groove does not collapse, and then the mold is removed from the interlayer insulating layer. And then filling the groove with a conductor (for example, see Patent Document 1)

しかしながら、上記特許文献１に記載の方法では、樹脂の加熱硬化や、樹脂温度の降下あるいは上昇、といった複数の煩わしい手間や多くの工程を要するものであるとともに、処理時間が長くなる、という問題がある。   However, the method described in Patent Document 1 requires a plurality of troublesome steps such as heat curing of the resin and a decrease or increase in the resin temperature and many processes, and a problem that the processing time becomes long. is there.

また、樹脂硬化を高温（例えば３００℃以上）で行うため、硬化した樹脂に残留応力が発生し、ウエハに反りが生じるおそれがあった。
また、樹脂層は、下地形状の影響を受けやすいので、均一な厚みを得ることが難しかった。したがって、ウエハ基板の一面に設けられた電極と配線層、または積層された配線層同士の電気的な接続不良を生じる虞があった。
特開２００５−１０８９２４号公報 In addition, since the resin is cured at a high temperature (for example, 300 ° C. or higher), residual stress may be generated in the cured resin, and the wafer may be warped.
Further, since the resin layer is easily affected by the base shape, it has been difficult to obtain a uniform thickness. Therefore, there is a possibility that an electrical connection failure occurs between the electrode provided on one surface of the wafer substrate and the wiring layer or between the stacked wiring layers.
JP 2005-108924 A

本発明は、このような従来の実情に鑑みて提案されたものであり、熱処理に伴う煩わしい工程が不要であり、異なる高さを有する樹脂ポストを優れたパターン精度で形成できる半導体装置の製造方法を提供することを第一の目的とする。
また、本発明は、絶縁樹脂層の緩衝層としての機能を維持しつつ、異なる高さを有する樹脂ポストの優れたパターン精度と優れた電気的接続とを兼ね備えた半導体装置を得ることを第二の目的とする。 The present invention has been proposed in view of such conventional circumstances, and does not require a troublesome process associated with heat treatment, and a method for manufacturing a semiconductor device capable of forming resin posts having different heights with excellent pattern accuracy. The primary purpose is to provide
The second aspect of the present invention is to obtain a semiconductor device having both excellent pattern accuracy and excellent electrical connection of resin posts having different heights while maintaining the function of the insulating resin layer as a buffer layer. The purpose.

本発明の請求項１に記載の半導体装置の製造方法は、一方の面側に電極が設けられた半導体基板上に、絶縁樹脂を塗布する第一工程と、一面に所定のパターンで形成された凹凸部を備える型板を、該凹凸部が形成された側を前記絶縁樹脂に押し付け、該凹凸部に対応する凹凸パターンを有し、かつ異なる高さの段部が設けられた絶縁樹脂層を形成する第二工程と、前記絶縁樹脂層上に、少なくとも前記段部の一部を覆うように、前記電極と電気的に接続される配線層を形成する第三工程と、を備えることを特徴とする。
本発明の請求項２に記載の半導体装置の製造方法は、請求項１において、前記第二工程の後に、前記絶縁樹脂層に設けられた段部の凸部分にＲ加工を行う工程を備えることを特徴とする。
本発明の請求項３に記載の半導体装置の製造方法は、請求項１または２において、前記絶縁樹脂層として、感光性樹脂を用いることを特徴とする。 According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a first step of applying an insulating resin on a semiconductor substrate provided with an electrode on one side; and a predetermined pattern on one side. An insulating resin layer having a concavo-convex pattern corresponding to the concavo-convex portion and provided with stepped portions having different heights is formed by pressing a template having the concavo-convex portion onto the insulating resin. A second step of forming, and a third step of forming a wiring layer electrically connected to the electrode so as to cover at least a part of the stepped portion on the insulating resin layer. And
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first aspect, further comprising a step of performing an R process on a convex portion of a step provided in the insulating resin layer after the second step. It is characterized by.
According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first or second aspect, wherein a photosensitive resin is used as the insulating resin layer.

本発明の請求項４に記載の半導体装置は、一方の面側に電極が設けられた半導体基板と、前記半導体基板上に設けられ、前記電極に対応する位置に開口部を有し、かつ異なる高さを有する段部が設けられた絶縁樹脂層と、前記絶縁樹脂層上に、少なくとも前記段部の一部を覆うように設けられ、前記電極と電気的に接続される配線層と、を備えていることを特徴とする。
本発明の請求項５に記載の半導体装置は、請求項４において、前記絶縁樹脂層は、感光性樹脂からなることを特徴とする。
本発明の請求項６に記載の半導体装置は、請求項４または５において、前記絶縁樹脂層の段部の凸部分は、Ｒ形状となっていることを特徴とする。 The semiconductor device according to claim 4 of the present invention is different from the semiconductor substrate in which the electrode is provided on one surface side, the opening provided at the position corresponding to the electrode, which is provided on the semiconductor substrate. An insulating resin layer provided with a step having a height; and a wiring layer provided on the insulating resin layer so as to cover at least a part of the step and electrically connected to the electrode. It is characterized by having.
According to a fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, the insulating resin layer is made of a photosensitive resin.
According to a sixth aspect of the present invention, in the semiconductor device according to the fourth or fifth aspect, the projecting portion of the step portion of the insulating resin layer has an R shape.

本発明では、半導体基板上に絶縁樹脂を塗布した後、凹凸を有する型板の凹凸面を前記絶縁樹脂塗布面に押し付けることで、異なる高さを有する段部を形成するようにしたので、熱処理に伴う煩わしい工程が不要であり、異なる高さを有する段部を優れたパターン精度で形成できる半導体装置の製造方法を提供することができる。
また、本発明では、絶縁樹脂層の緩衝層としての機能を維持しつつ、異なる高さを有する段部の優れたパターン精度と優れた電気的接続とを備えた半導体装置を提供することが可能である。 In the present invention, after applying the insulating resin on the semiconductor substrate, the uneven surface of the template having unevenness is pressed against the insulating resin application surface to form stepped portions having different heights. Therefore, it is possible to provide a method for manufacturing a semiconductor device that can form stepped portions having different heights with excellent pattern accuracy.
In addition, according to the present invention, it is possible to provide a semiconductor device having excellent pattern accuracy and excellent electrical connection of stepped portions having different heights while maintaining the function of the insulating resin layer as a buffer layer. It is.

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。   Hereinafter, an embodiment of a semiconductor device according to the present invention will be described with reference to the drawings.

図１は、本発明の半導体装置の一例を示す断面図である。
この半導体装置１０においては、集積回路（図示略）が形成された半導体基板１の表面に集積回路（ＩＣ、図示略）の電極２が形成されている。
そして本発明の半導体装置１０は、半導体基板１のパッシベーション膜３上に設けられ、前記電極２に対応する位置に開口部１１ａを有し、かつ異なる高さを有する段部１１ｂが設けられた絶縁樹脂層１１と、前記絶縁樹脂層１１上に、少なくとも前記段部１１ｂの一部を覆うように設けられ、前記電極２と電気的に接続される配線層１２と、前記配線層１２を覆うように設けられた封止樹脂層１３と、を備えていることを特徴とする。 FIG. 1 is a cross-sectional view showing an example of a semiconductor device of the present invention.
In this semiconductor device 10, an electrode 2 of an integrated circuit (IC, not shown) is formed on the surface of a semiconductor substrate 1 on which an integrated circuit (not shown) is formed.
The semiconductor device 10 according to the present invention is provided on the passivation film 3 of the semiconductor substrate 1, has an opening 11 a at a position corresponding to the electrode 2, and is provided with a step 11 b having a different height. A wiring layer 12 provided on the resin layer 11 and the insulating resin layer 11 so as to cover at least a part of the step portion 11 b and electrically connected to the electrode 2, and so as to cover the wiring layer 12. And a sealing resin layer 13 provided on the surface.

本発明の半導体装置１０は、その製造方法について後述するように、絶縁樹脂層１１にモールド型（型板）２０を物理的に押し付けることで、異なる高さを有する段部１１ｂ（樹脂ポスト）を形成したものであるので、緩衝層としての機能を維持するため厚さを厚くした絶縁樹脂層１１に形成された高さの異なる樹脂ポストの形状及び大きさが任意の形状に精度良く調整されたものとなっている。したがって、一回のプレス処理で高い樹脂ポストを形成することができ、良好なパターン精度を有する樹脂ポストを備えた半導体装置とすることができる。   As will be described later with respect to the manufacturing method, the semiconductor device 10 of the present invention physically presses a mold die (template) 20 against the insulating resin layer 11 to form stepped portions 11b (resin posts) having different heights. Since it was formed, the shape and size of the resin post having a different height formed on the insulating resin layer 11 having a large thickness to maintain the function as the buffer layer was accurately adjusted to an arbitrary shape. It has become a thing. Therefore, a high resin post can be formed by a single press process, and a semiconductor device including a resin post having good pattern accuracy can be obtained.

半導体基板１は、少なくとも表層が絶縁部（図示略）をなす基材１ａの一面上に、例えば電極２としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ２ 等のパッシベーション膜３（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜３には、電極２と整合する位置に開口部４が設けられており、この開口部４を通して電極２が露出されている。パッシベーション膜３は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。 The semiconductor substrate 1 is provided with, for example, an Al pad as an electrode 2 on at least one surface of a base material 1a whose surface layer forms an insulating portion (not shown), and further a passivation film 3 (passivation) such as SiN or SiO 2 on the surface. Insulating film) is formed. The passivation film 3 is provided with an opening 4 at a position aligned with the electrode 2, and the electrode 2 is exposed through the opening 4. The passivation film 3 can be formed by, for example, the LP-CVD method, and the film thickness is, for example, 0.1 to 0.5 μm.

半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。   The semiconductor substrate 1 may be a semiconductor wafer such as a silicon wafer, or may be a semiconductor chip obtained by cutting (dicing) the semiconductor wafer into chip dimensions. When the semiconductor substrate 1 is a semiconductor chip, first, a plurality of semiconductor elements, ICs, induction elements, etc. are formed on a semiconductor wafer and then cut into chip dimensions to obtain a plurality of semiconductor chips. Can do.

絶縁樹脂層１１は、各電極２と整合する位置に形成された開口部１１ａを有する。さらに、絶縁樹脂層１１には、異なる高さを有する段部１１ｂ（樹脂ポスト）が設けられている。
また、前記段部１１ｂの凸部分は、Ｒ形状となっていることが好ましい。これにより、配線層１２における断線を抑制でき、その結果、電気的安定性に優れたものとすることができる。 The insulating resin layer 11 has an opening 11 a formed at a position aligned with each electrode 2. Furthermore, the insulating resin layer 11 is provided with step portions 11b (resin posts) having different heights.
Moreover, it is preferable that the convex part of the said step part 11b becomes R shape. Thereby, the disconnection in the wiring layer 12 can be suppressed, and as a result, it can be excellent in electrical stability.

また、前記段部１１ｂの凸部分にテーパーをつけてもよい。テーパーをつけることにより、凸部の側面にもしっかりと配線を施すことができるので、配線層１２における断線を抑制でき、その結果、電気的安定性に優れたものとすることができる。   Moreover, you may taper the convex part of the said step part 11b. By providing the taper, it is possible to securely wire the side surface of the convex portion, so that the disconnection in the wiring layer 12 can be suppressed, and as a result, the electrical stability can be improved.

このような絶縁樹脂層１１は、後述するような方法により形成することができる。これにより、緩衝層としての機能を維持するため厚さを厚くした絶縁樹脂層１１に形成された高さの異なる樹脂ポストの形状及び大きさが任意の形状に精度良く調整されたものとなっている。
また、絶縁樹脂層１１は、感光性樹脂からなることが好ましい。これにより、後述する製造方法において、樹脂硬化を低い温度で行うことができるので、硬化後の絶縁樹脂の残留応力を低減することができ、ウエハに反りが生じるのを防止することができる。 Such an insulating resin layer 11 can be formed by a method as described later. As a result, the shape and size of the resin posts having different heights formed on the insulating resin layer 11 having a large thickness to maintain the function as the buffer layer are accurately adjusted to an arbitrary shape. Yes.
The insulating resin layer 11 is preferably made of a photosensitive resin. Thereby, in the manufacturing method described later, since the resin can be cured at a low temperature, it is possible to reduce the residual stress of the insulating resin after curing, and to prevent the wafer from being warped.

配線層１２は、少なくとも前記段部１１ｂの一部を覆うように設けられ、開口部１１ａを介して絶縁樹脂層１１を貫通し、電極２と電気的に接続されている。
配線層１２の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。配線層１２は、電解銅めっき法等のめっき法により形成することができる。 The wiring layer 12 is provided so as to cover at least a part of the step portion 11b, penetrates the insulating resin layer 11 through the opening portion 11a, and is electrically connected to the electrode 2.
As a material of the wiring layer 12, for example, Cu or the like is used, and its thickness is, for example, 1 to 20 μm. Thereby, sufficient electrical conductivity is obtained. The wiring layer 12 can be formed by a plating method such as an electrolytic copper plating method.

封止樹脂層１３は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えばが５〜１５０μｍである。封止樹脂層１３には、外部への端子を出力するための開口部（図示略）が設けられる。   The sealing resin layer 13 is made of, for example, a polyimide resin, an epoxy resin, a silicone resin, and the thickness thereof is, for example, 5 to 150 μm. The sealing resin layer 13 is provided with an opening (not shown) for outputting a terminal to the outside.

次に、図１に示す半導体装置１０の製造方法について説明する。
本発明の半導体装置の製造方法は、一方の面側に電極２が設けられた半導体基板１上に、絶縁樹脂を塗布する第一工程と、一面に所定のパターンで形成された凹凸部を備える型板を、該凹凸部が形成された側を前記絶縁樹脂に押し付け、該凹凸部に対応する凹凸パターンを有し、かつ異なる高さの段部１１ｂが設けられた絶縁樹脂層１１を形成する第二工程と、前記絶縁樹脂層１１上に、少なくとも前記段部１１ｂの一部を覆うように、前記電極２と電気的に接続される配線層１２を形成する第三工程と、を順に備えることを特徴とする。 Next, a method for manufacturing the semiconductor device 10 shown in FIG. 1 will be described.
The semiconductor device manufacturing method of the present invention includes a first step of applying an insulating resin on a semiconductor substrate 1 provided with an electrode 2 on one surface side, and an uneven portion formed in a predetermined pattern on one surface. The side on which the concavo-convex portion is formed is pressed against the insulating resin to form the insulating resin layer 11 having a concavo-convex pattern corresponding to the concavo-convex portion and provided with step portions 11b having different heights. A second step and a third step of forming a wiring layer 12 electrically connected to the electrode 2 on the insulating resin layer 11 so as to cover at least a part of the stepped portion 11b are sequentially provided. It is characterized by that.

本発明では、絶縁樹脂にモールド型（型板）を物理的に接触させて押し付けることで、異なる高さを有する段部１１ｂ（樹脂ポスト）を形成したものであるので、一回のプレス処理で高い樹脂ポストを形成することができる。緩衝層としての機能を維持するため厚さを厚くした絶縁樹脂層１１に形成された高さの異なる樹脂ポストの形状及び大きさが任意の形状に精度良く調整されたものとなっている。したがって、良好なパターン精度と優れた電気的な接続とを備えた半導体装置とすることができる。
また、本発明による半導体装置の製造方法は、絶縁樹脂層１１の形成において熱処理に伴う煩わしい工程が不要であるので、容易に上記半導体装置を製造することができる。 In the present invention, the step 11b (resin post) having different heights is formed by physically contacting and pressing the mold (template) to the insulating resin. High resin posts can be formed. In order to maintain the function as the buffer layer, the shape and size of the resin posts having different heights formed on the insulating resin layer 11 having a large thickness are accurately adjusted to an arbitrary shape. Therefore, a semiconductor device having good pattern accuracy and excellent electrical connection can be obtained.
In addition, since the semiconductor device manufacturing method according to the present invention does not require a troublesome process associated with heat treatment in forming the insulating resin layer 11, the semiconductor device can be easily manufactured.

本発明の半導体装置の製造方法について、図２、図３を用いて説明する。
まず、図２（ａ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。この半導体基板１は、上述したように、基材１ａの一面上に電極２とパッシベーション膜３が形成されており、パッシベーション膜３には、電極２と整合する位置に開口部４が設けられた半導体ウエハである。パッシベーション膜３は例えばＬＰ−ＣＶＤ等により形成され、その膜厚は例えば０．１〜０，５μｍである。 A method for manufacturing a semiconductor device of the present invention will be described with reference to FIGS.
First, as shown in FIG. 2A, a semiconductor substrate 1 having an integrated circuit (not shown), an electrode 2 and a passivation film 3 is prepared. As described above, in this semiconductor substrate 1, the electrode 2 and the passivation film 3 are formed on one surface of the base material 1 a, and the opening 4 is provided in the passivation film 3 at a position aligned with the electrode 2. It is a semiconductor wafer. The passivation film 3 is formed by, for example, LP-CVD, and the film thickness is, for example, 0.1 to 0.5 μm.

次いで、半導体基板１のパッシベーション膜３の上に、開口部１１ａおよび異なる高さを有する段部１１ｂが設けられた絶縁樹脂層１１を形成する。その厚さは、例えば５〜５０μｍである。
このような絶縁樹脂層１１は、以下のようにして形成される。 Next, an insulating resin layer 11 is formed on the passivation film 3 of the semiconductor substrate 1. The insulating resin layer 11 is provided with openings 11 a and step portions 11 b having different heights. The thickness is, for example, 5 to 50 μm.
Such an insulating resin layer 11 is formed as follows.

まず、図２（ｂ）に示すように、半導体基板１の上面を覆うように全体的に、絶縁樹脂１１ｃを塗布する（第一工程）。絶縁樹脂１１ｃは、例えばポリイミド系、エポキシ系またはシリコーン系の液状樹脂からなり、塗布する厚さは、例えば２〜２００μｍ程度である。また、絶縁樹脂１１ｃに使われる材料は感光性を持ち、露光することにより硬化する。これにより、樹脂硬化を低い温度で行うことができるので、形成される絶縁樹脂層１１の残留応力を低減することができ、ウエハに反りが生じるのを防止することができる。   First, as shown in FIG. 2B, an insulating resin 11c is applied as a whole so as to cover the upper surface of the semiconductor substrate 1 (first step). The insulating resin 11c is made of, for example, a polyimide-based, epoxy-based, or silicone-based liquid resin, and the applied thickness is, for example, about 2 to 200 μm. The material used for the insulating resin 11c has photosensitivity and is cured by exposure. Thereby, since resin hardening can be performed at low temperature, the residual stress of the formed insulating resin layer 11 can be reduced, and it can prevent that the curvature of a wafer arises.

次に、図２（ｃ）に示すように、絶縁樹脂１１ｃの塗布後、形成すべき所定パターンの鏡像に対応する凹凸２１ａを有する、例えば石英材質よりなるモールド型２０（型板）の凹凸面を前記絶縁樹脂１１ｃの塗布面に押し付ける（第二工程）。
次に、図２（ｄ）に示すように、前記モールド型２０を押し付けたまま上述した絶縁樹脂１１ｃに露光光Ｌを当てることにより露光して絶縁樹脂を硬化させ、高さの異なる凸部領域（樹脂ポスト）と、凹部領域とを形成する（第三工程）。このような凸部領域と凹部領域とを得るために好適な絶縁樹脂１１ｃとしては、例えばポリイミド、シリコーン、エポキシ等が挙げられる。その際、絶縁樹脂１１ｃの硬さは、２００ＭＰａ〜１０ＧＰａの範囲にあると、緩衝層として機能を有することから好ましい。 Next, as shown in FIG. 2 (c), after the application of the insulating resin 11c, the uneven surface of the mold 20 (template) made of, for example, quartz material having the unevenness 21a corresponding to the mirror image of the predetermined pattern to be formed. Is pressed against the coated surface of the insulating resin 11c (second step).
Next, as shown in FIG. 2D, the insulating resin 11c is exposed to light by exposing the insulating mold 11c to the above-described insulating resin 11c while being pressed to cure the insulating resin, so that convex regions having different heights are formed. (Resin post) and a recessed region are formed (third step). Examples of the insulating resin 11c suitable for obtaining such a convex region and a concave region include polyimide, silicone, and epoxy. At that time, the hardness of the insulating resin 11c is preferably in the range of 200 MPa to 10 GPa because it has a function as a buffer layer.

そして、図３（ａ）に示すように、前記モールド型２０を外すことにより、開口部１１ａおよび高さが異なる段部１１ｂが形成された絶縁樹脂層１１を形成する（第四工程）ことができる。このようにモールド型２０による押し付けと露光が同時期に行われるため、型崩れすることなく所定の凹凸パターンを有する段部１１ｂを形成することができる。   Then, as shown in FIG. 3A, by removing the mold 20, the insulating resin layer 11 having the opening 11a and the stepped portion 11b having different heights is formed (fourth step). it can. Thus, since the pressing by the mold 20 and the exposure are performed at the same time, the step portion 11b having a predetermined uneven pattern can be formed without losing its shape.

また、前記絶縁樹脂層１１に設けられた段部１１ｂの凸部分にＲ加工を行う工程を備えることが好ましい（図４参照）。これにより、配線層１２における断線を抑制でき、その結果、電気的安定性に優れたものとすることができる。
このようなＲ加工は、モールド型２０の有する凹凸２１ａをＲ形状とすることにより、段部形成と同時に行うことが好ましい。 Moreover, it is preferable to provide the process of carrying out R process to the convex part of the step part 11b provided in the said insulating resin layer 11 (refer FIG. 4). Thereby, the disconnection in the wiring layer 12 can be suppressed, and as a result, it can be excellent in electrical stability.
Such R processing is preferably performed simultaneously with the formation of the stepped portion by making the unevenness 21a of the mold 20 into an R shape.

また、段部１１ｂの凸部分にテーパーをつけてもよい。テーパーをつけることにより、該凸部分の側面にもしっかりと配線を施すことができるので、配線層１２における断線を抑制でき、その結果、電気的安定性に優れたものとすることができる。また、凹凸部を形成後に、型板を絶縁樹脂層１１からはずしやすくなる。
このようなテーパー加工は、モールド型２０の有する凹凸２１ａをテーパーをつけたものとすることにより、段部形成と同時に行うことが好ましい。 Moreover, you may taper the convex part of the step part 11b. By providing the taper, the wiring can be firmly applied to the side surface of the convex portion, so that the disconnection in the wiring layer 12 can be suppressed, and as a result, the electrical stability can be improved. Moreover, it becomes easy to remove the template from the insulating resin layer 11 after forming the uneven portion.
Such taper processing is preferably performed simultaneously with the formation of the stepped portion by forming the unevenness 21a of the mold 20 with a taper.

段部１１ｂ（樹脂ポスト）の形状としては、特に限定されるものではなく、円柱状、四角柱状、八角柱状の多角柱状、また、これらの形状にテーパーをつけた、円錐状（図１参照）、多角錐状等とすることができる。
このような形状を有する段部１１ｂは、モールド型２０の有する凹凸２１ａの形状を適宜変更することで、容易に形成することができる。 The shape of the step portion 11b (resin post) is not particularly limited, and is a cylindrical shape, a quadrangular prism shape, an octagonal prism shape, a polygonal prism shape, or a conical shape in which these shapes are tapered (see FIG. 1). It can be a polygonal pyramid or the like.
The step portion 11b having such a shape can be easily formed by appropriately changing the shape of the unevenness 21a of the mold 20.

次に、図３（ｂ）に示すように、絶縁樹脂層１１の上であって、少なくとも前記段部１１ｂの一部を覆うように、配線層１２を形成する（第五工程）。これにより、絶縁樹脂層１１からなる段部１１ｂ（樹脂ポスト）を覆うと共に、開口部１１ａを介して電極２と電気的に接続された配線層１２が得られる。配線層１２の厚さは、例えば１〜２０μｍ程度が好ましい。この配線層１２を所定の領域に形成する方法は、特に限定されるものではないが、例えば以下に示す方法を用いることができる。   Next, as shown in FIG. 3B, the wiring layer 12 is formed on the insulating resin layer 11 so as to cover at least a part of the stepped portion 11b (fifth step). Thereby, the wiring layer 12 that covers the step portion 11b (resin post) made of the insulating resin layer 11 and is electrically connected to the electrode 2 through the opening portion 11a is obtained. The thickness of the wiring layer 12 is preferably about 1 to 20 μm, for example. A method of forming the wiring layer 12 in a predetermined region is not particularly limited, but for example, the following method can be used.

ここで、配線層１２を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層（図示略）を絶縁樹脂層１１上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたＣｕ層およびＣｒ層からなる積層体、またはＣｕ層およびＴｉ層からなる積層体である。また、無電解Ｃｕめっき層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。 Here, an example of a suitable method for forming the wiring layer 12 will be described.
First, a thin seed layer (not shown) for electrolytic plating is formed on the entire surface of the insulating resin layer 11 or a necessary region by sputtering or the like. The seed layer is, for example, a laminated body made of a Cu layer and a Cr layer formed by a sputtering method, or a laminated body made of a Cu layer and a Ti layer. Further, it may be an electroless Cu plating layer, a metal thin film layer formed by a vapor deposition method, a coating method, a chemical vapor deposition method (CVD), or the like, or a combination of the above metal layer forming methods. Good.

次に、シード層の上に、電解めっき用のレジスト膜（図示略）を形成する。このレジスト膜には配線層１２の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。   Next, a resist film (not shown) for electrolytic plating is formed on the seed layer. The resist film is provided with an opening in a region where the wiring layer 12 is to be formed, and the seed layer is exposed in the opening. The resist film can be formed by, for example, patterning using a photolithography technique, a method of laminating a film resist, a method of spin-coating a liquid resist, or the like.

そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Ｃｕ等から構成された配線層１２を形成する。このように、所望の領域に配線層１２が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、配線層１２が形成された領域以外の部分では絶縁樹脂層１１が露出されるようにする（図２（ｃ）参照）。   Then, a wiring layer 12 made of Cu or the like is formed on the exposed seed layer using the resist film as a mask by an electrolytic plating method or the like. Thus, after the wiring layer 12 is formed in a desired region, unnecessary resist film and seed layer are removed by etching, and the insulating resin layer 11 is exposed in a portion other than the region where the wiring layer 12 is formed. (See FIG. 2 (c)).

次いで、図３（ｃ）に示すように、絶縁樹脂層１１および配線層１２を全て覆うように封止樹脂層１３を形成した後、絶縁樹脂層１１の凸部領域（樹脂ポスト）上に位置する部分に開口部１３ａを設ける（第六工程）。これらの一連の工程により、図１に示すような半導体装置１０が得られる。その際、絶縁樹脂層１１厚さは、例えばが５〜１５０μｍ程度が好ましい。ここで、開口部１３ａにより露呈された配線層１２の一部（電極パッドとも呼ぶ）１２ａは、後に形成される半田バンプ１９との電気的な接点として機能する。
このような封止樹脂層１３は、例えば、感光性ポリイミド樹脂や感光性シリコーン樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止樹脂層１３を形成することができる。なお、封止樹脂層１３の形成方法は、この方法に限定されるものではない。 Next, as shown in FIG. 3C, after the sealing resin layer 13 is formed so as to cover all of the insulating resin layer 11 and the wiring layer 12, the sealing resin layer 13 is positioned on the convex region (resin post) of the insulating resin layer 11. The opening 13a is provided in the part to be performed (sixth step). Through these series of steps, the semiconductor device 10 as shown in FIG. 1 is obtained. At that time, the thickness of the insulating resin layer 11 is preferably about 5 to 150 μm, for example. Here, a part (also referred to as an electrode pad) 12a of the wiring layer 12 exposed by the opening 13a functions as an electrical contact with a solder bump 19 to be formed later.
Such a sealing resin layer 13 is formed by, for example, patterning a photosensitive resin such as a photosensitive polyimide resin or a photosensitive silicone resin by a photolithography technique, thereby forming the sealing resin layer 13 having an opening at a desired position. Can be formed. In addition, the formation method of the sealing resin layer 13 is not limited to this method.

その後、必要に応じて、封止樹脂層１３の開口部に、例えば半田バンプを形成してもよい。この半田バンプの形成方法としては、めっき法、印刷法、メタルジェット法、及び半田ボールを載置する方法等が挙げられる。   Thereafter, for example, solder bumps may be formed in the openings of the sealing resin layer 13 as necessary. Examples of the solder bump forming method include a plating method, a printing method, a metal jet method, and a method of placing a solder ball.

以上のようにして形成される半導体装置１０は、絶縁樹脂にモールド型を物理的に接触させて所定の圧力を加えることで異なる高さを有する段部を形成したものであるので、緩衝層としての機能を維持するため厚さを厚くした絶縁樹脂層に形成された高さの異なる段部の形状及び大きさが任意の形状に精度良く調整されたものとなっている。したがって、良好なパターン精度と優れた電気的な接続とを備えた半導体装置とすることができる。
また、本発明による半導体装置の製造方法は、熱処理に伴う煩わしい工程が不要であるので、容易に上記半導体装置を製造することができる。 Since the semiconductor device 10 formed as described above is such that step portions having different heights are formed by physically contacting the mold with the insulating resin and applying a predetermined pressure, the buffer layer is used as the buffer layer. In order to maintain this function, the shape and size of the stepped portions having different heights formed on the insulating resin layer having a large thickness are accurately adjusted to an arbitrary shape. Therefore, a semiconductor device having good pattern accuracy and excellent electrical connection can be obtained.
In addition, the semiconductor device manufacturing method according to the present invention does not require a troublesome process associated with heat treatment, and thus the semiconductor device can be easily manufactured.

以上、本発明の半導体装置の製造方法について説明してきたが、本発明は上記の例に限定されるものではなく、必要に応じて適宜変更が可能である。   The semiconductor device manufacturing method of the present invention has been described above. However, the present invention is not limited to the above-described example, and can be appropriately changed as necessary.

本発明は、パターン精度が良好で、電気的な接続信頼性が高く、容易に形成することができるので、多層化および小型化されたウエハレベルＣＳＰタイプの各種半導体装置およびその製造方法に適用可能である。   INDUSTRIAL APPLICABILITY The present invention has good pattern accuracy, high electrical connection reliability, and can be easily formed. Therefore, the present invention can be applied to various types of wafer level CSP type semiconductor devices that are multi-layered and miniaturized and a method for manufacturing the same. It is.

本発明に係る半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device which concerns on this invention. 本発明に係る半導体装置の製造方法の一例を工程順に示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the semiconductor device which concerns on this invention in process order. 図２に続く工程の一例を順に示す模式的断面図である。FIG. 3 is a schematic cross-sectional view sequentially illustrating an example of a process following FIG. 2. 絶縁樹脂層の段部をなす凸部分にＲ加工を施した状態を示す断面図である。It is sectional drawing which shows the state which gave the R process to the convex part which makes the step part of an insulating resin layer. 従来の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor device. 従来の半導体装置の製造方法の一例を工程順に示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the conventional semiconductor device in order of a process. 図６に続く工程の一例を順に示す模式的断面図である。FIG. 7 is a schematic cross-sectional view sequentially illustrating an example of a process following FIG. 6.

符号の説明Explanation of symbols

１ 半導体基板、２ 電極、３ パッシベーション膜、４ 開口部、１０ 半導体装置、１１ 絶縁樹脂層、１１ａ 開口部、１１ｂ 段部、１１ｃ 絶縁樹脂、１２ 配線層、１３ 封止樹脂層。
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 electrodes, 3 passivation film, 4 opening part, 10 semiconductor device, 11 insulating resin layer, 11a opening part, 11b step part, 11c insulating resin, 12 wiring layer, 13 sealing resin layer.

Claims (6)

一方の面側に電極が設けられた半導体基板上に、絶縁樹脂を塗布する第一工程と、
一面に所定のパターンで形成された凹凸部を備える型板を、該凹凸部が形成された側を前記絶縁樹脂層に押し付け、該凹凸部に対応する凹凸パターンを有し、かつ異なる高さの段部が設けられた絶縁樹脂層を形成する第二工程と、
前記絶縁樹脂層上に、少なくとも前記段部の一部を覆うように、前記電極と電気的に接続される配線層を形成する第三工程と、を備えることを特徴とする半導体装置の製造方法。 A first step of applying an insulating resin on a semiconductor substrate provided with electrodes on one side;
A template having a concavo-convex portion formed in a predetermined pattern on one surface is pressed against the insulating resin layer on the side where the concavo-convex portion is formed, and has a concavo-convex pattern corresponding to the concavo-convex portion and having different heights. A second step of forming an insulating resin layer provided with a stepped portion;
And a third step of forming a wiring layer electrically connected to the electrode so as to cover at least a part of the stepped portion on the insulating resin layer. . 前記第二工程の後に、前記絶縁樹脂層に設けられた段部の凸部分にＲ加工を行う工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of performing R processing on a convex portion of a step portion provided in the insulating resin layer after the second step. 前記絶縁樹脂層として、感光性樹脂を用いることを特徴とする請求項１または２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a photosensitive resin is used as the insulating resin layer. 一方の面側に電極が設けられた半導体基板と、
前記半導体基板上に設けられ、前記電極に対応する位置に開口部を有し、かつ異なる高さを有する段部が設けられた絶縁樹脂層と、
前記絶縁樹脂層上に、少なくとも前記段部の一部を覆うように設けられ、前記電極と電気的に接続される配線層と、を備えていることを特徴とする半導体装置。 A semiconductor substrate provided with an electrode on one surface side;
An insulating resin layer provided on the semiconductor substrate, having an opening at a position corresponding to the electrode, and a step having a different height; and
A semiconductor device comprising: a wiring layer provided on the insulating resin layer so as to cover at least a part of the stepped portion and electrically connected to the electrode. 前記絶縁樹脂層は、感光性樹脂からなることを特徴とする請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein the insulating resin layer is made of a photosensitive resin. 前記絶縁樹脂層の段部の凸部分は、Ｒ形状となっていることを特徴とする請求項４または５に記載の半導体装置。
6. The semiconductor device according to claim 4, wherein the convex portion of the step portion of the insulating resin layer has an R shape.
JP2006145483A 2006-05-25 2006-05-25 Semiconductor device and its manufacturing method Pending JP2007317857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145483A JP2007317857A (en) 2006-05-25 2006-05-25 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145483A JP2007317857A (en) 2006-05-25 2006-05-25 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007317857A true JP2007317857A (en) 2007-12-06

Family

ID=38851462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145483A Pending JP2007317857A (en) 2006-05-25 2006-05-25 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007317857A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029342A (en) * 2009-07-23 2011-02-10 Renesas Electronics Corp Method of manufacturing semiconductor device, semiconductor device, and semiconductor manufacturing apparatus
JP2014146780A (en) * 2013-01-28 2014-08-14 Win Semiconductors Corp Semiconductor integrated circuit
JP2014187338A (en) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd Wafer level package structure and manufacturing method of the same
JP2014187337A (en) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd Wafer level package structure and manufacturing method of the same
JP2014187339A (en) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd Wafer level package structure and manufacturing method of the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033412A (en) * 2000-07-13 2002-01-31 Sharp Corp Semiconductor device
JP2003179183A (en) * 1999-10-29 2003-06-27 Hitachi Ltd Semiconductor device and its manufacturing method
JP2005108924A (en) * 2003-09-29 2005-04-21 Ibiden Co Ltd Multilayer printed wiring board and its manufacturing method
JP2005203586A (en) * 2004-01-16 2005-07-28 Shinko Electric Ind Co Ltd Manufacturing method of multilayer wiring board
JP2005340255A (en) * 2004-05-24 2005-12-08 Fujikura Ltd Semiconductor device, its manufacturing process and electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179183A (en) * 1999-10-29 2003-06-27 Hitachi Ltd Semiconductor device and its manufacturing method
JP2002033412A (en) * 2000-07-13 2002-01-31 Sharp Corp Semiconductor device
JP2005108924A (en) * 2003-09-29 2005-04-21 Ibiden Co Ltd Multilayer printed wiring board and its manufacturing method
JP2005203586A (en) * 2004-01-16 2005-07-28 Shinko Electric Ind Co Ltd Manufacturing method of multilayer wiring board
JP2005340255A (en) * 2004-05-24 2005-12-08 Fujikura Ltd Semiconductor device, its manufacturing process and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029342A (en) * 2009-07-23 2011-02-10 Renesas Electronics Corp Method of manufacturing semiconductor device, semiconductor device, and semiconductor manufacturing apparatus
US8541300B2 (en) 2009-07-23 2013-09-24 Renesas Electronics Corporation Method of manufacturing semiconductor device, semiconductor device thus manufactured, and semiconductor manufacturing apparatus
JP2014146780A (en) * 2013-01-28 2014-08-14 Win Semiconductors Corp Semiconductor integrated circuit
JP2014187338A (en) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd Wafer level package structure and manufacturing method of the same
JP2014187337A (en) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd Wafer level package structure and manufacturing method of the same
JP2014187339A (en) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd Wafer level package structure and manufacturing method of the same

Similar Documents

Publication Publication Date Title
TWI539508B (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
JP5810958B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
JP2005175317A (en) Semiconductor device and its manufacturing method
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
US10573587B2 (en) Package structure and manufacturing method thereof
US20190109092A1 (en) Positioning structure having positioning unit
US7615408B2 (en) Method of manufacturing semiconductor device
JP2007317857A (en) Semiconductor device and its manufacturing method
JP2008047732A (en) Semiconductor device and manufacturing method thereof
JP5080067B2 (en) Manufacturing method of semiconductor device
JP2007123578A (en) Semiconductor device and its manufacturing method
JP2008288481A (en) Semiconductor device and method for manufacturing the same
JP4062305B2 (en) Manufacturing method of semiconductor device
TW201415591A (en) Semiconductor device and manufacturing method of the same
KR101003658B1 (en) Stacked wafer level package and method manufacturing the same
JP2007095894A (en) Semiconductor device and method of manufacturing same
US10937760B2 (en) Method for manufacturing a chip package
KR101043471B1 (en) Method manufacturing semiconductor package
JP5055895B2 (en) Printing mask, method of using printing mask, and method of manufacturing semiconductor device
JP2005116714A (en) Semiconductor device and its manufacturing method
JP2010278477A (en) Method of manufacturing semiconductor device
JP2020113613A (en) Semiconductor device and method of manufacturing semiconductor device
JP2007027377A (en) Manufacturing method of semiconductor device
JP2007250952A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011