JP2007250952A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2007250952A JP2007250952A JP2006074139A JP2006074139A JP2007250952A JP 2007250952 A JP2007250952 A JP 2007250952A JP 2006074139 A JP2006074139 A JP 2006074139A JP 2006074139 A JP2006074139 A JP 2006074139A JP 2007250952 A JP2007250952 A JP 2007250952A
- Authority
- JP
- Japan
- Prior art keywords
- layer film
- film
- post electrode
- lower layer
- filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、ＷＬ−ＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）における半導体装置およびその製造方法に関する。特に、ポスト電極の頭頂部にキズが形成され難く、また保護膜が部分的に薄くなることも防止し、さらに放熱性・耐湿性ともに良好である半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device in WL-CSP (Wafer Level Chip Size Package) and a manufacturing method thereof. In particular, the present invention relates to a semiconductor device in which scratches are hardly formed at the top of the post electrode, a protective film is prevented from being partially thinned, and heat dissipation and moisture resistance are good, and a manufacturing method thereof.
半導体製造工程は、ウェハ面に拡散層，薄膜及びパターン配線等により集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を形成する前工程と、この前工程にて処理され集積回路が形成された後、ダイシングを行いチップを切り出し、このチップをパッケージにて封止する後工程とに大きく分かれる。上記後工程において、チップの封止技術の一つとして、ＷＬ−ＣＳＰが用いられている。
上記ＷＬ−ＣＳＰは、パッケージサイズがチップサイズと同じリアルチップサイズとなる、究極の小型化・薄型化・軽量化を実現する省スペースパッケージである。ＷＬ−ＣＳＰには、前工程と後工程とにおいてウェハ状態で一括した処理を行うことができるという利点もある。
The semiconductor manufacturing process includes a pre-process for forming an integrated circuit (IC) on the wafer surface using a diffusion layer, a thin film, pattern wiring, and the like, and a dicing process is performed after the integrated circuit is formed in the pre-process. The chip is roughly divided into a subsequent process of cutting out the chip and sealing the chip with a package. In the post-process, WL-CSP is used as one of chip sealing techniques.
The WL-CSP is a space-saving package that realizes the ultimate miniaturization, thickness reduction, and weight reduction, in which the package size is the same real chip size as the chip size. The WL-CSP also has an advantage that batch processing can be performed in the wafer state in the pre-process and the post-process.
図２は従来のＷＬ−ＣＳＰにおける半導体装置の製造方法を示している。図には各工程が断面図として図示されている。なお、半導体基板１上には前工程において予め集積回路が形成されているが、図２においては図示を省略している。まず、半導体基板１上に感光性フィルムを塗布し、露光および現像を行い、選択的に開口部を形成する。そして、電解メッキにより開口部に銅を付着させた後、感光性フィルムを除去し、外部との電気的接続用のポスト電極２を形成する。
FIG. 2 shows a method of manufacturing a semiconductor device in a conventional WL-CSP. In the figure, each process is illustrated as a cross-sectional view. An integrated circuit is formed on the
次に、アルカリ金属イオンなどの可動イオン、水分（湿気）などからポスト電極２および半導体基板１を保護するために、ポスト電極２および半導体基板１の表面を覆うようにエポキシ樹脂などの樹脂１０を塗布すると図２（ａ）で示される構造が形成される。
そして、樹脂１０の表面をバックグラインド装置などを用いた機械的なグラインドにより研磨することにより、ポスト電極２の頭頂部を表面に露出させる。そして、グラインドにての研磨により、ポスト電極２の高さの均一化を行うと図２（ｂ）で示される構造が形成される。
Next, in order to protect the
Then, the top of the
次に、チップを基板にハンダ付けした際に、ハンダの濡れ性を向上させ、ハンダとの付着強度を上げるために、露出したポスト電極２の頭頂部にメッキ処理を行う。金およびニッケルなどの金属をポスト電極２に付着させ、金属メッキ層４を形成すると、図２（ｃ）で示される構造が形成される。このとき、メッキはポスト電極２にのみ選択的に行われる。図示しないが、続いてウェハをダイシングして個々のチップに分割し、パッケージ化された半導体装置が完成する。各半導体装置は、例えばプリント基板上にハンダ付けされる。
Next, when the chip is soldered to the substrate, the exposed top of the
以上の製造方法によって作製される半導体装置は、小型化・薄型化が要求される電子機器用の半導体装置として利用価値が高い。その一例として、ダイオード・トランジスタ等のディスクリート半導体装置や半導体集積回路が挙げられる。例えば、図２の半導体基板１としてｐ型のＳｉ基板を用い、その表面に不純物注入を行い、ｎ型の領域を選択的に形成すると横型のｐｎ接合が形成される。そしてｐ型およびｎ型の領域上にそれぞれポスト電極を形成し、上述した方法によりパッケージングを行うとダイオードが完成する。
なお、特許文献１には、半導体基板上にポスト電極を形成し、半導体基板およびポスト電極をフッ素樹脂で覆った後、フッ素樹脂の表面を研磨することによりポスト電極を露出させる半導体装置の製造方法が記載されている。
In
特許文献１に示す半導体装置の製造方法において、ポスト電極２及び半導体基板１との表面を覆う樹脂１０は、エポキシ系樹脂等からなる樹脂成分に、シリカなどからなる充填剤（フィラー）と硬化剤とを含有させたものである。
上記充填剤は、樹脂１０の線膨張係数を半導体基板１の線膨張係数に近づけるとともに、樹脂１０の熱伝送性を向上させて、半導体基板１にて発生した熱が樹脂１０を介して外部（大気中）に放熱されるために含まれている。
In the method of manufacturing a semiconductor device shown in
The filler makes the linear expansion coefficient of the
上記樹脂１０に含まれる充填剤は、粒径が１０μｍ〜３０μｍ程度のシリカやアルミナ等の球状の粒体からなるため、樹脂１０の上面を機械的なグラインドにより研磨すると、ポスト電極２の頭頂部がこの充填剤により削られ、ポスト電極２の頭頂部にキズ（凹凸部、すなわち粒体による擦過キズ）が形成される。
ポスト電極２の頭頂部にキズが形成されると、その頭頂部表面にメッキ処理を良好に行うことができず、ポスト電極２のハンダ濡れ性を充分に向上させることができなくなる。
そして、ポスト電極２のハンダ濡れ性が悪い場合、ポスト電極２と基板上の電極とのハンダ付け強度（接着強度）が低下する虞がある。
Since the filler contained in the
If scratches are formed on the top of the
If the solder wettability of the
また、上述した研磨により、充填材が樹脂１０の表面から剥がれ落ち、図２（ｄ）に示されるように、充填剤が剥がれ落ちることにより形成された凹部５（溝状のへこみ、空所）が樹脂１０の表面に生じることとなる。この凹部５が形成されることにより、この部分の樹脂１０の厚みが減少し、外部からの水分の浸潤を充分に阻止することができなくなり、半導体装置の耐湿性が劣化することとなる。
本発明は、このような事情に鑑みてなされたもので、ポスト電極の頭頂部にキズが形成され難く、また保護膜（上記樹脂１０）の厚さが部分的に薄くなることを防止し、耐湿性及び耐熱性を良好とする半導体装置及びその製造方法を提供することを目的とする。
In addition, due to the above-described polishing, the filler is peeled off from the surface of the
The present invention was made in view of such circumstances, it is difficult to form a scratch on the top of the post electrode, and the protective film (resin 10) is prevented from partially thinning, It is an object of the present invention to provide a semiconductor device having good moisture resistance and heat resistance and a method for manufacturing the same.
本発明の半導体装置は、半導体基板と、該半導体基板の表面に対して垂直に形成された柱状のポスト電極と、該ポスト電極が形成された前記半導体基板上に形成された、上層膜及び下層膜の２層からなる保護膜とを有し、前記保護膜の下層膜の厚さが前記ポスト電極の頂部の高さより薄く、かつ前記上層膜に充填材が含有されておらず、下層膜に充填剤が含有されていることを特徴とする。 The semiconductor device of the present invention includes a semiconductor substrate, a columnar post electrode formed perpendicular to the surface of the semiconductor substrate, and an upper layer film and a lower layer formed on the semiconductor substrate on which the post electrode is formed. A protective film consisting of two layers of the film, the thickness of the lower film of the protective film is thinner than the height of the top of the post electrode, and the upper film contains no filler, It is characterized by containing a filler.
本発明の半導体装置は、前記下層膜の厚さがポスト電極頂部の高さの１／２以上であることを特徴とする。 The semiconductor device according to the present invention is characterized in that the thickness of the lower layer film is ½ or more of the height of the top of the post electrode.
本発明の半導体装置は、前記ポスト電極の頂部が前記保護膜の表面から露出しており、前記頂部面にメッキ層が設けられていることを特徴とする。 The semiconductor device according to the present invention is characterized in that a top portion of the post electrode is exposed from a surface of the protective film, and a plating layer is provided on the top surface.
本発明の半導体装置の製造方法は、半導体基板に対して素子を形成する素子形成過程と、前記素子のパッドに対応した開口部を形成する開口部形成工程と、柱状のポスト電極を、半導体基板の表面に対して垂直に、前記開口部毎に形成するポスト電極形成過程と、充填剤を含有する樹脂からなる下層膜及び充填剤を含有しない樹脂からなる上層膜の２層からなる保護膜を半導体基板表面に形成する保護膜形成過程と、前記保護膜を研磨し、保護膜表面から前記ポスト電極の頂部を露出させる研磨工程とを有し、前記下層膜が前記ポスト電極の頂部の高さより薄く形成されることを特徴とする。 A method of manufacturing a semiconductor device according to the present invention includes an element forming process for forming an element on a semiconductor substrate, an opening forming step for forming an opening corresponding to a pad of the element, and a columnar post electrode. A protective film consisting of two layers, a post electrode forming process formed for each opening, perpendicularly to the surface of the substrate, a lower layer film made of a resin containing a filler, and an upper layer film made of a resin not containing a filler A protective film forming process to be formed on the surface of the semiconductor substrate; and a polishing step of polishing the protective film and exposing a top portion of the post electrode from the protective film surface, wherein the lower layer film is higher than a height of the top portion of the post electrode. It is characterized by being formed thin.
本発明の半導体装置の製造方法は、前記下層膜がポスト電極頂部の高さの１／２以上の厚さにて形成されることを特徴とする。 The method of manufacturing a semiconductor device according to the present invention is characterized in that the lower layer film is formed with a thickness of ½ or more of the height of the top of the post electrode.
本発明の半導体装置の製造方法は、前記下層膜が樹脂と０．１μｍ以上１０μｍ以下の最大粒径の充填剤を含有していることを特徴とする。 The method for manufacturing a semiconductor device according to the present invention is characterized in that the lower layer film contains a resin and a filler having a maximum particle size of 0.1 μm or more and 10 μm or less.
本発明の半導体装置の製造方法は、前記研磨工程の後、前記保護膜をエッチングし、ポスト電極の側壁を露出させるエッチング工程をさらに含むことを特徴とする。 The method of manufacturing a semiconductor device according to the present invention further includes an etching step of etching the protective film and exposing a side wall of the post electrode after the polishing step.
本発明の半導体装置の製造方法は、前記エッチング工程の後に、前記ポスト電極の頂部表面にメッキ層を形成するメッキ工程とをさらに有することを特徴とする。 The method of manufacturing a semiconductor device according to the present invention further includes a plating step of forming a plating layer on the top surface of the post electrode after the etching step.
以上説明したように、本発明によれば、保護膜が上層膜と下層膜との２層から構成されており、基板表面に形成される下層膜に粒状の充填材が含有し、上層膜に粒状の充填材が含有しておらず、下層膜がポスト電極の頂部より薄く形成されため、保護膜を研磨してポスト電極の頂部を露出させる際、粒状の充填材の含有されていない上層膜のみ研磨することとなり、ポスト電極の頂部の表面にキズが形成されることがなく、メッキ処理が良好に行え、ハンダ濡れ性を向上させることができ、ポスト電極と、実装する基板状の電極とのハンダ付け強度を、従来例に比較して高くすることが可能となる。 As described above, according to the present invention, the protective film is composed of two layers of the upper layer film and the lower layer film, and the lower layer film formed on the substrate surface contains the granular filler, and the upper layer film Since the granular filler is not contained and the lower layer film is formed thinner than the top of the post electrode, when the protective film is polished to expose the top of the post electrode, the upper layer film not containing the granular filler The surface of the top of the post electrode will not be scratched, the plating process can be performed well, the solder wettability can be improved, the post electrode, and the substrate-like electrode to be mounted This makes it possible to increase the soldering strength compared to the conventional example.
また、本発明によれば、メッキ処理をした後も、上述したように、下層膜がポスト電極の頂部より薄く形成されため、研磨処理の後も上層膜の一部が下層膜の上部に残り、上層膜が直接露出しておらず、充填剤が剥がれ落ちることがなく、従来例のように充填材が剥がれ落ちることによる凹部の発生を防止することができる。
したがって、本発明によれば、凹部の発生に起因する保護膜が部分的に薄くなる現象をを防止し、耐湿性及び耐熱性の双方が良好な半導体装置とすることができる。
According to the present invention, since the lower layer film is formed thinner than the top of the post electrode even after the plating process, a part of the upper layer film remains on the upper part of the lower layer film after the polishing process. In addition, the upper layer film is not directly exposed, the filler is not peeled off, and the occurrence of recesses due to the filler being peeled off as in the conventional example can be prevented.
Therefore, according to the present invention, it is possible to prevent a phenomenon in which the protective film due to the generation of the concave portion is partially thinned, and to obtain a semiconductor device having both excellent moisture resistance and heat resistance.
以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の一実施形態による半導体装置の製造方法を示す概略工程図である。図には各工程が断面図として図示されている。
図において、半導体基板１はシリコンなどの半導体基板である。なお、半導体基板１上には半導体製造工程の前工程において予め集積回路（または半導体素子）が形成されているが、図１においては図示を省略している。半導体基板１上に感光性フィルムを塗布し、露光および現像を行い、半導体回路上の保護層に対して選択的に開口部を形成する。なお、感光性フィルムの代わりにフォトレジストを用いてもよい。
The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a schematic process diagram illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. In the figure, each process is illustrated as a cross-sectional view.
In the figure, a
続いて、電解メッキにより開口部から露出した集積回路の配線パターン（パッド電極など）に、電解メッキなどの処理により銅を付着させた後、感光性フィルムを除去し、外部との電気的接続用のポスト電極２を形成する。このポスト電極２としては、金，ニッケル，パラジウムなどの金属を用いても良い。
そして、アルカリ金属イオンなどの可動イオン、水分（湿気）などからポスト電極２および半導体基板１を保護するために、ポスト電極２および半導体基板１の表面を、エポキシ樹脂などから構成される保護膜３０（後述）により被覆する処理を以下に示すように行う。
Subsequently, copper is attached to the wiring pattern (pad electrode, etc.) of the integrated circuit exposed from the opening by electrolytic plating, and then the photosensitive film is removed for electrical connection with the outside. The
Then, in order to protect the
この保護膜３０として、下層膜３ａと上層膜３ｂとから構成された樹脂フィルム３を用い、電極ポスト２が形成されている半導体基板１の面と、ポスト電極２とを被うように、下層膜３ａの下面と半導体基板１の表面とが対向するように配置する。
ここで、下層膜３ａは、エポキシ系樹脂等からなる樹脂成分に対して、シリカなどからなる充填材（フィラー）及び硬化剤を含有して構成されている。
また、上層膜３ｂは、エポキシ系樹脂などからなる樹脂成分に対して、硬化剤のみが含まれており、上記下層膜３ａのようにシリカなどの粒状の充填剤を含有していない。
なお、上層膜３ｂには、樹脂フィルム３の製造工程等において、極少量の充填剤が混入してしまうことがある。しかしながら、このような極少量の充填剤は、後述する上層膜３ｂの特性を実質的に損なうことがないため、充填剤を含有しない膜としてみなしてよい。
As this
Here, the
Further, the
Note that an extremely small amount of filler may be mixed into the
上記充填材は、ポスト電極２及び半導体基板１の表面を被覆する下層膜３ａの線膨脹係数を、半導体基板１の線膨脹係数に近づけて、半導体基板１と下層膜３との界面におけるストレスを低減させるために、下層膜３ａの樹脂成分に含有されている。また、この充填剤は、下層膜３ａの熱伝導性を向上させ、半導体基板１の集積回路の駆動により発生した熱を、上層膜３ｂを介して大気中に効率よく放熱させて、半導体基板１の温度上昇を抑制し、集積回路の動作を安定させる働きを有する。
The filler causes the linear expansion coefficient of the
この充填剤は、アルミナまたはシリカなどからなり、下層膜３ａの樹脂成分に対して、７０〜８０重量％の割合にて含まれている。また、充填剤の各粒径において、最大粒径が１０μｍ以下に設定されるのが望ましいが、９５％以上の充填剤の最大粒径が１０％以下になっていればよい。充填剤の粒径には不可避的にばらつきが生じるが、下層膜３ａに含まれる充填剤のうち、８０％以上の充填剤の最大粒径が３〜６μｍの範囲に収まっていることが望ましい。また、充填剤の粒径の最小値は０．１μｍである。
This filler is made of alumina, silica, or the like, and is contained in a ratio of 70 to 80% by weight with respect to the resin component of the
上記樹脂フィルム３は、下層膜３ａの厚さが、電極ポスト２の頂部の高さＨ１より低い厚さＨ２として形成されている。すなわち、製品毎にポスト電極２の高さＨ１が異なれば、その高さＨ１に対応して、下層膜３ａの厚さＨ２を、高さＨ１より数値的に小さくなるように適時調整する。また、この樹脂フィルム３の厚さＨは、下層膜３ａの厚さＨ２と上層膜３ｂの厚さＨ３との合計で決定することとなるが、ポスト電極２の頂部の高さＨ１（例えば、５０μｍ〜１００μｍ）より、充分厚く設定されている。
また、下層膜３ａ及び上層膜３ｂの樹脂成分としては、エポキシ系ではなくポリイミド系を用いても良い。
The
Further, as the resin component of the
上述したように、下層膜３ａの下面（上面は上層膜３ｂの下面と対向している）と半導体基板１の表面とが対向するように、樹脂フィルム３を半導体基板１表面に配置した後、樹脂フィルム３を加熱するとともに、樹脂フィルムの上面から押圧する（圧力を加える）。
この加熱／押圧処理により、図１（ｂ）に示すように、下層膜３ａの全てと、上層膜３ｂの一部をポスト電極２の間に充填させる。ここで、下層膜３ａの下面と半導体基板１の表面とは密着した状態となる。
As described above, after placing the
By this heating / pressing process, as shown in FIG. 1B, all of the
この結果、樹脂フィルム３における下層膜３ａは、ポスト電極２の側面及び半導体基板１の表面を被覆することとなる。
また、電極ポスト２の頭頂部は、樹脂フィルム３の上層膜３ｂによって被覆することとなる。ここで、下層膜３ａの厚さＨ２は、電極ポスト２の高さＨ１より薄く形成されており、電極ポスト２の側面全てを被覆しているわけではない。すなわち、Ｈ２＜Ｈ１であるため、ポスト電極２の頭頂部近傍の側面は、図１（ｂ）に示すように、電極ポスト２の頭頂部とともに、上層膜３ｂにより被覆されている。
As a result, the
Further, the top of the
本実施形態においては、樹脂フィルム３から形成される保護膜３０の熱伝導性が良好な放熱特性を満足するように、ポスト電極２の高さＨ１の少なくとも２／３以上の高さまでの側面が下層膜３ａにより被覆されるように、樹脂フィルム３の下層膜３ａの厚さを設定している。ここで、保護膜３０の熱伝導性を良好とし、半導体基板１上の集積回路の発生する熱を大気中に放熱する放熱特性を向上させるためには、実験結果からポスト電極２の少なくとも１／２以上の高さまでの側面を下層膜３ａにて被覆することが望ましい。
In the present embodiment, the side surface up to a height of at least 2/3 of the height H1 of the
一方、ポスト電極２の頭頂部側（近傍）の側面を被覆する上層膜３ｂの厚さＨ４が薄くなると、保護膜３０の集積回路に対する耐湿性が低下することになる。すなわち、充填剤が含まれている下層膜３ａは、充填剤が含まれていない上層膜３ｂに比較して耐湿性が低い（劣っている）。このため、上層膜３ｂの厚さＨ４は、設定された耐湿性を満足させる厚さに設定する必要がある。
On the other hand, when the thickness H4 of the
したがって、上記樹脂フィルム３をポスト電極２の頭頂部等が露出するまで、上層膜３ｂに対して研磨などの除去処理を行い、設定された厚さの保護膜３０を形成した際に、下層膜３ａ上部に残存する上層膜３ｂの厚さＨ３が薄すぎると、保護膜３０による半導体基板１表面に対する水分の侵入を十分に（良好に）防止することができない。
このため、上層膜３ｂは、ポスト電極２の高さＨ１の少なくとも１／６以上、望ましくは１／５以上を被覆する厚さとする。
Accordingly, when the
For this reason, the
すなわち、この上層膜３ａの厚さＨ３の厚さを高さＨ１の１／６以上としたとき、下層膜３ａの厚さＨ２と電極ポスト２の高さＨ１との関係は、
（１／２）・Ｈ１≦Ｈ２＜（５／６）・Ｈ１
と設定され、下層膜３ａの厚さＨ２を上記式の範囲内にて形成することにより、下層膜３ａ及び上層膜３ｂの双方の厚さの条件を満足させることとなる。
That is, when the thickness H3 of the
(1/2) · H1 ≦ H2 <(5/6) · H1
By setting the thickness H2 of the
次に、樹脂フィルム３の表面をバックグラインド装置等を用いた機械的なグラインド処理により研磨し、図１（ｃ）に示すように、ポスト電極２の頭頂部を露出させる。
この結果、図１（ｃ）に示すように、ポスト電極２の高さＨ１の２／３の位置より下側の側壁が下層膜３ａにより被覆され、ポスト電極２の高さＨ１の２／３の位置より上側の側壁及び頭頂部が上層部３ｂにより被覆された構造が形成される。
Next, the surface of the
As a result, as shown in FIG. 1C, the lower side wall from the position of 2/3 of the height H1 of the
この研磨処理において、グラインドにより研磨される樹脂フィルム３の上層膜３ｂには粒状の充填剤が含まれていないため、ポスト電極３の頭頂部表面が、研磨時に移動される充填剤により削られて、頭頂部表面に凹凸のキズが発生することが無くなる。
また、樹脂フィルム３の研磨としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）装置を用い、機械的・化学的な研磨を行っても良い。
In this polishing process, the
Further, as the polishing of the
次に、Ｈ２ＳＯ４（硫酸）等の薬液を用いて、上層膜３ｂをエッチングして、ポスト電極２の頭頂部近傍の側壁を露出させ、図１（ｄ）に示す構造を形成する。このエッチング処理により、樹脂フィルム３の加工処理が終了し、耐湿性を満足させる厚さＨ４の上層膜３ｂと、放熱特性を満足させる厚さＨ２の下層膜３ａとからなる、厚さＨ５の保護膜３０が形成される。
このポスト電極２の露出された側壁により、後に、半導体装置を回路基板に実装する際に、頭頂部表面のみのハンダ付けにより固定した場合に比較して、実装の強度を向上させることができる。
Next, the
The exposed side wall of the
次に、半導体装置（チップ）を回路基板にハンダ付けにより実装する際に、ハンダの濡れ性を向上させるため、ポスト電極２の露出した頭頂部及び側壁領域に対してメッキ処理を行う。すなわち、ポスト電極２の露出されている部分に対して、金及びニッケルなどの金属に付着させ、図１（ｅ）に示す構造を形成する。このとき、メッキ処理におけるメッキは、ポスト電極２の露出された部分のみに選択的に行われ、保護膜３０表面はメッキ処理されない。このメッキ処理により、ポスト電極２の露出部分に、メッキとして付着する金属の厚さは約１μ程度である。
Next, when the semiconductor device (chip) is mounted on the circuit board by soldering, in order to improve the wettability of the solder, the exposed top and side wall regions of the
そして、図示しないが、続いて複数の集積回路（実際のチップ単位の複数の集積回路）が形成されている半導体基板１であるウェハを、個々にチップ単位にダイシング処理により切り分けて分割し、パッケージ化された半導体装置を完成させる。
この半導体装置は、ポスト電極２のメッキされた部分を用いて、回路基板（プリント基板）上にハンダ付けにより実装処理される。
Then, although not shown, the wafer, which is the
This semiconductor device is mounted on a circuit board (printed board) by soldering using the plated portion of the
次に、本実施形態に用いられる充填剤について説明する。上述した製造方法に用いられる樹脂フィルム３における下層膜３ａは、例えばエポキシ系樹脂からなる樹脂成分を２２ｗｔ％、粒状シリカからなる充填剤を７７ｗｔ％、硬化剤を１ｗｔ％を含んでいる。
下層膜３ａ及び上層膜３ｂに含まれる硬化剤は、周知の酸無水物系硬化剤、フェノール系硬化剤、またはアミン系硬化剤などからなり、上記下層膜３ａ及び上層膜３ｂの熱硬化を促進するために含まれている。エポキシ樹脂は、シリコンなどからなる半導体基板に比較して、線膨張係数が大きい。
Next, the filler used in this embodiment will be described. The
The curing agent contained in the
このため、半導体基板１の表面と対応して接触する下層膜３ａには、エポキシ樹脂に比較して線膨張係数の小さい充填剤が含まれている。この充填剤が含まれていることにより、下層膜３ａの線膨張係数は半導体基板１の線膨張係数に近似する。
また、上層膜３ｂは、例えばエポキシ系樹脂からなる樹脂成分を９９重量％、硬化剤を１重量％から構成されている。
上述した下層膜３ａ及び上層膜３ｂは、各々同一のエポキシ系樹脂からなる樹脂成分を用いているため、界面において良好な密着性が得られ、剥がれることがない。
For this reason, the
Further, the
Since the
上記のように、下層膜３ａの線膨張係数を小さくし、かつ下層膜３ａの熱伝導性を向上させることができるため、シリカからなる充填剤を用いることが望ましい。充填剤として、アルミナ、珪酸ジルコニウム、またはチタン酸化物等を用いてもよい。
しかしながら、以下の理由により、シリカを用いることが最適である。
（１）半導体基板が通常シリコンであるため、半導体基板との物性値に合わせこみやすい。
（２）半導体の場合、塗布する樹脂の中に金属が含まれることを嫌う（シリコン中への金属の拡散等を嫌う）。
（３）比較的安価である。
As described above, since the linear expansion coefficient of the
However, it is optimal to use silica for the following reasons.
(1) Since the semiconductor substrate is usually silicon, it is easy to match the physical property values with the semiconductor substrate.
(2) In the case of a semiconductor, it dislikes that the resin to be applied contains a metal (dislikes diffusion of metal into silicon, etc.).
(3) It is relatively inexpensive.
上述した実施形態におけるポスト電極の高さ及びメッキの厚さなどの数値は一例であり、この値に限定されることがない。
本実施形態の製造方法により、ダイオード・トランジスタ等のディスクリート半導体装置、半導体集積回路装置などの様々な半導体装置を製作することが可能である。
特に、パッケージサイズがチップサイズと同様な大きさのＷＬ−ＣＳＰであり、小型化・薄型化・軽量化に適しているので、小型機器に搭載する半導体装置を製造するのに好適である。
The numerical values such as the height of the post electrode and the thickness of the plating in the embodiment described above are examples, and are not limited to these values.
By the manufacturing method of this embodiment, various semiconductor devices such as a discrete semiconductor device such as a diode / transistor and a semiconductor integrated circuit device can be manufactured.
In particular, the WL-CSP has a package size similar to the chip size and is suitable for downsizing, thinning, and weight reduction, and is therefore suitable for manufacturing a semiconductor device to be mounted on a small device.
また、ポスト電極２の頭頂部を露出させる、樹脂フィルム３の研磨処理において、樹脂フィルム３を機械的なグラインドにより研磨するのではなく、薬液を用いたエッチングやプラズマを用いたドライエッチングを用いても良い。このプラズマとしては、Ｏ２（酸素）プラズマを使用することができる。
この処理の場合においても、ポスト電極２の高さＨ１の２／３の位置より下側の側壁が下層膜３ａにより被覆され、 ポスト電極２の高さＨ１の２／３の位置より上側の側壁が上層膜３ｂにより被覆されるため、それぞれの膜により放熱性及び耐湿性を満足させ、品質特性を向上させる保護膜３０が形成される。
In addition, in the polishing process of the
Also in the case of this treatment, the lower side wall of the
なお、ポスト電極２において、上記所定の位置より下側の側壁（半導体基板１の表面も）が上層膜３ｂで被覆され、所定の位置より上側が下層膜３ａにて被覆された場合、本実施形態に比較して、半導体装置に発生した過渡的な発熱を十分に大気中に放熱することはできない。
すなわち、本発明においては、半導体基板１の表面に下層膜３ａの下面が対向して密着配置され、その下層膜３ａの表面に上層膜３ｂの下面が密着配置されることが必須の構成となる。
In the
That is, in the present invention, it is essential that the lower surface of the
また、図１（ｃ）に示すように、半導体基板１表面に保護膜３０の元となる下層膜３ａ及び上層膜３ｂの構成を形成する際、樹脂フィルム３を用いずに、各層毎に順次形成してもよい。
すなわち、半導体基板１表面に充填剤を含む下層膜３ａをスピンナにより回転塗布させた後、その下層膜３ａの表面に充填剤を含まない上層膜３ｂをスピンナにより回転塗布させ、各層を順次形成する。
しかしながら、下層膜３ａ及び上層膜３ｂの厚さを精度良く制御するためには、本実施形態で用いた樹脂フィルム３を使用することが望ましい。
Further, as shown in FIG. 1C, when forming the structure of the
That is, a
However, in order to control the thickness of the
１…半導体基板
２…ポスト電極
３…保護膜
３ａ…下層膜
３ｂ…上層膜
４…金属メッキ層
DESCRIPTION OF
Claims (8)
該半導体基板の表面に対して垂直に形成された柱状のポスト電極と、
該ポスト電極が形成された前記半導体基板上に形成された、上層膜及び下層膜の２層からなる保護膜と
を有し、
前記保護膜の下層膜の厚さが前記ポスト電極の頂部の高さより薄く、かつ前記上層膜に充填材が含有されておらず、下層膜に充填剤が含有されていることを特徴とする半導体装置。 A semiconductor substrate;
Columnar post electrodes formed perpendicular to the surface of the semiconductor substrate;
A protective film comprising two layers of an upper layer film and a lower layer film formed on the semiconductor substrate on which the post electrode is formed;
The thickness of the lower layer film of the protective film is smaller than the height of the top of the post electrode, the upper layer film does not contain a filler, and the lower layer film contains a filler. apparatus.
前記素子のパッドに対応した開口部を形成する開口部形成工程と、
柱状のポスト電極を、半導体基板の表面に対して垂直に、前記開口部毎に形成するポスト電極形成過程と、
充填剤を含有する樹脂からなる下層膜及び充填剤を含有しない樹脂からなる上層膜の２層からなる保護膜を半導体基板表面に形成する保護膜形成過程と、
前記保護膜を研磨し、保護膜表面から前記ポスト電極の頂部を露出させる研磨工程と
を有し、前記下層膜が前記ポスト電極の頂部の高さより薄く形成されることを特徴とする半導体装置の製造方法。 An element formation process for forming an element on a semiconductor substrate;
An opening forming step of forming an opening corresponding to the pad of the element;
A post electrode forming process for forming a columnar post electrode for each of the openings perpendicular to the surface of the semiconductor substrate;
A protective film forming process for forming a protective film consisting of two layers of a lower film made of a resin containing a filler and an upper film made of a resin not containing a filler on the surface of the semiconductor substrate;
A polishing step of polishing the protective film and exposing a top portion of the post electrode from the surface of the protective film, wherein the lower layer film is formed thinner than a height of the top portion of the post electrode. Production method.
The method of manufacturing a semiconductor device according to claim 7, further comprising a plating step of forming a plating layer on the top surface of the post electrode after the etching step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006074139A JP2007250952A (en) | 2006-03-17 | 2006-03-17 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006074139A JP2007250952A (en) | 2006-03-17 | 2006-03-17 | Semiconductor device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007250952A true JP2007250952A (en) | 2007-09-27 |
Family
ID=38594905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006074139A Pending JP2007250952A (en) | 2006-03-17 | 2006-03-17 | Semiconductor device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007250952A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008899A (en) * | 2011-06-27 | 2013-01-10 | Disco Abrasive Syst Ltd | Packaging method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223518A (en) * | 1999-02-03 | 2000-08-11 | Casio Comput Co Ltd | Semiconductor device and its manufacture |
| JP2003023124A (en) * | 2001-07-09 | 2003-01-24 | Iep Technologies:Kk | Semiconductor device and its manufacturing method |
| JP2004172580A (en) * | 2002-11-01 | 2004-06-17 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2005028734A (en) * | 2003-07-11 | 2005-02-03 | Nitto Denko Corp | Laminated sheet |
| JP2005123271A (en) * | 2003-10-14 | 2005-05-12 | Sanken Electric Co Ltd | Method for manufacturing semiconductor device |
-
2006
- 2006-03-17 JP JP2006074139A patent/JP2007250952A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223518A (en) * | 1999-02-03 | 2000-08-11 | Casio Comput Co Ltd | Semiconductor device and its manufacture |
| JP2003023124A (en) * | 2001-07-09 | 2003-01-24 | Iep Technologies:Kk | Semiconductor device and its manufacturing method |
| JP2004172580A (en) * | 2002-11-01 | 2004-06-17 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2005028734A (en) * | 2003-07-11 | 2005-02-03 | Nitto Denko Corp | Laminated sheet |
| JP2005123271A (en) * | 2003-10-14 | 2005-05-12 | Sanken Electric Co Ltd | Method for manufacturing semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008899A (en) * | 2011-06-27 | 2013-01-10 | Disco Abrasive Syst Ltd | Packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7468544B2 (en) | Structure and process for WL-CSP with metal cover | |
| KR100727519B1 (en) | Semiconductor device packaged into chip size and manufacturing method thereof | |
| JP2009010352A (en) | Cmos image sensor chip scale package with die receiving through-hole and method of the package | |
| US20120244664A1 (en) | Reducing warpage for fan-out wafer level packaging | |
| JP2008193064A (en) | Wafer level package with die receiving through-hole and method of the same | |
| US20050258537A1 (en) | Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package | |
| JP2008258621A (en) | Semiconductor device package structure and formation method thereof | |
| US20080213976A1 (en) | Methods for fabricating semiconductor components and packaged semiconductor components | |
| JP2008182225A (en) | Wafer level package with die receiving through hole and its method | |
| TWI626717B (en) | A semiconductor package structure | |
| JP2008244437A (en) | Image sensor package having die receiving opening and method thereof | |
| JP2008252087A (en) | Structure of semiconductor device package and method of the same | |
| JP2008211179A (en) | Semiconductor image device package with die having through hole and method therefor | |
| US6750082B2 (en) | Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip | |
| KR20090120215A (en) | Wafer level chip scale package and fabricating method of the same | |
| JP2002231854A (en) | Semiconductor device and its manufacturing method | |
| US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
| JP3291289B2 (en) | Electronic component manufacturing method | |
| JP2007317857A (en) | Semiconductor device and its manufacturing method | |
| JP2007250952A (en) | Semiconductor device and manufacturing method therefor | |
| TWI771758B (en) | Semiconductor package and manufacturing method thereof | |
| KR20210113098A (en) | Semiconductor package and manufacturing method thereof | |
| JP3459622B2 (en) | Electronic component manufacturing method | |
| JP2003234430A (en) | Semiconductor device and its manufacturing method | |
| JP2005183868A (en) | Semiconductor device and its packaging structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20090226 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |