JP2007311508A - 微細パターン形成方法及びデバイス製造方法 - Google Patents
微細パターン形成方法及びデバイス製造方法 Download PDFInfo
- Publication number
- JP2007311508A JP2007311508A JP2006138352A JP2006138352A JP2007311508A JP 2007311508 A JP2007311508 A JP 2007311508A JP 2006138352 A JP2006138352 A JP 2006138352A JP 2006138352 A JP2006138352 A JP 2006138352A JP 2007311508 A JP2007311508 A JP 2007311508A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- width
- photosensitive layer
- lithography
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合に、露光量誤差に対する許容範囲を広くする。
【解決手段】それぞれフォトレジスト33,34に対する露光工程及び現像工程を含む2回のリソグラフィ工程を経てマスク層を形成し、マスク層を用いてターゲット層31をパターニングする微細パターン形成方法であって、その2回のリソグラフィ工程のそれぞれの現像工程に続いて、対応するフォトレジストに形成されたレジスト部33A,34Aの幅を細くするレジスト・スリミング・プロセスを有する。
【選択図】図3
【解決手段】それぞれフォトレジスト33,34に対する露光工程及び現像工程を含む2回のリソグラフィ工程を経てマスク層を形成し、マスク層を用いてターゲット層31をパターニングする微細パターン形成方法であって、その2回のリソグラフィ工程のそれぞれの現像工程に続いて、対応するフォトレジストに形成されたレジスト部33A,34Aの幅を細くするレジスト・スリミング・プロセスを有する。
【選択図】図3
Description
本発明は、感光層に対する露光工程及び現像工程を含むリソグラフィ工程を経て回路パターンを形成する微細パターン形成方法及びこの方法を用いるデバイス製造方法に関し、例えば2回のリソグラフィ工程を経てマスク層を形成するいわゆるダブルプロセス方式で回路パターンを形成する場合等に適用できるものである。
半導体素子、撮像素子(CCD等)、表示素子(液晶ディスプレイ等)、及び薄膜磁気ヘッド等のデバイス(マイクロデバイス、電子デバイス)を製造する際に、ウエハ又はガラス基板等の基板に対する薄膜形成プロセスと、基板又は薄膜上にレジストパターン(感光材料のパターン)を形成するリソグラフィ・プロセスと、そのレジストパターンをマスクとしてその基板又は薄膜を加工する加工プロセスとを繰り返すデバイス製造プロセスが用いられている。なお、本明細書では、リソグラフィ・プロセス(リソグラフィ工程)とは、基板に対してフォトレジスト(感光材料)を塗布する塗布工程、露光装置を用いてマスクパターンを介してフォトレジストを露光する露光工程、及びその露光後のフォトレジストを現像する現像工程を含むプロセスを意味している。
半導体素子等のパターンの微細化に対応して、そのリソグラフィ・プロセスで使用される露光装置では、解像力を高めるために露光波長の短波長化、投影光学系の開口数NAの増大、いわゆる変形照明等の照明条件の最適化、及び位相シフトレチクル等のマスク技術の開発等が行われてきた。最近では、焦点深度を広く確保した上で、開口数NAを実質的にさらに増大するために、液浸法を用いた露光装置も開発されている。しかしながら、露光波長の短波長化及び開口数NAの増大は露光装置の製造コストの増大、ひいてはデバイスの製造コストの上昇となる。
そこで、最近、2回のリソグラフィ・プロセスを繰り返すことによって、図8に示すように、露光装置の解像限界を超える微細な回路パターンを形成するいわゆるダブルプロセス方式が提案されている。このダブルプロセス方式では、図8(B)に示すように、ウエハW上にターゲット層41及びハードマスク層42を形成しておく。そして、第1のリソグラフィ・プロセスでは、ハードマスク層42上にポジ型のフォトレジスト43を塗布した後、不図示の露光装置を用いて、フォトレジスト43上に、図8(A)に示す露光量分布E(X)でピッチ2P(周期方向をX方向とする。)のライン幅とスペース幅との比が1:1のライン・アンド・スペースパターン(以下、L&Sパターンという。)の像を露光する。ただし、この際の露光量は、フォトレジスト43の感度Ethを横切る露光量分布E(X)の幅がP/2となるように、すなわち実質的にライン幅とスペース幅との比が1:3のL&Sパターンの像を露光したのと同じ結果が得られるように設定する。その後、フォトレジスト43の現像を行うことで、幅P/2のレジスト部43Aをピッチ2Pで配列したレジストパターンが得られる。
次に、図8(C)に示すように、レジスト部43Aをマスクとしてハードマスク層42のエッチングを行い、レジスト部43Aを剥離して、図8(D)に示すハードマスク部42Aを形成する。それに続く第2のリソグラフィ・プロセスでは、図8(D)のターゲット層41及びハードマスク部42A上にフォトレジスト(不図示)を塗布した後、不図示の露光装置を用いて、そのフォトレジスト上に、図8(A)と同様の露光量分布で、かつ位相が180°異なる状態でピッチ2PのL&Sパターンの像を露光した後、そのフォトレジストの現像を行う。これによって、図8(E)に示すように、複数のハードマスク部42Aの間に、幅P/2のレジスト部43Bをピッチ2Pで配列してなるレジストパターンを配置した形状のマスク層44が得られる。その後、マスク層44をマスクとしてターゲット層41のエッチングを行うことによって、図8(F)に示すように、ウエハW上に幅P/2のターゲット部41AをピッチPで配列したL&Sパターンが形成される。この場合、その露光装置の解像限界を線幅Pとすると、その解像限界を超える線幅P/2のパターンが形成されたことになる。
上記の如き従来のダブルプロセス方式のパターン形成方法によれば、原理的には露光装置の解像限界を超える微細パターンを形成することが可能である。しかしながら、従来のダブルプロセス方式のリソグラフィ・プロセスでは、図8(A)に示すように、フォトレジストの感度EthがL&Sパターンの像の露光量の変化に対して位置の変化量が大きい部分に設定されることになる。この結果、露光量の僅かな誤差があっても、感度Ethを横切る露光量分布の幅はP/2から大きくずれてしまい、最終的に露光装置の解像限界を超える微細パターンを高精度に量産するのが困難であるという問題があった。
本発明はこのような事情に鑑み、露光量誤差に対する許容範囲を広くした上で、リソグラフィ・プロセスを用いて露光装置の解像限界を超えるような微細パターンを高精度に形成できる微細パターン形成技術及びデバイス製造技術を提供することを第1の目的とする。
さらに本発明は、ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合にも、露光量誤差に対する許容範囲を広くすることができる微細パターン形成技術及びデバイス製造技術を提供することを第2の目的とする。
さらに本発明は、ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合にも、露光量誤差に対する許容範囲を広くすることができる微細パターン形成技術及びデバイス製造技術を提供することを第2の目的とする。
本発明による第1の微細パターン形成方法は、それぞれ感光層(33,34)に対する露光工程及び現像工程を含む複数回のリソグラフィ工程(ステップ102,105)を経てマスク層(35,35A)を形成し、そのマスク層を用いて被加工層(31)をパターニングする微細パターン形成方法であって、その複数回のリソグラフィ工程のうち一のリソグラフィ工程(ステップ102)の現像工程に続いて、対応する感光層に形成されたパターン(33A)の幅を増減するパターン幅制御工程(ステップ103,123)を有するものである。
本発明は、ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合に適用される。
また、本発明による第2の微細パターン形成方法は、感光層(33)に対する露光工程及び現像工程を含むリソグラフィ工程(ステップ102)を経て被加工層(32)をパターニングする微細パターン形成方法において、そのリソグラフィ工程の現像工程に続いて、その感光層に形成されたパターンの幅を増減するパターン幅制御工程(ステップ103,123)を有するものである。
また、本発明による第2の微細パターン形成方法は、感光層(33)に対する露光工程及び現像工程を含むリソグラフィ工程(ステップ102)を経て被加工層(32)をパターニングする微細パターン形成方法において、そのリソグラフィ工程の現像工程に続いて、その感光層に形成されたパターンの幅を増減するパターン幅制御工程(ステップ103,123)を有するものである。
これらの本発明によれば、パターン幅制御工程で所望のライン幅(又はスペース幅)のパターンを形成することができるため、その前のリソグラフィ工程では、例えばライン幅とスペース幅との比がほぼ1:1のライン・アンド・スペースパターンを感光層に形成すればよい。このようにライン幅とスペース幅との比がほぼ1:1のパターンは、露光量誤差に対する許容範囲を広くした上で高精度に形成できるため、最終的に露光工程で用いられる露光装置の解像限界を超えるような微細パターンを高精度に形成できる。
これらの本発明において、そのパターン幅制御工程の一例は、その感光層のパターンのライン幅を細くするエッチング工程を含むもの(ステップ103)であり、その別の例は、その感光層のパターンのライン部の側壁に積層してスペース幅を細くする側壁形成工程(ステップ123)を含むものである。前者ではエッチング時間を管理することで線幅を容易に高精度に制御でき、後者では積層時間を管理することで線幅を容易に高精度に制御できる。
また、本発明によるデバイス製造方法は、本発明の微細パターン形成方法を用いるものである。
なお、以上の本発明の所定要素に付した括弧付き符号は、本発明の一実施形態を示す図面中の部材に対応しているが、各符号は本発明を分かり易くするために本発明の要素を例示したに過ぎず、本発明をその実施形態の構成に限定するものではない。
なお、以上の本発明の所定要素に付した括弧付き符号は、本発明の一実施形態を示す図面中の部材に対応しているが、各符号は本発明を分かり易くするために本発明の要素を例示したに過ぎず、本発明をその実施形態の構成に限定するものではない。
[第1の実施形態]
以下、本発明の好ましい第1の実施形態につき図1〜図6を参照して説明する。
図1は、本例の走査露光型であるスキャニングステッパー型の投影露光装置(露光装置)の構成を、その各機能ユニットをブロック化して表した図であり、この図1において、投影露光装置を収納するチャンバーは省略されている。図1において、露光光源としてArFエキシマレーザ(波長193nm)よりなるレーザ光源1が使用されている。その露光光源としては、その他のKrFエキシマレーザ(波長248nm)若しくはF2 レーザ(波長157nm)のような紫外域のレーザ光を放射するもの、固体レーザ光源(YAG又は半導体レーザ等)からの近赤外域などのレーザ光を波長変換して遠紫外域または真空紫外域の高調波レーザ光を放射するもの、又は水銀放電ランプ等も使用できる。
以下、本発明の好ましい第1の実施形態につき図1〜図6を参照して説明する。
図1は、本例の走査露光型であるスキャニングステッパー型の投影露光装置(露光装置)の構成を、その各機能ユニットをブロック化して表した図であり、この図1において、投影露光装置を収納するチャンバーは省略されている。図1において、露光光源としてArFエキシマレーザ(波長193nm)よりなるレーザ光源1が使用されている。その露光光源としては、その他のKrFエキシマレーザ(波長248nm)若しくはF2 レーザ(波長157nm)のような紫外域のレーザ光を放射するもの、固体レーザ光源(YAG又は半導体レーザ等)からの近赤外域などのレーザ光を波長変換して遠紫外域または真空紫外域の高調波レーザ光を放射するもの、又は水銀放電ランプ等も使用できる。
レーザ光源1からの露光用の照明光(露光光)ILは、例えば交換可能な回折光学素子、1対の間隔可変の円錐プリズム(アキシコン)、及びズームレンズ系を含む成形光学系と、フライアイレンズ(オプティカル・インテグレータ)等とで構成される均一化光学系2、ビームスプリッタ3、光量調整用の可変減光器4、ミラー5、及びリレーレンズ系6を介してレチクルブラインド機構7を均一な照度分布で照射する。後述の主制御系20の制御のもとで、均一化光学系2の回折光学素子の交換等を行うことで、通常照明、コヒーレンスファクタ(σ値)の小さい小σ照明、輪帯照明、2極照明、及び4極照明等のうちの任意の照明条件を設定することができる。
また、レチクルブラインド機構7でスリット状又は矩形状に制限された照明光ILは、結像レンズ系8を介してマスクとしてのレチクルR上に照射され、レチクルR上にはレチクルブラインド7の開口の像が結像される。均一化光学系2、ビームスプリッタ3、可変減光器4、ミラー5、リレーレンズ系6、レチクルブラインド機構7、及び結像レンズ系8を含んで照明光学系9が構成されている。なお、可変減光器4を例えば均一化光学系2の前段に配置してもよい。
レチクルRに形成された回路パターン領域のうち、照明光ILによって照射された部分の像は、両側テレセントリックで投影倍率βが縮小倍率の投影光学系PLを介して基板(感応基板)としてのフォトレジストが塗布されたウエハW上に結像投影される。一例として、投影光学系PLの投影倍率βは1/4、開口数NAの最大値はドライ露光時で0.92程度、視野直径は27〜30mm程度である。以下、投影光学系PLの光軸AXに平行にZ軸を取り、Z軸に垂直な平面内で図1の紙面に平行な方向にX軸を、図1の紙面に垂直な方向にY軸を取って説明する。本例では、Y軸に沿った方向(Y方向)が、走査露光時のレチクルR及びウエハWの走査方向であり、レチクルR上の照明領域は、非走査方向であるX軸に沿った方向(X方向)に細長い形状である。
先ず、投影光学系PLの物体面側に配置されるレチクルRは、走査露光時にレチクルベース(不図示)上をエアベアリングを介して少なくともY方向に定速移動するレチクルステージRSTに保持されている。レチクルステージRSTの移動座標位置(X方向、Y方向の位置、及びZ軸の周りの回転角)は、レチクルステージRSTに固定された移動鏡Mrと、これに対向して配置されたレーザ干渉計システム10とで逐次計測され、その移動はリニアモータや微動アクチュエータ等で構成される駆動系11によって行われる。なお、移動鏡Mr、レーザ干渉計システム10は、実際には少なくともX方向に1軸及びY方向に2軸の3軸のレーザ干渉計を構成している。レーザ干渉計システム10の計測情報はステージ制御ユニット14に供給され、ステージ制御ユニット14はその計測情報及び装置全体の動作を統轄制御するコンピュータよりなる主制御系20からの制御情報(入力情報)に基づいて、駆動系11の動作を制御する。
一方、投影光学系PLの像面側に配置されるウエハWは、不図示のウエハホルダを介してウエハステージWST上に保持され、ウエハステージWSTは、走査露光時に少なくともY方向に定速移動できるとともに、X方向及びY方向にステップ移動できるように、エアベアリングを介して不図示のウエハベース上に載置されている。また、ウエハステージWSTの移動座標位置(X方向、Y方向の位置、及びZ軸の周りの回転角)は、投影光学系PLの下部に固定された基準鏡Mfと、ウエハステージWSTに固定された移動鏡Mwと、これに対向して配置されたレーザ干渉計システム12とで逐次計測され、その移動はリニアモータ及びボイスコイルモータ(VCM)等のアクチュエータで構成される駆動系13によって行われる。なお、移動鏡Mw及びレーザ干渉計システム12は、実際には少なくともX方向に1軸及びY方向に2軸の3軸のレーザ干渉計を構成している。レーザ干渉計システム12の計測情報はステージ制御ユニット14に供給され、ステージ制御ユニット14はその計測情報及び主制御系20からの制御情報(入力情報)に基づいて、駆動系13の動作を制御する。
また、ウエハステージWSTには、ウエハWのZ方向の位置(フォーカス位置)と、X軸及びY軸の周りの傾斜角を制御するZレベリング機構も備えられている。そして、投影光学系PLの下部側面に、ウエハWの表面の複数の計測点にスリット像を投影する投射光学系23Aと、その表面からの反射光を受光してそれらのスリット像の再結像された像の横ずれ量から各計測点のデフォーカス量の情報を検出して、ステージ制御ユニット14に供給する受光光学系23Bとから構成される斜入射方式の多点のオートフォーカスセンサ(23A,23B)が配置されている。ステージ制御ユニット14は、それら複数の計測点におけるデフォーカス量からウエハWの表面の像面からの平均的なデフォーカス量、並びにX軸及びY軸の周りの傾斜角のずれ量を算出し、走査露光時にはこれらのデフォーカス量及び傾斜角のずれ量が所定の制御精度内に収まるように、オートフォーカス方式でウエハステージWST内のZレベリング機構を駆動する。
更に、主制御系20の制御のもとにあるレーザ制御ユニット25が設けられ、この制御ユニット25は、レーザ光源1のパルス発振のモード(ワンパルスモード、バーストモード、待機モード等)を制御するとともに、放射されるパルスレーザ光の平均光量を調整するためにレーザ光源1の放電用高電圧を制御する。また、光量制御ユニット27は、ビームスプリッタ3で分割された一部の照明光を受光する光電検出器26(インテグレータセンサ)からの信号に基づいて、適正な露光量が得られるように可変減光器4を制御するとともに、パルス照明光の強度(光量)情報をレーザ制御ユニット25及び主制御系20に送る。
そして、図1において、レチクルRへの照明光ILの照射を開始して、レチクルRのパターンの一部の投影光学系PLを介した像をウエハW上の一つのショット領域に投影した状態で、レチクルステージRSTとウエハステージWSTとを投影光学系PLの投影倍率βを速度比としてY方向に同期して移動(同期走査)する走査露光動作によって、そのショット領域にレチクルRのパターン像が転写される。その後、照明光ILの照射を停止して、ウエハステージWSTを介してウエハWをX方向、Y方向にステップ移動する動作と、上記の走査露光動作とを繰り返すことによって、ステップ・アンド・スキャン方式でウエハW上の全部のショット領域にレチクルRのパターン像が転写される。
この露光に際しては、予めレチクルRとウエハWとのアライメントを行っておく必要がある。そこで、図1の投影露光装置には、レチクルRを所定位置に設定するためにレチクルR上のアライメントマーク及びウエハステージWST上の基準マークの位置を検出するレチクルアライメント系(RA系)21と、ウエハW上のアライメントマークの位置を検出するためのオフアクシス方式のアライメント系22とが設けられている。
次に、本例の投影露光装置を用いて、ダブルプロセス方式を用いてウエハW上に所定のデバイス用のパターンを形成するための動作の一例につき説明する。
この場合、ウエハW上の複数のショット領域には、これまでのデバイス製造プロセスによって、それぞれ既に数層の回路パターンが形成され、アライメント用のウエハマークも形成されている。本例で製造対象とするデバイスは、一例としてフラッシュメモリであり、本例の回路パターン形成プロセスは、一例としてそのデバイス中で最も微細なパターンである素子分離ゲートコンタクトメタル1を形成する際に適用できるものである。また、以下のプロセスで使用されるフォトレジストは全てポジ型であるが、例えばレチクルのパターンの明暗を反転することで、ネガ型のフォトレジストも使用可能である。
この場合、ウエハW上の複数のショット領域には、これまでのデバイス製造プロセスによって、それぞれ既に数層の回路パターンが形成され、アライメント用のウエハマークも形成されている。本例で製造対象とするデバイスは、一例としてフラッシュメモリであり、本例の回路パターン形成プロセスは、一例としてそのデバイス中で最も微細なパターンである素子分離ゲートコンタクトメタル1を形成する際に適用できるものである。また、以下のプロセスで使用されるフォトレジストは全てポジ型であるが、例えばレチクルのパターンの明暗を反転することで、ネガ型のフォトレジストも使用可能である。
以下、本例の第1の回路パターン形成プロセスにつき、図2のフローチャート、及びウエハW上の一つのショット領域の一部の領域の拡大断面図である図3(A)〜(I)を参照して説明する。以下の回路パターン形成プロセスにおいて、ウエハW上への薄膜形成は不図示の薄膜形成装置において行われ、ウエハW上へのフォトレジストの塗布及びその現像は不図示のコータ・デベロッパにおいて行われ、ウエハW上の所定の層のエッチングは不図示のエッチング装置において行われる。
先ず、図2のステップ101において、図3(A)に示すように、ウエハW上に例えば有機ポリマー等の層間絶縁膜よりなるターゲット層31を形成し、このターゲット層31上にシリコン酸化膜又はシリコン窒化膜等のセラミックスからなり、そのターゲット層31及びフォトレジストの両方とエッチングに対する反応性の異なるハードマスク層32を形成する。なお、ターゲット層31が金属膜であるような場合にも本発明が適用できる。また、ハードマスク層32を用いる代わりに、バイレイヤ(2層)レジストを用いることも可能である。
本例は、そのターゲット層31にX方向にピッチPで線幅がP/2(すなわち、スペース幅がP/2)の、ライン幅とスペース幅との比が1:1のライン・アンド・スペースパターン(以下、L&Sパターンという。)を形成することを目標とする。ピッチPは一例として64nmで、このとき線幅P/2は32nmである。図1の本例の投影露光装置のドライ露光での解像限界は、後述の位相シフトレチクルを用いた場合の線幅で60nm程度であり、ターゲット層31上に形成されるL&Sパターンの線幅はその解像限界のほぼ1/2である。また、以下で使用されるパターンの寸法は投影像の段階での寸法であり、投影光学系PLのレチクルRからウエハWへの投影倍率βを用いると、そのパターンのレチクルR上での寸法は1/β倍(β=1/4では4倍)になる。
また、図1の投影露光装置のレチクルステージRST上のレチクルRには、一例として周期方向(これをX方向とする。)の幅P(上記の如く投影像の段階での寸法、以下同様。)のY方向に細長い遮光パターンとX方向の幅Pの透過部とをX方向にピッチ2Pで配列し、かつ一連の隣接する透過部に位相が交互に反転するように位相シフタ(位相シフト部)を設けた位相シフト型のL&Sパターンが形成されており、レチクルRのアライメントは既に行われているものとする。
この場合、その投影露光装置は、一例として投影光学系PLの開口数NAを大きい値(例えば0.92)とし、照明光学系のコヒーレンスファクタ(σ値)を小さい値(例えば0.2)として、ドライ露光によってレチクルRのパターンをウエハW上に投影する。なお、位相シフトレチクルは空間周波数変調型に限らず、例えばハーフトーン型など他のタイプでもよいし、変形照明(例えば輪帯照明、多極照明)などと組み合わせて用いてもよい。また、位相シフトレチクルの代わりに通常のレチクルを使用して、照明条件をX方向に対称に傾斜した照明光でレチクルを照明する2極照明等としてもよい。
そして、図2のステップ102の第1のリソグラフィ・プロセスにおいて、ウエハW上にフォトレジストを塗布した後、ウエハWを図1の投影露光装置のウエハステージWST上にロードして、アライメントを行う。この場合、図3(A)に点線で示すように、ウエハWのハードマスク層32上にフォトレジスト33が塗布されている。
さらに、図1の投影露光装置を用いて、レチクルRのピッチ2PのL&Sパターンの像をウエハW上の各ショット領域に露光し、露光後のウエハW上のフォトレジスト33を現像する。この際の露光量は、図3(A)において、得られるレジストパターン36Xのレジスト部33A(ライン部)の線幅がPで、スペース部の幅がPとなるように設定される。このようにライン幅とスペース幅との比が1:1になるように露光量を設定する場合には、フォトレジストの感度付近でのL&Sパターンの像の露光量(光強度)の変化に対する位置の変化量が小さく、露光量誤差の許容範囲が大きいため、レジストパターン36Xを容易に高精度に形成することができる。
さらに、図1の投影露光装置を用いて、レチクルRのピッチ2PのL&Sパターンの像をウエハW上の各ショット領域に露光し、露光後のウエハW上のフォトレジスト33を現像する。この際の露光量は、図3(A)において、得られるレジストパターン36Xのレジスト部33A(ライン部)の線幅がPで、スペース部の幅がPとなるように設定される。このようにライン幅とスペース幅との比が1:1になるように露光量を設定する場合には、フォトレジストの感度付近でのL&Sパターンの像の露光量(光強度)の変化に対する位置の変化量が小さく、露光量誤差の許容範囲が大きいため、レジストパターン36Xを容易に高精度に形成することができる。
次に、ステップ103の第1のレジスト・スリミング・プロセスにおいて、図3(A)のレジストパターン36Xのレジスト部33Aのエッチングを行う。この際のエッチング時間は、幅Pのレジスト部33Aが図3(B)の幅P/2のレジスト部33Bとなるように設定する。この結果、ハードマスク層32上に、幅P/2のレジスト部33B(すなわち、スペース幅が3P/2)をX方向にピッチ2Pで配列したパターンである、ライン幅とスペース幅との比が1:3のレジストパターンが形成される。この場合、そのエッチング時間を管理するのみで、容易に幅P/2のレジスト部33Bを形成することができる。
その後、ステップ104において、レジスト部33Bをマスクとして図3(B)のハードマスク層32のエッチングを行うことによって、図3(C)に示すように、幅P/2のハードマスク部32Aをピッチ2PでX方向に配列したパターンが得られる。次に、レジスト部33Bの剥離を行う。
続いて、図2のステップ105の第2のリソグラフィ・プロセスにおいて、図3(D)に示すように、ウエハW上のターゲット層31及びハードマスク部32A上にフォトレジスト34を塗布した後、ウエハWを再び図1の投影露光装置のウエハステージWST上にロードして、アライメントを行う。この際に、レチクルR上のピッチ2PのL&Sパターンの像とウエハWの各ショット領域とのX方向の位置関係が、上記のステップ102の第1のリソグラフィ・プロセスの場合に対して180°異なるようにアライメントを行う。
続いて、図2のステップ105の第2のリソグラフィ・プロセスにおいて、図3(D)に示すように、ウエハW上のターゲット層31及びハードマスク部32A上にフォトレジスト34を塗布した後、ウエハWを再び図1の投影露光装置のウエハステージWST上にロードして、アライメントを行う。この際に、レチクルR上のピッチ2PのL&Sパターンの像とウエハWの各ショット領域とのX方向の位置関係が、上記のステップ102の第1のリソグラフィ・プロセスの場合に対して180°異なるようにアライメントを行う。
そして、図1の投影露光装置を用いて、レチクルR上のピッチ2PのL&Sパターンの像をウエハW上の各ショット領域に露光し、露光後のウエハWのフォトレジスト34を現像する。この際の露光量も、図3(E)において、得られるレジストパターン37Xのレジスト部34A(ライン部)の線幅がPで、スペース部の幅がPとなるように設定される。このようにライン幅とスペース幅との比が1:1のレジストパターン37Xは、容易に高精度に形成することができる。さらに、各レジスト部34AはそれぞれX方向にピッチ2Pで配列された隣接する2つのハードマスク部32Aの中間に配置されている。
次に、ステップ106の第2のレジスト・スリミング・プロセスにおいて、図3(E)のレジストパターン37Xのレジスト部34Aのエッチングを行う。この際のエッチング時間も、幅Pのレジスト部34Aが図3(F)の幅P/2のレジスト部34Bとなるように設定する。この結果、ターゲット層31上に、ライン幅とスペース幅との比が1:3の幅P/2のレジスト部34Bよりなる第1周期パターンと、ライン幅とスペース幅との比が1:3の幅P/2のハードマスク部32Aよりなる第2周期パターンとからなるマスク層35が形成される。その第1周期パターンと第2周期パターンとは位相が180°異なっているため、マスク層35は、X方向にピッチPのライン幅とスペース幅との比が1:1の周期パターンとみなすことができる。
続いて、ステップ107のエッチング工程において、図3(F)のマスク層35の周期パターンをマスクとしてターゲット層31のエッチングを行うことによって、図3(G)に示すように、幅P/2のターゲット部31AをピッチPでX方向に配列したパターンが得られる。次のステップ108において、レジスト部34Bの剥離を行った後、図3(H)のハードマスク部32Aの剥離を行うことによって、図3(I)に示すように、幅P/2のターゲット部31AをピッチPでX方向に配列してなる、ライン幅とスペース幅との比が1:1のL&Sパターン38Xが形成される。この場合、ピッチPを64nmとすると、ターゲット部31Aの幅(ライン幅)は32nmとなる。
次に、ウエハW上のターゲット層31にX方向のピッチPでライン幅とスペース幅との比が1:1のL&Sパターンを形成するための第2の回路パターン形成プロセスにつき、図4のフローチャート及び図5を参照して説明する。図4及び図5において、図2及び図3に対応する部分にはそれぞれ同一符号を付してその詳細な説明を省略するか、又は簡略化する。この第2の回路パターン形成プロセスで使用するレチクルR及び図1の投影露光装置の露光条件(開口数NA等)は、上記の第1の回路パターン形成プロセスの場合と同じである。
先ず、図4のステップ101において、図5(A)に示すように、ウエハW上に順次、ターゲット層31及びハードマスク層32を形成する。そして、図4のステップ102の第1のリソグラフィ・プロセスにおいて、ウエハW上にフォトレジスト33を塗布した後、ウエハWを図1の投影露光装置のウエハステージWST上にロードして、アライメントを行う。さらに、図1の投影露光装置を用いて、レチクルR上のピッチ2Pの位相シフト型のL&Sパターンの像をウエハW上の各ショット領域に露光し、露光後のウエハW上のフォトレジスト33を現像する。この際の露光量も、図5(A)において、得られるレジストパターン36Xのレジスト部33A(ライン部)の線幅がPとなるように設定される。
次に、ステップ123の第1の側壁コーティング・プロセスにおいて、図5(A)のレジストパターン36Xのレジスト部33Aの側壁及び上部にレジストの積層(堆積)を行う。この際の積層時間は、幅Pのレジスト部33Aが図5(B)の幅3P/2のレジスト部33Cとなるように、すなわち図5(A)の幅Pのスペース部33Dが図5(B)の幅P/2のスペース部33Eに細くなるように設定する。この結果、ハードマスク層32上に、幅3P/2のレジスト部33C(幅P/2のスペース部33E)をX方向にピッチ2Pで配列したパターンである、ライン幅とスペース幅との比が3:1のレジストパターンが形成される。この場合、その積層時間を管理するのみで、容易に幅3P/2のレジスト部33C(幅P/2のスペース部33E)を形成することができる。
その後、図4のステップ104において、レジスト部33Cをマスクとして図5(B)のハードマスク層32のエッチングを行うことによって、図5(C)に示すように、幅3P/2のハードマスク部32Bをピッチ2PでX方向に配列したパターンが得られる。次に、レジスト部33Cの剥離を行う。
続いて、図4のステップ105の第2のリソグラフィ・プロセスにおいて、図5(D)に示すように、ウエハW上のターゲット層31及びハードマスク部32B上にフォトレジスト34を塗布した後、ウエハWを再び図1の投影露光装置のウエハステージWST上にロードして、アライメントを行う。この際に、レチクルR上のピッチ2PのL&Sパターンの像とウエハWの各ショット領域とのX方向の位置関係が、上記のステップ102の第1のリソグラフィ・プロセスの場合に対して180°異なるようにアライメントを行う。
続いて、図4のステップ105の第2のリソグラフィ・プロセスにおいて、図5(D)に示すように、ウエハW上のターゲット層31及びハードマスク部32B上にフォトレジスト34を塗布した後、ウエハWを再び図1の投影露光装置のウエハステージWST上にロードして、アライメントを行う。この際に、レチクルR上のピッチ2PのL&Sパターンの像とウエハWの各ショット領域とのX方向の位置関係が、上記のステップ102の第1のリソグラフィ・プロセスの場合に対して180°異なるようにアライメントを行う。
そして、図1の投影露光装置を用いて、レチクルRのピッチ2PのL&Sパターンの像をウエハW上の各ショット領域に露光し、露光後のウエハW上のフォトレジスト34を現像する。この際の露光量も、図5(E)において、得られるレジストパターン37Xのレジスト部34A(ライン部)の線幅がPで、スペース部の幅がPとなるように設定される。さらに、各レジスト部34AはX方向にピッチ2Pで配列された2つのハードマスク部32Bに対称に跨るように配置されている。
次に、ステップ126の第2の側壁コーティング・プロセスにおいて、図5(E)のレジストパターン37Xのレジスト部34Aの側壁及び上部にレジストの積層(堆積)を行う。この際の積層時間も、幅Pのレジスト部34Aが図5(F)の幅3P/2のレジスト部34Cとなるように設定する。この結果、ターゲット層31及びハードマスク部32B上に、ライン幅とスペース幅との比が3:1の複数の幅3P/2のレジスト部34Cよりなるピッチ2Pのレジストパターンが形成される。このレジストパターンとハードマスク部32Bよりなるパターンとは位相が180°異なっている。
そこで、次のステップ127において、レジスト部34Cをマスクとしてハードマスク部32Bのエッチングを行った後、レジスト部34Cの剥離を行うことによって、図5(G)に示すように、ターゲット層31上に、X方向の幅P/2のハードマスク部32CをX方向にピッチPで配列したライン幅とスペース幅との比が1:1の周期パターンよりなるマスク層35Aが形成される。
続いて図4のステップ107において、図5(G)のマスク層35Aの周期パターンをマスクとしてターゲット層31のエッチングを行うことによって、図5(H)に示すように、幅P/2のターゲット部31AをピッチPでX方向に配列したパターンが得られる。次のステップ128において、図5(H)のハードマスク部32Cの剥離を行うことによって、図5(I)に示すように、幅P/2のターゲット部31AをピッチPでX方向に配列してなる、ライン幅とスペース幅との比が1:1のL&Sパターン38Xが形成される。この場合も、ピッチPを64nmとすると、ターゲット部31Aの幅(ライン幅)は32nmとなる。
ここで、図3及び図5において、ウエハW上のターゲット層31にライン幅32nmでピッチが64nmのL&Sパターンを形成する場合の、ステップ102及び105のリソグラフィ・プロセス中の露光工程における許容される露光量誤差(ドーズ誤差)及び焦点深度のシミュレーション結果につき図6(A)及び(B)を参照して説明する。
図6(A)は、上記のピッチ2P(ここでは128nm)の位相シフト型のL&Sパターン(マスクの製造誤差を±1nmとする)を、投影光学系PLの開口数NAを0.92、照明光学系のσ値を0.20としてドライ露光でフォトレジスト上に転写する場合に、レジストパターンのライン幅を横軸の16nmから112nmまで変えたときの焦点深度(DOF)(nm)を縦軸に示している。この場合、ライン幅とスペース幅との比は、ライン幅が32nm(スペース幅は96nm)のときは1:3(1L3S)となり、ライン幅が64nmのときは1:1(2L2S)となり、ライン幅が96nmのときは3:1(3L1S)となる。また、図6(A)中の曲線A1〜A9はそれぞれドーズ誤差が目標値に対して0%から2%ずつ16%まで変化したときの焦点深度を表している。焦点深度が200nm以上必要であるとすると、本例のようにライン幅とスペース幅との比が1:1である場合に許容されるドーズ誤差は6〜8%という実用的な範囲となる。
図6(A)は、上記のピッチ2P(ここでは128nm)の位相シフト型のL&Sパターン(マスクの製造誤差を±1nmとする)を、投影光学系PLの開口数NAを0.92、照明光学系のσ値を0.20としてドライ露光でフォトレジスト上に転写する場合に、レジストパターンのライン幅を横軸の16nmから112nmまで変えたときの焦点深度(DOF)(nm)を縦軸に示している。この場合、ライン幅とスペース幅との比は、ライン幅が32nm(スペース幅は96nm)のときは1:3(1L3S)となり、ライン幅が64nmのときは1:1(2L2S)となり、ライン幅が96nmのときは3:1(3L1S)となる。また、図6(A)中の曲線A1〜A9はそれぞれドーズ誤差が目標値に対して0%から2%ずつ16%まで変化したときの焦点深度を表している。焦点深度が200nm以上必要であるとすると、本例のようにライン幅とスペース幅との比が1:1である場合に許容されるドーズ誤差は6〜8%という実用的な範囲となる。
これに対して、図8(A)の場合のように、フォトレジストの感度に対して露光量を制御することで、ライン幅を32nm又は96nmとする場合には、ドーズ誤差が0%であっても200nm以上の焦点深度を確保することはできないことが分かる。従って、ドライ露光を用いてレジストパターンのライン幅とスペース幅との比を1:1とすることによって、実用的なドーズ誤差の範囲内でドライ露光の解像限界の1/2程度のライン幅32nmでピッチ64nmのパターンを高精度に形成できる。
また、図6(B)は比較のために、上記のピッチ128nmの位相シフト型のL&Sパターンを、投影光学系PLの開口数NAを1.00、照明光学系のσ値を0.25として液浸法を用いた露光でフォトレジスト上に転写する場合に、同様にレジストパターンのライン幅を変えたときの焦点深度(DOF)(nm)を示している。図6(B)中の曲線B1〜B9はそれぞれドーズ誤差が目標値に対して0%から16%まで変化したときの焦点深度を表している。焦点深度が200nm以上必要であるとすると、ライン幅とスペース幅との比が1:1である場合に許容されるドーズ誤差はほぼ10%となり、ドライ露光の場合よりも許容範囲が広くなる。これに対して、ライン幅を96nmとする場合には、ドーズ誤差が0%であってもその焦点深度を確保することはできないとともに、ライン幅を32nmとする場合には、その焦点深度を得るための許容されるドーズ誤差はほぼ0%であり、いずれにしても実用的ではない。従って、開口数NAが1.00となる液浸露光を用いる場合でも、本例のように第1及び第2のリソグラフィ・プロセスにおいてピッチ128nmでライン幅とスペース幅との比が1:1のレジストパターンを形成する方法を用いないと、最終的にライン幅32nmでピッチ64nmのパターンを高精度に形成することは困難であると言える。
上記の本例の回路パターン形成プロセスの作用等をまとめると以下のとおりである。
A1)本例の図2及び図4を参照して説明したダブルプロセス方式の回路パターン形成プロセスにおいては、それぞれフォトレジスト(感光層)に対する露光工程及び現像工程を含む2回のリソグラフィ・プロセス(ステップ102、105)を経てマスク層35又は35Aを形成し、このマスク層を用いてターゲット層31(被加工層)をパターニングするに際して、その2回のリソグラフィ・プロセスの現像工程に続いて、それぞれステップ103,106及びステップ123,126において、対応するフォトレジストに形成されたレジスト部33A,34Aの幅を増減して制御している。
A1)本例の図2及び図4を参照して説明したダブルプロセス方式の回路パターン形成プロセスにおいては、それぞれフォトレジスト(感光層)に対する露光工程及び現像工程を含む2回のリソグラフィ・プロセス(ステップ102、105)を経てマスク層35又は35Aを形成し、このマスク層を用いてターゲット層31(被加工層)をパターニングするに際して、その2回のリソグラフィ・プロセスの現像工程に続いて、それぞれステップ103,106及びステップ123,126において、対応するフォトレジストに形成されたレジスト部33A,34Aの幅を増減して制御している。
従って、ステップ103,106及びステップ123,126において所望のライン幅(又はスペース幅)のレジストパターンを形成することができるため、その前のリソグラフィ・プロセスでは、例えばライン幅とスペース幅との比がほぼ1:1のL&Sパターンからなるレジストパターンをフォトレジストに形成すればよい。図6(A)及び(B)を参照して説明したように、ライン幅とスペース幅との比がほぼ1:1のレジストパターンは、露光量誤差に対する許容範囲を広くした上で高精度に形成できるため、最終的に露光工程で用いられる図1の投影露光装置の解像限界を超えるような微細パターンを高精度に形成できる。
なお、図6(A)及び(B)から分かるように、そのリソグラフィ・プロセスで形成するレジストパターンのライン幅は、ピッチが128nmの場合で48〜80nm程度まで可能である。すなわち、レジストパターンのライン幅とスペース幅との比は1:1.7〜1:0.6程度まで高精度に形成可能であり、この後のレジスト部33A,34Aの幅を制御する工程で所望のライン幅とスペース幅との比を達成することができる。
また、その2回のリソグラフィ・プロセス(ステップ102、105)の一方のプロセスを、図8(A)に示すように、フォトレジストの感度Ethに対して露光量を制御することによって、所望のライン幅とスペース幅との比を持つレジストパターンを形成するプロセス等としてもよい。この場合でも、露光量誤差及び焦点深度が問題になるのは、その一方のプロセスのみであるため、図8(A)〜(F)のプロセスを用いる場合に比べて、高精度に微細パターンを形成することができる。
A2)そのレジスト部33A,34Aの幅を制御する工程が、ステップ103及び106に示すように、レジスト部33A,34Aの幅を細くするレジスト・スリミング・プロセスを含む場合には、ライン幅とスペース幅との比が1:3のパターンのように、ライン幅がスペース幅よりも細いレジストパターンを高精度に形成できる。
A3)一方、そのレジスト部33A,34Aの幅を制御する工程が、ステップ123及び126に示すように、レジスト部33A,34Aの幅を広くする(スペース幅を細くする)側壁・コーティング・プロセスを含む場合には、ライン幅とスペース幅との比が3:1のように、ライン幅がスペース幅よりも広いレジストパターンを高精度に形成できる。
A3)一方、そのレジスト部33A,34Aの幅を制御する工程が、ステップ123及び126に示すように、レジスト部33A,34Aの幅を広くする(スペース幅を細くする)側壁・コーティング・プロセスを含む場合には、ライン幅とスペース幅との比が3:1のように、ライン幅がスペース幅よりも広いレジストパターンを高精度に形成できる。
A4)また、その2回のリソグラフィ・プロセスで形成されるレジストパターン36X及び37Xのレジスト部33A及び34A(ライン部)は位相が実質的に180°異なっているため、最終的にウエハW上のターゲット層31にそのレジストパターンに対してピッチが1/2で、ライン幅とスペース幅との比が1:1のパターンを高精度に形成できる。
A5)本例では、その2回のリソグラフィ・プロセスで開口数が0.92の投影光学系PLを持つドライ露光の投影露光装置を用いて、線幅64nmでピッチ128nmのL&Sパターンよりなるレジストパターンを形成して、最終的にターゲット層31に線幅32nmでピッチ64nmのL&Sパターンを形成している。従って、最終的に線幅が40nm以下(例えば32nm)のL&Sパターンを形成するためには、そのリソグラフィ・プロセスで開口数NAが0.92以上の投影光学系PLを持つ投影露光装置を用いて、線幅が80nm以下(例えば64nm)のレジストパターンを形成すればよい。開口数NAが1以上になる場合には、液浸型の投影露光装置を用いてもよい。
A6)図2及び図4の回路パターン形成プロセスでは、2回のリソグラフィ・プロセスを実行して、その後でそれぞれレジストパターンの線幅を制御している。しかしながら、例えば、図2のステップ101〜104、又は図4のステップ101〜104までのプロセス、すなわち1回のリソグラフィ・プロセス(ステップ102)を実行して、その後でレジストパターンの線幅を制御する(ステップ103又は123)のみのプロセスを、1つの回路パターン形成プロセスとみなすことも可能である。この場合には、図3(A)及び図5(A)のハードマスク層32を例えば金属膜等からなる被加工層とみなすことによって、その被加工層に投影露光装置の解像限界の1/2程度の線幅(ピッチは同じである)のパターンを露光量誤差の許容範囲を大きくした状態で高精度に形成できる。
[第2の実施形態]
上記の第1の実施形態では、所定方向に周期性を持つ1次元のL&Sパターンを形成したが、この第2の実施形態では、図1の投影露光装置を用いて、2次元の周期パターンを形成するための回路パターン形成プロセスにつき、図7を参照して説明する。本例のレチクルRはハーフトーン型の位相シフトレチクルであり、このレチクルRのパターンは、図7(A)のレジストパターン36Tに対応して、X方向及びY方向の幅P(投影像の段階での値、以下同様。)のホールパターンを、X方向及びY方向にピッチ2Pで市松格子状に配置した2次元パターンである。また、ウエハ上にはターゲット層及びハードマスク層が形成されている。
上記の第1の実施形態では、所定方向に周期性を持つ1次元のL&Sパターンを形成したが、この第2の実施形態では、図1の投影露光装置を用いて、2次元の周期パターンを形成するための回路パターン形成プロセスにつき、図7を参照して説明する。本例のレチクルRはハーフトーン型の位相シフトレチクルであり、このレチクルRのパターンは、図7(A)のレジストパターン36Tに対応して、X方向及びY方向の幅P(投影像の段階での値、以下同様。)のホールパターンを、X方向及びY方向にピッチ2Pで市松格子状に配置した2次元パターンである。また、ウエハ上にはターゲット層及びハードマスク層が形成されている。
本例の第1のリソグラフィ・プロセスでは、ウエハ上にフォトレジストを塗布し、そのウエハ上に図1の投影露光装置を用いてその2次元パターンの像を露光した後、そのフォトレジストを現像する。この際の露光量は、図7(A)に示すように、得られるレジストパターン36Tのレジスト部33DのX方向、Y方向の幅がPとなるように、すなわちX方向及びY方向のライン幅とスペース幅との比が1:1になるように設定されているため、露光量誤差に対する許容範囲は大きくなっている。
次の第1の側壁・コーティング・プロセスでは、レジスト部33Dに側壁コート33Eを付着させることによって、図7(B)に示すように、X方向、Y方向の幅がP/2の開口部33Fを形成する。そして、この開口部以外のレジストと側壁コートをマスクとして、ハードマスクをエッチングすることによって、図7(C)に示すように、ハードマスク層32に、X方向、Y方向の幅P/2で、X方向、Y方向にピッチ2Pで市松格子状に配列された開口部32Dを形成する。
次の第2のリソグラフィ・プロセスでは、ウエハ上にフォトレジストを塗布し、そのウエハ上に図1の投影露光装置を用いてその2次元パターンの像を露光した後、そのフォトレジストを現像する。ただし、その2次元パターンの像とウエハとの位置関係は図7(A)の場合と180°異なっている。このためには、図7(A)の状態からウエハをX方向又はY方向に幅Pだけシフトさせればよい。この結果、図7(D)に示すように、多数の幅P/2の開口部32Dを覆うように、X方向、Y方向の幅Pのレジスト部34Dをピッチ2Pで配列したレジストパターン37Tが形成される。
次の第2の側壁・コーティング・プロセスでは、レジスト部34Dに側壁コート34Eを付着させることによって、図7(E)に示すように、X方向、Y方向の幅がP/2の開口部34Fを形成する。そして、この開口部以外のレジストと側壁コートをマスクとして、ハードマスクをエッチングすることによって、図7(F)に示すように、ハードマスク層32の開口部32Dの間に、X方向、Y方向の幅P/2で、X方向、Y方向にピッチ2Pで市松格子状に配列された開口部32Eを形成する。これによって、開口部32D及び32Eからなり、幅P/2の正方形の開口部をX方向、Y方向にピッチPで配列した構成のマスク層35Bが形成される。このマスク層35Bをマスクとして、ターゲット層をエッチングすることによって、図7(G)に示すように、ターゲット層31に幅P/2の正方形のコンタクトホール部31BをX方向、Y方向にピッチPで配列してなる2次元の周期パターン38Tが形成される。
本例においても、リソグラフィ・プロセスと側壁・コーティング・プロセス(又はレジスト・スリミング・プロセスも可能である)とを組み合わせることによって、露光量誤差に対する許容範囲が大きい状態で、投影露光装置の解像限界を超えるような2次元周期を持つ微細パターンを高精度に形成できる。
なお、上記のパターン形成工程中のエッチング前にキュア(加熱)工程を行ってもよい。また、レチクルパターンの露光時には、例えば累進焦点露光法など他の超解像技術をさらに併用してもよい。
なお、上記のパターン形成工程中のエッチング前にキュア(加熱)工程を行ってもよい。また、レチクルパターンの露光時には、例えば累進焦点露光法など他の超解像技術をさらに併用してもよい。
また、上記の実施形態の回路パターン形成プロセスは、フラッシュメモリの素子分離層、ゲート、コンタクト、及び配線層の少なくとも一つの形成工程でも使用できる。
また、上記の実施形態の投影露光装置を用いて半導体デバイスを製造する場合、この半導体デバイスは、デバイスの機能・性能設計を行うステップ、このステップに基づいてレチクルを製造するステップ、シリコン材料からウエハを形成するステップ、上記の実施形態の投影露光装置によりアライメントを行ってレチクルのパターンをウエハに露光するステップ、エッチング等の回路パターンを形成するステップ、デバイス組み立てステップ(ダイシング工程、ボンディング工程、パッケージ工程を含む)、及び検査ステップ等を経て製造される。
また、上記の実施形態の投影露光装置を用いて半導体デバイスを製造する場合、この半導体デバイスは、デバイスの機能・性能設計を行うステップ、このステップに基づいてレチクルを製造するステップ、シリコン材料からウエハを形成するステップ、上記の実施形態の投影露光装置によりアライメントを行ってレチクルのパターンをウエハに露光するステップ、エッチング等の回路パターンを形成するステップ、デバイス組み立てステップ(ダイシング工程、ボンディング工程、パッケージ工程を含む)、及び検査ステップ等を経て製造される。
なお、本発明は、走査露光型の投影露光装置のみならず、一括露光型(ステッパー型)の投影露光装置を用いて露光する場合にも適用することが可能である。また、本発明は、例えば国際公開第99/49504号パンフレット、国際公開第2004/019128号パンフレットなどで開示されている液浸型の露光装置で露光を行う場合にも適用できる。この場合には、走査露光時に、図1において、不図示の液体回収装置から投影光学系PLとウエハWとの間に純水等の液体が局所的に供給され、供給された液体は不図示の液体回収装置によって回収される。
また、例えば国際公開第2001/035168号パンフレットに開示されているように、干渉縞をウエハ上に形成することによって、ウエハ上にライン・アンド・スペースパターンを形成する露光装置、例えば特表2004−519850号公報(対応する米国特許第6,611,316号明細書)に開示されているように、2つのレチクルパターンを、投影光学系を介してウエハ上で合成し、1回の走査露光によってウエハ上の1つのショット領域をほぼ同時に二重露光する露光装置などにも本発明を適用することができる。
さらに上記実施形態では、転写用のパターンが形成されたレチクル(マスク)を用いたが、このレチクルに代えて、例えば米国特許第6,778,257号明細書に開示されているように、露光すべきパターンの電子データに基づいて透過パターンまたは反射パターンを形成する電子マスクを用いてもよい。この電子マスクは可変成形マスクとも呼ばれ、例えば非発光型画像表示素子(空間光変調器)の一種であるDMD(Digital Micro-mirror Device )などを含むものである。
さらに上記実施形態では、転写用のパターンが形成されたレチクル(マスク)を用いたが、このレチクルに代えて、例えば米国特許第6,778,257号明細書に開示されているように、露光すべきパターンの電子データに基づいて透過パターンまたは反射パターンを形成する電子マスクを用いてもよい。この電子マスクは可変成形マスクとも呼ばれ、例えば非発光型画像表示素子(空間光変調器)の一種であるDMD(Digital Micro-mirror Device )などを含むものである。
また、本発明は、波長数nm〜100nm程度の極端紫外光(EUV光)を露光ビームとして用いる投影露光装置で露光を行う場合にも適用できる。
また、本発明は、半導体デバイスの製造プロセスへの適用に限定されることなく、例えば、角型のガラスプレートに形成される液晶表示素子、若しくはプラズマディスプレイ等のディスプレイ装置の製造プロセスや、撮像素子(CCD等)、マイクロマシーン、薄膜磁気ヘッド、及びDNAチップ等の各種デバイスの製造プロセスにも広く適用できる。更に、本発明は、各種デバイスのマスクパターンが形成されたマスク(フォトマスク、レチクル等)をフォトリソグラフィ工程を用いて製造する際の、製造工程にも適用することができる。このように、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得ることは勿論である。
また、本発明は、半導体デバイスの製造プロセスへの適用に限定されることなく、例えば、角型のガラスプレートに形成される液晶表示素子、若しくはプラズマディスプレイ等のディスプレイ装置の製造プロセスや、撮像素子(CCD等)、マイクロマシーン、薄膜磁気ヘッド、及びDNAチップ等の各種デバイスの製造プロセスにも広く適用できる。更に、本発明は、各種デバイスのマスクパターンが形成されたマスク(フォトマスク、レチクル等)をフォトリソグラフィ工程を用いて製造する際の、製造工程にも適用することができる。このように、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得ることは勿論である。
本発明をダブルプロセス方式のように複数回のリソグラフィ工程を用いる場合に適用した場合には、リソグラフィ工程中の露光工程における露光量誤差に対する許容範囲を広くすることができるため、露光装置の解像限界を超えるような微細なパターンを高精度に量産できる。
1…レーザ光源、9…照明光学系、R…レチクル、PL…投影光学系、W…ウエハ、31…ターゲット層、31A…ターゲット部、32…ハードマスク層、32A,32B…ハードマスク部、33,34…フォトレジスト、33A,33B,33C,34A,34B,34C…レジスト部、35,35A…マスク層
Claims (13)
- それぞれ感光層に対する露光工程及び現像工程を含む複数回のリソグラフィ工程を経てマスク層を形成し、
前記マスク層を用いて被加工層をパターニングする微細パターン形成方法であって、
前記複数回のリソグラフィ工程のうち一のリソグラフィ工程の現像工程に続いて、対応する感光層に形成されたパターンの幅を増減するパターン幅制御工程を有することを特徴とする微細パターン形成方法。 - 前記パターン幅制御工程は、前記対応する感光層のパターンのライン幅を細くするエッチング工程を含むことを特徴とする請求項1に記載の微細パターン形成方法。
- 前記一のリソグラフィ工程は、前記対応する感光層にライン幅とスペース幅との比が実質的に1:1のパターンを形成する工程であり、
前記パターン幅制御工程は、前記対応する感光層のライン幅とスペース幅との比を実質的に1:3にする工程であることを特徴とする請求項2に記載の微細パターン形成方法。 - 前記複数のリソグラフィ工程は2回のリソグラフィ工程であり、前記2回のリソグラフィ工程の現像工程に続いてそれぞれ前記パターン幅制御工程を有し、
前記2回のリソグラフィ工程で形成される感光層のパターンのライン部は位相が実質的に180°異なることを特徴とする請求項3に記載の微細パターン形成方法。 - 前記パターン幅制御工程は、前記対応する感光層のパターンのライン部の側壁に積層してスペース幅を細くする側壁形成工程を含むことを特徴とする請求項1に記載の微細パターン形成方法。
- 前記一のリソグラフィ工程は、前記対応する感光層にライン幅とスペース幅との比が実質的に1:1のパターンを形成する工程であり、
前記パターン幅制御工程は、前記対応する感光層のライン幅とスペース幅との比を実質的に3:1にする工程であることを特徴とする請求項5に記載の微細パターン形成方法。 - 前記複数のリソグラフィ工程は2回のリソグラフィ工程であり、前記2回のリソグラフィ工程の現像工程に続いてそれぞれ前記パターン幅制御工程を有し、
前記2回のリソグラフィ工程で形成される感光層のパターンのスペース部は位相が実質的に180°異なることを特徴とする請求項6に記載の微細パターン形成方法。 - 前記被加工層に形成されるパターンは線幅が40nm以下のライン・アンド・スペースパターンであり、
前記一のリソグラフィ工程の露光工程では、開口数が0.92以上の投影光学系を持つ露光装置を用いて、対応する感光層に線幅が80nm以下のライン・アンド・スペースパターンの像を形成することを特徴とする請求項1から7のいずれか一項に記載の微細パターン形成方法。 - 感光層に対する露光工程及び現像工程を含むリソグラフィ工程を経て被加工層をパターニングする微細パターン形成方法において、
前記リソグラフィ工程の現像工程に続いて、前記感光層に形成されたパターンの幅を増減するパターン幅制御工程を有することを特徴とする微細パターン形成方法。 - 前記パターン幅制御工程は、前記感光層のパターンのライン幅を細くするエッチング工程を含むことを特徴とする請求項9に記載の微細パターン形成方法。
- 前記パターン幅制御工程は、前記感光層のパターンのライン部の側壁に積層してスペース幅を細くする側壁形成工程を含むことを特徴とする請求項9に記載の微細パターン形成方法。
- デバイスの製造方法において、
請求項1から11のいずれか一項に記載の微細パターン形成方法を用いることを特徴とするデバイス製造方法。 - 前記デバイスはフラッシュメモリであり、
前記微細パターン形成方法が適用されるのは、素子分離、ゲート、コンタクト、及び配線層の少なくとも1つの形成工程であることを特徴とする請求項12に記載のデバイス製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006138352A JP2007311508A (ja) | 2006-05-17 | 2006-05-17 | 微細パターン形成方法及びデバイス製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006138352A JP2007311508A (ja) | 2006-05-17 | 2006-05-17 | 微細パターン形成方法及びデバイス製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311508A true JP2007311508A (ja) | 2007-11-29 |
Family
ID=38844103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006138352A Pending JP2007311508A (ja) | 2006-05-17 | 2006-05-17 | 微細パターン形成方法及びデバイス製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311508A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010029907A1 (ja) * | 2008-09-12 | 2010-03-18 | 住友化学株式会社 | レジスト処理方法及びポジ型レジスト組成物の使用 |
JP2011514662A (ja) * | 2008-01-29 | 2011-05-06 | ブルーワー サイエンス アイ エヌ シー. | 多重暗視野露光によるハードマスクのパターン形成のためのオントラックプロセス |
US8435723B2 (en) | 2008-09-11 | 2013-05-07 | Nikon Corporation | Pattern forming method and device production method |
JPWO2014007079A1 (ja) * | 2012-07-02 | 2016-06-02 | 日産化学工業株式会社 | 溶剤現像リソグラフィープロセス用有機下層膜形成組成物を用いた半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003272999A (ja) * | 2002-03-14 | 2003-09-26 | Sony Corp | レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置 |
JP2004152784A (ja) * | 2002-10-28 | 2004-05-27 | Fujitsu Ltd | 微細パターンの作製方法及び半導体装置の製造方法 |
JP2005114973A (ja) * | 2003-10-07 | 2005-04-28 | Semiconductor Leading Edge Technologies Inc | 微細レジストパターンの形成方法 |
JP2006058600A (ja) * | 2004-08-20 | 2006-03-02 | Tokyo Ohka Kogyo Co Ltd | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
JP2007500443A (ja) * | 2003-07-28 | 2007-01-11 | フリースケール セミコンダクター インコーポレイテッド | 有機反射防止膜(arc)を有する半導体装置及びその方法 |
JP2007522673A (ja) * | 2004-02-13 | 2007-08-09 | フリースケール セミコンダクター インコーポレイテッド | 処理済みフォトレジストを使用して半導体素子を形成する方法 |
-
2006
- 2006-05-17 JP JP2006138352A patent/JP2007311508A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003272999A (ja) * | 2002-03-14 | 2003-09-26 | Sony Corp | レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置 |
JP2004152784A (ja) * | 2002-10-28 | 2004-05-27 | Fujitsu Ltd | 微細パターンの作製方法及び半導体装置の製造方法 |
JP2007500443A (ja) * | 2003-07-28 | 2007-01-11 | フリースケール セミコンダクター インコーポレイテッド | 有機反射防止膜(arc)を有する半導体装置及びその方法 |
JP2005114973A (ja) * | 2003-10-07 | 2005-04-28 | Semiconductor Leading Edge Technologies Inc | 微細レジストパターンの形成方法 |
JP2007522673A (ja) * | 2004-02-13 | 2007-08-09 | フリースケール セミコンダクター インコーポレイテッド | 処理済みフォトレジストを使用して半導体素子を形成する方法 |
JP2006058600A (ja) * | 2004-08-20 | 2006-03-02 | Tokyo Ohka Kogyo Co Ltd | パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011514662A (ja) * | 2008-01-29 | 2011-05-06 | ブルーワー サイエンス アイ エヌ シー. | 多重暗視野露光によるハードマスクのパターン形成のためのオントラックプロセス |
US8435723B2 (en) | 2008-09-11 | 2013-05-07 | Nikon Corporation | Pattern forming method and device production method |
WO2010029907A1 (ja) * | 2008-09-12 | 2010-03-18 | 住友化学株式会社 | レジスト処理方法及びポジ型レジスト組成物の使用 |
JPWO2014007079A1 (ja) * | 2012-07-02 | 2016-06-02 | 日産化学工業株式会社 | 溶剤現像リソグラフィープロセス用有機下層膜形成組成物を用いた半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10461039B2 (en) | Mark, method for forming same, and exposure apparatus | |
US7981595B2 (en) | Reduced pitch multiple exposure process | |
US7906270B2 (en) | Reduced pitch multiple exposure process | |
US7781149B2 (en) | Reduced pitch multiple exposure process | |
JP5804368B2 (ja) | パターン形成方法及びデバイス製造方法 | |
WO1999034255A1 (fr) | Procede et appareil de fabrication de photomasque et procede de fabrication de l'appareil | |
WO2008146933A1 (en) | Exposure method and electronic device manufacturing method | |
JP5068844B2 (ja) | リソグラフィ方法及びリソグラフィ装置 | |
WO2004061918A1 (ja) | パターン形成方法、電子デバイス製造方法、及び電子デバイス、並びにフォトマスク | |
US8343693B2 (en) | Focus test mask, focus measurement method, exposure method and exposure apparatus | |
US8435723B2 (en) | Pattern forming method and device production method | |
JP2008263194A (ja) | 露光装置、露光方法、および電子デバイス製造方法 | |
JP4058405B2 (ja) | デバイス製造方法およびこの方法により製造したデバイス | |
WO2008126926A1 (en) | Exposure method and electronic device manufacturing method | |
JP2004207732A (ja) | デバイス製造方法 | |
JP2007311508A (ja) | 微細パターン形成方法及びデバイス製造方法 | |
TWI441239B (zh) | 製造微影元件的方法、微影單元及電腦程式產品 | |
JP2000021716A (ja) | 露光装置及びこれを用いたデバイスの製造方法 | |
JP2000267257A (ja) | マスク及びそれを用いた露光方法 | |
JP2000021714A (ja) | 露光方法および装置、ならびにデバイス製造方法 | |
JP2009162851A (ja) | マスク及びその製造方法、露光方法及び装置、並びにデバイス製造方法 | |
JP5354339B2 (ja) | 露光方法及び露光装置、並びにデバイス製造方法 | |
JP2010161112A (ja) | 露光装置の管理方法及びデバイス製造方法 | |
JP2004279403A (ja) | 基板位置合せ方法、コンピュータ・プログラム、デバイス製造方法、およびそれにより製造されたデバイス | |
JP2001092103A (ja) | フォトマスクの製造方法及び装置、並びにデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111226 |