JP2007310714A - 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 - Google Patents
集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 Download PDFInfo
- Publication number
- JP2007310714A JP2007310714A JP2006140296A JP2006140296A JP2007310714A JP 2007310714 A JP2007310714 A JP 2007310714A JP 2006140296 A JP2006140296 A JP 2006140296A JP 2006140296 A JP2006140296 A JP 2006140296A JP 2007310714 A JP2007310714 A JP 2007310714A
- Authority
- JP
- Japan
- Prior art keywords
- fixed value
- debug
- level
- reset signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】集積回路装置(マイクロコンピュータ20)は、CPU30と、固定値入力用端子40と、リセット信号が第1のレベルの時に固定値入力用端子40から入力された信号を受け取って固定値を保持する固定値保持部50と、リセット信号が第2のレベルの時に固定値が変化しないように制御する制御部70と、を含む。固定値入力用端子40は、リセット信号が第1のレベルの時には固定値の入力のために使用され、リセット信号が第2のレベルの時にはデバッグモジュール60の通信のために使用される。デバッグモジュール60は、リセット信号が第2のレベルの時に、固定値入力用端子40を介して外部のデバッグツールと通信を行う。
【選択図】図2
Description
オンチップデバッグを行うためのデバッグモジュールとCPUとを内蔵する集積回路装置であって、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第1のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
を含み、
前記固定値入力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグモジュールの通信のために使用され、
前記デバッグモジュールは、
前記リセット信号が前記第2のレベルの時に、前記固定値入力用端子を介して外部のデバッグツールと通信を行う。
前記制御部は、
前記リセット信号が前記第1のレベルの時には、前記固定値入力用端子からの入力信号が前記固定値保持部に入力され、前記リセット信号が前記第2のレベルの時には、前記固定値入力用端子からの入力信号が前記デバッグモジュールに入力されるように制御する回路を含んでもよい。
前記固定値保持部は、前記固定値を保持するためのフリップフロップを含み、
前記制御部は、
前記リセット信号に基づき、前記固定値入力用端子からの入力信号又は前記フィリップフロップからの出力信号のいずれかを選択して、選択した信号が前記フリップフロップに入力されるように制御する選択回路を含んでもよい。
複数の前記固定値入力用端子を含み、
前記固定値保持部は、前記複数の固定値入力用端子から入力された複数の前記固定値を、それぞれの前記固定値入力用端子に対応させて保持するように構成されており、
前記複数の固定値の組み合わせが所定のパターンか否かを判断し、前記複数の固定値の組み合わせが前記所定のパターンである場合に、所定のデバッグ用の信号を生成する信号生成部をさらに含み、
前記デバッグモジュールは、前記所定のデバッグ用の信号に基づいて、前記オンチップデバッグ処理を行ってもよい。
オンチップデバッグを行うためのデバッグモジュールとCPUとを内蔵する集積回路装置であって、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第1のレベルの時に、前記固定値入力用端子を介して外部から入力された信号を受け取り、固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値保持部が、前記固定値入力用端子を介して外部から入力される信号を保持しないように制御する制御部と、
を含む。
前記デバッグモジュールと、前記デバッグツールに含まれるデバッグ通信処理部とが通信するための専用の外部端子を有さない構成としてもよい。
上記のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力源と、
前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含む。
オンチップデバッグを行うためのデバッグモジュールとCPUとを内蔵する集積回路装置と通信を行うデバグツールであって、
少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
リセット信号が第1のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値出力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
を含み、
前記固定値出力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグ通信処理部の通信のために使用される。
固定値保持部は、
プルアップ又はプルダウン抵抗で構成されていてもよい。
前記デバッグ通信処理部と前記デバッグモジュールとが通信するための専用の外部端子を有していなくてもよい。
オンチップデバッグを行うためのデバッグモジュール及びCPUを内蔵する集積回路装置と、前記集積回路装置と通信を行うデバッグツールとを含むデバッグシステムであって、
前記集積回路装置は、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第1のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
を含み、
前記デバッグツールは、
少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
前記リセット信号が前記第1のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値入力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
を含み、
前記固定値入力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグモジュールの通信のために使用され、
前記固定値出力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグ通信処理部の通信のために使用され、
前記集積回路装置に内蔵された前記固定値保持部は、
前記リセット信号が前記第1のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して、前記デバッグツールに内蔵された前記固定値保持部と通信を行い、
前記デバッグモジュールは、
前記リセット信号が前記第2のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して前記デバッグ通信処理部と通信を行う。
前記集積回路装置は、
前記デバッグモジュールと前記デバッグ通信処理部とが通信するための専用の外部端子を有さなくてもよい。
図1〜図12は、本発明を適用した実施の形態に係るデバッグシステムについて説明するための図である。
1−1−1:ターゲットシステムの構成
はじめに、図1〜図4を参照して、ターゲットシステム10の構成について説明する。
次に、図5〜図7を参照して、ターゲットシステム10(マイクロコンピュータ20)の動作について説明する。
以上に述べたように、本実施の形態に係るマイクロコンピュータ20(集積回路装置)によると、固定値入力用端子40は、リセット信号が第1のレベルの時には固定値保持部50へ固定値を入力するために使用され、リセット信号が第2のレベルの時にはデバッグモジュール60の通信のために使用される。そのため、デバッグツール100との通信(デバッグ処理動作)のみに使用される端子の数を減らすことができる。
次に、図1、図2、及び、図8を参照して、デバッグツール100について説明する。
以上に説明したように、本実施の形態に係るデバッグシステムは、ユーザーにとって不要な端子(外部端子)を極力削減することが可能な、デバッグモジュール60を内蔵した集積回路装置(マイクロコンピュータ20)と、該集積回路装置を最低限の端子(外部端子)で動作させることが可能なデバッグツール100とを含む。そのため、本発明によると、ユーザーにとって不要な端子の数が少ない集積回路装置と、これを高い信頼性で製造することを可能にするデバッグシステムとを提供することができる。
1−4−1:第1の変形例
図9及び図10は、集積回路装置(マイクロコンピュータ)の変形例について説明するための図である。
図11及び図12は、デバッグツールの変形例を説明するための図である。
図13は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
図14に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器800は、マイクロコンピュータ(またはASIC)810、入力部820、メモリ830、電源生成部840、LCD850、音出力部860を含む。
Claims (13)
- オンチップデバッグを行うためのデバッグモジュールとCPUとを内蔵する集積回路装置であって、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第1のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
を含み、
前記固定値入力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグモジュールの通信のために使用され、
前記デバッグモジュールは、
前記リセット信号が前記第2のレベルの時に、前記固定値入力用端子を介して外部のデバッグツールと通信を行う集積回路装置。 - 請求項1記載の集積回路装置において、
前記制御部は、
前記リセット信号が前記第1のレベルの時には、前記固定値入力用端子からの入力信号が前記固定値保持部に入力され、前記リセット信号が前記第2のレベルの時には、前記固定値入力用端子からの入力信号が前記デバッグモジュールに入力されるように制御する回路を含む集積回路装置。 - 請求項1記載の集積回路装置において、
前記固定値保持部は、前記固定値を保持するためのフリップフロップを含み、
前記制御部は、
前記リセット信号に基づき、前記固定値入力用端子からの入力信号又は前記フィリップフロップからの出力信号のいずれかを選択して、選択した信号が前記フリップフロップに入力されるように制御する選択回路を含む集積回路装置。 - 請求項1から請求項3のいずれかに記載の集積回路装置において、
複数の前記固定値入力用端子を含み、
前記固定値保持部は、前記複数の固定値入力用端子から入力された複数の前記固定値を、それぞれの前記固定値入力用端子に対応させて保持するように構成されており、
前記複数の固定値の組み合わせが所定のパターンか否かを判断し、前記複数の固定値の組み合わせが前記所定のパターンである場合に、所定のデバッグ用の信号を生成する信号生成部をさらに含み、
前記デバッグモジュールは、前記所定のデバッグ用の信号に基づいて、前記オンチップデバッグ処理を行う集積回路装置。 - オンチップデバッグを行うためのデバッグモジュールとCPUとを内蔵する集積回路装置であって、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第1のレベルの時に、前記固定値入力用端子を介して外部から入力された信号を受け取り、固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値保持部が、前記固定値入力用端子を介して外部から入力される信号を保持しないように制御する制御部と、
を含む集積回路装置。 - 請求項1から請求項5のいずれかに記載の集積回路装置において、
前記デバッグモジュールと、前記デバッグツールに含まれるデバッグ通信処理部とが通信するための専用の外部端子を有しない集積回路装置。 - 請求項1から請求項6のいずれかに記載の集積回路装置を含むマイクロコンピュータ。
- 請求項7記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力源と、
前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含む電子機器。 - オンチップデバッグを行うためのデバッグモジュールとCPUとを内蔵する集積回路装置と通信を行うデバグツールであって、
少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
リセット信号が第1のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値出力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
を含み、
前記固定値出力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグ通信処理部の通信のために使用されるデバッグツール。 - 請求項9記載のデバッグツールにおいて、
固定値保持部は、
プルアップ又はプルダウン抵抗で構成されているデバッグツール。 - 請求項9又は請求項10記載のデバッグツールにおいて、
前記デバッグ通信処理部と前記デバッグモジュールとが通信するための専用の外部端子を有しないデバッグツール。 - オンチップデバッグを行うためのデバッグモジュール及びCPUを内蔵する集積回路装置と、前記集積回路装置と通信を行うデバッグツールとを含むデバッグシステムであって、
前記集積回路装置は、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第1のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
を含み、
前記デバッグツールは、
少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
前記リセット信号が前記第1のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
前記リセット信号が第2のレベルの時に、前記固定値入力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
を含み、
前記固定値入力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグモジュールの通信のために使用され、
前記固定値出力用端子は、
前記リセット信号が前記第1のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第2のレベルの時には前記デバッグ通信処理部の通信のために使用され、
前記集積回路装置に内蔵された前記固定値保持部は、
前記リセット信号が前記第1のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して、前記デバッグツールに内蔵された前記固定値保持部と通信を行い、
前記デバッグモジュールは、
前記リセット信号が前記第2のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して前記デバッグ通信処理部と通信を行うデバッグシステム。 - 請求項12記載のデバッグシステムにおいて、
前記集積回路装置は、
前記デバッグモジュールと前記デバッグ通信処理部とが通信するための専用の外部端子を有しないデバッグシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140296A JP2007310714A (ja) | 2006-05-19 | 2006-05-19 | 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 |
US11/804,788 US20080010541A1 (en) | 2006-05-19 | 2007-05-18 | Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument |
CNA2007101079294A CN101075205A (zh) | 2006-05-19 | 2007-05-18 | 集成电路装置、调试工具及***、微型计算机和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140296A JP2007310714A (ja) | 2006-05-19 | 2006-05-19 | 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007310714A true JP2007310714A (ja) | 2007-11-29 |
Family
ID=38843494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006140296A Pending JP2007310714A (ja) | 2006-05-19 | 2006-05-19 | 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080010541A1 (ja) |
JP (1) | JP2007310714A (ja) |
CN (1) | CN101075205A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10432083B2 (en) | 2017-12-29 | 2019-10-01 | Toyota Jidosha Kabushiki Kaisha | Protection control apparatus for power conversion circuitry and control method thereof |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017163204A (ja) * | 2016-03-07 | 2017-09-14 | APRESIA Systems株式会社 | 通信装置 |
JP6769490B2 (ja) * | 2016-10-05 | 2020-10-14 | 富士電機株式会社 | 集積回路装置 |
US10474515B2 (en) * | 2017-05-10 | 2019-11-12 | Intel IP Corporation | Debugging translation block and debugging architecture |
CN110366040B (zh) * | 2019-07-26 | 2023-01-20 | Tcl王牌电器(惠州)有限公司 | 电视出厂复位方法、装置、计算机可读存储介质及*** |
JP7413832B2 (ja) * | 2020-02-27 | 2024-01-16 | セイコーエプソン株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW342483B (en) * | 1997-11-14 | 1998-10-11 | Winbond Electronics Corp | Serial in-circuit emulator architecture |
JP2000322282A (ja) * | 1999-05-13 | 2000-11-24 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6601189B1 (en) * | 1999-10-01 | 2003-07-29 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US7171542B1 (en) * | 2000-06-19 | 2007-01-30 | Silicon Labs Cp, Inc. | Reconfigurable interface for coupling functional input/output blocks to limited number of i/o pins |
JP3851782B2 (ja) * | 2001-03-07 | 2006-11-29 | 株式会社東芝 | 半導体集積回路及びそのテスト方法 |
US7058834B2 (en) * | 2001-04-26 | 2006-06-06 | Paul Richard Woods | Scan-based state save and restore method and system for inactive state power reduction |
EP1690102A1 (en) * | 2003-12-01 | 2006-08-16 | Nokia Corporation | Integrated circuit with leakage control and method for leakage control |
DE102004004808A1 (de) * | 2004-01-30 | 2005-08-25 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Sichern und Einstellen eines Schaltungszustandes einer mikroelektronischen Schaltung |
US7392447B2 (en) * | 2004-10-25 | 2008-06-24 | Princeton Technology Corporation | Method of using scan chains and boundary scan for power saving |
-
2006
- 2006-05-19 JP JP2006140296A patent/JP2007310714A/ja active Pending
-
2007
- 2007-05-18 US US11/804,788 patent/US20080010541A1/en not_active Abandoned
- 2007-05-18 CN CNA2007101079294A patent/CN101075205A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10432083B2 (en) | 2017-12-29 | 2019-10-01 | Toyota Jidosha Kabushiki Kaisha | Protection control apparatus for power conversion circuitry and control method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20080010541A1 (en) | 2008-01-10 |
CN101075205A (zh) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6668339B1 (en) | Microprocessor having a debug interruption function | |
JP2007310714A (ja) | 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 | |
US7584381B2 (en) | Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus | |
JP2006252006A (ja) | デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器 | |
JP4235831B2 (ja) | ターゲットシステム、デバッグシステム、集積回路装置、マイクロコンピュータ及び電子機器 | |
JP3666237B2 (ja) | 情報処理装置及び電子機器 | |
JP6390840B2 (ja) | 半導体装置及び電子機器 | |
CN108197063B (zh) | Fpga的spi接口主动串行配置方法及装置 | |
JP2006064395A (ja) | クリティカルパステスト方法、集積回路装置、クリティカルパステスト方式及び集積回路装置の製造方法 | |
CN114253784A (zh) | 芯片测试模式的配置方法、装置、soc芯片及电子设备 | |
JP2007193572A (ja) | Cpu、集積回路装置、マイクロコンピュータ及び電子機器 | |
JP2007207075A (ja) | Cpu、集積回路装置、マイクロコンピュータ、電子機器、及びcpuの制御方法 | |
JP3741182B2 (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
JP2007193570A (ja) | マイクロコンピュータ及び電子機器 | |
JP3962923B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
JP2006038678A (ja) | バーインテストシステム、バーインテスト方法 | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
JP2007200338A (ja) | 集積回路装置、デバッグシステム、マイクロコンピュータ及び電子機器 | |
JP4645840B2 (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
JP2001084161A (ja) | データ処理装置 | |
JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
JP2006209303A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
JP2006178725A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
JP2007034881A (ja) | 半導体集積回路 | |
JP2007264822A (ja) | マイクロプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090401 |