JP2007310714A - 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 - Google Patents

Abstract

【課題】エンドユーザーにとって不要な端子を削減することが可能な、オンチップデバッグ機能を有する集積回路装置、マイクロコンピュータ、デバッグツール、デバッグシステム、電子機器を提供する。
【解決手段】集積回路装置（マイクロコンピュータ２０）は、ＣＰＵ３０と、固定値入力用端子４０と、リセット信号が第１のレベルの時に固定値入力用端子４０から入力された信号を受け取って固定値を保持する固定値保持部５０と、リセット信号が第２のレベルの時に固定値が変化しないように制御する制御部７０と、を含む。固定値入力用端子４０は、リセット信号が第１のレベルの時には固定値の入力のために使用され、リセット信号が第２のレベルの時にはデバッグモジュール６０の通信のために使用される。デバッグモジュール６０は、リセット信号が第２のレベルの時に、固定値入力用端子４０を介して外部のデバッグツールと通信を行う。
【選択図】図２

Description

本発明は、集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ、及び電子機器に関する。

近年、ゲーム装置、カーナビゲーションシステム、プリンタ、携帯情報端末などの電子機器に組み込まれ、高度な情報処理を実現できるマイクロコンピュータに対する需要が高まっている。このような組み込み型のマイクロコンピュータは、通常、ターゲットシステムと呼ばれるユーザーボードに実装される。そして、このターゲットシステムを動作させるソフトウェアの開発を支援するためにＩＣＥ（In-Circuit Emulator）等の省ピン型のデバッグツール（ソフトウェア開発支援ツール）が広く使用されている。

さて、このようなＩＣＥとしては、従来、図１６に示すようなＣＰＵ置き換え型と呼ばれるＩＣＥが主流を占めていた。このＣＰＵ置き換え型ＩＣＥでは、デバッグ時にターゲットシステム３００からマイクロコンピュータ３０２を取り外し、その代わりにデバッグツール３０４のプローブ３０６を接続する。そして、このデバッグツール３０４に、取り外したマイクロコンピュータ３０２の動作をエミュレートさせる。また、このデバッグツール３０４に、デバッグのために必要な種々の処理を行わせる。

しかしながら、このＣＰＵ置き換え型ＩＣＥには、プローブ３０６のピン数が多くなると共にプローブ３０６の線３０８が増えるという欠点があった。このため、マイクロコンピュータ３０２の高周波数動作をエミュレートすることが困難になる（例えば３３ＭＨＺ程度が限界）。またターゲットシステム３００の設計も困難になる。更に、マイクロコンピュータ３０２を実装して動作させる実動作時とデバッグツール３０４でマイクロコンピュータ３０２の動作をエミュレートするデバッグモード時とで、ターゲットシステム３００の動作環境（信号のタイミング、負荷条件）が変化してしまう。またこのＣＰＵ置き換え型ＩＣＥには、マイクロコンピュータが異なれば、たとえそれが派生品であっても、設計が異なるデバッグツールや、ピン数やピンの位置が異なるプローブを使用しなければならないという問題もあった。

一方、このようなＣＰＵ置き換え型ＩＣＥの欠点を解消するものとして、ＩＣＥと同じ機能を実現するためのデバッグ用のピンと機能を量産チップ上に実装するタイプのＩＣＥが知られている。例えばこのようなデバッグ機能実装型ＩＣＥとして、省ピン型のデバッグツール（ＩＣＥ等）とクロック同期通信を行いデバッグツールから入力されたデバッグコマンドを実行するためのオンチップデバッグ機能を有する内部デバッグモジュールを内蔵するマイクロコンピュータが知られている。

かかる場合マイクロコンピュータは、デバッグツールとクロック同期通信でデバッグを行っていた。

かかる場合には、デバッグツールとマイクロコンピュータの間で、デバッグツールからマイクロコンピュータへのブレーク入力、マイクロコンピュータからデバッグツールへのブレーク／ｒｕｎの状態出力、デバッグツールからマイクロコンピュータへのデータ（デバッグコマンド等）通信、マイクロコンピュータからデバッグツールへのデータ通信、入力デバッグツールとマイクロコンピュータ間での通信用同期クロック、マイクロコンピュータからデバッグツールへのトレース等の付加情報の通信が複数ピン、入力デバッグツールとマイクロコンピュータ間でのグランドライン等の端子（ピン）が必要となる。
特開平８−２５５０９６号公報 特開平１１−２８２７１９号公報

かかる端子（ピン）を積算していくとデバッグ用の端子（ピン）がどんどん増加するが、デバッグ時にのみ必要でエンドユーザーにとっては不要な端子はできるかぎり少ないほうが好ましい。またマイクロコンピュータのＰＫＧの端子（ピン）数が増加すると、ＩＣのコストアップ等につながる。

さらにボードとデバッグツールの間のピン数が増加し、ボードの設計難易度が上がり、このため信頼性が低下し、ボードやシステムの開発コストの増加や開発期間の増加を招く。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、デバッグ用のピンと機能を量産チップ上に実装するタイプのターゲットシステムにおいて、エンドユーザーにとっては不要な端子をより節約した集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ、電子機器を提供することにある。

（１）本発明に係る集積回路装置は、
オンチップデバッグを行うためのデバッグモジュールとＣＰＵとを内蔵する集積回路装置であって、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第１のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
前記リセット信号が第２のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
を含み、
前記固定値入力用端子は、
前記リセット信号が前記第１のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグモジュールの通信のために使用され、
前記デバッグモジュールは、
前記リセット信号が前記第２のレベルの時に、前記固定値入力用端子を介して外部のデバッグツールと通信を行う。

本発明の集積回路装置は、固定値保持部を含む。固定値保持部は、リセット信号が第１のレベルの時（リセット解除前）に固定値の入力を受けて固定値を保持する。固定値保持部は、また、リセット信号が第２のレベルの時（リセット解除後）にその値が変化しないように制御される。そのため、固定値保持部を、リセット信号が第２のレベルの時（リセット解除後）に集積回路装置内部に固定値を供給することが可能な構成とすれば、リセット信号が第２のレベルの時に、固定値保持部が固定値入力用端子と信号の授受を行うことなく、集積回路装置内部に固定値を供給することができる。

これに対してデバッグモジュールは、リセット信号が第２のレベルの時に、外部のデバッグツールと通信してデバッグ処理動作を行う。すなわち、デバッグモジュールは、リセット信号が第１のレベルの時に、外部のデバッグツールと通信する必要がない。すなわち、デバッグモジュールは、リセット信号が第２のレベルの時にのみ外部と通信を行えば足り、リセット信号が第１のレベルの時には外部との通信を行う必要がない。

まとめると、本発明によると、集積回路装置の内部に設けられた固定値保持部は、リセット信号が第１のレベルの時だけ外部と通信を行えば足り、デバッグモジュールは、リセット信号が第２のレベルの時だけ外部と通信を行えば足る。そのため、本発明によると、リセット信号のレベルを境界にして、１つの端子に２つの役割を割り当てることが可能になる。すなわち、本発明によると、１つの固定値入力用端子に、デバッグ通信用の端子としての機能を割り当てることが可能になる。

そのため、本発明によると、デバッグ動作のみに使用される、エンドユーザーにとっては不要な端子を節約することが可能な集積回路装置を提供することができる。

なお、本発明において、リセット信号とは、所定のハードウェア割り込み信号と解釈してもよい。リセット信号により、固定値保持部に保持された固定値を所定の値に設定（変更）し、また、ＣＰＵの内部レジスタなどの値をリセットしてもよい。

また、本発明において、リセット信号のレベルとは、例えばリセット信号の電圧レベルであってもよい。リセット信号の電圧は、通常、リセット動作の開始後一定期間Ｌレベルであり、この間、装置はリセット状態に置かれる。その後、リセット信号の電圧がＨレベルになって装置のリセットが解除され、該装置の動作が開始される。本発明では、上記のＬレベルを第１のレベルとし、Ｈレベルを第２のレベルとしてもよい。この場合、リセット信号が第１のレベルの時には集積回路装置はリセット状態であり、リセット信号が第２のレベルの時に集積回路装置（ＣＰＵ）が動作を開始する。そのため、先に説明したように、リセット信号が第１のレベルの時と第２のレベルの時とで固定値入力端子の接続先を変更することによって、集積回路装置を適切に動作させることが可能になる。

（２）この集積回路装置において、
前記制御部は、
前記リセット信号が前記第１のレベルの時には、前記固定値入力用端子からの入力信号が前記固定値保持部に入力され、前記リセット信号が前記第２のレベルの時には、前記固定値入力用端子からの入力信号が前記デバッグモジュールに入力されるように制御する回路を含んでもよい。

かかる構成をとることによって、集積回路装置を適切に動作させることができる。

（３）この集積回路装置において、
前記固定値保持部は、前記固定値を保持するためのフリップフロップを含み、
前記制御部は、
前記リセット信号に基づき、前記固定値入力用端子からの入力信号又は前記フィリップフロップからの出力信号のいずれかを選択して、選択した信号が前記フリップフロップに入力されるように制御する選択回路を含んでもよい。

かかる構成をとることによって、集積回路装置を適切に動作させることができる。

なお、本発明では、選択回路を、前記リセット信号が前記第１のレベルの時には、前記固定値入力用端子からの入力信号がフリップフロップに入力され、前記リセット信号が前記第２のレベルの時には、フリップフロップからの出力信号が当該フリップフロップに入力されるように構成してもよい。

（４）この集積回路装置において、
複数の前記固定値入力用端子を含み、
前記固定値保持部は、前記複数の固定値入力用端子から入力された複数の前記固定値を、それぞれの前記固定値入力用端子に対応させて保持するように構成されており、
前記複数の固定値の組み合わせが所定のパターンか否かを判断し、前記複数の固定値の組み合わせが前記所定のパターンである場合に、所定のデバッグ用の信号を生成する信号生成部をさらに含み、
前記デバッグモジュールは、前記所定のデバッグ用の信号に基づいて、前記オンチップデバッグ処理を行ってもよい。

上記の構成をとることで、エンドユーザーにとっては不要な端子をさらに節約することが可能な集積回路装置を提供することができる。例えば、この集積回路装置は、信号生成部（集積回路装置内部）でブレーク信号を生成し、ＣＰＵをデバッグモードに移行させる構成であってもよい。これによれば、ＣＰＵをデバッグモードに移行させるための専用の信号（ブレーク入力）を外部から受け取る必要がなくなり、当該信号を受信するための端子（外部端子）が不要になる。ただし、本発明はこれに限られるものではなく、信号生成部は、例えば、デバッグクロック等の信号を生成するように構成されていてもよい。

（５）本発明に係る集積回路装置は、
オンチップデバッグを行うためのデバッグモジュールとＣＰＵとを内蔵する集積回路装置であって、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第１のレベルの時に、前記固定値入力用端子を介して外部から入力された信号を受け取り、固定値を保持する固定値保持部と、
前記リセット信号が第２のレベルの時に、前記固定値保持部が、前記固定値入力用端子を介して外部から入力される信号を保持しないように制御する制御部と、
を含む。

本発明によると、エンドユーザーにとっては不要な端子を節約することが可能な集積回路装置を提供することができる。

（６）この集積回路装置において、
前記デバッグモジュールと、前記デバッグツールに含まれるデバッグ通信処理部とが通信するための専用の外部端子を有さない構成としてもよい。

（７）本発明に係るマイクロコンピュータは、上記いずれかの集積回路装置を含む。

（８）本発明に係る電子機器は、
上記のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力源と、
前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含む。

（９）本発明に係るデバッグツールは、
オンチップデバッグを行うためのデバッグモジュールとＣＰＵとを内蔵する集積回路装置と通信を行うデバグツールであって、
少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
リセット信号が第１のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
前記リセット信号が第２のレベルの時に、前記固定値出力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
を含み、
前記固定値出力用端子は、
前記リセット信号が前記第１のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグ通信処理部の通信のために使用される。

本発明のデバッグツールは、固定値出力用端子を利用して、デバッグ通信処理部と外部装置との通信を行う（デバッグ処理を行う）。

そのため、本発明によると、固定値入力用端子に固定値入力機能とデバッグ通信機能とを割り当てる集積回路装置を、最小限の端子（外部端子）で動作させることが可能なデバッグツールを提供することができる。

（１０）このデバッグツールにおいて、
固定値保持部は、
プルアップ又はプルダウン抵抗で構成されていてもよい。

（１１）このデバッグツールにおいて、
前記デバッグ通信処理部と前記デバッグモジュールとが通信するための専用の外部端子を有していなくてもよい。

（１２）本発明に係るデバッグシステムは、
オンチップデバッグを行うためのデバッグモジュール及びＣＰＵを内蔵する集積回路装置と、前記集積回路装置と通信を行うデバッグツールとを含むデバッグシステムであって、
前記集積回路装置は、
少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
リセット信号が第１のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
前記リセット信号が第２のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
を含み、
前記デバッグツールは、
少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
前記リセット信号が前記第１のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
前記リセット信号が第２のレベルの時に、前記固定値入力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
を含み、
前記固定値入力用端子は、
前記リセット信号が前記第１のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグモジュールの通信のために使用され、
前記固定値出力用端子は、
前記リセット信号が前記第１のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグ通信処理部の通信のために使用され、
前記集積回路装置に内蔵された前記固定値保持部は、
前記リセット信号が前記第１のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して、前記デバッグツールに内蔵された前記固定値保持部と通信を行い、
前記デバッグモジュールは、
前記リセット信号が前記第２のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して前記デバッグ通信処理部と通信を行う。

本発明によると、エンドユーザーにとっては不要な端子を節約することが可能な集積回路装置と、この集積回路装置を最低限の端子（外部端子）で動作させることが可能なデバッグツールとを含むデバッグシステムを提供することができる。

（１３）このデバッグシステムにおいて、
前記集積回路装置は、
前記デバッグモジュールと前記デバッグ通信処理部とが通信するための専用の外部端子を有さなくてもよい。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。

１．デバッグシステム
図１〜図１２は、本発明を適用した実施の形態に係るデバッグシステムについて説明するための図である。

本実施の形態に係るデバッグシステムは、省ピン型デバッグツール１００（ＩＣＥ等）と、デバッグツール１００のデバッグ対象となるターゲットシステム１０とを含む。以下、それぞれについて説明する。

１−１：ターゲットシステム
１−１−１：ターゲットシステムの構成
はじめに、図１〜図４を参照して、ターゲットシステム１０の構成について説明する。

ターゲットシステム１０は、ユーザーボード１２（基板）にマイクロコンピュータ２０（ＣＰＵ３０を含む集積回路装置の一例）が実装された構造をなす。ユーザーボード１２には、マイクロコンピュータ２０以外にも、メモリ等の半導体集積回路装置や、デジタルクロックを生成して出力する水晶発振器などの発振器（クロック発振器１４）が実装されていてもよい。また、ユーザーボード１２には、リセット信号を生成するリセット信号生成部（リセットＩＣ１６）が実装されていてもよい。

マイクロコンピュータ２０は、リセットＩＣ１６から出力されるリセット信号によって、固定値保持部５０で保持された固定値がリセット（固定値が設定又は変更）され、あるいは、ＣＰＵ３０の内部レジスタ等の値がリセットされるように構成されていてもよい。なお、リセット信号とは、所定のハードウェア割り込み信号と解釈してもよい。

リセット信号は、第１のレベル（例えばＬレベル）と、第２のレベル（例えばＨレベル）に分けることができる。そして、リセット信号が第１のレベルの時、マイクロコンピュータ２０はリセット状態に置かれ、リセット信号が第２のレベルの時、マイクロコンピュータ２０のリセットが解除される。リセットＩＣ１６は、リセット動作の開始直後は第１のレベルのリセット信号を出力し、所定の期間を経過すると第２のレベルのリセット信号を出力する（例えば、図６及び図７のタイミングチャート図参照）。なお、リセット信号のレベルは、電圧のレベルに基づいて決定してもよいし、あるいは、リセットＩＣ１６のリセット動作開始からの経過時間に基づいて決定してもよい。

また、クロック発振器１４は、リセット信号を、マイクロコンピュータ２０及びデバッグツール１００に同期して入力させるためのクロックを出力する。

マイクロコンピュータ２０は、ＣＰＵ３０を含む。ＣＰＵ３０は、種々の命令の実行処理を行うものであり、内部レジスタを含む。内部レジスタは、汎用レジスタであるＲ０〜Ｒ１５や、特殊レジスタであるＳＰ（スタックポインタレジスタ）、ＡＨＲ（積和結果データの上位レジスタ）、ＡＬＲ（積和結果データの下位レジスタ）などを含む。またＣＰＵ３０は、ユーザーモードにおいてはユーザープログラムを実行し、テストモードにおいては各種のテストプログラムやテストコマンドを実行し、デバッグモードにおいてはモニタプログラムやデバッグコマンドを実行する。ＣＰＵ３０（マイクロコンピュータ２０）の動作（モード）は、固定値保持部５０で保持された固定値に基づいて決定することができる。

なお、本実施の形態では、先に説明したように、マイクロコンピュータ２０は、リセット信号が第１のレベルの時にリセット状態となり、リセット信号が第２のレベルの時にリセットが解除された状態となる。

マイクロコンピュータ２０は、固定値入力用端子４０を含む。固定値入力用端子４０は、少なくとも、外部からの信号が入力可能に構成されている。固定値入力用端子４０は、さらに、外部に向けて信号を出力可能に構成されていてもよい。

本実施の形態に係るマイクロコンピュータ２０は、図２に示すように、固定値入力用端子４０を複数含む。固定値入力用端子４０は、例えば、テストモードピン、スキャンモードピン、ビストモードピン、あるいは、ＰＬＬピン等があげられる。図２に示す例では、このうち、テストモードピン４２、スキャンモードピン４４、ビストモードピン４６のみを図示し、他の端子は省略する。なお、固定値は、０又は１を示す１ビットのデータであってもよい。なお、固定値とは、例えば、ＣＰＵ３０の動作（テストモード／スキャンモード／ビストモード／デバッグモード／ユーザーモードなど）を決定するためのデータであってもよいが、これに限られるものではない。

マイクロコンピュータ２０は、固定値保持部５０を含む。固定値保持部５０は、固定値入力用端子４０を介してマイクロコンピュータ２０の外部から入力された固定値を保持して、マイクロコンピュータ２０内部に出力する機能を有する。図３は、固定値保持部５０の構成の一例を示す図である。固定値保持部５０は、図３に示すように、複数のフリップフロップ５２〜５６を含んでいてもよい。このとき、それぞれのフリップフロップ５２〜５６は、いずれかの固定値入力用端子４２〜４６に対応している。これにより、固定値保持部５０は、複数の固定値入力用端子４２〜４６から入力された複数の固定値を、それぞれの固定値入力用端子４２〜４６に対応させて保持することができる。

本実施の形態では、固定値保持部５０は、リセット信号が第１のレベルの時に固定値入力用端子４０から入力された信号を受け取って固定値を保持し、リセット信号が第２のレベルの時に、制御部７０によって、保持している固定値の値が変化しないように制御される。さらに、固定値保持部５０は、リセット信号が第２のレベルの時に、保持している固定値をマイクロコンピュータ２０内に出力するように構成されている。そのため、本実施の形態によると、マイクロコンピュータ２０は、リセット信号が第２のレベルの時に、固定値入力用端子４０から固定値の入力を受けることなく、集積回路装置内部に固定値を供給することができ、ＣＰＵ３０の動作モードを決定することが可能になる。

マイクロコンピュータ２０は、デバッグモジュール６０を含む。デバッグモジュール６０は、デバッグツール１００（デバッグ通信処理部１６０）と通信してオンチップデバッグ処理を行う機能を有する。本実施の形態では、デバッグモジュール６０は、リセット信号が第２のレベルの時に、固定値入力用端子４０を介して、外部のデバッグツール１００と通信する。

なお、本実施の形態のマイクロコンピュータ２０によると、先に説明したように、リセット信号が第２のレベルの時に、固定値入力用端子４０に固定値の入力動作を行わせる必要がない。そのため、本実施の形態のマイクロコンピュータ２０によると、リセット信号が第２のレベルの時に、固定値入力用端子４０を、デバッグ処理用のデータの授受に利用することが可能になる。特に、デバッグ処理はＣＰＵ３０を動作させて行われる処理であり、リセット信号が第２のレベルの時のみに行われることから、リセット信号のレベルによって固定値入力用端子４０の機能を分けることで、固定値入力用端子４０が両機能を果たすことが可能になる。

なお、デバッグモジュール６０は、ＲＯＭ、ＲＡＭ、制御レジスタ等を含み、デバッグモードにおいてＣＰＵ３０にモニタプログラムやデバッグコマンドを実行させるために必要な各種の処理（デバッグモジュールとのＩ／Ｏインターフェースや、デバッグコマンドの解析や、ユーザープログラムからモニタプログラムへの割り込み処理等）を行う。

デバッグモジュール６０のＲＯＭには、モニタプログラムが格納される。ＲＡＭには、デバッグモードへの移行時に（テストモード等のブレーク発生時に）、ＣＰＵ３０の内部レジスタの内容が退避される。これにより、デバッグモードの終了後に、プログラムを適正に再スタートできるようになる。また内部レジスタの内容のリード等を、モニタプログラムが持つコマンド等で実現できるようになる。

制御レジスタは、各種のデバッグ処理を制御するためのレジスタであり、例えばステップ実行イネーブルビット、ブレークイネーブルビット、ブレークアドレスビット、トレースイネーブルビットなどを有する。モニタプログラムにより動作するＣＰＵ３０が制御レジスタの各ビットにデータをライトし、あるいは、各ビットのデータをリードすることで、各種のデバッグ処理が実現される。

マイクロコンピュータ２０は、制御部７０を含む。制御部７０は、リセット信号が第２のレベルの時に、固定値保持部５０に保持された固定値が変化しないように制御する。これにより、リセット信号が第２のレベルの時に、固定値入力用端子４０を介して固定値の供給を受けることなくＣＰＵ３０に所定の動作を行わせることができ、固定値入力用端子４０に他の役割を割り当てることが可能になる。

本実施の形態では、制御部７０を、選択回路（MUX）を含む構成としてもよい。すなわち、制御部７０は、図４に示すように、選択回路（MUX）７２，７４を含む構成としてもよい。

選択回路７２は、Ｉ／Ｏセル９０からマイクロコンピュータ２０の内部に向けて出力された信号（IO_OUT信号）の入力先を選択するための回路である。すなわち、選択回路７２によって、Ｉ／Ｏセル９０からの出力信号（IO_OUT信号）の入力先が、固定値保持部５０及びデバッグモジュール６０のいずれかに選択（決定）される。特に本実施の形態では、選択回路７２によって、リセット信号が第１のレベルの時には、固定値入力用端子４０からの入力信号が固定値保持部５０に入力され、リセット信号が第２のレベルの時には、固定値入力用端子４０からの入力信号がデバッグモジュール６０に入力されるように制御される。すなわち、リセット信号が第２のレベルの時には、固定値入力用端子４０からの入力信号が、固定値保持部５０に入力しないように制御される。そのため、リセット信号が第２のレベルの時に、固定値保持部５０で保持された固定値を変化させずに維持することができる。

また、選択回路７４は、Ｉ／Ｏセル９０への入力信号（IO_IN信号）を選択するための回路である。選択回路７４は、固定値保持部５０及びデバッグモジュール６０のいずれかを選択して、Ｉ／Ｏセル９０へ信号を入力させる。

まとめると、選択回路７２，７４は、リセット信号が第１のレベルの時にＩ／Ｏセル９０が固定値保持部５０との間で信号の授受を行うように、かつ、リセット信号が第２のレベルの時にＩ／Ｏセル９０がデバッグモジュール６０との間で信号の授受を行うように構成される。これによって、リセット信号が第２のレベルの時に固定値保持部５０に信号が入力しない構成とすることができ、マイクロコンピュータ２０を、リセット信号が第２のレベルの時に固定値が変化しないように制御することができる。

なお、本実施例では、図４に示すように、マイクロコンピュータ２０は、固定値保持部５０から出力されたデータをＩ／Ｏセル９０に入力させることが可能なように構成されているが、本発明はこれに限られるものではない。すなわち、本発明のマイクロコンピュータは、固定値保持部５０からの信号をＩ／Ｏセル９０に入力させない構成としてもよい。この場合には、制御部７０を、選択回路７４が不要な構成とすることができる。

マイクロコンピュータ２０は、図２及び図３に示すように、信号生成部８０を含んでいてもよい。信号生成部８０は、固定値保持部５０に保持された（あるいは、固定値保持部５０に入力される）複数の固定値の組み合わせが所定のパターンか否かを判断し、該複数の固定値の組み合わせが所定のパターンである場合に、所定のデバッグ用の信号を生成してデバッグモジュール６０に出力する。そして、デバッグモジュール６０は、信号生成部８０で生成された信号に基づいて、デバッグ処理動作を行う。これにより、エンドユーザーにとっては不要な端子をさらに節約することが可能な集積回路装置を提供することができる。

信号生成部８０は、例えばブレーク信号を生成し、デバッグモジュール６０に出力する構成をなしていてもよい。これによると、固定値のパターンによって、ＣＰＵをデバッグモードに移行させることができる。すなわち、マイクロコンピュータ２０に、ＣＰＵをデバッグモードに移行させるための信号を入力させるための専用の端子が不要になる。ただし、信号生成部８０から出力される信号は、ブレーク入力信号に限られるものではない。

また、信号生成部８０は、例えば、固定値入力用端子４２〜４６がすべてＬレベルの信号である時に、所定のデバッグ用の信号をデバッグモジュール６０に出力する構成をなしていてもよい。

ただし、本発明に係るマイクロコンピュータは、信号生成部８０を有しない構成としてもよい。この場合、マイクロコンピュータは、例えば上述したブレーク信号を、他の固定値入力用端子（例えばPLLピン）を介して入力させる構成としてもよい。

１−１−２：ターゲットシステムの動作
次に、図５〜図７を参照して、ターゲットシステム１０（マイクロコンピュータ２０）の動作について説明する。

図５は、マイクロコンピュータ２０の動作を説明するためのフローチャート図である。

はじめに、固定値を設定する（ステップＳ１０）。固定値は、デバッグツール１００に含まれる固定値保持部１５０（固定値出力部）で設定してもよいし、あるいは、ユーザーボード１２上に設けられた固定値設定部（図示せず）で設定してもよい。固定値は、あらかじめ用意されたプログラムに従って設定されてもよい。あるいは、固定値は、ユーザーによって設定されてもよい。

次に、リセットＩＣ１６が動作を開始する（ステップＳ１２）。リセットＩＣ１６は、はじめに、第１のレベルのリセット信号を出力する（ステップＳ１４）。そして、リセット信号が第１のレベルの時に、制御部７０（選択回路７２，７４）は固定値保持部５０を選択し（ステップＳ１６）、固定値入力用端子４０を介して、固定値保持部５０に固定値が入力される（ステップＳ１８）。

次に、リセットＩＣ１６が、第２のレベルのリセット信号を出力する（リセット信号が第２のレベルに変化する）（ステップＳ２０）。これにより、制御部７０（選択回路７２，７４）はデバッグモジュール６０を選択し（ステップＳ２２）、固定値保持部５０は、固定値が変化しないように制御される。制御部７０がデバッグモジュール６０を選択した後（リセット信号が第２のレベルに変化した後）は、固定値保持部５０は既に取得している固定値をマイクロコンピュータ２０内に出力する（ステップＳ２４）。また、デバッグモジュール６０は固定値入力用端子４０を介してデバッグツール１００と通信し、デバッグ処理動作を行う（ステップＳ２６）。

図６には、クロック発振器１４のクロックと、リセット信号と、制御部７０（選択回路７２，７４）と、固定値入力用端子４０の動作を表すタイミングチャートを示す。リセット信号が第１のレベル（Ｌレベル）から第２のレベル（Ｈレベル）に変化すると、マイクロコンピュータ２０のリセットが解除される。そして、リセット信号が第１のレベルの時に、選択回路７２，７４は固定値保持部５０を選択し、固定値入力用端子４０には、固定値が入力される。また、リセット信号が第２のレベルの時に、選択回路７２，７４はデバッグモジュール６０を選択し、固定値入力用端子には、デバッグ通信用のデータが入出力される。

図７には、マイクロコンピュータ２０の動作を表すタイミングチャートを示す。リセット信号が第１のレベルの時に、固定値入力用端子４０（テストモードピン４２、スキャンモードピン４４、ビストモードピン４６）にはＬが入力され、固定値保持部５０（フリップフロップ５２〜５６）にＬが入力される。本実施の形態では、信号生成部８０が固定値入力用端子４０の値がすべてＬであることを検出して、DMODE信号がＨレベルで出力される。そして、リセット信号がＨに変わると、ビストモードピン４６がDCLK信号（デバッグ通信を行うための同期用のクロック）を出力し、スキャンモードピン４４がDSTATUS信号を出力し、テストモードピン４２がDSIO信号を双方向に入出力する。なお、本実施の形態では、リセット信号がＨに変わった後でも固定値保持部５０（フリップフロップ５２〜５６）で保持された固定値が変化しないため、ＣＰＵ３０は、テストモード等に変化することなく、デバッグ処理動作を行うことができる。

１−１−３：まとめ
以上に述べたように、本実施の形態に係るマイクロコンピュータ２０（集積回路装置）によると、固定値入力用端子４０は、リセット信号が第１のレベルの時には固定値保持部５０へ固定値を入力するために使用され、リセット信号が第２のレベルの時にはデバッグモジュール６０の通信のために使用される。そのため、デバッグツール１００との通信（デバッグ処理動作）のみに使用される端子の数を減らすことができる。

すなわち、従来、オンチップデバッグ処理を行わせるためのデバッグモジュールを内蔵する集積回路装置では、集積回路装置がDMODE信号、DCLK信号、DSTATUS信号、DSIO信号の授受を行う必要があるため、デバッグモジュールの通信専用の端子を４本以上有しており、これとは別に固定値入力用の端子を有していた。しかし、本発明によると、固定値入力用端子４０に、デバッグ通信用の端子としての役割を割り当てることができる。そのため、デバッグモジュールの通信専用の端子数を３本以下（１本、２本、３本のいずれか）とすることが可能な集積回路装置を提供することができる。すなわち、本発明によると、エンドユーザーにとって不要な端子数が少ない集積回路装置を提供することができる。

なお、本発明に係る集積回路装置は、デバッグ通信用の専用の端子（外部端子）、詳しくは、デバッグモジュール６０がデバッグ通信処理部１６０（デバッグツール１００）と通信するための専用の外部端子を有しない構造としてもよい。デバッグモジュール６０がデバッグ通信処理部１６０と通信するために必要な端子としての機能を、すべて、いずれかの固定値入力用端子に割り当てることで、集積回路装置を、デバッグ通信用の専用の端子を有しない構成とすることができる。

ただし、この場合であっても、集積回路装置を、デバッグモジュール６０とデバッグ通信処理部１６０との間でグランドを取るための端子など、デバッグモジュール６０及びデバッグ通信処理部１６０をアクティブに動作させない信号を授受するための専用の端子を有する構成としてもよい。

１−２：デバッグツール
次に、図１、図２、及び、図８を参照して、デバッグツール１００について説明する。

デバッグツール１００は、固定値出力用端子１４０を含む。固定値出力用端子１４０は、少なくとも、外部に向かって信号を出力することができるように構成されている。固定値出力用端子１４０は、さらに、外部からの信号が入力することができるように構成されていてもよい。本実施の形態では、固定値出力用端子１４０は、固定値保持部１５０及びデバッグ通信処理部１６０（デバッグ通信処理部）と信号の授受が可能なように構成されている。なお、図２に示す例では、固定値出力用端子１４０として、テストモードピン１４２、スキャンモードピン１４４、ビストモードピン１４６を示しているが、固定値出力用端子１４０は、これに限られるものではない。

デバッグツール１００は、固定値保持部１５０を含む。固定値保持部１５０は、リセット信号が第１のレベルの時に固定値出力用端子１４０を介して出力される固定値を保持する。固定値保持部１５０で保持された固定値は、固定値出力用端子１４０及び固定値入力用端子４０を介して、固定値保持部５０に入力される。固定値保持部１５０は、例えばディップスイッチ（DIP switch）によって、Ｈ又はＬの信号を出力するように構成されていてもよい（図８参照）。あるいは、固定値保持部１５０は、記憶装置によって構成されていてもよい。

デバッグツール１００は、デバッグ通信処理部１６０を含む。デバッグ通信処理部１６０は、リセット信号が第２のレベルの時に、マイクロコンピュータ２０（集積回路装置）に内蔵されたデバッグモジュール６０と通信して、デバッグモジュール６０にオンチップデバッグ動作を行わせる機能を有する。すなわち、デバッグ通信処理部１６０は、デバッグモジュール６０との間でデバッグ用のデータを送受信し、デバッグモジュール６０にオンチップデバッグ動作を行わせる。なお、デバッグ用のデータとは、オンチップデバッグ動作時に、デバッグモジュール６０とデバッグ通信処理部１６０との間で送受信される各種のデータである。デバッグ用のデータとして、例えば、デバッグコマンドやステータスコマンド、各種のデータ等があげられる。

デバッグツール１００は、制御部１７０を含む。デバッグツール１００は、制御部１７０によって、リセット信号が第１のレベルの時に固定値出力用端子１４０が固定値保持部１５０と信号の授受を行うように、かつ、リセット信号が第２のレベルの時に固定値出力用端子１４０がデバッグ通信処理部１６０と信号の授受を行うように制御される。制御部１７０は、選択回路によって、固定値出力用端子１４０が信号の授受を行う相手先を切り替える構成であってもよい。

図８は、デバッグツール１００の詳細について説明するための図である。図８に示す例では、デバッグツール１００は、制御部１７０として、選択回路（MUX）１７２を含んでいる。選択回路１７２は、固定値保持部１５０の一例としてのディップスイッチ（DIP SW）及びDSIO出力の一方を選択し、IO_INとしてＩ／Ｏセル１９０に入力させる。なお、選択回路１７２は、リセット信号が第１のレベルの時に固定値保持部１５０としてのディップスイッチ（DIP SW）を選択し、リセット信号が第２のレベルの時にデバッグ通信処理部１６０としてのDSIO出力を選択する。

なお、固定値保持部１５０としてディップスイッチ（DIP SW）を利用する場合、固定値出力用端子１４０から固定値保持部１５０に信号を入力させる必要がないため、デバッグツール１００を、図８に示すように、IO_OUT信号の出力先を切り替える選択回路を有しない構成とすることができる。

また、図８に示す例では、デバッグ通信処理部１６０を、DSTATUS信号及びDCLK信号を受け取るだけの構成とした。これによると、デバッグツール１００のＩ／Ｏセル１９０の出力（IO_OUT）をデバッグ通信処理部１６０に割り当て、Ｉ／Ｏセル１９０への入力（IO_IN）を固定値保持部（DIP SW）に割り当てることで、固定値出力用端子１４４，１４６に、デバッグ通信用端子としての機能を割り当てることができる。

本実施の形態のデバッグツール１００は、以上の構成をなしていてもよい。このデバッグツール１００によると、固定値出力用端子１４０は、リセット信号が第１のレベルの時には固定値を出力するために使用され、リセット信号が第２のレベルの時にはデバッグ通信処理部１６０の通信のために使用される。

すなわち、このデバッグツール１００によると、固定値出力用端子１４０（１４２〜１４６）を、デバッグ通信処理部１６０の通信用に利用することができる。そのため、特に、固定値入力用端子４０にデバッグ通信用の端子としての役割を割り当てる構成の集積回路装置（マイクロコンピュータ２０）のデバッグツールとして利用することで、集積回路装置を最小限の端子（外部端子）で動作させることが可能なデバッグツールを提供することができる。

１−３：デバッグシステム
以上に説明したように、本実施の形態に係るデバッグシステムは、ユーザーにとって不要な端子（外部端子）を極力削減することが可能な、デバッグモジュール６０を内蔵した集積回路装置（マイクロコンピュータ２０）と、該集積回路装置を最低限の端子（外部端子）で動作させることが可能なデバッグツール１００とを含む。そのため、本発明によると、ユーザーにとって不要な端子の数が少ない集積回路装置と、これを高い信頼性で製造することを可能にするデバッグシステムとを提供することができる。

なお、本発明のデバッグシステムはこれに限定されるものではない。本発明は、特に、デバッグモジュール１００として説明した種々の機能をデバッグモジュール１００の外部（例えばユーザーボード１２上）で実現したデバッグシステムを含む。このデバッグシステムであっても、エンドユーザーにとって不要な端子の数が極力削減された集積回路装置に対してオンチップデバッグ処理を行わせることが可能になるため、エンドユーザーにとって不要な端子の数が少ない集積回路装置を製造（開発）することができる。

１−４：変形例
１−４−１：第１の変形例
図９及び図１０は、集積回路装置（マイクロコンピュータ）の変形例について説明するための図である。

この集積回路装置は、固定値保持部５０として、フリップフロップ５８を有する。また、この集積回路装置は、制御部として、選択回路７８を含む。選択回路７８は、リセット信号に基づき、固定値入力用端子４０からの入力信号又はフリップフロップ５８からの出力信号のいずれかを選択して、フリップフロップ５８に入力させるように構成されている。なお、この集積回路装置では、Ｉ／Ｏセル９０からの出力信号（IO_OUT）は、分岐して選択回路７８及びデバッグモジュール６０に入力するように構成されている。

この集積回路装置では、選択回路７８は、リセット信号が第１のレベルの時にＩ／Ｏセル９０からの出力信号（IO_OUT）を選択し、リセット信号が第２のレベルの時にフリップフロップ５８の出力を選択するように構成されている。そのため、リセットＩＣ１６から第１のレベルのリセット信号が出力されると、選択回路７８はＩ／Ｏセル９０からの出力信号を選択し、フリップフロップ５８には固定値が入力されて、保持される。その後、リセットＩＣ１６が第２のレベルのリセット信号を出力すると、選択回路７８はフリップフロップ５８の出力を選択し、フリップフロップ５８には自身が保持する固定値が入力される。このことから、リセット信号が第２のレベルの時に、Ｉ／Ｏセル９０から出力されるデバッグ通信用のデータの影響を受けることなく、固定値保持部（フリップフロップ５８）に保持された固定値が変化しないように制御することができる。

図１０には、この集積回路装置の動作を示すタイミングチャートを示す。図１０に示すように、リセット信号がＬからＨに変化してリセットが解除され、IO_OUTとしてデバッグ通信用のデータが入力されるが、同時に選択回路７８の選択も切り替わるため、フリップフロップ５８で保持される固定値の値は変化しない。

１−４−２：第２の変形例
図１１及び図１２は、デバッグツールの変形例を説明するための図である。

この変形例では、デバッグツールの固定値保持部がプルダウン抵抗によって構成されている。以下、その構成と動作について説明する。

このデバッグツールは、図１１に示す、固定値保持部１５８（固定値出力部）を含む。固定値保持部１５８は、固定値出力用端子１４０に接続されたプルダウン抵抗によって構成されている。そのため、このデバッグツール（固定値出力用端子１４０）がユーザーボード１２に接続されると、マイクロコンピュータ２０の固定値入力用端子４０（テストモードピン４２、スキャンモードピン４４、ビストモードピン４６）には、Ｌレベルの信号が入力される。そして、リセットＩＣ１６が第１のレベルのリセット信号を出力すると、固定値保持部５０（フリップフロップ５２〜５６）にＬレベルの固定値が入力し、保持される。そして、信号生成部８０は、固定値保持部５０に入力された固定値のパターンが所定のパターンを満たしていることを検出して、デバッグモジュール６０に検出信号を出力する。

そして、リセットＩＣ１６が第２のレベルのリセット信号を出力すると、デバッグモジュール６０は、デバッグ処理のための動作を開始する。具体的には、固定値入力用端子４０及び固定値出力用端子１４０を介して、デバッグ通信処理部１６０に、DSTATUS信号及びDCLK信号を送信する。そして、デバッグ通信処理部１６０は、DSTATUS信号及び（又は）DCLK信号をトリガにして（デバッグモードへの移行を検出して）、デバッグモジュール６０とデバッグデータの授受を行うデバッグ通信処理動作を開始する。

図１２には、このデバッグツールのタイミングチャートを示す。図１２に示すように、リセット信号が第１のレベルの時、DSTATUS信号、DCLK信号、DSIO信号は、プルダウン抵抗によりＬレベルの信号となる。そして、リセット信号が第２のレベルに変わると、デバッグモジュール６０から、DSTATUS信号及びDCLK信号が入力され、DSIO信号が送受信される。

このデバッグツールによると、デバッグ通信処理部１６０は、デバッグモジュールからの信号に基づいてデバッグ動作を開始する。すなわち、このデバッグツールによると、デバッグツールにリセット信号を入力させることなくデバッグ処理動作が可能であるため、ユーザーボード１２及びデバッグツールの端子の構成を簡素化することができる。また、このデバッグツールによると、内部に選択回路を設ける必要がなくなるため、デバッグツール自体の構成を簡素化することができる。

なお、他の変形例として、固定値保持部１５８は、プルダウン抵抗に変えて、プルアップ抵抗によって構成されていてもよい。すなわち、固定値保持部１５８を構成するプルアップ抵抗又はプルダウン抵抗を、信号生成部８０が検出すべき所定のパターンの信号が生成されるように組み合わせて設ければ、上記と同様の効果を得ることができる。また、本変形例では、固定値保持部１５８を、デバッグモジュールの外部（ユーザーボード１２上や集積回路装置２０内）に配置してもよい。また、本変形例では、デバッグシステムは、デバッグモジュールの外部に（例えばユーザーボード１２上に）、固定値を出力するための固定値出力部をさらに有していてもよい（図示せず）。これにより、集積回路装置に、テストモードなどの種々の動作を行わせることが可能になる。

２．マイクロコンピュータ
図１３は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。

本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＡＭ７１０、ＲＯＭ７２０、ＭＭＵ７３０ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ５７０、割り込みコントローラ５８０、通信制御装置（シリアルインターフェース）５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０及びそれらを接続する汎用バス６８０、デバッグモジュール７４０、専用バス７５０等、各種ピン６９０等を含む。

デバッグモジュール７４０は、例えば図２で説明した構成を有する。

３．電子機器
図１４に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。

ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。

音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。

図１５（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。

図１５（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。

図１５（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。

本実施の形態のマイクロコンピュータを図１５（Ａ）〜図１５（Ｃ）の電子機器に組み込むことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。

なお、本実施形態を利用できる電子機器としては、図１５（Ａ）、図１５（Ｂ）、図１５（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。

なお、本発明は上述した実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。特に、本発明には、マイクロコンピュータ２０及びデバッグモジュール１００に設けられた種々の回路と等価な機能を、ユーザーボード１２上で実現するように構成された集積回路装置及びマイクロコンピュータ、並びにこれらを有する電子機器、デバッグツール、デバッグシステムが含まれる。

本発明に係るデバッグシステムについて説明するための図である。 本発明に係るデバッグシステムについて説明するための図である。 本発明に係る集積回路装置の構成について説明するための図である。 本発明に係る集積回路装置の構成について説明するための図である。 本発明に係る集積回路装置の動作について説明するための図である。 本発明に係る集積回路装置のタイミングチャート図である。 本発明に係るデバッグシステムのタイミングチャート図である。 本発明に係るデバッグツールの構成について説明するための図である。 本発明の変形例に係る集積回路装置の構成を説明するための図である。 本発明の変形例に係る集積回路装置のタイミングチャート図である。 本発明の変形例に係るデバッグツールの構成を説明するための図である。 本発明の変形例に係るデバッグツールのタイミングチャート図である。 本発明に係るマイクロコンピュータのハードウエアブロック図の一例である。 マイクロコンピュータを含む電子機器のブロック図の一例を示す。 種々の電子機器の外観図の例である。 従来型であるＣＰＵ置き換え型と呼ばれるＩＣＥの一例である。

符号の説明

１０…ターゲットシステム、 １２…ユーザーボード、 １４…クロック発振器、 ２０…マイクロコンピュータ、 ３０…ＣＰＵ、 ４０…固定値入力用端子、 ４２…テストモードピン、 ４４…スキャンモードピン、 ４６…ビストモードピン、 ５０…固定値保持部、 ５８…フリップフロップ、 ６０…デバッグモジュール、 ７０…制御部、 ７２…選択回路、 ７４…選択回路、 ７８…選択回路、 ８０…信号生成部、 ９０…セル、 １００…デバッグツール、 １４０…固定値出力用端子、 １４２…テストモードピン、 １４４…スキャンモードピン、 １４６…ビストモードピン、 １５０…固定値保持部、 １５８…固定値保持部、 １６０…デバッグ通信処理部、 １７０…制御部、 １７２…選択回路、 １９０…Ｉ／Ｏセル、 ５１０…ＣＰＵ、 ５２０…キャッシュメモリ、 ５３０…ＬＣＤコントローラ、 ５４０…リセット回路、 ５５０…プログラマブルタイマ、 ５６０…リアルタイムクロック（ＲＴＣ）、 ５７０…DMAコントローラ兼バスＩ／Ｆ、 ５８０…割り込みコントローラ、 ５９０…通信制御回路（シリアルインターフェース）、 ６００…バスコントローラ、 ６１０…Ａ／Ｄ変換器、 ６２０…Ｄ／Ａ変換器、 ６３０…入力ポート、 ６４０…出力ポート、 ６５０…Ｉ／Ｏポート、 ６６０…クロック発生装置（ＰＬＬ）、 ６７０…プリスケーラ、 ６８０…汎用バス、 ６９０…各種ピン、 ７００…マイクロコンピュータ、 ７１０…ＲＯＭ、 ７２０…ＲＡＭ、 ７３０…ＭＭＵ、 ７４０…デバッグモジュール、 ７５０…専用バス、 ８００…電子機器、 ８１０…マイクロコンピュータ（ＡＳＩＣ）、 ８２０…入力部、 ８３０…メモリ、 ８４０…電源生成部 ８５０…ＬＣＤ、 ８６０…音出力部、 ９５０…携帯電話、 ９５２…ダイヤルボタン、 ９５４…ＬＣＤ、 ９５６…スピーカ、 ９６０…携帯型ゲーム装置、 ９６２…操作ボタン、 ９６４…十字キー、 ９６６…ＬＣＤ、 ９６８…スピーカ、 ９７０…パーソナルコンピュータ、 ９７２…キーボード、 ９７４…ＬＣＤ、 ９７６…音出力部

Claims (13)

1. オンチップデバッグを行うためのデバッグモジュールとＣＰＵとを内蔵する集積回路装置であって、
   少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
   リセット信号が第１のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
   前記リセット信号が第２のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
   を含み、
   前記固定値入力用端子は、
   前記リセット信号が前記第１のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグモジュールの通信のために使用され、
   前記デバッグモジュールは、
   前記リセット信号が前記第２のレベルの時に、前記固定値入力用端子を介して外部のデバッグツールと通信を行う集積回路装置。
2. 請求項１記載の集積回路装置において、
   前記制御部は、
   前記リセット信号が前記第１のレベルの時には、前記固定値入力用端子からの入力信号が前記固定値保持部に入力され、前記リセット信号が前記第２のレベルの時には、前記固定値入力用端子からの入力信号が前記デバッグモジュールに入力されるように制御する回路を含む集積回路装置。
3. 請求項１記載の集積回路装置において、
   前記固定値保持部は、前記固定値を保持するためのフリップフロップを含み、
   前記制御部は、
   前記リセット信号に基づき、前記固定値入力用端子からの入力信号又は前記フィリップフロップからの出力信号のいずれかを選択して、選択した信号が前記フリップフロップに入力されるように制御する選択回路を含む集積回路装置。
4. 請求項１から請求項３のいずれかに記載の集積回路装置において、
   複数の前記固定値入力用端子を含み、
   前記固定値保持部は、前記複数の固定値入力用端子から入力された複数の前記固定値を、それぞれの前記固定値入力用端子に対応させて保持するように構成されており、
   前記複数の固定値の組み合わせが所定のパターンか否かを判断し、前記複数の固定値の組み合わせが前記所定のパターンである場合に、所定のデバッグ用の信号を生成する信号生成部をさらに含み、
   前記デバッグモジュールは、前記所定のデバッグ用の信号に基づいて、前記オンチップデバッグ処理を行う集積回路装置。
5. オンチップデバッグを行うためのデバッグモジュールとＣＰＵとを内蔵する集積回路装置であって、
   少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
   リセット信号が第１のレベルの時に、前記固定値入力用端子を介して外部から入力された信号を受け取り、固定値を保持する固定値保持部と、
   前記リセット信号が第２のレベルの時に、前記固定値保持部が、前記固定値入力用端子を介して外部から入力される信号を保持しないように制御する制御部と、
   を含む集積回路装置。
6. 請求項１から請求項５のいずれかに記載の集積回路装置において、
   前記デバッグモジュールと、前記デバッグツールに含まれるデバッグ通信処理部とが通信するための専用の外部端子を有しない集積回路装置。
7. 請求項１から請求項６のいずれかに記載の集積回路装置を含むマイクロコンピュータ。
8. 請求項７記載のマイクロコンピュータと、
   前記マイクロコンピュータの処理対象となるデータの入力源と、
   前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含む電子機器。
9. オンチップデバッグを行うためのデバッグモジュールとＣＰＵとを内蔵する集積回路装置と通信を行うデバグツールであって、
   少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
   リセット信号が第１のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
   前記リセット信号が第２のレベルの時に、前記固定値出力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
   を含み、
   前記固定値出力用端子は、
   前記リセット信号が前記第１のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグ通信処理部の通信のために使用されるデバッグツール。
10. 請求項９記載のデバッグツールにおいて、
    固定値保持部は、
    プルアップ又はプルダウン抵抗で構成されているデバッグツール。
11. 請求項９又は請求項１０記載のデバッグツールにおいて、
    前記デバッグ通信処理部と前記デバッグモジュールとが通信するための専用の外部端子を有しないデバッグツール。
12. オンチップデバッグを行うためのデバッグモジュール及びＣＰＵを内蔵する集積回路装置と、前記集積回路装置と通信を行うデバッグツールとを含むデバッグシステムであって、
    前記集積回路装置は、
    少なくとも、外部からの信号が入力可能に構成された固定値入力用端子と、
    リセット信号が第１のレベルの時に、前記固定値入力用端子から入力された信号を受け取って固定値を保持する固定値保持部と、
    前記リセット信号が第２のレベルの時に、前記固定値保持部に保持された前記固定値が変化しないように制御する制御部と、
    を含み、
    前記デバッグツールは、
    少なくとも、外部に向かって信号を出力することができるように構成された固定値出力用端子と、
    前記リセット信号が前記第１のレベルの時に前記固定値出力用端子を介して外部に出力される固定値を保持する固定値保持部と、
    前記リセット信号が第２のレベルの時に、前記固定値入力用端子を介して前記集積回路装置と通信を行うデバッグ通信処理部と、
    を含み、
    前記固定値入力用端子は、
    前記リセット信号が前記第１のレベルの時には前記固定値の入力のために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグモジュールの通信のために使用され、
    前記固定値出力用端子は、
    前記リセット信号が前記第１のレベルの時には前記固定値を出力するために使用され、前記リセット信号が前記第２のレベルの時には前記デバッグ通信処理部の通信のために使用され、
    前記集積回路装置に内蔵された前記固定値保持部は、
    前記リセット信号が前記第１のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して、前記デバッグツールに内蔵された前記固定値保持部と通信を行い、
    前記デバッグモジュールは、
    前記リセット信号が前記第２のレベルの時に、前記固定値入力用端子及び前記固定値出力用端子を介して前記デバッグ通信処理部と通信を行うデバッグシステム。
13. 請求項１２記載のデバッグシステムにおいて、
    前記集積回路装置は、
    前記デバッグモジュールと前記デバッグ通信処理部とが通信するための専用の外部端子を有しないデバッグシステム。

Images