JP2007304556A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法 Download PDFInfo
- Publication number
- JP2007304556A JP2007304556A JP2006345351A JP2006345351A JP2007304556A JP 2007304556 A JP2007304556 A JP 2007304556A JP 2006345351 A JP2006345351 A JP 2006345351A JP 2006345351 A JP2006345351 A JP 2006345351A JP 2007304556 A JP2007304556 A JP 2007304556A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- array substrate
- crystal display
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 235
- 125000006850 spacer group Chemical group 0.000 claims abstract description 172
- 238000000034 method Methods 0.000 claims abstract description 73
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 65
- 239000010408 film Substances 0.000 claims description 61
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004904 shortening Methods 0.000 abstract description 2
- 230000002860 competitive effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 21
- 239000011810 insulating material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】本発明は液晶表示装置に係り、特に液晶表示装置とその製造方法に関する。
【解決手段】本発明は、第１基板上に、相互に交差して画素領域を定義するゲート配線及びデータ配線と、ゲート配線及びデータ配線に連結される薄膜トランジスタと、第１及び第２高さ調節部を含むアレイ基板と；アレイ基板と向かい合う対向基板と；アレイ基板と対向基板との間に位置する液晶層と；第１高さ調節部に対応し、アレイ基板と対向基板に接触するギャップスペーサーと；第２高さ調節部に対応し、対向基板に接触して、アレイ基板と離隔された第１プレスバッファスペーサーと；対向基板に接触して、アレイ基板と離隔された第２プレスバッファスペーサーを含み、第１プレスバッファスペーサーとアレイ基板との間の離隔間隔は、第２プレスバッファスペーサーとアレイ基板との間の離隔間隔より小さいことを特徴とする液晶表示装置である。
【選択図】図５
Description
本発明は、液晶表示装置に係り、特に、液晶表示装置とその製造方法に関する。
液晶表示装置は、合着された二つの基板間に充填された液晶の光学的異方性と複屈折特性を利用して画像を表現する薄型の表示装置である。
以下、図を参照して、液晶表示装置の一般的な構成を説明する。
図１は、従来の液晶表示装置を概略的に示した斜視図である。
図１に示したように、一般的な液晶表示装置１１は、カラーフィルター基板Ｂ１とアレイ基板Ｂ２が液晶層１４を間に挟んで合着された状態で製作される。
図１に示したように、一般的な液晶表示装置１１は、カラーフィルター基板Ｂ１とアレイ基板Ｂ２が液晶層１４を間に挟んで合着された状態で製作される。
カラーフィルター基板Ｂ１は、複数の画素領域Ｐが定義された透明な基板５と、基板５の一面に各画素領域Ｐごとに構成されたカラーフィルター７ａ、７ｂ、７ｃと、カラーフィルター７ａ、７ｂ、７ｃ間に構成されたブラックマトリックス６を含む。
アレイ基板Ｂ２は、複数の画素領域Ｐが定義された透明な基板２２と、基板２２上において、画素領域Ｐの一つの側と、これに垂直な側とにそれぞれ構成されたゲート配線１２とデータ配線２４と、両配線１２、２４の交差地点に位置して、ゲート電極３０と半導体層３２とソース電極３４とドレイン電極３６とで構成された薄膜トランジスタＴを含む。
また、画素領域Ｐに位置してドレイン電極３６と接触する画素電極１７を含む。
また、画素領域Ｐに位置してドレイン電極３６と接触する画素電極１７を含む。
前述した構成で、液晶層１４は、カラーフィルター基板Ｂ１とアレイ基板Ｂ２との間に位置して、表面がラビング処理された配向膜(図示せず)によって初期配列される。
また、カラーフィルター基板Ｂ１とアレイ基板Ｂ２との間には、両基板間のギャップを維持するためのコラムスペーサー(図示せず)が複数構成される。
画素電極１７と共通電極１８との間に電圧を印加すると、基板に垂直な電場が発生して、この電場によって液晶１４が駆動されて、これによって異なる光の透過率によって画像を表現することができる。
ところが、前述したような垂直電界による駆動は、液晶パネルの視野角について広視野角が実現し辛いという問題がある。
従って、これを解決するために、水平電界によって液晶を駆動する方式が提案された。水平電界によって液晶を駆動すると、従来の垂直電界モードに比べて、広視野角が実現できる長所がある。
この時、電界を水平に駆動するためには、画素電極と共通電極を新しい形態で設計する必要がある。このような横電界方式の液晶表示装置を、以下、図を参照して説明する。
図２は、従来の横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図である。(対向基板(カラーフィルター基板)に構成するコラムスペーサーを表示する)。
図２に示したように、従来の横電界方式の液晶表示装置１０のアレイ基板には、基板５０上に、一方向に延在するゲート配線５２と、これと平行に離隔して形成された第１共通配線５６ａ及び第２共通配線５６ｂが構成される。
図２に示したように、従来の横電界方式の液晶表示装置１０のアレイ基板には、基板５０上に、一方向に延在するゲート配線５２と、これと平行に離隔して形成された第１共通配線５６ａ及び第２共通配線５６ｂが構成される。
この時、ゲート配線５２及び第１共通配線５６ａ及び第２共通配線５６ｂと交差する方向にデータ配線７２が構成される。
ゲート配線５２とデータ配線７２が交差して画素領域Ｐを定義する。
ゲート配線５２とデータ配線７２の交差部には、ゲート配線５２の一部であるゲート電極５４と、ゲート電極５４の上部に位置する半導体層６０と、半導体層６０の上部に離隔されたソース電極６２とドレイン電極６４で構成された薄膜トランジスタＴが位置する。
ゲート配線５２とデータ配線７２が交差して画素領域Ｐを定義する。
ゲート配線５２とデータ配線７２の交差部には、ゲート配線５２の一部であるゲート電極５４と、ゲート電極５４の上部に位置する半導体層６０と、半導体層６０の上部に離隔されたソース電極６２とドレイン電極６４で構成された薄膜トランジスタＴが位置する。
画素領域Ｐの両側には、第１共通配線５６ａ及び第２共通配線５６ｂと同一層に同一物質で形成されて、両配線５６ａ、５６ｂと垂直に連結された第１共通電極５８が構成される。画素領域Ｐの中心領域には、第２共通配線５６ｂと接触しながら垂直に延在する棒状の透明な第２共通電極８２が構成される。
また、第２共通電極８２間に画素電極８０が構成される。画素電極８０は、ドレイン電極６４と接触する連結部７８から延在する透明な棒状の電極である。
この時、第１共通配線５６ａと上部の連結部７８は、この間に介された絶縁膜と共に、補助容量Ｃstを形成する。
この時、第１共通配線５６ａと上部の連結部７８は、この間に介された絶縁膜と共に、補助容量Ｃstを形成する。
前述したアレイ基板と合着される上部のカラーフィルター基板(図示せず)に、両基板の離隔されたギャップを維持するためのギャップスペーサー９８ａと押されるのを防ぐためのプレスバッファスペーサー９８ｂとが構成される。
プレスバッファスペーサー９８ｂが必要な理由は、液晶パネルに外部から加えられた圧力による光漏れ不良を防ぐためである。
プレスバッファスペーサー９８ｂが必要な理由は、液晶パネルに外部から加えられた圧力による光漏れ不良を防ぐためである。
より詳しく説明すると、液晶パネルにおいては、外部から押さえのような外力が加えられる場合、光漏れ不良が発生する。このような光漏れ不良は、外力によってアレイ基板とカラーフィルター基板との間に滑りが発生して、液晶パネルの曲がりが発生することによって生じる。
すなわち、液晶パネルの曲がりの方向に対して、アレイ基板とカラーフィルター基板のラビング方向が平行ではなく、これによって、基板の表面に隣接した液晶が曲がった方向に平行に配列されて、全体的には、初期状態と異なる配列をする。
この場合は、液晶の配列が初期ブラック状態を維持せずに、液晶層を通過した光が正常部位と異なる位相差を有して回転し、光漏れが現われる。これによって、斑のような画質の低下が発生する。
この場合は、液晶の配列が初期ブラック状態を維持せずに、液晶層を通過した光が正常部位と異なる位相差を有して回転し、光漏れが現われる。これによって、斑のような画質の低下が発生する。
上記の理由から、ギャップスペーサー９８ａのほかにプレスバッファスペーサー９８ｂが必要である。
ギャップスペーサー９８ａは、二つの基板の離隔されたギャップを維持するための機能をするので、両基板と各々接触するように構成される。プレスバッファスペーサー９８ｂは、両基板のうちいずれかとは離隔される。
この場合、ギャップスペーサー９８ａとプレスバッファスペーサー９８ｂとを別途の工程によって製作するより、アレイ基板の段差、すなわち、高さの差を利用する方が工程上、有利である。
ギャップスペーサー９８ａは、二つの基板の離隔されたギャップを維持するための機能をするので、両基板と各々接触するように構成される。プレスバッファスペーサー９８ｂは、両基板のうちいずれかとは離隔される。
この場合、ギャップスペーサー９８ａとプレスバッファスペーサー９８ｂとを別途の工程によって製作するより、アレイ基板の段差、すなわち、高さの差を利用する方が工程上、有利である。
一方、スペーサー９８ａ、９８ｂは、画素領域に位置するより、これを避けた領域に位置する方が画質面で有利である。従って、薄膜トランジスタＴが位置した領域とゲート配線５２または共通配線５６が位置した領域の高さの差を利用する。
以下、断面図を参照して、ギャップスペーサー及びプレスバッファスペーサーの構成をより詳しく説明する。
図３と図４は、各々図２のＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿って切断して示した断面図である。
図３と図４に示したように、従来の横電界方式の液晶表示装置は、アレイ基板と、カラーフィルター９４ａ、９４ｂ、９４ｃとブラックマトリックス９２と平坦化膜９６及びギャップスペーサー９８ａとプレスバッファスペーサー９８ｂとが構成されたカラーフィルター基板９０が液晶層を間に挟んで合着されることによって構成される。
図３と図４に示したように、従来の横電界方式の液晶表示装置は、アレイ基板と、カラーフィルター９４ａ、９４ｂ、９４ｃとブラックマトリックス９２と平坦化膜９６及びギャップスペーサー９８ａとプレスバッファスペーサー９８ｂとが構成されたカラーフィルター基板９０が液晶層を間に挟んで合着されることによって構成される。
この時、薄膜トランジスタＴが形成された領域と第１共通配線５６ａが位置した領域との間に段差が発生する。プレスバッファスペーサー９８ｂは、第１共通配線５６ａに対応して構成される。
ギャップスペーサー９８ａはゲート配線５２に対応して構成されるように設計されており、アレイ基板の高さの差を利用するために、薄膜トランジスタＴの半導体層６０とソース電極６２及びドレイン電極６４を形成する工程の際に、同一物質でゲート配線５２の一部上部に半導体パターン８６ａ 及び金属パターン８６ｂが積層された高さ調節部８６を形成する。
この時、ゲート配線５２及び第１共通配線５６ａの厚さは、約２０００〜２５００Åであって、ゲート絶縁膜ＧＩの厚さは、４０００Åであり、半導体層６０の厚さは、２０００Åであって、ソース電極６２及びドレイン電極６４の厚さは、３０００Åである。
従って、プレスバッファスペーサー９８ｂに対応する領域とギャップスペーサー９８ａに対応する領域の高さの差は、約５５００Å程度の厚さである。
このような高さの差の値は、相当であって、断面構成のように５マスクで形成された場合、突起８６を形成する時、金属パターン８６ｂが半導体パターン８６ａを覆う構造で構成されるために、より高い高さが緩和される現象によって押される不良は、発生しない。
ところで、従来の横電界方式の液晶表示装置は、画素電極と共通電極(図２の８０、８２)を透明な物質で形成したために、アレイ基板を形成するにおいて５マスク工程を必要とする。しかし、工程時間の短縮により生産性を向上させ、工程費用を低下させて製品の競争力を高める生産者の立場からは、実際、５マスク工程もそれ程少ない工程ではない。
本発明は、工程を短縮して生産性及び製品の競争力を高めた液晶表示装置及びその製造方法を提供することを目的とする。
本発明は、前述したような目的を達成するために、第１基板上において、相互に交差して画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、第１及び第２高さ調節部とを含むアレイ基板と；前記アレイ基板と向かい合う対向基板と；前記アレイ基板と前記対向基板間に位置する液晶層と；前記第１高さ調節部に対応して形成され、前記アレイ基板と前記対向基板に接触するギャップスペーサーと；前記第２高さ調節部に対応して形成され、前記対向基板に接触して、前記アレイ基板と離隔された第１プレスバッファスペーサーと；前記対向基板に接触して、前記アレイ基板と離隔された第２プレスバッファスペーサーとを含み、前記第１プレスバッファスペーサーと前記アレイ基板との間の離隔間隔は、前記第２プレスバッファスペーサーと前記アレイ基板との間の離隔間隔より小さいことを特徴とする液晶表示装置を提供する。
ここで、前記ゲート配線と離隔された共通配線と；前記共通配線及びゲート配線上に位置するゲート絶縁膜をさらに含んでもよい。
前記第１高さ調節部は、前記ゲート配線と前記共通配線のうち、少なくとも一つの上部のゲート絶縁膜上に位置して、前記第２高さ調節部は、前記ゲート配線と前記共通配線の外部のゲート絶縁膜上に位置する。
前記第２プレスバッファスペーサーは、前記ゲート配線と前記共通配線のうち、少なくとも一つに対応する。
前記薄膜トランジスタは、前記ゲート絶縁膜の下部のゲート電極と、前記ゲート絶縁膜上の半導体層と、前記半導体層上のソース電極及びドレイン電極とを含む。
前記第１及び第２高さ調節部の各々は、前記半導体層と同一物質で構成された半導体パターンと、前記ソース電極及びドレイン電極と同一物質で構成された導電パターンとを含む。
前記半導体層は、純粋非晶質シリコン層と、前記純粋非晶質シリコン層上の不純物非晶質シリコン層とを含み、また、前記半導体層は、前記データ配線の下部に延在する。
前記純粋非晶質シリコン層は、前記不純物非晶質シリコン層の外部へと突出する。
前記半導体層と前記ソース電極及びドレイン電極は、前記第１高さ調節部として使用される。
画素領域に交互に配置された画素電極及び第１共通電極をさらに含み、前記画素電極は、前記薄膜トランジスタに連結されて、前記第１共通電極は、前記共通配線に連結される。
前記共通配線は、前記画素電極の外部に位置する第２共通電極を通じて相互に連結される第１及び第２共通配線を含み、前記第１共通配線は、前記第１共通電極に連結される。
前記第１共通電極は、前記第２共通電極と重なって、前記画素電極と同一層に位置し、前記第２共通電極は、前記第１及び第２共通配線から延在する。
ドレインコンタクトホールと共通配線コンタクトホールとを有する保護膜をさらに含み、前記ドレインコンタクトホールを通じて前記画素電極と薄膜トランジスタが連結され、前記共通配線コンタクトホールを通じて前記第１共通電極と第１共通配線とが連結され、前記ゲート絶縁膜は、前記共通配線コンタクトホールを有する。
前記対向基板は、第２基板上にブラックマトリックスとカラーフィルターと平坦化膜とを有する。
前記ギャップスペーサーに対応するアレイ基板部分の高さは、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さより高くて、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さは、前記第２プレスバッファスペーサーに対応するアレイ基板部分の高さより高い。
前記ギャップスペーサーと第１及び第２プレスバッファスペーサーは同一な厚さを有する。また、前記第１及び第２高さ調節部は同一な厚さを有する。
前記ギャップスペーサーに対応するアレイ基板部分と前記第１プレスバッファスペーサーに対応するアレイ基板部分とは、２５００Åの高さの差を有する。
前記第１及び第２高さ調節部の下部のゲート絶縁膜は、前記第２プレスバッファスペーサーの下部のゲート絶縁膜に比べて、１０００Å厚い。
また、本発明は、第１基板上にゲート配線とゲート電極を形成する段階と、前記ゲート配線とゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に、前記ゲート配線と交差して画素領域を定義するデータ配線を形成するとともに、前記ゲート電極上に半導体層とソース電極及びドレイン電極と第１及び第２高さ調節部とを形成する段階とを含む、アレイ基板を形成する段階と；前記アレイ基板と向かい合う対向基板を形成する段階と；前記第１高さ調節部に対応して前記アレイ基板と前記対向基板とに接触するギャップスペーサーと、前記第２高さ調節部に対応して前記対向基板に接触して前記アレイ基板と離隔された第１プレスバッファスペーサーと、前記対向基板に接触して前記アレイ基板と離隔された第２プレスバッファスペーサーを形成する段階と；前記アレイ基板と前記対向基板との間に液晶層を位置させる段階とを含み、前記第１プレスバッファスペーサーと前記アレイ基板との間の離隔間隔は、前記第２プレスバッファスペーサーと前記アレイ基板との間の離隔間隔より小さいことを特徴とする液晶表示装置の製造方法を提供する。
ここで、前記ゲート配線と同一な工程で共通配線を形成する段階をさらに含む。
前記第１高さ調節部は、前記ゲート配線と共通配線のうち、少なくとも一つの上部のゲート絶縁膜上に位置して、前記第２高さ調節部は、前記ゲート配線と共通配線の外部のゲート絶縁膜上に位置する。
前記第２プレスバッファスペーサーは、前記ゲート配線と共通配線のうち、少なくとも一つに対応する。
前記第１及び第２高さ調節部の各々は、前記半導体層と同一な物質で構成された半導体パターンと、前記ソース電極及びドレイン電極と同一物質で構成された導電パターンとを含む。
前記半導体層は、前記データ配線の下部に延在する。
前記データ配線とソース電極及びドレイン電極と半導体層と第１及び第２高さ調節部とを形成する段階は、前記ゲート絶縁膜上に純粋非晶質シリコン層と不純物非晶質シリコン層と導電層とを形成する段階と；マスクを使用して、スイッチング領域に対応して一部が他の部分に比べて薄い厚さを有する第１感光パターンと、前記画素領域の両側に対応する第２感光パターンと、第１及び第２領域の各々に対応する第３及び第４感光パターンを形成する段階と；前記第１ないし第４感光パターンを使用して、前記純粋非晶質シリコン層と不純物非晶質シリコン層と導電層とをエッチングする段階と；第１ないし第４感光パターンをアッシングして、前記第１感光パターンの薄い厚さを有する部分を除去する段階と；前記アッシングされた第１ないし第４感光パターンを使用して、前記エッチングされた純粋非晶質シリコン層と不純物非晶質シリコン層と導電層とをエッチングし、前記スイッチング領域に前記ソース電極及びドレイン電極と半導体層とを形成して、前記画素領域の両側に前記データ配線を形成して、前記第１及び第２領域の各々に前記第１及び第２高さ調節部を形成する段階とを含むことを特徴とする。
前記第１ないし第４感光パターンを形成する段階は、前記導電層上に感光層を形成する段階と；前記画素領域に対応する透過部と、前記スイッチング領域の一部に対応する半透過部と、前記スイッチング領域の他の部分と前記画素領域の両側と前記第１及び第２領域に対応する遮断部とを有するマスクを使用して、前記感光層を露光する段階を含む。
前記半導体層と前記ソース電極及びドレイン電極は、前記第１高さ調節部として使用される。
また、画素領域に交互に配置された画素電極及び第１共通電極を形成する段階をさらに含み、前記画素電極は、前記ドレイン電極に連結されて、前記第１共通電極は、前記共通配線に連結される。
ドレインコンタクトホールと共通配線コンタクトホールを有する保護膜をさらに含み、前記ドレインコンタクトホールを通じて前記画素電極とドレイン電極が連結され、前記共通配線コンタクトホールを通じて前記第１共通電極と第１共通配線が連結され、前記ゲート絶縁膜は前記共通配線コンタクトホールを有する。
前記共通配線は、前記画素電極の外部に位置する第２共通電極を通じて相互に連結される第１及び第２共通配線を含み、前記第１共通配線は、前記第１共通電極に前記共通配線コンタクトホールを通じて連結される。
前記第１共通電極は、前記第２共通電極と重なり、前記第２共通電極は、前記第１及び第２共通配線から延在する。
前記対向基板を形成する段階は、第２基板上にブラックマトリックスとカラーフィルターと平坦化膜とを形成する段階を含む。
前記ギャップスペーサーに対応するアレイ基板部分の高さは、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さより高くて、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さは、前記第２プレスバッファスペーサーに対応するアレイ基板部分の高さより高い。
前記ギャップスペーサーと第１及び第２プレスバッファスペーサーは同一な厚さを有する。また、前記第１及び第２高さ調節部は同一な厚さを有する。
前記ギャップスペーサーに対応するアレイ基板部分と前記第１プレスバッファスペーサーに対応するアレイ基板部分とは、２５００Åの高さの差を有する。
前記データ配線とソース電極及びドレイン電極と半導体層と第１及び第２高さ調節部とを形成する間、前記第２プレスバッファスペーサーの下部のゲート絶縁膜の厚さは、１０００Åに減少する。
さらに、本発明は、相互に交差して画素領域を定義するゲート配線及びデータ配線を含むアレイ基板と；前記アレイ基板と向かい合う対向基板と；前記アレイ基板と前記対向基板との間に位置する液晶層と；前記アレイ基板と前記対向基板とに接触するギャップスペーサーと；前記アレイ基板と前記対向基板のいずれかに接触して、残りの一つと離隔された第１プレスバッファスペーサーと；前記アレイ基板と前記対向基板のいずれかに接触して、残りの一つと離隔された第２プレスバッファスペーサーを含み、前記第１プレスバッファスペーサーと、これと離隔された基板との間の間隔は、前記第２プレスバッファスペーサーと、これと離隔された基板との間の間隔より小さいことを特徴とする液晶表示装置を提供する。
ここで、前記アレイ基板と対向基板のいずれかに含まれて、前記ギャップスペーサーに対応する第１高さ調節部と；前記アレイ基板と対向基板のいずれかに含まれて、前記第１プレスバッファスペーサーに対応する第２高さ調節部をさらに含む。
前記第１及び第２プレスバッファスペーサーは、同一基板に接触して、前記第１及び第２高さ調節部は、前記第１及び第２プレスバッファスペーサーと離隔された基板に含まれる。
前記第１及び第２高さ調節部は、アレイ基板に含まれる。
前記ギャップスペーサーと第１及び第２プレスバッファスペーサーは、同一な厚さを有する。
前記ギャップスペーサーに対応するアレイ基板部分の高さは、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さより高くて、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さは、前記第２プレスバッファスペーサーに対応するアレイ基板部分の高さより高い。
前記第１及び第２高さ調節部は、同一な厚さを有する。
前記ギャップスペーサーに対応するアレイ基板部分は、前記第１プレスバッファスペーサーに対応するアレイ基板部分より、少なくとも一つの層をさらに有する。
前記アレイ基板は、前記ゲート配線と同一層の共通配線を含み、前記少なくとも一つの層は、前記ゲート配線と共通配線を含む。
前記アレイ基板は、ゲート絶縁膜の下部のゲート電極と、前記ゲート絶縁膜上の半導体層と、前記半導体層上のソース電極及びドレイン電極とを含む。
前記第１及び第２高さ調節部の各々は、前記ゲート絶縁膜上に位置して、前記半導体層と同一な物質で構成された半導体パターンと、前記ソース電極及びドレイン電極と同一な物質で構成された導電パターンとを含む。
前記第１高さ調節部は、前記半導体層とソース電極及びドレイン電極とを含む。
前記アレイ基板は、前記画素領域で交互に配置された画素電極と共通電極を含む。
以下、添付した図を参照して、本発明の実施例を説明する。
本発明による横電界方式の液晶表示装置は、共通電極と画素電極を透明な材質で形成することにより高輝度を実現し、画素領域の両側に共通電極が広く位置することによりデータ配線と画素電極との間にカップルリング現象が発生しないため、高画質を実現する。
また、４マスク工程によって製作するため、工程時間の短縮及び工程費用が減少し、生産収率を改善すると同時に、製品の価格競争力を高めることができる。
さらに、４マスク構造で、ギャップスペーサーとプレスバッファスペーサーのほかに、ギャップスペーサーとプレスバッファスペーサーに対応するアレイ基板の高さの差を補完するための別途のプレスバッファスペーサーをさらに構成する。これによって、外力が増加しても、これに耐える力が強いため、斑の不良が防げて高画質を実現する。
本発明は、４マスク工程によって横電界方式の液晶表示装置用アレイ基板を製作する。
図５は、本発明による横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図である。(ギャップスペーサーと第１及び第２プレスバッファスペーサーを同時に示す。)
図５に示したように、基板１００上に多数の画素Ｐを定義して、画素Ｐの一つの側にゲート配線１０２と、これと離隔された第１共通配線１０６ａ及び第２共通配線１０６ｂとを構成する。また、ゲート配線１０２及び第１共通配線１０６ａ及び第２共通配線１０６ｂと交差するデータ配線１３０を構成する。データ配線１３０の下部には、データ配線１３０が延在する方向に沿って延在する半導体パターン１２２ｂが形成される。
ゲート配線１０２とデータ配線１３０が交差して画素領域Ｐを定義する。
ゲート配線１０２とデータ配線１３０が交差して画素領域Ｐを定義する。
ゲート配線１０２の上部には、ゲート配線１０２の一部をゲート電極１０４として、ゲート電極１０４の上部に半導体層１３６が位置して、半導体層１３６の上部には、離隔されたソース電極１３２とドレイン電極１３４で構成された薄膜トランジスタＴを構成する。半導体パターン１２２ｂは、半導体層１３６から延在して形成される。
画素領域Ｐの両側には、第１共通配線１０６ａ及び第２共通配線１０６ｂと同一層に同一物質で形成されて、第１共通配線１０６ａ及び第２共通配線１０６ｂと垂直に連結された第１共通電極１０８が構成される。また、第２共通配線１０６ｂに連結され画素領域Ｐに延在する透明な第２共通電極１５０が構成される。最外郭の第２共通電極１５０は、第１共通電極１０８と重なる。
また、第２共通電極１５０間に位置して、これとは離隔して構成され、ドレイン電極１３４と接触する連結部１４６から延在する透明な画素電ｓ極１４８が構成される。第１共通電極１０８と最外郭の第２共通電極１５０が画素電極１４８の外部に位置することによってデータ配線１３０と画素電極１４８との間のカップリングを減少させる。
データ配線１３０、画素電極１４８、第１共通電極１０８及び第２共通電極１５０は、一度以上曲がった形状を有する。このような曲がった形状によって、画素領域Ｐには、位相差を相互に補償する二つ以上のドメインが形成されて、視野角が向上する。
この時、ゲート配線１０２、第１共通配線１０６ａまたは、第２共通配線１０６ｂの上部に、第１高さ調節部Ｇ１を形成することができる。例えば、第１高さ調節部Ｇ１は、ゲート配線１０２に形成される。
また、第２高さ調節部Ｇ２は、ゲート配線１０２、第１共通配線１０６ａ及び第２共通配線１０６ｂが形成されない位置のゲート絶縁膜(図示せず)上に形成することができる。例えば、ゲート配線１０２と第１共通配線１０６ａ及び第２共通配線１０６ｂとの間の離隔された領域に、第２高さ調節部Ｇ２を形成する。
この時、第１共通配線１０６ａと上部の連結部１４６は、この間に絶縁膜が介されており、補助容量Ｃstを形成する。
この時、第１共通配線１０６ａと上部の連結部１４６は、この間に絶縁膜が介されており、補助容量Ｃstを形成する。
アレイ基板と合着される上部のカラーフィルター基板(図示せず)に、両基板の離隔されたギャップを維持するためのギャップスペーサー２０８と、押されるのを防ぐための第１プレスバッファスペーサー２１０と第２プレスバッファスペーサー２１２を構成する。
この時、ギャップスペーサーは、第１高さ調節部Ｇ１と対応するように構成して、第１プレスバッファスペーサー２０８は、第２高さ調節部Ｇ２と対応するように構成する。
この時、ギャップスペーサーは、第１高さ調節部Ｇ１と対応するように構成して、第１プレスバッファスペーサー２０８は、第２高さ調節部Ｇ２と対応するように構成する。
以下、断面図を参照して、前述した構成を詳しく説明する。
図６ないし図８の各々は、図４のＶ-Ｖ線、ＶＩ−ＶＩ線、ＶＩＩ−ＶＩＩ線に沿って切断して示した断面図である。
図６と図７と図８に示したように、本発明による横電界方式の液晶表示装置は、アレイ基板Ｂ２と、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルター２０４ａ、２０４ｂ、２０４ｃ、ブラックマトリックス２０２、ギャップスペーサー２０８、第１プレスバッファスペーサー２１０及び第２プレスバッファスペーサー２１２を含むカラーフィルター基板Ｂ１とを液晶層(図示せず)を間に挟んで合着して構成する。
ギャップスペーサー２０８と第１プレスバッファスペーサー２１０及び第２プレスバッファスペーサー２１２の高さは、実質的に同一である。
図６と図７と図８に示したように、本発明による横電界方式の液晶表示装置は、アレイ基板Ｂ２と、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルター２０４ａ、２０４ｂ、２０４ｃ、ブラックマトリックス２０２、ギャップスペーサー２０８、第１プレスバッファスペーサー２１０及び第２プレスバッファスペーサー２１２を含むカラーフィルター基板Ｂ１とを液晶層(図示せず)を間に挟んで合着して構成する。
ギャップスペーサー２０８と第１プレスバッファスペーサー２１０及び第２プレスバッファスペーサー２１２の高さは、実質的に同一である。
ギャップスペーサー２０８は、アレイ基板Ｂ２及びカラーフィルター基板Ｂ１と接触する。また、第１プレスバッファスペーサー２１０とアレイ基板Ｂ２の隔離距離は、第２プレスバッファスペーサー２１２とアレイ基板Ｂ２の隔離距離より小さい。
一方、アレイ基板Ｂ２を製作するために、第１マスク工程によってゲート配線１０２、第１共通配線１０６ａ及び第２共通配線１０６ｂを形成し、第２マスク工程によって半導体層１３６、ソース電極１３２及びドレイン電極１３４を形成し、第３マスク工程によってドレイン電極１３４を露出する保護膜１４０を形成し、第４マスク工程によって画素電極１４８と共通電極(図５の１５０)を形成する。
この時、第２マスク工程で、ソース電極１３２及びドレイン電極１３４と半導体層１３６とを乾式エッチングによって同時にエッチングする。さらに、半導体層１３６のオーミックコンタクト層１３８について乾式エッチング工程を行うが、これによって、下部のゲート絶縁膜１１０がオーバーエッチングされる現象が生じる。
すなわち、第２プレスバッファスペーサー２１２に対応するアレイ基板部分は、ギャップスペーサー２０８に対応するアレイ基板部分に対して、従来の５５００Å程度の数値に比べて６５００Å程度と高さの差が大きく発生する。このように、４マスク工程では、従来に比べて高さの差が大きくなる。
これによって、第２プレスバッファスペーサー２１２が部分的に本来の機能を発揮できなくなり、外部から加えられる圧力による新しい光漏れ不良が発生する。これを補償するために、第１プレスバッファスペーサー２１０と第２高さ調節部Ｇ２が構成されている。
すなわち、外部から外力が加えられる場合、第１プレスバッファスペーサー２１０が一番目の抵抗成分になって、続いて第２プレスバッファスペーサー２１２が二番目の抵抗成分になる。このために、第１プレスバッファスペーサー２１０に対応するアレイ基板の表面は、第２プレスバッファスペーサー２１２に対応する部分の表面より高くなっている。
従って、第１プレスバッファスペーサー２１０に対応して第２高さ調節部Ｇ２を構成するが、これをゲート配線１０２と第１共通配線１０６ａまたは第２共通配線１０６ｂとの間の領域に位置させる。第１高さ調節部Ｇ１と第２高さ調節部Ｇ２とは、実質的に同一な厚さを有する。
このような構成によってギャップスペーサー２０８と第１プレスバッファスペーサー２１０とにそれぞれ対応するアレイ基板部分の高さの差は、２０００ 〜２５００Å(ゲート配線及び共通配線の厚さ)程度に過ぎなくなる。
従って、第１プレスバッファスペーサー２１０は、ギャップスペーサー２０８と第２プレスバッファスペーサー２１２にそれぞれ対応するアレイ基板の高さの差をある程度補完する役割をして、光漏れ不良による斑を防止する。
この時、第１プレスバッファスペーサー２１０を、配線のない位置、例えば、配線間の離隔された空間に対応して構成することができる。配線間の離隔空間が第１プレスバッファスペーサー２１０の断面積より小さい場合、すなわち、第２高さ調節部Ｇ２が位置するのには小さい空間である場合は、図５に示したように、第１プレスバッファスペーサー２１０の外側の形態に合わせて近接した配線を内部に凹むようにパターニングして空間を広めた後、第２高さ調節部Ｇ２を形成することもできる。
一方、前述した本発明の実施例では、ギャップスペーサー２０８は、薄膜トランジスタＴの上部に位置することができる。この場合、半導体層１３６とソース電極１３２及びドレイン電極１３４は、第１高さ調節部Ｇ１の機能を代わりに担う。
以下、工程図を参照して、本発明による横電界方式の液晶表示装置用アレイ基板の製造工程を説明する。
図９Ａないし図９Ｈ、図１０Ａないし図１０Ｈ、図１１Ａないし図１１Ｈ、図１２Ａないし図１２Ｈは各々、図５のＶ−Ｖ線、ＶＩ−ＶＩ線、ＶＩＩ−ＶＩＩ線、ＶＩＩＩ−ＶＩＩＩ線に沿って切断して、本発明の工程順に示した工程断面図である。
図９Ａ、図１０Ａ、図１１Ａ及び図１２Ａは、第１マスク工程を示した工程断面図である。
図９Ａ、図１０Ａ、図１１Ａ及び図１２Ａに示したように、基板１００に画素領域Ｐとスイッチング領域Ｓを定義する。基板１００上に導電性物質を蒸着して第１マスク工程によってパターニングし、一方向に延在して相互に平行に離隔された複数のゲート配線１０２と、ゲート配線１０２の一部またはこれから突出した形状のゲート電極１０４を形成すると同時に、ゲート配線１０２と平行に離隔された第１共通配線１０６ａと第２共通配線(図５の１０６ｂ)を形成し、第１共通電極１０８を形成する。
図９Ａ、図１０Ａ、図１１Ａ及び図１２Ａに示したように、基板１００に画素領域Ｐとスイッチング領域Ｓを定義する。基板１００上に導電性物質を蒸着して第１マスク工程によってパターニングし、一方向に延在して相互に平行に離隔された複数のゲート配線１０２と、ゲート配線１０２の一部またはこれから突出した形状のゲート電極１０４を形成すると同時に、ゲート配線１０２と平行に離隔された第１共通配線１０６ａと第２共通配線(図５の１０６ｂ)を形成し、第１共通電極１０８を形成する。
導電性物質は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、タングステンＷ、モリブデンＭｏ、チタンＴｉを含む。
第１共通配線１０６ａ、第２共通配線(図５の１０６ｂ)及び第１共通電極１０８は、多様にパターニングされる。本実施例では、画素領域Ｐの下部及び上部に第１及び第２共通配線１０６ａを形成して、第１及び第２共通配線１０６ａを垂直に連結して画素領域Ｐの両側に位置した第１共通電極１０８を形成した。
第１共通配線１０６ａは、補助容量Ｃstを形成するための構成であって、第２共通配線１０６ｂは、以後工程で形成する透明な共通電極(図示せず)と接触して共通信号を伝達するための構成である。
この時、第１共通配線１０６ａとゲート配線１０２との間の領域は、前述したように、第１プレスバッファスペーサー(図５の２１０)に対応して第２高さ調節部(図５のＧ２)が以後の工程で形成される領域である。解像度が高くなるにつれて、第１共通配線１０６ａとゲート配線１０２との間の離隔された領域が非常に狭くなる場合がある。これを克服するために、第２高さ調節部が位置する領域のゲート配線１０２または第１共通配線１０６ａは、内側に凹んでいる形状にパターニングする。
以下、図９Ｂないし図９Ｆ、図１０Ｂないし図１０Ｆ、図１１Ｂないし図１１Ｆ、図１２Ｂないし図１２Ｆは、第２マスク工程を示した工程断面図である。
図９Ｂ、図１０Ｂ、図１１Ｂ及び図１２Ｂに示したように、ゲート配線１０２と共通配線１０６ａと第１共通電極１０８が形成された基板１００全面に、ゲート絶縁膜１１０と純粋非晶質シリコン層１１２と不純物非晶質シリコン層１１４と導電層１１６を積層して、導電層１１６の上部にフォトレジストを塗布して感光層１１８を形成する。
ゲート絶縁膜１１０は、酸化シリコンＳｉＯ２、窒化シリコンＳｉＮＸ 等の無機絶縁物質グループのうちから選択された一つまたは一つ以上を蒸着して形成することができる。導電性金属層は、前述したように、導電性金属グループのうちから選択して形成する。非晶質シリコン層１１２と不純物非晶質シリコン層１１４は、各々純粋非晶質シリコンａ-Ｓｉ：Ｈと不純物非晶質シリコンｎ+ａ-Ｓｉ：Ｈを蒸着して形成する。
感光層１１８の離隔された上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３で構成されたマスクＭを位置させる。
マスクＭの半透過部Ｂ３に当たるマスクＭ領域は、半透過膜またはスリットパターンで構成することができる。
この時、スイッチング領域Ｓに対応する部分には、半透過部Ｂ３が位置するとともに、これを中心とする両側に遮断部Ｂ１が位置する。画素領域Ｐの両側に一定な幅を有する遮断部Ｂ１を位置させる。ゲート配線１０２に定義した第１領域Ｄ１と、ゲート配線１０２と共通配線１０６ａとの間に定義した第２領域Ｄ２に対応して遮断部Ｂ１を位置させる。
マスクＭの上部に光を照射して、下部の感光層１１８を露光して現像する工程を行う。
図９Ｃ、図１０Ｃ、図１１Ｃ及び図１２Ｃに示したように、スイッチング領域Ｓに対応して段差を有する形状の第１感光パターン１２０ａと、第１感光パターン１２０ａから画素領域Ｐの両側に延在する第２感光パターン１２０ｂと、第１領域Ｄ１及び第２領域Ｄ２に対応して形成された第３感光パターン１２０ｃと、第４感光パターン１２０ｄとが形成される。第１感光パターン１２０ａのうち、半透過部(図９ＢのＢ３)に対応する部分は、薄い厚さを有する。
第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの周辺に導電層１１６が露出された状態になる。
第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの周辺に導電層１１６が露出された状態になる。
図９Ｄ、図１０Ｄ、図１１Ｄ及び図１２Ｄに示したように、第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの周辺に露出された導電層(図９Ｃ、図１０Ｃ、図１１Ｃ及び図１２Ｃの１１６)と、その下部の不純物非晶質シリコン層(図９Ｃ、図１０Ｃ、図１１Ｃ及び図１２Ｃの１１４)と純粋非晶質シリコン層(図９Ｃ、図１０Ｃ、図１１Ｃ及び図１２Ｃの１１２)を除去するエッチング工程を行う。
エッチング工程が完了すると、第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの周辺にゲート絶縁膜１１０が露出された状態になって、この時、下部のゲート絶縁膜１１０も表面から一部がエッチングされる現象が発生する。
前述したようなエッチング工程によって、第１感光パターン１２０ａの下部には、ソース/ドレインパターン１２４と、その下部にパターニングされた不純物非晶質シリコン層と純粋非晶質シリコン層とが積層された第１半導体パターン１２２ａが形成される。第２感光パターン１２０ｂの下部には、ソース/ドレインパターン１２４から延在するデータ配線１３０と、その下部の第２半導体パターン１２２ｂが形成されると同時に、第３感光パターン１２０ｃの下部である第１領域Ｄ１に、第３半導体パターン１２２ｃと第１導電パターン１２６が積層された第１高さ調節部Ｇ１が形成される。第４感光パターン１２０ｄの下部には、第２領域Ｄ２に第４半導体パターン１２２ｄと第２導電パターン１２８が積層された第２高さ調節部Ｇ２が形成される。
第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを表面から一部だけエッチングするアッシング工程を行う。このようなアッシング工程は、第１感光パターン１０２ａのうち、ゲート電極１０４に対応して高さが低い部分を除去して、下部のソース/ドレインパターン１２４の一部を露出するために行う。
図９Ｅ、図１０Ｅ、図１１Ｅ及び図１２Ｅに示したように、アッシング工程を行うと、ゲート電極１０４に対応する部分の第１感光パターン１２０ａが完全に除去され下部のソース/ドレインパターン１２４の中心領域が露出される。
また、第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄは、アッシング工程によって表面から一定な厚さ程度除去されると同時に、周辺部も除去される。従って、ソース/ドレインパターン１２４、データ配線１３０、第１導電パターン１２６及び第２導電パターン１２８の周辺部が露出される。
図９Ｆ、図１０Ｆ、図１１Ｆ及び図１２Ｆに示したように、露出されたソース/ドレインパターン１２４の中心部を除去するエッチング工程を行い、その下部の第１半導体パターン(図９Ｅの１２２ａ)のうち、不純物非晶質シリコン層を除去して下部の純粋非晶質シリコン層を露出する工程を行う。
このような工程によって、スイッチング領域Ｓに対応して離隔されたソース電極１３２とドレイン電極１３４を形成することができる。両電極１３２、１３４の下部にパターニングされた不純物非晶質シリコン層は、抵抗性接触機能をするオーミックコンタクト層１３８に該当する。その下部の純粋非晶質シリコン層は、両電極１３２、１３４間でチャンネルの役割をするアクティブ層１３６に該当する。
この時、ソース/ドレインパターンと第１半導体パターンの不純物非晶質シリコン層の周辺部は、除去される。また、データ配線１３０、第１導電パターン１２６及び第２導電パターン１２８、第２ないし第４半導体パターン１２２ｂ、１１２ｃ、１２２ｄの不純物非晶質シリコン層の周辺部は、除去される。
特に、不純物非晶質シリコン層を除去する工程の際、第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの周辺に露出されたゲート絶縁膜１００はさらにオーバーエッチングされる。前述した工程によって第１ないし第４半導体パターン間のゲート絶縁膜１００の厚さは、約１０００Å程度に減少する。
第１ないし第４感光パターン１２０ａ、１２０ｂ、１２０ｃ、１２０ｄを除去する工程を行う。
図９Ｇ、図１０Ｇ、図１１Ｇ及び図１２Ｇは、第３マスク工程を示した工程断面図である。
図９Ｇ、図１０Ｇ、図１１Ｇ及び図１２Ｇに示したように、ソース電極１３２及びドレイン電極１３４とデータ配線１３０と第１高さ調節部Ｇ１及び第２高さ調節部Ｇ２とが形成された基板１００全面に、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つを蒸着して保護膜１４０を形成してパターニングし、ドレイン電極１３４の一部を露出するドレインコンタクトホール１４２と第２共通配線(図５の１０６ｂ)の一部を露出する共通配線コンタクトホール(図５の１４３)とを形成する。保護膜１４０は、ベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つで構成される。
図９Ｇ、図１０Ｇ、図１１Ｇ及び図１２Ｇに示したように、ソース電極１３２及びドレイン電極１３４とデータ配線１３０と第１高さ調節部Ｇ１及び第２高さ調節部Ｇ２とが形成された基板１００全面に、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つを蒸着して保護膜１４０を形成してパターニングし、ドレイン電極１３４の一部を露出するドレインコンタクトホール１４２と第２共通配線(図５の１０６ｂ)の一部を露出する共通配線コンタクトホール(図５の１４３)とを形成する。保護膜１４０は、ベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つで構成される。
図９Ｈ、図１０Ｈ、図１１Ｈ及び図１２Ｈは、第４マスク工程を示した工程断面図である。
図９Ｈ、図１０Ｈ、図１１Ｈ及び図１２Ｈに示したように、保護膜１４０が形成された基板１００全面に、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極１３４と接触しながら第１共通配線１０６ａと平面的に重なる形状に延在する連結部１４６と、連結部１４６から画素領域Ｐに延在する画素電極１４８とを形成すると同時に、共通配線コンタクトホールを通じて第２共通配線と接触しながら画素領域Ｐに延在する第２共通電極(図５の１５０)を形成する。
図９Ｈ、図１０Ｈ、図１１Ｈ及び図１２Ｈに示したように、保護膜１４０が形成された基板１００全面に、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極１３４と接触しながら第１共通配線１０６ａと平面的に重なる形状に延在する連結部１４６と、連結部１４６から画素領域Ｐに延在する画素電極１４８とを形成すると同時に、共通配線コンタクトホールを通じて第２共通配線と接触しながら画素領域Ｐに延在する第２共通電極(図５の１５０)を形成する。
この時、第２共通電極のうち、第１共通電極１０８と近接した部分は、第１共通電極１０８と一部重なるように構成する。
この場合、画素領域Ｐの両側で、第１共通電極１０８及び第２共通電極１５０によってデータ配線１３０に流れる信号が画素に及ぶ影響を遮断する。
この場合、画素領域Ｐの両側で、第１共通電極１０８及び第２共通電極１５０によってデータ配線１３０に流れる信号が画素に及ぶ影響を遮断する。
以上、前述した４マスク工程によって本発明による横電界方式の液晶表示装置用アレイ基板を製作することができる。
以下、前述したように製作されたアレイ基板と合着されるカラーフィルター基板の製造工程を説明する。
図１３Ａないし図１３Ｃは、本発明の実施例によるカラーフィルター基板を製造する方法を示した工程断面図である。
図１３Ａに示したように、複数の画素領域が定義された基板２００上に、クロムＣｒまたは酸化クロムＣｒＯ２を順に蒸着してパターニングし、画素領域Ｐの周辺にブラックマトリックス２０２を形成する。
画素領域Ｐに対応して赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルター(２０４ａ、２０４ｂ、図示せず)を形成する。
カラーフィルター２０４ａ、２０４ｂは、通常、赤色、緑色、青色の感光性カラー樹脂を塗布して、これを画素領域Ｐ別にパターニングして赤色、緑色、青色のカラーフィルター(２４０ａ、２０４ｂ、図示せず)順に対応するように形成する。
カラーフィルター２０４ａ、２０４ｂは、通常、赤色、緑色、青色の感光性カラー樹脂を塗布して、これを画素領域Ｐ別にパターニングして赤色、緑色、青色のカラーフィルター(２４０ａ、２０４ｂ、図示せず)順に対応するように形成する。
図１３Ｂに示したように、赤色、緑色、青色のカラーフィルター(２４０ａ、２０４ｂ、図示せず)が形成された基板２００全面に、ベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つを蒸着して平坦化膜２０６を形成する。
平坦化膜２０６が形成された基板２００全面に、有機絶縁物質グループのうちから選択された一つを塗布してパターニングし、同一な高さのギャップスペーサー２０８と第１プレスバッファスペーサー(図５の２１０)と第２プレスバッファスペーサー(図５の２１２)を形成する。
この時、第１プレスバッファスペーサーは、アレイ基板の第２高さ調節部(図５のＧ２)と対応する位置に形成して、ギャップスペーサー２０８は、第１高さ調節部(図５のＧ１)と対応する所に形成する。
以上、本発明の実施例によるカラーフィルター基板を形成することができる。
前述した本発明の実施例は、横電界方式の液晶表示装置以外の他の方式の液晶表示装置にも適用できる。
１００：基板
１０２：ゲート配線
１０４：ゲート電極
１０６ａ：第１共通配線
１０６ｂ：第２共通配線
１０８：第１共通電極
１３０：データ配線
１３２：ソース電極
１３４：ドレイン電極
１３６：アクティブ層
１４６：連結部
１４８：画素電極
１５０：共通電極
２０８：ギャップスペーサー
２１０：第１プレスバッファスペーサー
２１２：第２プレスバッファスペーサー
１０２：ゲート配線
１０４：ゲート電極
１０６ａ：第１共通配線
１０６ｂ：第２共通配線
１０８：第１共通電極
１３０：データ配線
１３２：ソース電極
１３４：ドレイン電極
１３６：アクティブ層
１４６：連結部
１４８：画素電極
１５０：共通電極
２０８：ギャップスペーサー
２１０：第１プレスバッファスペーサー
２１２：第２プレスバッファスペーサー
Claims (52)
- 第１基板上において、相互に交差して画素領域を定義するゲート配線及びデータ配線と、前記ゲート配線及びデータ配線に連結される薄膜トランジスタと、第１及び第２高さ調節部とを含むアレイ基板と；
前記アレイ基板と向かい合う対向基板と；
前記アレイ基板と前記対向基板との間に位置する液晶層と；
前記第１高さ調節部に対応して形成され、前記アレイ基板と前記対向基板とに接触するギャップスペーサーと；
前記第２高さ調節部に対応して形成され、前記対向基板に接触して、前記アレイ基板と離隔された第１プレスバッファスペーサーと；
前記対向基板に接触して、前記アレイ基板と離隔された第２プレスバッファスペーサーとを含み、前記第１プレスバッファスペーサーと前記アレイ基板との間の離隔間隔は、前記第２プレスバッファスペーサーと前記アレイ基板との間の離隔間隔より小さいことを特徴とする液晶表示装置。 - 前記ゲート配線と離隔された共通配線と；
前記共通配線上及び前記ゲート配線上に位置するゲート絶縁膜とをさらに含むことを特徴とする請求項１に記載の液晶表示装置。 - 前記第１高さ調節部は、前記ゲート配線と前記共通配線のうち、少なくとも一つの上部のゲート絶縁膜上に位置し、前記第２高さ調節部は、前記ゲート配線と前記共通配線の外部のゲート絶縁膜上に位置することを特徴とする請求項２に記載の液晶表示装置。
- 前記第２プレスバッファスペーサーは、前記ゲート配線と前記共通配線のうち、少なくとも一つに対応することを特徴とする請求項３に記載の液晶表示装置。
- 前記薄膜トランジスタは、前記ゲート絶縁膜の下部のゲート電極と、前記ゲート絶縁膜上の半導体層と、前記半導体層上のソース電極及びドレイン電極とを含むことを特徴とする請求項２に記載の液晶表示装置。
- 前記第１及び第２高さ調節部の各々は、前記半導体層と同一物質で構成された半導体パターンと、前記ソース電極及びドレイン電極と同一物質で構成された導電パターンとを含むことを特徴とする請求項５に記載の液晶表示装置。
- 前記半導体層は、純粋非晶質シリコン層と、前記純粋非晶質シリコン層上の不純物非晶質シリコン層とを含むことを特徴とする請求項５に記載の液晶表示装置。
- 前記半導体層は、前記データ配線の下部に延在することを特徴とする請求項５に記載の液晶表示装置。
- 前記純粋非晶質シリコン層は、前記不純物非晶質シリコン層の外部へと突出することを特徴とする請求項５に記載の液晶表示装置。
- 前記半導体層と前記ソース電極及びドレイン電極は、前記第１高さ調節部として使用されることを特徴とする請求項５に記載の液晶表示装置。
- 画素領域に交互に配置された画素電極及び第１共通電極をさらに含み、前記画素電極は前記薄膜トランジスタに連結し、前記第１共通電極は前記共通配線に連結することを特徴とする請求項２に記載の液晶表示装置。
- 前記共通配線は、前記画素電極の外部に位置する第２共通電極を通じて相互に連結される第１及び第２共通配線を含み、前記第１共通配線は前記第１共通電極に連結することを特徴とする請求項１１に記載の液晶表示装置。
- 前記第１共通電極は、前記第２共通電極と重なって、前記画素電極と同一層に位置し、前記第２共通電極は、前記第１及び第２共通配線から延在することを特徴とする請求項１２に記載の液晶表示装置。
- ドレインコンタクトホールと共通配線コンタクトホールとを有する保護膜をさらに含み、前記ドレインコンタクトホールを通じて前記画素電極と薄膜トランジスタが連結され、前記共通配線コンタクトホールを通じて前記第１共通電極と第１共通配線が連結され、前記ゲート絶縁膜は、前記共通配線コンタクトホールを有することを特徴とする請求項１２に記載の液晶表示装置。
- 前記対向基板は、第２基板上にブラックマトリックスとカラーフィルターと平坦化膜とを有することを特徴とする請求項１に記載の液晶表示装置。
- 前記ギャップスペーサーに対応するアレイ基板部分は、前記第１プレスバッファスペーサーに対応するアレイ基板部分より高く、前記第１プレスバッファスペーサーに対応するアレイ基板部分は、前記第２プレスバッファスペーサーに対応するアレイ基板部分より高いことを特徴とする請求項１に記載の液晶表示装置。
- 前記ギャップスペーサーと第１及び第２プレスバッファスペーサーとは、同一な厚さを有することを特徴とする請求項１６に記載の液晶表示装置。
- 前記第１及び第２高さ調節部は、同一な厚さを有することを特徴とする請求項１６に記載の液晶表示装置。
- 前記ギャップスペーサーに対応するアレイ基板部分と前記第１プレスバッファスペーサーに対応するアレイ基板部分とは、２５００Åの高さの差を有することを特徴とする請求項１６に記載の液晶表示装置。
- 前記第１及び第２高さ調節部の下部のゲート絶縁膜は、前記第２プレスバッファスペーサーの下部のゲート絶縁膜に比べて、１０００Å厚いことを特徴とする請求項３に記載の液晶表示装置。
- 第１基板上にゲート配線とゲート電極とを形成する段階と、前記ゲート配線とゲート電極の上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に、前記ゲート配線と交差して画素領域を定義するデータ配線を形成するとともに、前記ゲート電極上に、半導体層とソース電極及びドレイン電極と、第１及び第２高さ調節部とを形成する段階とを含む、アレイ基板を形成する段階と；
前記アレイ基板と向かい合う対向基板を形成する段階と；
前記第１高さ調節部に対応し前記アレイ基板と前記対向基板とに接触するギャップスペーサーと、前記第２高さ調節部に対応し前記対向基板に接触して前記アレイ基板と離隔された第１プレスバッファスペーサーと、前記対向基板に接触して前記アレイ基板と離隔された第２プレスバッファスペーサーとを形成する段階と；
前記アレイ基板と前記対向基板との間に液晶層を位置させる段階とを含み、前記第１プレスバッファスペーサーとアレイ基板との間の離隔間隔は、前記第２プレスバッファスペーサーとアレイ基板との間の離隔間隔より小さいことを特徴とする液晶表示装置の製造方法。 - 前記ゲート配線と同一な工程で共通配線を形成する段階をさらに含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 前記第１高さ調節部は、前記ゲート配線と前記共通配線のうち、少なくとも一つの上部のゲート絶縁膜上に位置し、前記第２高さ調節部は、前記ゲート配線及び前記共通配線の外部のゲート絶縁膜上に位置することを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 前記第２プレスバッファスペーサーは、前記ゲート配線と前記共通配線のうち、少なくとも一つに対応することを特徴とする請求項２３に記載の液晶表示装置の製造方法。
- 前記第１及び第２高さ調節部各々は、前記半導体層と同一な物質で構成された半導体パターンと、前記ソース電極及びドレイン電極と同一物質で構成された導電パターンとを含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 前記半導体層は、前記データ配線の下部に延在することを特徴とする請求項２５に記載の液晶表示装置の製造方法。
- 前記データ配線とソース電極及びドレイン電極と半導体層と第１及び第２高さ調節部とを形成する段階は、
前記ゲート絶縁膜上に純粋非晶質シリコン層と不純物非晶質シリコン層と導電層とを形成する段階と；
マスクを使用して、スイッチング領域に対応して一部が他の部分に比べて薄い厚さを有する第１感光パターンと、前記画素領域の両側に対応する第２感光パターンと、第１及び第２領域の各々に対応する第３及び第４感光パターンを形成する段階と；
前記第１ないし第４感光パターンを使用して、前記純粋非晶質シリコン層と不純物非晶質シリコン層と導電層とをエッチングする段階と；
第１ないし第４感光パターンをアッシングして、前記第１感光パターンの薄い厚さを有する部分を除去する段階と；
前記アッシングされた第１ないし第４感光パターンを使用して、前記エッチングされた純粋非晶質シリコン層と不純物非晶質シリコン層と導電層をエッチングし、前記スイッチング領域に前記ソース電極及びドレイン電極と半導体層とを形成し、前記画素領域の両側に前記データ配線を形成し、前記第１及び第２領域の各々に前記第１及び第２高さ調節部を形成する段階とを含むことを特徴とする請求項２６に記載の液晶表示装置の製造方法。 - 前記第１ないし第４感光パターンを形成する段階は、
前記導電層上に感光層を形成する段階と；
前記画素領域に対応する透過部と、前記スイッチング領域の一部に対応する半透過部と、前記スイッチング領域の他の部分と前記画素領域の両側と前記第１及び第２領域に対応する遮断部とを有するマスクを使用して、前記感光層を露光する段階を含むことを特徴とする請求項２７に記載の液晶表示装置の製造方法。 - 前記半導体層と前記ソース電極及びドレイン電極は、前記第１高さ調節部として使用されることを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 画素領域に交互に配置された画素電極及び第１共通電極を形成する段階をさらに含み、前記画素電極は前記ドレイン電極に連結され、前記第１共通電極は前記共通配線に連結されることを特徴とする請求項２２に記載の液晶表示装置の製造方法。
- ドレインコンタクトホールと共通配線コンタクトホールとを有する保護膜をさらに含み、前記ドレインコンタクトホールを通じて前記画素電極と前記ドレイン電極とが連結され、前記共通配線コンタクトホールを通じて前記第１共通電極と第１共通配線とが連結され、前記ゲート絶縁膜は前記共通配線コンタクトホールを有することを特徴とする請求項３０に記載の液晶表示装置の製造方法。
- 前記共通配線は、前記画素電極の外部に位置する第２共通電極を通じて相互に連結される第１及び第２共通配線を含み、前記第１共通配線は、前記第１共通電極に前記共通配線コンタクトホールを通じて連結されることを特徴とする請求項３１に記載の液晶表示装置の製造方法。
- 前記第１共通電極は前記第２共通電極と重なり、前記第２共通電極は前記第１及び第２共通配線から延在することを特徴とする請求項３２に記載の液晶表示装置の製造方法。
- 前記対向基板を形成する段階は、第２基板上にブラックマトリックスとカラーフィルターと平坦化膜とを形成する段階を含むことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 前記ギャップスペーサーに対応するアレイ基板部分の高さは前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さより高く、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さは、前記第２プレスバッファスペーサーに対応するアレイ基板部分の高さより高いことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 前記ギャップスペーサーと第１及び第２プレスバッファスペーサーとは、同一な厚さを有することを特徴とする請求項３５に記載の液晶表示装置の製造方法。
- 前記第１及び第２高さ調節部は、同一な厚さを有することを特徴とする請求項３５に記載の液晶表示装置の製造方法。
- 前記ギャップスペーサーに対応するアレイ基板部分と前記第１プレスバッファスペーサーに対応するアレイ基板部分とは、２５００Åの高さの差を有することを特徴とする請求項２１に記載の液晶表示装置の製造方法。
- 前記データ配線とソース電極及びドレイン電極と半導体層と第１及び第２高さ調節部とを形成する間、前記第２プレスバッファスペーサーの下部のゲート絶縁膜の厚さは、１０００Åに減少することを特徴とする請求項２７に記載の液晶表示装置の製造方法。
- 相互に交差して画素領域を定義するゲート配線及びデータ配線を含むアレイ基板と；
前記アレイ基板と向かい合う対向基板と；
前記アレイ基板と前記対向基板との間に位置する液晶層と；
前記アレイ基板と前記対向基板とに接触するギャップスペーサーと；
前記アレイ基板と前記対向基板のいずれかに接触して、残りの一つと離隔された第１プレスバッファスペーサーと；
前記アレイ基板と前記対向基板のいずれかに接触して、残りの一つと離隔された第２プレスバッファスペーサーとを含み、前記第１プレスバッファスペーサーと、これと離隔された基板との間の間隔は、前記第２プレスバッファスペーサーと、これと離隔された基板との間の間隔より小さいことを特徴とする液晶表示装置。 - 前記アレイ基板と前記対向基板のいずれかに含まれ、前記ギャップスペーサーに対応する第１高さ調節部と；
前記アレイ基板と前記対向基板のいずれかに含まれ、前記第１プレスバッファスペーサーに対応する第２高さ調節部とをさらに含むことを特徴とする請求項４０に記載の液晶表示装置。 - 前記第１及び第２プレスバッファスペーサーは同一基板に接触し、前記第１及び第２高さ調節部は前記第１及び第２プレスバッファスペーサーと離隔された基板に含まれることを特徴とする請求項４１に記載の液晶表示装置。
- 前記第１及び第２高さ調節部はアレイ基板に含まれることを特徴とする請求項４２に記載の液晶表示装置。
- 前記ギャップスペーサーと第１及び第２プレスバッファスペーサーは、同一な厚さを有することを特徴とする請求項４３に記載の液晶表示装置。
- 前記ギャップスペーサーに対応するアレイ基板部分の高さは、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さより高くて、前記第１プレスバッファスペーサーに対応するアレイ基板部分の高さは、前記第２プレスバッファスペーサーに対応するアレイ基板部分の高さより高いことを特徴とする請求項４３に記載の液晶表示装置。
- 前記第１及び第２高さ調節部は、同一な厚さを有することを特徴とする請求項４５に記載の液晶表示装置。
- 前記ギャップスペーサーに対応するアレイ基板部分は、前記第１プレスバッファスペーサーに対応するアレイ基板部分より、少なくとも一つの層をさらに有することを特徴とする請求項４６に記載の液晶表示装置。
- 前記アレイ基板は、前記ゲート配線と同一層の共通配線を含み、前記少なくとも一つの層は、前記ゲート配線と前記共通配線を含むことを特徴とする請求項４７に記載の液晶表示装置。
- 前記アレイ基板は、ゲート絶縁膜の下部のゲート電極と、前記ゲート絶縁膜上の半導体層と、前記半導体層上のソース電極及びドレイン電極とを含むことを特徴とする請求項４３に記載の液晶表示装置。
- 前記第１及び第２高さ調節部の各々は、前記ゲート絶縁膜上に位置し、前記半導体層と同一な物質で構成された半導体パターンと、前記ソース電極及びドレイン電極と同一な物質で構成された導電パターンとを含むことを特徴とする請求項４９に記載の液晶表示装置。
- 前記第１高さ調節部は、前記半導体層とソース電極及びドレイン電極とを含むことを特徴とする請求項４９に記載の液晶表示装置。
- 前記アレイ基板は、前記画素領域で交互に配置された画素電極と共通電極を含むことを特徴とする請求項４０に記載の液晶表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060041835A KR100920481B1 (ko) | 2006-05-10 | 2006-05-10 | 횡전계 방식 액정표시장치와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007304556A true JP2007304556A (ja) | 2007-11-22 |
| JP4571615B2 JP4571615B2 (ja) | 2010-10-27 |
Family
ID=38684774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006345351A Active JP4571615B2 (ja) | 2006-05-10 | 2006-12-22 | 液晶表示装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7920244B2 (ja) |
| JP (1) | JP4571615B2 (ja) |
| KR (1) | KR100920481B1 (ja) |
| CN (1) | CN100559249C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017083912A (ja) * | 2017-02-14 | 2017-05-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9798194B2 (en) | 2014-03-20 | 2017-10-24 | Japan Display Inc. | Liquid crystal display device |
| JP2019015844A (ja) * | 2017-07-06 | 2019-01-31 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
| JP2019090979A (ja) * | 2017-11-16 | 2019-06-13 | パナソニック液晶ディスプレイ株式会社 | 液晶表示パネル |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071783A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치와 그 제조방법 |
| US7894024B2 (en) | 2007-07-26 | 2011-02-22 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal panel |
| CN100595654C (zh) * | 2007-12-29 | 2010-03-24 | 昆山龙腾光电有限公司 | 液晶显示面板 |
| TWI385568B (zh) * | 2009-02-24 | 2013-02-11 | Au Optronics Corp | 顯示裝置及觸控偵測方法 |
| JP2010237503A (ja) * | 2009-03-31 | 2010-10-21 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101621027B1 (ko) | 2009-12-30 | 2016-05-16 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101681923B1 (ko) * | 2010-09-01 | 2016-12-02 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 제조방법 |
| KR101730995B1 (ko) | 2010-10-22 | 2017-04-28 | 삼성디스플레이 주식회사 | 표시장치 |
| KR101888033B1 (ko) * | 2011-08-04 | 2018-09-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR101420686B1 (ko) * | 2011-11-17 | 2014-07-21 | 엘지디스플레이 주식회사 | 배리어셀을 포함하는 영상표시장치 및 그 제조방법 |
| CN102591048A (zh) * | 2012-03-26 | 2012-07-18 | 深圳市华星光电技术有限公司 | 液晶面板及其制造方法以及液晶显示装置 |
| US9349753B2 (en) * | 2014-02-24 | 2016-05-24 | Boe Technology Group Co., Ltd. | Array substrate, method for producing the same and display apparatus |
| CN104977749A (zh) * | 2015-07-28 | 2015-10-14 | 京东方科技集团股份有限公司 | 彩膜基板及其制作方法以及显示装置 |
| CN105301858B (zh) * | 2015-11-06 | 2018-09-18 | 深圳市华星光电技术有限公司 | 一种显示面板、显示面板的制备方法和阵列基板 |
| CN110456576B (zh) * | 2018-05-08 | 2022-05-13 | 群创光电股份有限公司 | 显示设备 |
| CN108761856B (zh) * | 2018-05-17 | 2021-04-20 | 昆山龙腾光电股份有限公司 | 阵列基板、液晶显示装置及驱动方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002341354A (ja) * | 2001-05-16 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 液晶表示素子 |
| JP2002341382A (ja) * | 2001-05-21 | 2002-11-27 | Sharp Corp | 液晶用マトリクス基板およびその製造方法 |
| JP2003156750A (ja) * | 2001-11-19 | 2003-05-30 | Fujitsu Display Technologies Corp | 液晶パネル |
| JP2005189662A (ja) * | 2003-12-26 | 2005-07-14 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| JP2005242310A (ja) * | 2004-02-26 | 2005-09-08 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3680730B2 (ja) * | 2000-12-08 | 2005-08-10 | 株式会社日立製作所 | 液晶表示装置 |
| CN1497299A (zh) | 2002-09-26 | 2004-05-19 | 三星电子株式会社 | 液晶显示器、液晶显示器面板及其制造方法 |
| KR100560401B1 (ko) | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101035847B1 (ko) | 2003-07-03 | 2011-05-19 | 삼성전자주식회사 | 액정표시패널 |
| JP4583015B2 (ja) | 2003-09-29 | 2010-11-17 | 三洋電機株式会社 | キャラクタ表示制御回路および集積回路 |
| KR20050039981A (ko) * | 2003-10-27 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 |
| KR100672651B1 (ko) * | 2004-02-25 | 2007-01-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 제조 방법 |
| KR100641002B1 (ko) * | 2004-04-30 | 2006-11-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| CN2699333Y (zh) | 2004-05-10 | 2005-05-11 | 友达光电股份有限公司 | 高抗压混合型间隔壁构造 |
| KR101085149B1 (ko) * | 2004-10-08 | 2011-11-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
-
2006
- 2006-05-10 KR KR1020060041835A patent/KR100920481B1/ko active IP Right Grant
- 2006-12-14 US US11/638,385 patent/US7920244B2/en active Active
- 2006-12-15 CN CNB2006101680525A patent/CN100559249C/zh active Active
- 2006-12-22 JP JP2006345351A patent/JP4571615B2/ja active Active
-
2011
- 2011-01-21 US US13/011,222 patent/US8325314B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002341354A (ja) * | 2001-05-16 | 2002-11-27 | Matsushita Electric Ind Co Ltd | 液晶表示素子 |
| JP2002341382A (ja) * | 2001-05-21 | 2002-11-27 | Sharp Corp | 液晶用マトリクス基板およびその製造方法 |
| JP2003156750A (ja) * | 2001-11-19 | 2003-05-30 | Fujitsu Display Technologies Corp | 液晶パネル |
| JP2005189662A (ja) * | 2003-12-26 | 2005-07-14 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| JP2005242310A (ja) * | 2004-02-26 | 2005-09-08 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9798194B2 (en) | 2014-03-20 | 2017-10-24 | Japan Display Inc. | Liquid crystal display device |
| JP2017083912A (ja) * | 2017-02-14 | 2017-05-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP2019015844A (ja) * | 2017-07-06 | 2019-01-31 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
| JP7011413B2 (ja) | 2017-07-06 | 2022-01-26 | 株式会社ジャパンディスプレイ | 液晶表示装置及び電子機器 |
| JP2019090979A (ja) * | 2017-11-16 | 2019-06-13 | パナソニック液晶ディスプレイ株式会社 | 液晶表示パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070109202A (ko) | 2007-11-15 |
| KR100920481B1 (ko) | 2009-10-08 |
| US20070263162A1 (en) | 2007-11-15 |
| US8325314B2 (en) | 2012-12-04 |
| CN100559249C (zh) | 2009-11-11 |
| JP4571615B2 (ja) | 2010-10-27 |
| US7920244B2 (en) | 2011-04-05 |
| CN101071241A (zh) | 2007-11-14 |
| US20110136274A1 (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4571615B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
| KR101201017B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US8411244B2 (en) | Liquid crystal display device and fabricating method thereof with a simplified mask process | |
| US7859639B2 (en) | Liquid crystal display device and fabricating method thereof using three mask process | |
| US7656500B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20060136287A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101107245B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4787147B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
| US7990510B2 (en) | Liquid crystal display device | |
| KR101898624B1 (ko) | 프린지 필드형 액정표시장치 및 그의 제조방법 | |
| KR101127822B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP6621673B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5275650B2 (ja) | 液晶表示装置 | |
| US20180120610A1 (en) | Liquid crystal display device and method of manufacturing same | |
| JP2020177224A (ja) | 表示装置用基板、表示装置及び表示装置用基板の製造方法 | |
| KR20080054968A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100323 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4571615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |