JP2007298423A - モジュール試験装置、モジュール試験方法およびモジュール試験プログラム - Google Patents
モジュール試験装置、モジュール試験方法およびモジュール試験プログラム Download PDFInfo
- Publication number
- JP2007298423A JP2007298423A JP2006127134A JP2006127134A JP2007298423A JP 2007298423 A JP2007298423 A JP 2007298423A JP 2006127134 A JP2006127134 A JP 2006127134A JP 2006127134 A JP2006127134 A JP 2006127134A JP 2007298423 A JP2007298423 A JP 2007298423A
- Authority
- JP
- Japan
- Prior art keywords
- test
- module
- pin
- condition table
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【構成】測定対象のピン毎に試験条件テーブルあるいは試験条件テーブルの番号を登録した端子配列テーブルと、試験条件および良否判定情報を予め登録した試験条件テーブルと、端子配列テーブルを参照し、測定対象のピンに設定されているあるいはその番号の試験条件テーブルをもとに、測定対象のピンに条件を設定および設定されている他のピンに条件を設定した後、試験を行う試験手段と、試験手段で試験した結果と試験条件テーブルに設定されている良否判定情報とを照合し、良否を判定する判定手段とを備える。
【選択図】 図1
Description
図1において、DIMM(モジュール)1は、モジュールであって、ここでは、メモリモジュールを例に挙げたものである。
DIMMのID番号入力手段11は、試験対象のDIMM(モジュール)の種別であるIDを入力するものである。
図2において、S1は、DIMM端子の端子番号1を設定する。
S3は、端子番号に該当するテーブルAを参照する。これらS1、S2、S3は、図1でユーザがDIMMのID番号入力手段11から導通試験を行う対象のDIMM(モジュール)1の種別を表すID番号を入力し、制御部12が入力されたID番号を取り込んで当該ID番号に対応する端子配列テーブル21を読み込む。そして、制御部12が読み込んだ端子配列テーブル21(図3参照)中のDIMMの端子番号の先頭のピン番号1に設定(測定対象のピンをピン番号1に設定)し(S1)、次に、読み込んだ(当該モジュール1に適用される)端子配列テーブル12(図3)を参照(S2)し、ピン番号1に対応づけて設定されている、ここでは、試験条件テーブルA(図4の(a)参照)を参照する。
・測定ピンの印加電流値:−50(μA)
・良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
・他ピン番号 :12
・他ピンの電圧設定値 :0(V)
のうちの、
・測定ピンの印加電流値:−50(μA)
を測定対象のピン番号1に設定(50μAの電流を当該ピン番号1から引き出すように電流源を設定)し、
・他ピン番号 :12
・他ピンの電圧設定値 :0(V)
を他ピンに設定(ピン番号12に、0Vの電圧源を設定)する。
S6は、PASS/FAIL判定を行なう。これは、S5で測定した値(即ち、測定対象のピン番号1のピンの電圧を測定し、その値が良否判定情報(試験条件テーブルA中の良否判定値)である
・良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
を満たすか判別する。YESの場合には、PASSとし、S7に進む。一方、NOの場合には、FAILとし、導通試験不良と判明したので、導通試験不良の測定対象のピンのピン番号と不良情報を保存し、DIMM試験を終了する。この場合には、DIMM1をDIMMソケット2に装着したまま一緒に、DIMMソケット基板3から取り外し、他の試験を行い、DIMM(モジュール)1の導通不良か、端子の接触不十分かなどの調査を行なう。
S9は、DIMMの端子番号に+1する。
・試験条件テーブルの番号:
ここで、DIMMの端子番号は、DIMM(モジュール)1の測定対象の端子(ピン)の端子番号(ピン番号)である。試験条件テーブルの番号は、測定対象の端子の端子番号の試験条件を設定した試験条件テーブルの番号(例えばA(図4の(a)の試験条件テーブルA))である。
図4の(a)は入力端子コンタクト試験を行うための試験条件テーブルAの例を示し、図4の(b)はグランド端子コンタクト試験を行うための試験条件テーブルFの例を示す。ここで、試験条件テーブル22は、試験対象のモジュール1の測定対象のピンの試験を行う試験条件を設定したテーブルであって、例えば図4の(a)の入力端子コンタクト試験用の試験条件テーブルAには図示の下記の情報を対応づけて予め作成して登録したものである。
・良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
・他ピン番号 :12
・他ピンの電圧設定値 :0(V)
ここで、測定ピンの印加電流値は、測定対象のピン番号のピンに印加する電流値を設定したものであり、−50μA(ピンから引き出す電流が50μA)である。良否判定値は、他ピン番号に、他ピンの電圧設定値を設定した状態で測定したときの測定結果が良と判定する判定値である。他ピン番号、他ピンの電圧設定値は、測定対象のピンのピン番号以外の他のピン番号に設定する条件(ここでは、電圧設定値)を登録したものである。
図5の(a)は、図3の端子配列テーブル21中のピン番号「1」に対応づけて設定されている試験条件テーブル番号「A」をもとに試験(入力端子コンタクト試験)を行なう場合の詳細説明図を示す。試験条件テーブル番号Aである図4の(a)の試験条件テーブルAに設定されている、
(1)測定ピンの印加電流値:−50(μA)
(2)良否判定値 :−0.2(V)以下で、かつ−0.7(V)以上
(3)他ピン番号 :12
(4)他ピンの電圧設定値 :0(V)
のうち、図5の(a)に示すように、
・(1)をもとに、ピン番号1(P1)に測定ピンの印加電流値−50μAを設定(50μAをピン番号1から引き出すように電流源を設定)し、
・(3)と(4)をもとに、他のピン番号12(P12)に0Vを設定(0Vの電圧源を設定)する。
(1)測定ピンの印加電圧値:0.1(V)
(2)良否判定値 :100(μA)以上
(3)他ピン番号 :20
(4)他ピンの電圧設定値 :0(V)
のうち、図5の(b)に示すように、
・(1)をもとに、ピン番号12(P12)に測定ピンの印加電圧値0.1Vを設定(0.1Vの電圧源を設定)し、
・(3)と(4)をもとに、他のピン番号20(P20)に0Vを設定(0Vの電圧源を設定)する。
2:DIMMソケット(モジュールソケット)
3:DIMMソケット基板(モジュールソケット基板)
4:テストヘッド
5:ボゴピンソケット
11:DIMMのID番号入力手段
12:制御部
13:試験条件テーブル部
14:電圧/電流測定部
15:測定端子以外の設定部
16:端子切替部
17:測定値の判定部
21:端子配列テーブル
22:試験条件テーブル
Claims (5)
- モジュールの測定対象のピン毎に試験を行うモジュール試験装置において、
測定対象のピン毎に試験条件テーブルあるいは試験条件テーブルの番号を登録した端子配列テーブルと、
試験条件および良否判定情報を予め登録した試験条件テーブルと、
前記端子配列テーブルを参照し、測定対象のピンに設定されているあるいはその番号の前記試験条件テーブルをもとに、当該測定対象のピンに条件を設定および設定されている他のピンに条件を設定した後、試験を行う試験手段と、
前記試験手段で試験した結果と前記試験条件テーブルに設定されている良否判定情報とを照合し、良否を判定する判定手段と
を備えたことを特徴とするモジュール試験装置。 - 前記端子配列テーブルをモジュールの種別毎にそれぞれ設け、指定されたモジュールの種別の端子配列テーブルを参照し、前記試験手段で試験を行うことを特徴とする請求項1記載のモジュール試験装置。
- 前記測定対象のモジュールを試験用コネクタに接続した後、当該試験用コネクタを前記試験を行なうボードのテストヘッドに接続して前記試験手段で試験を行った後、前記判定手段で不良と判定されたときに、当該モジュールと試験用コネクタとを接続したままで取り外す構造としたことを特徴とする請求項1あるいは請求項2記載のモジュール試験装置。
- モジュールの測定対象のピン毎に試験を行うモジュール試験方法において、
指定されたモジュールの種別に対応する、モジュールの測定対象のピン毎に該当試験条件テーブルあるいはその番号を登録した端子配列テーブルを参照するステップと、
前記参照した端子配列テーブルをもとに、測定対象のピン毎に設定されている、試験条件および良否判定情報を予め設定した試験条件テーブルを参照するステップと、
前記参照した試験条件テーブルに従い、測定対象のピン、および設定されている他のピンに条件を設定した後、試験するステップと、
前記試験の結果が、前記試験条件テーブルに設定されている良否判定情報と照合して良否を判定するステップと
を有するモジュール試験方法。 - モジュールの測定対象のピン毎に試験を行うモジュール試験プログラムにおいて、
コンピュータに、
指定されたモジュールの種別に対応する、モジュールの測定対象のピン毎に該当試験条件テーブルあるいはその番号を登録した端子配列テーブルを参照するステップと、
前記参照した端子配列テーブルをもとに、測定対象のピン毎に設定されている、試験条件および良否判定情報を予め設定した試験条件テーブルを参照するステップと、
前記参照した試験条件テーブルに従い、測定対象のピン、および設定されている他のピンに条件を設定した後、試験するステップと、
前記試験の結果が、前記試験条件テーブルに設定されている良否判定情報と照合して良否を判定するステップと
して機能させるためのモジュール試験プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127134A JP4952046B2 (ja) | 2006-04-29 | 2006-04-29 | モジュール試験装置、モジュール試験方法およびモジュール試験プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127134A JP4952046B2 (ja) | 2006-04-29 | 2006-04-29 | モジュール試験装置、モジュール試験方法およびモジュール試験プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007298423A true JP2007298423A (ja) | 2007-11-15 |
JP4952046B2 JP4952046B2 (ja) | 2012-06-13 |
Family
ID=38768031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006127134A Expired - Fee Related JP4952046B2 (ja) | 2006-04-29 | 2006-04-29 | モジュール試験装置、モジュール試験方法およびモジュール試験プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952046B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60100066A (ja) * | 1983-08-01 | 1985-06-03 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 電子回路の自動化テストをモニタする方法及び装置 |
JPS62263479A (ja) * | 1986-05-10 | 1987-11-16 | Hitachi Electronics Eng Co Ltd | Ic検査システム |
JPH04346082A (ja) * | 1991-05-23 | 1992-12-01 | Hitachi Ltd | 試験装置 |
JPH0675008A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 集積回路試験用治具 |
JPH0869389A (ja) * | 1994-08-29 | 1996-03-12 | Mitsubishi Electric Corp | 半導体テスト装置 |
JPH11214106A (ja) * | 1998-01-29 | 1999-08-06 | Fujitsu Ltd | 実機試験用ソケット及びこれを用いた試験方法 |
JP2001074812A (ja) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | デバイス試験評価システムおよびデバイス試験評価方法 |
JP2001183419A (ja) * | 1999-12-27 | 2001-07-06 | Advantest Corp | 半導体デバイス試験装置のスキュー調整方法・スキュー調整装置 |
JP2004069545A (ja) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 半導体試験装置及び試験方法 |
JP2005321242A (ja) * | 2004-05-07 | 2005-11-17 | Fujitsu Ltd | Icの自動試験方法及びプログラム |
-
2006
- 2006-04-29 JP JP2006127134A patent/JP4952046B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60100066A (ja) * | 1983-08-01 | 1985-06-03 | フエアチアイルド カメラ アンド インストルメント コ−ポレ−シヨン | 電子回路の自動化テストをモニタする方法及び装置 |
JPS62263479A (ja) * | 1986-05-10 | 1987-11-16 | Hitachi Electronics Eng Co Ltd | Ic検査システム |
JPH04346082A (ja) * | 1991-05-23 | 1992-12-01 | Hitachi Ltd | 試験装置 |
JPH0675008A (ja) * | 1992-08-28 | 1994-03-18 | Nec Corp | 集積回路試験用治具 |
JPH0869389A (ja) * | 1994-08-29 | 1996-03-12 | Mitsubishi Electric Corp | 半導体テスト装置 |
JPH11214106A (ja) * | 1998-01-29 | 1999-08-06 | Fujitsu Ltd | 実機試験用ソケット及びこれを用いた試験方法 |
JP2001074812A (ja) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | デバイス試験評価システムおよびデバイス試験評価方法 |
JP2001183419A (ja) * | 1999-12-27 | 2001-07-06 | Advantest Corp | 半導体デバイス試験装置のスキュー調整方法・スキュー調整装置 |
JP2004069545A (ja) * | 2002-08-07 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 半導体試験装置及び試験方法 |
JP2005321242A (ja) * | 2004-05-07 | 2005-11-17 | Fujitsu Ltd | Icの自動試験方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4952046B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10175284B2 (en) | Circuit board testing apparatus and circuit board testing method | |
KR20040067875A (ko) | 반도체 테스팅 방법 및 장치 | |
CN104730078A (zh) | 一种基于红外热像仪aoi的电路板检测方法 | |
US11009544B2 (en) | Inspection system, wafer map display, wafer map display method, and computer program | |
JP4571076B2 (ja) | 半導体装置の検査装置 | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
US20120212245A1 (en) | Circuit and method for testing insulating material | |
JP2008203077A (ja) | 回路検査装置及び回路検査方法 | |
JP2007240376A (ja) | 半導体集積回路の静止電源電流検査方法および装置 | |
EP1273923A1 (en) | Testing a batch of electrical components | |
JP4952046B2 (ja) | モジュール試験装置、モジュール試験方法およびモジュール試験プログラム | |
CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JP5485012B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2005098785A (ja) | 多極端子のショート検出方法及びショート検出システム | |
CN104101855A (zh) | 监控探针卡漏电的方法及探针卡漏电监控*** | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
JPH09203764A (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
JP2822738B2 (ja) | 半導体icの検査方法 | |
JPH10142281A (ja) | 回路基板検査方法 | |
TWI353033B (en) | Multi-site testing method having different flow fo | |
JP4082315B2 (ja) | 電子回路の検査装置および電子回路の検査方法 | |
JP6798834B2 (ja) | 検査装置、検査システム、検査方法、及び検査プログラム | |
KR100465760B1 (ko) | 반도체 웨이퍼 테스트 시스템 및 방법 | |
JP2007178154A (ja) | 回路基板検査装置および回路基板検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4952046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |