JP2007273648A - Printed wiring board and its manufacturing method - Google Patents

Printed wiring board and its manufacturing method Download PDF

Info

Publication number
JP2007273648A
JP2007273648A JP2006096144A JP2006096144A JP2007273648A JP 2007273648 A JP2007273648 A JP 2007273648A JP 2006096144 A JP2006096144 A JP 2006096144A JP 2006096144 A JP2006096144 A JP 2006096144A JP 2007273648 A JP2007273648 A JP 2007273648A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
printed wiring
wiring board
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006096144A
Other languages
Japanese (ja)
Inventor
Yukihiro Saida
幸弘 斉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2006096144A priority Critical patent/JP2007273648A/en
Publication of JP2007273648A publication Critical patent/JP2007273648A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed wiring board with excellent productivity, where excellent adhesion is obtained between conductive layers and an insulating layer. <P>SOLUTION: The printed wiring board P1 includes: an internal conductive layer 1 (a first conductive layer); a first plating layer 2 (a second conductive layer) which is formed on the internal conductive layer 1, and where a crystal grain size is finer than that of the internal conductive layer 1 and a roughening treatment is performed with an etching liquid; the insulating layer 3 laminated on the first plating layer 2; a first external conductive layer 4 formed on the surface of the insulating layer 3 as a prescribed circuit pattern; and a second external conductive layer 5 formed on the rear surface of the insulating layer 3 as a prescribed circuit pattern. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、プリント配線板及びその製造方法に関し、特に、導体層と絶縁層との密着性が良好なプリント配線板及びその製造方法に関する。   The present invention relates to a printed wiring board and a manufacturing method thereof, and more particularly to a printed wiring board having good adhesion between a conductor layer and an insulating layer and a manufacturing method thereof.

近年の電子機器の高性能化、小型化などに伴い、プリント配線板に搭載される部品の大容量化、プリント配線板自体の高密度化により放熱の必要性が増大している。そのため、例えば、放熱性、均熱性に優れた内側導体層(金属コア)を備えたメタルコアプリント配線板が用いられている(例えば特許文献1参照)。   With recent high performance and miniaturization of electronic devices, the need for heat dissipation is increasing due to the increased capacity of components mounted on the printed wiring board and the higher density of the printed wiring board itself. Therefore, for example, a metal core printed wiring board provided with an inner conductor layer (metal core) excellent in heat dissipation and heat uniformity is used (see, for example, Patent Document 1).

図5は、従来のプリント配線板の一例を示す側面断面図である。   FIG. 5 is a side sectional view showing an example of a conventional printed wiring board.

図5に示すように、従来のプリント配線板P3は、金属コアとなる内側導体層50と、内側導体層50の表面及び裏面に積層された絶縁層51と、絶縁層51の表面上に所定の回路パターンとして形成された第1の外側導体層52と、絶縁層51の裏面上に所定の回路パターンとして形成された第2の外側導体層53とを有する。   As shown in FIG. 5, the conventional printed wiring board P3 includes an inner conductor layer 50 serving as a metal core, an insulating layer 51 laminated on the front and back surfaces of the inner conductor layer 50, and a predetermined surface on the surface of the insulating layer 51. A first outer conductor layer 52 formed as a circuit pattern and a second outer conductor layer 53 formed as a predetermined circuit pattern on the back surface of the insulating layer 51.

また、第1の外側導体層52と第2の外側導体層53とを電気的に接続するためのスルーホール54が形成されている。   Further, a through hole 54 for electrically connecting the first outer conductor layer 52 and the second outer conductor layer 53 is formed.

スルーホール54内、第1の外側導体層52上及び第2の外側導体層53上にはメッキ層(膜)55が被覆されている。   A plated layer (film) 55 is covered in the through hole 54, on the first outer conductor layer 52 and on the second outer conductor layer 53.

絶縁層51は、例えばエポキシ系樹脂等の熱硬化性樹脂で作られている。   The insulating layer 51 is made of a thermosetting resin such as an epoxy resin, for example.

内側導体層50、第1の外側導体層52及び第2の外側導体層53は、例えば銅やアルミニウムもしくはそれらを主成分とする合金等の熱伝導性の良好な金属で作られている板材である。   The inner conductor layer 50, the first outer conductor layer 52, and the second outer conductor layer 53 are plate materials made of a metal having good thermal conductivity such as copper, aluminum, or an alloy containing them as a main component. is there.

図6(A)〜(E)は、従来のプリント配線板の製造方法を説明するための側面断面図である。   6A to 6E are side cross-sectional views for explaining a conventional method for manufacturing a printed wiring board.

まず、図6(A)に示すように、内側導体層50を用意する。   First, as shown in FIG. 6A, an inner conductor layer 50 is prepared.

次いで、図6(B)に示すように、内側導体層50の表面と裏面とを貫通するビアホール50aをエッチング、パンチング等により形成する。   Next, as shown in FIG. 6B, a via hole 50a penetrating the front and back surfaces of the inner conductor layer 50 is formed by etching, punching, or the like.

次いで、図6(C)に示すように、内側導体層50の面上を粗面化する。   Next, as shown in FIG. 6C, the surface of the inner conductor layer 50 is roughened.

次いで、図6(D)に示すように、絶縁層51と、絶縁層51の両面側に第1の外側導体層52及び第2の外側導体層53とを積み重ね、加熱状態にしてプレス加工を施し、一体化する。   Next, as shown in FIG. 6 (D), the insulating layer 51 and the first outer conductor layer 52 and the second outer conductor layer 53 are stacked on both sides of the insulating layer 51 and heated to be pressed. Apply and integrate.

次いで、図6(E)に示すように、第1の導体層52及び第2の導体層53とを貫通するスルーホール54を形成し、さらにその部分にメッキ層55を形成して、第1の導体層52及び第2の導体層53を接続する。また、第1の導体層52及び第2の導体層53をエッチングして回路パターンを形成する。これによって、従来のプリント配線板P3が得られる。   Next, as shown in FIG. 6 (E), a through hole 54 penetrating the first conductor layer 52 and the second conductor layer 53 is formed, and a plated layer 55 is formed in that portion, and the first conductor layer 52 and the second conductor layer 53 are formed. The conductor layer 52 and the second conductor layer 53 are connected. Further, the first conductor layer 52 and the second conductor layer 53 are etched to form a circuit pattern. Thereby, the conventional printed wiring board P3 is obtained.

ここで、第1の外側導体層52及び第2の外側導体層53は、例えば18μm〜70μmの電解銅箔が用いられている。電解銅箔は、銅箔製造工程において、一方の面は絶縁樹脂との密着性を良好とするためのM面(粗面)が形成され、他方の面は電解銅箔製造時のロール面側となるS面(平滑面)が形成されている。このような電解銅箔を、外側導体層として使用する場合は、絶縁層51と接着する側はM面となり、絶縁層51と接着しない反対側の面についてはS面となるように配置される。   Here, for the first outer conductor layer 52 and the second outer conductor layer 53, for example, an electrolytic copper foil of 18 μm to 70 μm is used. In the copper foil manufacturing process, one surface is formed with an M surface (rough surface) for good adhesion to the insulating resin, and the other surface is on the roll surface side when the electrolytic copper foil is manufactured. An S surface (smooth surface) is formed. When such an electrolytic copper foil is used as the outer conductor layer, the side to be bonded to the insulating layer 51 is the M plane, and the opposite side not bonded to the insulating layer 51 is to be the S plane. .

一方、内側導体層50は、放熱性、放熱性、大電流対応等を目的とするために、例えば厚さ200μm以上の圧延銅箔が用いられている。圧延銅箔は電解銅箔のように、銅箔製造工程においてM面(いわゆる粗面)を形成することはできず、粗面を形成するためには、銅箔製造工程とは別工程で粗化処理層50bを形成することとなる(図6(C)参照)。   On the other hand, the inner conductor layer 50 is made of, for example, a rolled copper foil having a thickness of 200 μm or more in order to achieve heat dissipation, heat dissipation, and large current. The rolled copper foil cannot form the M-plane (so-called rough surface) in the copper foil manufacturing process like the electrolytic copper foil. In order to form the rough surface, the rolled copper foil is rough in a separate process from the copper foil manufacturing process. Then, the chemical treatment layer 50b is formed (see FIG. 6C).

圧延銅箔に粗面を形成する方法としては、プリント配線基板の製造方法で一般的に行われているように、銅箔表面に酸化物を形成する方法、この酸化物層の形状を維持して還元剤により金属銅に還元する方法、エッチング液により銅表面を針状にエッチングする方法(特許文献2、特許文献3参照)、無電解メッキまたは電解メッキにより粒径の粗い金属銅を形成する方法等が行われている(以下、この技術を従来例という)。
特開平8−293659号公報 特開2000−64067号公報 特開2000−294929号公報
As a method of forming a rough surface on the rolled copper foil, as is generally done in the printed wiring board manufacturing method, a method of forming an oxide on the copper foil surface, maintaining the shape of this oxide layer A method of reducing metal copper with a reducing agent, a method of etching a copper surface with an etching solution in a needle shape (see Patent Document 2 and Patent Document 3), and forming metal copper having a coarse particle diameter by electroless plating or electrolytic plating. (Hereinafter, this technique is referred to as a conventional example).
JP-A-8-293659 JP 2000-64067 A JP 2000-294929 A

従来例において、内側導体層を粗化する場合、酸化物を形成する方法では、スルーホール内面に露呈した酸化銅がメッキ液等の酸性液中に浸漬された場合に溶解してピンクリングと称される欠陥を生じるという課題があった。   In the conventional example, when the inner conductor layer is roughened, in the method of forming an oxide, when the copper oxide exposed on the inner surface of the through hole is immersed in an acidic solution such as a plating solution, it dissolves and is called a pink ring. There was a problem of causing defects to be made.

また、金属銅に還元する方法では、酸化物の形成後に高価な還元剤を用いて還元を行わなければならず処理工程が増大するのみならず製造コストの増大を招くという課題があった。   Moreover, in the method of reducing to metallic copper, there is a problem that reduction must be performed using an expensive reducing agent after the formation of the oxide, resulting in not only an increase in processing steps but also an increase in manufacturing cost.

また、無電解メッキまたは電解メッキにより粒径の粗い金属銅を形成する方法では、処理工程が増大し、製造コストが増大するという課題があった。   Moreover, in the method of forming metallic copper having a coarse particle diameter by electroless plating or electrolytic plating, there is a problem that the processing steps increase and the manufacturing cost increases.

エッチング液により粗化する方法では、粗化面を少ない工程数で形成でき、上述した課題を解決できる。エッチング液による粗化に関する原理としては、銅箔表面の結晶粒界をエッチング液により腐食し、針状の粗化面を形成することである。銅箔表面と絶縁基材とが良好な接着力を生ずるためには、銅箔表面に形成された前述の針状の粗化面の深い凹凸に絶縁基材の樹脂分が食い込むことによるアンカー効果、さらに、樹脂充填性が良い凹凸形状による樹脂と銅箔表面の接着面積の拡大効果が、重要である。   In the method of roughening with an etching solution, the roughened surface can be formed with a small number of steps, and the above-described problems can be solved. The principle regarding the roughening with the etching solution is to corrode the crystal grain boundary on the surface of the copper foil with the etching solution to form a needle-like roughened surface. In order to produce good adhesion between the copper foil surface and the insulating substrate, the anchor effect is caused by the resin component of the insulating substrate biting into the deep irregularities of the aforementioned needle-like roughened surface formed on the copper foil surface. Furthermore, the effect of expanding the bonding area between the resin and the copper foil surface due to the uneven shape with good resin filling is important.

ところで、近年、環境変化への対応の観点から、基板の高耐熱化のために絶縁層51にハロゲンフリー化された絶縁基材を採用することが急速に進んでいる。絶縁基材をハロゲンフリー化または高耐熱化するためには、ハロゲン元素を含まない充填材の高充填化、耐熱性を向上させる充填材の高充填化が行われ、絶縁基材を熱圧着する場合の、絶縁基材の溶融粘度としては高粘度となり、銅箔との密着性を確保することが困難となる方向にある。   By the way, in recent years, from the viewpoint of responding to environmental changes, the use of an insulating base material that has been made halogen-free for the insulating layer 51 in order to increase the heat resistance of the substrate is rapidly progressing. In order to make the insulating base material halogen-free or to have high heat resistance, a high-filling material containing no halogen element or a high-filling material that improves heat resistance is used, and the insulating base material is thermocompression bonded. In this case, the melt viscosity of the insulating base material is high, and it is difficult to ensure adhesion with the copper foil.

一方、銅箔表面の粗化面形状としては、このような高粘度絶縁基材に対し、より大きな接着面積が確保でき、よりアンカー効果ある、粗化面の凹凸形状が必要となる。   On the other hand, as the roughened surface shape of the copper foil surface, it is necessary to have a roughened rough surface shape that can secure a larger bonding area and has a more anchoring effect on such a high-viscosity insulating base material.

本発明者による実験の結果、銅箔の結晶粒界を腐食させることにより粗化面を形成するエッチング液による粗化方法では、絶縁樹脂と良好な接着力を得るべく、銅箔表面の「より深い凹凸」、「樹脂との接着面積をより拡大する凹凸形状」を形成するためには、エッチング液による粗化条件のほかに、銅箔表面の結晶粒径が大きく影響していることがわかった。   As a result of experiments by the present inventors, in the roughening method using an etching solution that forms a roughened surface by corroding the crystal grain boundaries of the copper foil, in order to obtain a good adhesive force with the insulating resin, “more It turns out that the crystal grain size on the surface of the copper foil has a great influence in addition to the roughening conditions with the etching solution in order to form “deep unevenness” and “unevenness shape that further expands the bonding area with the resin”. It was.

図7は、圧延銅箔からなる内側導体層をエッチング液により粗化した面の結晶状態を示す写真である。   FIG. 7 is a photograph showing a crystal state of a surface obtained by roughening an inner conductor layer made of rolled copper foil with an etching solution.

圧延銅箔は、箔製造工程において銅の鋳塊に熱間圧延と冷間圧延を交互に反復して除除に薄肉化されるため、図7に示すように、その結晶粒径が、電解銅箔や銅メッキに比べて著しく大きいことがわかる。   Since the rolled copper foil is thinned to remove the copper ingot by alternately repeating hot rolling and cold rolling in the foil manufacturing process, as shown in FIG. It can be seen that it is significantly larger than copper foil and copper plating.

従って、圧延銅箔からなる内層導体層50をエッチング処理により粗化処理しても、その結晶粒径が大きいため、銅箔引きはがし強度が低く、絶縁層51との密着性は悪いという課題があった。   Accordingly, even if the inner conductor layer 50 made of rolled copper foil is roughened by etching, the crystal grain size is large, so that the copper foil peeling strength is low and the adhesion with the insulating layer 51 is poor. there were.

本発明は、上記課題を解決するためになされたものであり、生産性が良好でかつ、導体層と絶縁層との密着性が良好なプリント配線板及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and has an object to provide a printed wiring board having good productivity and good adhesion between a conductor layer and an insulating layer and a method for producing the same. To do.

本発明のプリント配線板は、第1の導体層と、その第1の導体層上に形成され、結晶粒径が前記第1の導体層よりも微細で、かつエッチングによる粗化処理が施された第2の導体層と、その第2の導体層上に形成される絶縁層とを有することを特徴とするものである。   The printed wiring board of the present invention is formed on the first conductor layer and the first conductor layer, the crystal grain size is finer than that of the first conductor layer, and is subjected to a roughening treatment by etching. And a second conductor layer and an insulating layer formed on the second conductor layer.

前記第1の導体層に形成されたビアホール内に前記第2の導体層が被覆されていてもよい。   The second conductor layer may be covered in a via hole formed in the first conductor layer.

前記第1の導体層は、圧延銅箔からなる内側導体層により形成され、前記第2の導体層は、銅メッキ層により形成され、前記絶縁層は、ハロゲンフリータイプ又は高耐熱タイプのガラスエポキシ樹脂により形成され、前記第2の導体層の粗化面の粗度が2μm以上であるのが好ましい。   The first conductor layer is formed of an inner conductor layer made of rolled copper foil, the second conductor layer is formed of a copper plating layer, and the insulating layer is a halogen-free type or high heat resistant type glass epoxy. It is preferable that the roughness of the roughened surface of the second conductor layer is 2 μm or more.

前記絶縁層内に複数の前記第1の導体層が積層して構成されていてもよい。   A plurality of the first conductor layers may be laminated in the insulating layer.

本発明のプリント配線板の製造方法は、
(1)第1の導体層上に、結晶粒径が前記第1の導体層よりも微細な第2の導体層を形成する工程と、
(2)前記第2の導体層をエッチングにより粗化処理する工程と、
(3)前記第2の導体層上に絶縁層を形成する工程と、
を有することを特徴とするものである。
The method for producing a printed wiring board according to the present invention includes:
(1) forming a second conductor layer having a crystal grain size finer than that of the first conductor layer on the first conductor layer;
(2) a step of roughening the second conductor layer by etching;
(3) forming an insulating layer on the second conductor layer;
It is characterized by having.

請求項1に係る発明によれば、第2の導体層をエッチングで粗化した面の結晶粒径は、第1の導体層の結晶粒径に比べて小さいので、第2の導体層の引きはがし強度が高くなり、絶縁層との密着性が良好となる。   According to the first aspect of the present invention, the crystal grain size of the surface roughened by etching the second conductor layer is smaller than the crystal grain size of the first conductor layer. The peel strength is increased and the adhesion with the insulating layer is improved.

請求項2に係る発明によれば、ビアホール内における第2の導体層と絶縁層との密着性が良好となる。   According to the invention which concerns on Claim 2, the adhesiveness of the 2nd conductor layer and insulating layer in a via hole becomes favorable.

請求項3に係る発明によれば、表面粗度Rzが2μm以上であるので、実用的な銅箔引きはがし強度1.0kN/m以上を確保することができる。   According to the invention of claim 3, since the surface roughness Rz is 2 μm or more, a practical copper foil peeling strength of 1.0 kN / m or more can be ensured.

請求項4に係る発明によれば、複数の第1の導体層を用途に応じて配置することができる。   According to the invention which concerns on Claim 4, a some 1st conductor layer can be arrange | positioned according to a use.

請求項5に係る発明によれば、エッチングにより第2の導体層を粗化するので、粗化面を少ない工程数で形成でき、生産性が向上する。   According to the invention of claim 5, since the second conductor layer is roughened by etching, the roughened surface can be formed with a small number of steps, and the productivity is improved.

以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施形態例に係るプリント配線板を示す側面断面図である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a side sectional view showing a printed wiring board according to a first embodiment of the present invention.

図1に示すように、本発明の第1の実施形態例に係るプリント配線板P1は、内側導体層1(第1の導体層、金属コア層)と、内側導体層1上に形成され、結晶粒径が内側導体層1よりも微細で、かつエッチング液による粗化処理が施された第1のメッキ層2(第2の導体層)と、第1のメッキ層2上に積層された絶縁層3と、絶縁層3の表面上に所定の回路パターンとして形成された第1の外側導体層4と、絶縁層3の裏面上に所定の回路パターンとして形成された第2の外側導体層5とを有する。   As shown in FIG. 1, the printed wiring board P1 according to the first embodiment of the present invention is formed on the inner conductor layer 1 (first conductor layer, metal core layer) and the inner conductor layer 1, A first plating layer 2 (second conductor layer) having a crystal grain size smaller than that of the inner conductor layer 1 and subjected to a roughening treatment with an etching solution is laminated on the first plating layer 2. Insulating layer 3, first outer conductor layer 4 formed as a predetermined circuit pattern on the surface of insulating layer 3, and second outer conductor layer formed as a predetermined circuit pattern on the back surface of insulating layer 3 And 5.

内側導体層1にはビアホール6が形成され(図2(B)参照)、ビアホール6内に第1のメッキ層2が被覆されている。   A via hole 6 is formed in the inner conductor layer 1 (see FIG. 2B), and the first plated layer 2 is covered in the via hole 6.

第1のメッキ層2の表面にはエッチング液により粗面処理して粗面化された粗化処理層2aが形成されている。   On the surface of the first plating layer 2, a roughening treatment layer 2 a roughened by a roughening treatment with an etching solution is formed.

また、第1の外側導体層4と第2の外側導体層5とを電気的に接続するためのスルーホール7が形成されている。   In addition, a through hole 7 for electrically connecting the first outer conductor layer 4 and the second outer conductor layer 5 is formed.

スルーホール7内、第1の外側導体層4上及び第2の外側導体層5上には第2のメッキ層8(膜)が被覆されている。   A second plating layer 8 (film) is covered in the through hole 7, on the first outer conductor layer 4 and on the second outer conductor layer 5.

内側導体層1、第1の外側導体層4及び第2の外側導体層5は、例えば銅やアルミニウムもしくはそれらを主成分とする合金等の熱伝導性の良好な金属で作られている板材である。   The inner conductor layer 1, the first outer conductor layer 4, and the second outer conductor layer 5 are plate materials made of a metal having good thermal conductivity such as copper, aluminum, or an alloy containing them as a main component. is there.

絶縁層3は、例えばエポキシ系樹脂等の熱硬化性樹脂で作られている。   The insulating layer 3 is made of a thermosetting resin such as an epoxy resin.

第1のメッキ層2及び第2のメッキ層8は、例えば銅メッキ層で作られている。   The first plating layer 2 and the second plating layer 8 are made of, for example, a copper plating layer.

図2(A)〜(F)は、従来のプリント配線板の製造方法を説明するための側面断面図である。   2A to 2F are side cross-sectional views for explaining a conventional method for manufacturing a printed wiring board.

まず、図2(A)に示すように、内側導体層1を用意する。   First, as shown in FIG. 2A, an inner conductor layer 1 is prepared.

次いで、図2(B)に示すように、内側導体層1の表面と裏面とを貫通するビアホール6をエッチング、パンチング等により形成する。   Next, as shown in FIG. 2B, a via hole 6 penetrating the front and back surfaces of the inner conductor layer 1 is formed by etching, punching, or the like.

次いで、図2(C)に示すように、内側導体層1の面上及びビアホール6内に、結晶粒径が内側導体層1よりも微細な第1のメッキ層2を形成する。   Next, as shown in FIG. 2C, a first plating layer 2 having a crystal grain size finer than that of the inner conductor layer 1 is formed on the surface of the inner conductor layer 1 and in the via hole 6.

次いで、図2(D)に示すように、第1のメッキ層2の表面をエッチング液により粗面処理して粗面化して粗化処理層2aを形成する。   Next, as shown in FIG. 2D, the surface of the first plating layer 2 is roughened by an etching solution to form a roughened layer 2a.

次いで、図2(E)に示すように、第1のメッキ層2上に絶縁層3と、絶縁層3の両面側に第1の外側導体層4及び第2の外側導体層5とを積み重ね、加熱状態にしてプレス加工を施し、一体化する。   Next, as shown in FIG. 2E, the insulating layer 3 is stacked on the first plating layer 2, and the first outer conductor layer 4 and the second outer conductor layer 5 are stacked on both sides of the insulating layer 3. Then, it is heated and pressed and integrated.

次いで、図2(F)に示すように、第1の外側導体層4及び第2の外側導体層5とを貫通するスルーホール7を形成し、さらにその部分に第2のメッキ層8を形成して、第1の外側導体層4及び第2の外側導体層5を接続する。また、第1の外側導体層4及び第2の外側導体層5をエッチングして回路パターンを形成する。これによって、本発明の第1の実施形態例に係るプリント配線板P1が得られる。   Next, as shown in FIG. 2 (F), a through hole 7 penetrating the first outer conductor layer 4 and the second outer conductor layer 5 is formed, and a second plating layer 8 is further formed there. Then, the first outer conductor layer 4 and the second outer conductor layer 5 are connected. Further, the first outer conductor layer 4 and the second outer conductor layer 5 are etched to form a circuit pattern. As a result, the printed wiring board P1 according to the first embodiment of the present invention is obtained.

図3は、銅メッキ層からなる第1のメッキ層2をエッチング液により粗化した面の結晶状態を示す写真である。   FIG. 3 is a photograph showing a crystal state of a surface obtained by roughening the first plating layer 2 made of a copper plating layer with an etching solution.

図3に示すように、第1のメッキ層2をエッチング液で粗化した面の結晶粒径は、圧延銅箔の結晶粒径に比べて小さい。従って、本発明の第1の実施形態例によれば、第1のメッキ層2の引きはがし強度が高くなり、絶縁層3との密着性が良好となる。   As shown in FIG. 3, the crystal grain size of the surface obtained by roughening the first plating layer 2 with an etching solution is smaller than the crystal grain size of the rolled copper foil. Therefore, according to the first embodiment of the present invention, the peel strength of the first plating layer 2 is increased, and the adhesion with the insulating layer 3 is improved.

また、エッチングにより第1のメッキ層2を粗化するので、粗化面を少ない工程数で形成でき、生産性が向上する。   Further, since the first plating layer 2 is roughened by etching, the roughened surface can be formed with a small number of steps, and the productivity is improved.

表1は、発明者が、内側導体層1をエッチングにより粗化した場合と、第1のメッキ層2をエッチングにより粗化した場合における引き剥がし強度を比較したものである。   Table 1 compares the peel strength when the inventor roughens the inner conductor layer 1 by etching and when the first plating layer 2 is roughened by etching.

なお、条件は以下の通りである。   The conditions are as follows.

(1)内側導体層1は厚さ200μmの圧延銅箔を使用する。   (1) The inner conductor layer 1 uses a rolled copper foil having a thickness of 200 μm.

(2)第1のメッキ層2は厚さ30μmの銅めっき層(内側導体層1の圧延銅箔表面に析出させたもの)を使用する。   (2) The first plating layer 2 uses a copper plating layer having a thickness of 30 μm (deposited on the surface of the rolled copper foil of the inner conductor layer 1).

(3)絶縁層3の絶縁基材はガラスエポキシ絶縁材FR−4ハロゲンフリータイプを使用する。   (3) The insulating base material of the insulating layer 3 uses a glass epoxy insulating material FR-4 halogen-free type.

(4)エッチング粗化処理条件は、CZ8101&CL8301(メック株式会社製)のエッチング液を使用し、エッチング量は3μmである。   (4) Etching roughening process conditions use the etching liquid of CZ8101 & CL8301 (made by MEC Co., Ltd.), and the etching amount is 3 micrometers.

Figure 2007273648
表1から、エッチング液による粗化において絶縁基材との密着力を上げるためには、銅箔表面の粒界粒径を小さくし、結晶粒界部分を多くすることが、有効的であることがわかる。
Figure 2007273648
From Table 1, it is effective to reduce the grain boundary grain size on the copper foil surface and increase the crystal grain boundary part in order to increase the adhesion with the insulating substrate in the roughening with the etching solution. I understand.

なお、エッチング粗化処理の実際例としては、メック株式会社製の「CZ8101とCL8301の組合せ」または、「CZ8100とCL8300の組合せ」となる。   As an actual example of the etching roughening process, “Combination of CZ8101 and CL8301” or “Combination of CZ8100 and CL8300” manufactured by MEC Co., Ltd. is used.

上記の処理条件において、第1のメッキ層2(圧延銅箔に形成された銅めっき層)の表面粗度Rzと銅箔引き剥がし強度の関係を表2に示す。
なお、エッチング量0.5μm〜5μmとし、表面粗度測定方法は触針式表面粗度計を使用し、触針先端径は2μmRである。また、ここでいう表面粗度Rzとは、JISB06012で規定する10点平均粗さであり、以下同様である。
Table 2 shows the relationship between the surface roughness Rz of the first plating layer 2 (copper plating layer formed on the rolled copper foil) and the copper foil peeling strength under the above processing conditions.
The etching amount is 0.5 μm to 5 μm, the surface roughness measurement method is a stylus type surface roughness meter, and the stylus tip diameter is 2 μmR. Moreover, the surface roughness Rz here is a 10-point average roughness specified by JISB06012, and the same applies hereinafter.

Figure 2007273648
Figure 2007273648

表2から、表面粗度Rzが2μm以上であれば、実用的な銅箔引きはがし強度1.0kN/m以上が確保されることがわかる(この実用的な銅箔引き剥がし強度は、上述した特許文献3の記載に基づく)。   From Table 2, it can be seen that when the surface roughness Rz is 2 μm or more, a practical copper foil peeling strength of 1.0 kN / m or more is ensured (this practical copper foil peeling strength is described above). (Based on the description of Patent Document 3).

図4は、本発明の第2の実施形態例に係るプリント配線板を示す断面図である。   FIG. 4 is a sectional view showing a printed wiring board according to the second embodiment of the present invention.

図4に示すように、本発明の第2の実施形態例に係るプリント配線板P2は、複数層(図4では3層)の内側導体層1a〜1cを絶縁層3を介して積層して構成されている点を特徴としている。   As shown in FIG. 4, the printed wiring board P <b> 2 according to the second embodiment of the present invention is formed by laminating a plurality of layers (three layers in FIG. 4) of inner conductor layers 1 a to 1 c through an insulating layer 3. It is characterized by being composed.

各内側導体層1a〜1c上及びそれらの間は、第1のメッキ層2が形成され、第1のメッキ層2上には、結晶粒径が内側導体層1a〜1cよりも微細で、かつエッチングによる粗化処理が施された粗化処理層2aが形成されている。   A first plating layer 2 is formed on and between each of the inner conductor layers 1a to 1c, and the crystal grain size is finer than that of the inner conductor layers 1a to 1c on the first plating layer 2, and A roughening treatment layer 2a subjected to a roughening treatment by etching is formed.

本発明の第2の実施形態例に係るプリント配線板P2によれば、複数の内側導体層1a〜1cを用途に応じて適宜配置することができる。例えば、中央の内側導体層1bは放熱用又はアース用の回路、内側導体層1bの外側に隣接する内側導体層1a、1cは、大電流用又は電力制御用の回路、第1の外側導体層4及び第2の外側導体層5は小電流用又は信用用の回路として用いられる。   According to the printed wiring board P2 according to the second exemplary embodiment of the present invention, the plurality of inner conductor layers 1a to 1c can be appropriately arranged according to the application. For example, the central inner conductor layer 1b is a circuit for heat dissipation or grounding, the inner conductor layers 1a and 1c adjacent to the outside of the inner conductor layer 1b are circuits for large current or power control, and the first outer conductor layer. 4 and the second outer conductor layer 5 are used as a circuit for small current or for credit.

本発明は、上記実施の形態に限定されることはなく、特許請求の範囲に記載された技術的事項の範囲内において、種々の変更が可能である。例えば、第1のメッキ層2(第2の導体層)の粗化面は、防錆被膜、有機系の被膜が形成されていてもよい。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the technical matters described in the claims. For example, the roughened surface of the first plating layer 2 (second conductor layer) may be provided with a rust-proof coating or an organic coating.

本発明は、各種電子機器に用いられるプリント配線板及びその製造に利用される。   The present invention is used for printed wiring boards used in various electronic devices and their manufacture.

本発明の第1の実施形態例に係るプリント配線板を示す側面断面図である。It is side surface sectional drawing which shows the printed wiring board which concerns on the 1st Example of this invention. (A)〜(F)は、本発明の第1の実施形態例に係るプリント配線板の製造方法を説明するための側面断面図である。(A)-(F) are side surface sectional drawings for demonstrating the manufacturing method of the printed wiring board which concerns on the 1st Example of this invention. 銅メッキ層からなる第1のメッキ層をエッチング液により粗化した面の結晶状態を示す写真である。It is a photograph which shows the crystal state of the surface which roughened the 1st plating layer which consists of a copper plating layer with the etching liquid. 本発明の第2の実施形態例に係るプリント配線板を示す側面断面図である。It is side surface sectional drawing which shows the printed wiring board which concerns on the 2nd Example of this invention. 従来のプリント配線板の一例を示す側面断面図である。It is side surface sectional drawing which shows an example of the conventional printed wiring board. (A)〜(E)は、従来のプリント配線板の製造方法を説明するための側面断面図である。(A)-(E) are side surface sectional drawings for demonstrating the manufacturing method of the conventional printed wiring board. 圧延銅箔からなる内側導体層をエッチング液により粗化した面の結晶状態を示す写真である。It is a photograph which shows the crystal state of the surface which roughened the inner side conductor layer which consists of rolled copper foil with the etching liquid.

符号の説明Explanation of symbols

P1:プリント配線板(第1の実施形態例)
P2:プリント配線板(第2の実施形態例)
1:内側導体層
2:第1のメッキ層
2a:粗化処理層
3:絶縁層
4:第1の外側導体層
5:第2の外側導体層
6:ビアホール
7:スルーホール
8:第2のメッキ層
P1: Printed wiring board (first embodiment)
P2: Printed wiring board (second embodiment)
1: Inner conductor layer 2: First plating layer 2a: Roughening treatment layer 3: Insulating layer 4: First outer conductor layer 5: Second outer conductor layer 6: Via hole 7: Through hole 8: Second Plating layer

Claims (5)

第1の導体層と、
その第1の導体層上に形成され、結晶粒径が前記第1の導体層よりも微細で、かつエッチングによる粗化処理が施された第2の導体層と、
その第2の導体層上に形成された絶縁層と、
を有することを特徴とするプリント配線板。
A first conductor layer;
A second conductor layer formed on the first conductor layer, having a crystal grain size finer than that of the first conductor layer and subjected to a roughening treatment by etching;
An insulating layer formed on the second conductor layer;
A printed wiring board comprising:
前記第1の導体層に形成されたビアホール内に前記第2の導体層が被覆されていることを特徴とする請求項1に記載のプリント配線板。   The printed wiring board according to claim 1, wherein the second conductor layer is covered in a via hole formed in the first conductor layer. 前記第1の導体層は、圧延銅箔からなる内側導体層により形成され、
前記第2の導体層は、銅メッキ層により形成され、
前記絶縁層は、ハロゲンフリータイプ又は高耐熱タイプのガラスエポキシ樹脂により形成され、
前記第2の導体層の粗化面の粗度が2μm以上である、
ことを特徴とする請求項1又は2に記載のプリント配線板。
The first conductor layer is formed by an inner conductor layer made of rolled copper foil,
The second conductor layer is formed of a copper plating layer;
The insulating layer is formed of a halogen-free or high heat-resistant glass epoxy resin,
The roughness of the roughened surface of the second conductor layer is 2 μm or more.
The printed wiring board according to claim 1, wherein:
前記絶縁層内に複数の前記第1の導体層が積層して構成されていることを特徴とする請求項1乃至3のいずれか1つの項に記載のプリント配線板。   The printed wiring board according to any one of claims 1 to 3, wherein a plurality of the first conductor layers are stacked in the insulating layer. (1)第1の導体層上に、結晶粒径が前記第1の導体層よりも微細な第2の導体層を形成する工程と、
(2)前記第2の導体層をエッチングにより粗化処理する工程と、
(3)前記第2の導体層上に絶縁層を形成する工程と、
を有することを特徴とするプリント配線板の製造方法。
(1) forming a second conductor layer having a crystal grain size finer than that of the first conductor layer on the first conductor layer;
(2) a step of roughening the second conductor layer by etching;
(3) forming an insulating layer on the second conductor layer;
A method for producing a printed wiring board, comprising:
JP2006096144A 2006-03-30 2006-03-30 Printed wiring board and its manufacturing method Pending JP2007273648A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006096144A JP2007273648A (en) 2006-03-30 2006-03-30 Printed wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006096144A JP2007273648A (en) 2006-03-30 2006-03-30 Printed wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007273648A true JP2007273648A (en) 2007-10-18

Family

ID=38676153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006096144A Pending JP2007273648A (en) 2006-03-30 2006-03-30 Printed wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007273648A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2720520A4 (en) * 2011-06-08 2015-05-27 Kyocera Corp Circuit board and electronic device provided with same
WO2017111125A1 (en) * 2015-12-25 2017-06-29 太陽誘電株式会社 Printed wiring board and camera module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265193A (en) * 1988-08-30 1990-03-05 Fujitsu Ltd Multilayer printed board with built-in metal core
JP2004031730A (en) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd Laminated resin wiring board, its manufacturing method, and metal plate used therefor
JP2005244151A (en) * 2004-01-27 2005-09-08 Matsushita Electric Works Ltd Electrical laminated-layer board and printed wiring board
JP2006063258A (en) * 2004-08-30 2006-03-09 Kyocera Chemical Corp Halogen-free flame-retardant resin composition, prepreg using the same and application of the prepreg

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265193A (en) * 1988-08-30 1990-03-05 Fujitsu Ltd Multilayer printed board with built-in metal core
JP2004031730A (en) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd Laminated resin wiring board, its manufacturing method, and metal plate used therefor
JP2005244151A (en) * 2004-01-27 2005-09-08 Matsushita Electric Works Ltd Electrical laminated-layer board and printed wiring board
JP2006063258A (en) * 2004-08-30 2006-03-09 Kyocera Chemical Corp Halogen-free flame-retardant resin composition, prepreg using the same and application of the prepreg

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2720520A4 (en) * 2011-06-08 2015-05-27 Kyocera Corp Circuit board and electronic device provided with same
US9820379B2 (en) 2011-06-08 2017-11-14 Kyocera Corporation Circuit board and electronic device including same
WO2017111125A1 (en) * 2015-12-25 2017-06-29 太陽誘電株式会社 Printed wiring board and camera module
JP2017204650A (en) * 2015-12-25 2017-11-16 太陽誘電株式会社 Printed wiring board, and camera module
CN108432352A (en) * 2015-12-25 2018-08-21 太阳诱电株式会社 Printed wiring board and camera assembly
CN108432352B (en) * 2015-12-25 2019-11-26 太阳诱电株式会社 Printed wiring board and camera assembly
US10674601B2 (en) 2015-12-25 2020-06-02 Taiyo Yuden Co., Ltd. Printed wiring board and camera module

Similar Documents

Publication Publication Date Title
TW588578B (en) Multilayer wiring board, method of manufacturing the wiring board and substrate material for the wiring board
KR20060105412A (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
JP2008047655A (en) Wiring substrate and its manufacturing method
JP2010272836A (en) Heat dissipating substrate and method of manufacturing the same
JP6826197B2 (en) Printed wiring board and its manufacturing method
KR20070073730A (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
CN111418272A (en) Flexible printed circuit board and method of manufacturing the same
TWI294760B (en)
JP5256747B2 (en) Manufacturing method of copper wiring insulating film by semi-additive method, and copper wiring insulating film manufactured therefrom
US20150382478A1 (en) Device embedded substrate and manufacturing method of device embedded substrate
JP2020188209A (en) Printed wiring board and manufacturing method thereof
JP2013070043A (en) Single-sided printed wiring board and manufacturing method therefor
KR100752017B1 (en) Manufacturing Method of Printed Circuit Board
JP4728980B2 (en) Printed wiring board and manufacturing method thereof
JP2007273648A (en) Printed wiring board and its manufacturing method
JP4878762B2 (en) Manufacturing method of printed wiring board with cooling layer
JP2006253347A (en) Multilayer flexible circuit wiring board and manufacturing method thereof
JP2005045187A (en) Circuit board, method for manufacturing the same, and multi-layered circuit board
JP4549807B2 (en) Multilayer printed wiring board manufacturing method, multilayer printed wiring board, and electronic device
JP5631281B2 (en) Wiring board manufacturing method and mounting structure manufacturing method thereof
KR20150051440A (en) Composite metal film and method for forming circuit pattern of printed circuit board using the same
US20230397337A1 (en) Method for manufacturing substrate with built-in components, and substrate with built-in components
JPWO2007037075A1 (en) Wiring board manufacturing method and wiring board
CN108461405A (en) Line carrier plate and its manufacturing method
JP2007294932A (en) Metal core printed wiring board and its manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817