JP2007273594A - Field-effect transistor - Google Patents
Field-effect transistor Download PDFInfo
- Publication number
- JP2007273594A JP2007273594A JP2006095321A JP2006095321A JP2007273594A JP 2007273594 A JP2007273594 A JP 2007273594A JP 2006095321 A JP2006095321 A JP 2006095321A JP 2006095321 A JP2006095321 A JP 2006095321A JP 2007273594 A JP2007273594 A JP 2007273594A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type
- effect transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電界効果トランジスタに関する。更に詳しくは、本発明は絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタに関する。 The present invention relates to a field effect transistor. More specifically, the present invention provides a hole contact on an electrode substrate having a bottom contact structure having an insulator layer, a gate electrode separated by the insulator layer, and a source electrode and a drain electrode provided in contact with the insulator layer. The present invention relates to a field effect transistor including at least two layers of a transport type semiconductor layer and an electron transport type semiconductor layer, wherein the semiconductor layer is laminated at least three layers or more.
電界効果トランジスタは、一般に、基板上の半導体材料にソース電極、ドレイン電極、及びこれらの電極と絶縁体層を介してのゲート電極等を設けた構造を有しており、論理回路素子として集積回路に使用されるほか、スイッチング素子などにも幅広く用いられている。現在、電界効果トランジスタには、シリコンを中心とする無機系の半導体材料が使われており、特にアモルファスシリコンを用いて、ガラスなどの基板上に作成された薄膜トランジスタがディスプレイ等に利用されている。このような無機の半導体材料を用いた場合、電界効果トランジスタの製造時に高温や真空で処理する必要があり、高額な設備投資や、製造に多くのエネルギーを要するため、コストが非常に高いものとなっている。又、これらにおいては電界効果トランジスタの製造時に高温に曝されるために基板にはフィルムやプラスチックのような耐熱性が十分でない基板を利用する事が出来ず、その応用が制限されている。 Field effect transistors generally have a structure in which a semiconductor material on a substrate is provided with a source electrode, a drain electrode, and a gate electrode through these electrodes and an insulator layer. In addition, it is widely used for switching elements. Currently, inorganic semiconductor materials centering on silicon are used for field-effect transistors, and thin film transistors formed on a substrate such as glass using amorphous silicon are used for displays and the like. When such an inorganic semiconductor material is used, it is necessary to process the field effect transistor at a high temperature or in a vacuum, and the cost is very high because it requires expensive equipment investment and a lot of energy for manufacturing. It has become. In these, since the substrate is exposed to a high temperature during the production of the field effect transistor, a substrate having insufficient heat resistance such as a film or plastic cannot be used for the substrate, and its application is limited.
これに対して、電界効果トランジスタの製造時に高温での処理を必要としない有機の半導体材料を用いた電界効果トランジスタの研究、開発が行われている。有機材料を用いることにより、低温プロセスでの製造が可能になり、基板の選択が容易になる。その結果、フレキシブル性に優れ、且つ軽量で、壊れにくい電界効果トランジスタの作成が可能になる。また電界効果トランジスタの作成工程において、溶液の塗布、インクジェットなどによる印刷等の手法を採用する事により、大面積の電界効果トランジスタを低コストで製造できる可能性がある。また有機の半導体材料用の化合物としては、様々なものが選択可能であり、その特性を活かした、これまでに無い機能の発現が期待されている。
有機化合物を半導体材料として用いた例としては、これまで各種の検討がなされており、例えばペンタセン、チオフェン又はこれらのオリゴマーやポリマーを利用したものが正孔輸送型（Ｐ型）特性を有する材料としてすでに知られている（特許文献１及び２参照）。ペンタセンは５個のベンゼン環が直線状に縮合したアセン系の芳香族炭化水素であり、これを半導体材料として用いた電界効果トランジスタは、現在実用化されているアモルファスシリコンに匹敵する電荷の移動度（キャリア移動度）を示すことが報告されている。しかしその性能は使用する環境により動作しなくなるなど安定性に問題がある。特に大気中で半導体特性を測定すると、酸素や水分等の影響により大きくキャリア移動度が低下してしまうため、真空下での測定が必要であった。また実用上、信頼性確保のためには高価なパッシベーション技術を使用するなどコストの上昇が問題となっていた。またチオフェン系の化合物を用いた場合においても同様の問題点があり、それぞれ実用性の高い材料とは言いがたい現状である。そのため大気中で安定な材料の開発や大気中で安定な素子構造の開発が望まれている。
また電子輸送型（Ｎ型）特性を有する有機半導体材料としてはフッ素化ペンタセンやフッ素化フタロシアニン、Ｃ６０、ペリレンテトラカルボン酸無水物及びそのイミド誘導体、ナフタレンテトラカルボン酸無水物及びそのイミド誘導体、ジシアノピラジノキノキサリン誘導体などが挙げられる。しかしこのＮ型有機半導体材料はＰ型材料に比べ、まだ研究開発が遅れており、その種類が限られており、総じてキャリア移動度が低く、化合物自体のコストや安定性などにも問題が多く残っている。より良好な特性のＮ型有機半導体が得られれば、Ｐ型有機半導体との組み合わせにおいて、回路設計の自由度が向上し、より小型で低消費電力の有機電子回路（相補型集積回路：ＣＭＯＳ）の実用化の可能性が高くなるため、この開発も重要である。
On the other hand, research and development of field effect transistors using organic semiconductor materials that do not require high-temperature processing during the manufacture of field effect transistors have been conducted. By using an organic material, it becomes possible to manufacture at a low temperature process, and the selection of the substrate becomes easy. As a result, it becomes possible to produce a field effect transistor that is excellent in flexibility, lightweight, and hardly broken. Further, in the field effect transistor creation process, a large area field effect transistor may be manufactured at a low cost by employing a technique such as solution coating or ink jet printing. In addition, various compounds can be selected as the compound for the organic semiconductor material, and an expression of an unprecedented function utilizing the characteristics is expected.
As an example of using an organic compound as a semiconductor material, various studies have been made so far. For example, a material using pentacene, thiophene, or an oligomer or polymer thereof has a hole transport type (P type) property. It is already known (see
Organic semiconductor materials having electron transport type (N-type) characteristics include fluorinated pentacene, fluorinated phthalocyanine, C60, perylene tetracarboxylic acid anhydride and its imide derivative, naphthalene tetracarboxylic acid anhydride and its imide derivative, dicyanopyra. Examples thereof include dinoquinoxaline derivatives. However, research and development of this N-type organic semiconductor material is still delayed compared to P-type materials, the types of which are limited, the carrier mobility is generally low, and there are many problems in the cost and stability of the compound itself. Remaining. If an N-type organic semiconductor with better characteristics can be obtained, the degree of freedom in circuit design is improved in combination with a P-type organic semiconductor, and a smaller and lower power consumption organic electronic circuit (complementary integrated circuit: CMOS). This development is also important because of the high possibility of practical use.
一方、同一素子上で、ゲート電圧の極性を変えることにより、Ｎ型でもＰ型でも駆動するアンバイポーラー型電界効果トランジスタが注目されている。この実現により上記のＰ型とＮ型を別々に組み合わせるよりも、非常に簡便にＣＭＯＳ回路の作製が可能となり、その他の応用にも道が開けてくると考えられる。
特許文献４にはカーボンナノチューブなどからなる薄膜トランジスタが開示されている。
また特許文献５には有機導電材料層を含む電界効果型トランジスタが開示されている。
従来、アンバイポーラー型電界効果トランジスタの作製には、上記のペンタセンとフッ素化ペンタセンを用いたり、ペンタセンとＣ６０を用いたり、フタロシアニンとフッ素化フタロシアニンを用いて、それぞれを積層や混合する報告がなされている。（非特許文献１及び非特許文献２、非特許文献３、非特許文献４参照）また単一の材料を用いて、仕事関数の低いカルシウムを電極に用いる事などにより、アンバイポーラー型電界効果トランジスタが作製出来ることが示されている。
また非特許文献５にはペンタセン層とＣ６０層を層構造として有する電界効果トランジスタが開示されている。
しかしこれらの素子は、Ｎ型、Ｐ型の両極性とも、またはどちらかの極性が実用的な水準の移動度をしていない事や、大気中での測定時には特性が急激に落ちてしまう。そのためにも大気中でも使用できる実用的なアンバイポーラー型電界効果トランジスタの開発が望まれている。
On the other hand, attention has been paid to ambipolar field effect transistors that are driven by N-type or P-type by changing the polarity of the gate voltage on the same element. This realization makes it possible to fabricate a CMOS circuit much more simply than combining the above-mentioned P-type and N-type separately, and opens the way for other applications.
Conventionally, in the production of ambipolar field effect transistors, reports have been made of using the above pentacene and fluorinated pentacene, using pentacene and C60, or using phthalocyanine and fluorinated phthalocyanine to laminate and mix them. Yes. (Refer to Non-Patent
Non-Patent
However, the characteristics of these elements, both of the N-type and P-type polarities, or the fact that one of the polarities does not have a practical level of mobility, or when measuring in the atmosphere, the characteristics drastically drop. Therefore, the development of a practical ambipolar field effect transistor that can be used in the atmosphere is desired.
本発明は実用的な水準の電荷移動度を有し、大気中での安定性に優れた電界効果トランジスタを提供し、さらにアンバイポーラー特性を有する電界効果トランジスタを提供することを目的とする。 An object of the present invention is to provide a field effect transistor having a practical level of charge mobility and excellent stability in the air, and further to provide a field effect transistor having ambipolar characteristics.
本発明者等は、上記課題を解決すべく鋭意検討の結果、絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタにより、大気中で安定かつ実用的な半導体特性を有し、またアンバイポーラー特性を有することを見出し、本発明を完成させるに至った。 As a result of intensive studies to solve the above problems, the present inventors have made an insulator layer, a gate electrode isolated thereby, and a bottom contact having a source electrode and a drain electrode provided in contact with the insulator layer. An electric field comprising at least two layers of a hole transporting semiconductor layer and an electron transporting semiconductor layer on an electrode substrate having a mold structure, and the semiconductor layer being laminated at least three or more layers It has been found that the effect transistor has stable and practical semiconductor characteristics in the atmosphere and has ambipolar characteristics, and the present invention has been completed.
即ち、本発明の構成は以下の通りである。
（１）絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタ、
（２）
電子輸送特性を有する（１）に記載の電界効果トランジスタ、
（３）
アンバイポーラー特性を有する（１）または（２）に記載の電界効果トランジスタ、
（４）
第１層および第２層として形成する半導体層の厚さが、それぞれ最小値で１ｎｍ、最大値でソース電極及びドレーン電極の厚さの約５０％であることを特徴とする請求項１に記載の電解効果トランジスタ。
That is, the configuration of the present invention is as follows.
(1) On a bottom contact type electrode substrate having an insulator layer, a gate electrode isolated thereby, and a source electrode and a drain electrode provided in contact with the insulator layer, a hole transport type A field effect transistor comprising at least two layers of a semiconductor layer and an electron transport type semiconductor layer, wherein the semiconductor layer is laminated at least three layers or more;
(2)
The field effect transistor according to (1) having electron transport properties,
(3)
The field effect transistor according to (1) or (2) having ambipolar characteristics,
(4)
2. The semiconductor layer formed as the first layer and the second layer has a minimum thickness of 1 nm and a maximum value of about 50% of the thickness of the source electrode and the drain electrode, respectively. Electrolytic effect transistor.
本発明により、大気中で安定かつ実用的な半導体特性を有する電界効果トランジスタが得られ、またアンバイポーラー特性を有する電界効果トランジスタを提供する事が出来た。 According to the present invention, a field effect transistor having stable and practical semiconductor characteristics in the atmosphere can be obtained, and a field effect transistor having ambipolar characteristics can be provided.
本発明を詳細に説明する。
本発明はボトムコンタクト型構造の電極基板上に、、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタである。
正孔輸送型の半導体層に使用される半導体材料の説明をする。本半導体層は正孔輸送型（Ｐ型）の半導体として機能し、これに用いられる材料としては、正孔を輸送する材料であれば特に制限されないが、ペンタセンが最も好ましい。用いうる一般的なＰ型の有機半導体材料を例示すると、低分子系材料として、ペンタセン及びその誘導体、アントラセン誘導体、チオフェンの誘導体（例えばチオフェンのオリゴマー、チオフェンとフェニレンのオリゴマー、ベンゾチオフェンやベンゾジチオフェンの誘導体など）やそのセレン類縁体、ポルフィリン誘導体、フタロシアニン誘導体、アントラジチオフェン誘導体、ナフトチオフェン誘導体などが挙げられる。高分子材料としてはポリチオフェン誘導体、ポリチエニレンビニレン誘導体、チオフェン−フルオレンのコポリマー、フェニレン−ビニレンのコポリマーなどが挙げられる。
好ましい物として、ペンタセン及びその誘導体やチオフェン誘導体オリゴマー、及びその誘導体、ポリチオフェンの誘導体、フェニレン−ビニレンのコポリマーなどが挙げられる。更に好ましくはペンタセン及びその誘導体が挙げられる。また正孔輸送する材料は一般的にその材料のイオン化ポテンシャルがパラメーター値が重要である。本発明に使用する材料のイオン化ポテンシャルは測定装置ＡＣ−１（理研計器）による測定にて、一般的には５．６ｅＶ以下好ましくは５．３ｅＶ以下が望ましい。
使用される電子輸送型（Ｎ型）半導体材料の説明をする。電子輸送型（Ｎ型）の半導体材料としては、電子を輸送する材料であれば特に制限されないが、一般的なＮ型の有機半導体材料で良い、例示をするとナフタレン誘導体（ナフタレンテトラカルボン酸無水物やそのイミド化物など）、ペリレン誘導体（ペリレンテトラカルボン酸無水物（ＰＴＣＤＡ）やそのイミド化物（ＰＴＣＤＩ）、ビスベンゾイミダゾール誘導体（ＰＴＣＢＩ）など）、ペンタセンのフッ素化物、フタロシアニンのフッ素化物、オリゴチオフェンのフッ化アルキル誘導体、フラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質が挙げられる。またこれらフラーレン等の好ましくはフラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質やペリレン誘導体が挙げられる。さらに好ましくはＣ６０やＣ７０などのフラーレンが挙げられる。
The present invention will be described in detail.
The present invention includes at least two layers of a hole transport semiconductor layer and an electron transport semiconductor layer on an electrode substrate having a bottom contact structure, and at least three or more of the semiconductor layers are stacked. This is a field effect transistor characterized by the above.
A semiconductor material used for the hole transport type semiconductor layer will be described. The semiconductor layer functions as a hole-transporting (P-type) semiconductor, and the material used therefor is not particularly limited as long as it is a material that transports holes, but pentacene is most preferable. Examples of common P-type organic semiconductor materials that can be used include pentacene and its derivatives, anthracene derivatives, and thiophene derivatives (eg, thiophene oligomers, thiophene and phenylene oligomers, benzothiophene and benzodithiophene). Derivatives thereof, selenium analogs thereof, porphyrin derivatives, phthalocyanine derivatives, anthradithiophene derivatives, naphthothiophene derivatives, and the like. Examples of the polymer material include polythiophene derivatives, polythienylene vinylene derivatives, thiophene-fluorene copolymers, and phenylene-vinylene copolymers.
Preferable examples include pentacene and derivatives thereof, thiophene derivative oligomers, derivatives thereof, polythiophene derivatives, and phenylene-vinylene copolymers. More preferred are pentacene and its derivatives. In general, the parameter value of an ionization potential of a material that transports holes is important. The ionization potential of the material used in the present invention is generally 5.6 eV or less, preferably 5.3 eV or less, as measured by a measuring apparatus AC-1 (Riken Keiki).
The electron transport type (N type) semiconductor material used will be described. The electron transport type (N-type) semiconductor material is not particularly limited as long as it is a material that transports electrons, but may be a general N-type organic semiconductor material. For example, a naphthalene derivative (naphthalene tetracarboxylic acid anhydride) And imidized compounds thereof), perylene derivatives (perylene tetracarboxylic anhydride (PTCDA) and imidized compounds thereof (PTCDI), bisbenzimidazole derivatives (PTCBI), etc.), pentacene fluorides, phthalocyanine fluorides, oligothiophene Examples thereof include caged carbon nanomaterials such as alkyl fluoride derivatives, fullerenes, carbon nanotubes, and carbon nanohorns. These fullerenes are preferably fullerenes and cage carbon nanomaterials such as carbon nanotubes and carbon nanohorns, and perylene derivatives. More preferred are fullerenes such as C60 and C70.
次に、本発明の電界効果トランジスタ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、以下ＦＥＴと略することがある）は、半導体に接して２つの電極（ソース電極及びドレイン電極）があり、その電極間に流れる電流を、ゲート電極と呼ばれるもう一つの電極に印加する電圧で制御するものである。 Next, the field effect transistor (hereinafter sometimes abbreviated as FET) of the present invention has two electrodes (source electrode and drain electrode) in contact with the semiconductor, and the current flowing between the electrodes is It is controlled by a voltage applied to another electrode called a gate electrode.
一般に、電界効果トランジスタはゲート電極が絶縁膜で絶縁されている構造（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＭＩＳ構造）がよく用いられる。絶縁膜に金属酸化膜を用いるものはＭＯＳ構造と呼ばれる。他には、ショットキー障壁を介してゲート電極が形成されている構造（ＭＥＳ）のものもあるが、有機半導体材料を用いたＦＥＴの場合、ＭＩＳ構造がよく用いられる。 In general, a field-effect transistor often has a structure in which a gate electrode is insulated by an insulating film (Metal-Insulator-Semiconductor: MIS structure). An insulating film using a metal oxide film is called a MOS structure. In addition, there is a structure (MES) in which a gate electrode is formed through a Schottky barrier, but in the case of an FET using an organic semiconductor material, a MIS structure is often used.
以下、図を用いて本発明の電界効果トランジスタについてより詳細に説明するが、本発明はこれら構造には限られない。
図１に、本発明のボトムコンタクト型の電界効果トランジスタの模式図を示す。本模式図においては半導体層が３層の積層構造を有する場合を例示した。１がソース電極、２−１が半導体第１層、２−２が半導体第２層、２−３が半導体第３層、３がドレイン電極、４が絶縁体層、５がゲート電極、６が基板をそれぞれ表す。尚、各層や電極の配置は、素子の用途により適宜選択できる。
Hereinafter, the field effect transistor of the present invention will be described in more detail with reference to the drawings. However, the present invention is not limited to these structures.
FIG. 1 is a schematic diagram of a bottom contact type field effect transistor of the present invention. In this schematic diagram, the case where the semiconductor layer has a three-layer structure is illustrated. 1 is a source electrode, 2-1 is a semiconductor first layer, 2-2 is a semiconductor second layer, 2-3 is a semiconductor third layer, 3 is a drain electrode, 4 is an insulator layer, 5 is a gate electrode, 6 is Each substrate is represented. In addition, arrangement | positioning of each layer and an electrode can be suitably selected with the use of an element.
各態様例における各構成要素につき説明する。
基板６は、その上に形成される各層が剥離することなく保持できることが必要である。例えば樹脂板やフィルム、紙、ガラス、石英、セラミックなどの絶縁性材料、金属や合金などの導電性基板上にコーティング等により絶縁層を形成した物、樹脂と無機材料など各種組合せからなる材料等が使用しうる。使用しうる樹脂フィルムの例としては、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリアミド、ポリイミド、ポリカーボネート、セルローストリアセテート、ポリエーテルイミドなどが挙げられる。樹脂フィルムや紙を用いると、素子に可撓性を持たせることができ、フレキシブルで、軽量となり、実用性が向上する。基板の厚さとしては、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。
Each component in each embodiment will be described.
The
ソース電極１，ドレイン電極３，ゲート電極５には導電性を有する材料が用いられる。例えば、白金、金、銀、アルミニウム、クロム、タングステン、タンタル、ニッケル、コバルト、銅、鉄、鉛、錫、チタン、インジウム、パラジウム、モリブデン、マグネシウム、カルシウム、バリウム、リチウム、カリウム、ナトリウム等の金属及びそれらを含む合金；ＩｎＯ2、ＺｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性酸化物；ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレン、ポリジアセチレン等の導電性高分子化合物；シリコン、ゲルマニウム、ガリウム砒素等の半導体；カーボンブラック、フラーレン、カーボンナノチューブ、グラファイト等の炭素材料等が使用しうる。また、導電性高分子化合物や半導体にはドーピングが行われていても良い。その際のドーパントとしては、例えば、塩酸、硫酸、スルホン酸等の酸、ＰＦ5、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、リチウム、ナトリウム、カリウム等の金属原子等が用いられる。また、上記材料にカーボンブラックや金属粒子などを分散した導電性の複合材料も用いられる。 これらの材料は電極の仕事関数を変化させる事が出来、電子及び正孔の移動度の調整する事が可能になる。
またソースとドレイン電極間の距離（チャネル長）が素子の特性を決める重要なファクターとなるが、通常１００μｍ以下、好ましくは５０μｍ以下であり、ソースとドレイン電極間の幅（チャネル幅）は通常２０００μｍ以下、好ましくは１０００μｍ以下となる。またこのチャネル幅は電極の構造がくし型の構造になる時などは、さらに長いチャネル幅を形成しても良い。
ソース及びドレイン電極それぞれの構造（形）について説明する。ソースとドレイン電極の構造はそれぞれ同じであっても、異なっていても良い。ボトムコンタクト構造を有するため、一般的にはリソグラフィー法を用いて作成し、直方体に形成するのが好ましい。電極の長さは前記のチャネル幅と同じでよい。電極の幅は特に規定は無いが、安定してできる範囲で素子の面積を小さくするために短い方が好ましい。通常は１０００μｍ以下で好ましくは５００μｍ以下である。電極の厚さは、通常１ｎｍ〜１μｍであり、好ましくは５ｎｍ〜０．５μｍであり、より好ましくは１０ｎｍ〜０．２μｍである。
各電極１、３、５には配線が連結されているが、配線も電極とほぼ同様の材料により作製される。
The
The distance between the source and drain electrodes (channel length) is an important factor that determines the characteristics of the device, but is usually 100 μm or less, preferably 50 μm or less, and the width between the source and drain electrodes (channel width) is usually 2000 μm. Hereinafter, it is preferably 1000 μm or less. The channel width may be longer when the electrode structure is a comb structure.
The structure (shape) of each of the source and drain electrodes will be described. The structures of the source and drain electrodes may be the same or different. Since it has a bottom contact structure, it is generally preferable to use a lithographic method and to form a rectangular parallelepiped. The length of the electrode may be the same as the channel width. The width of the electrode is not particularly specified, but is preferably shorter in order to reduce the area of the element within a stable range. Usually, it is 1000 μm or less, preferably 500 μm or less. The thickness of the electrode is usually 1 nm to 1 μm, preferably 5 nm to 0.5 μm, more preferably 10 nm to 0.2 μm.
A wiring is connected to each of the
絶縁体層４としては絶縁性を有する材料が用いられる。例えば、ポリパラキシリレン、ポリアクリレート、ポリメチルメタクリレート、ポリスチレン、ポリビニルフェノール、ポリアミド、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、エポキシ樹脂、フェノール樹脂等のポリマー及びこれらを組み合わせた共重合体；二酸化珪素、酸化アルミニウム、酸化チタン、酸化タンタル等の酸化物；ＳｒＴｉＯ3、ＢａＴｉＯ3等の強誘電性酸化物；窒化珪素、窒化アルミニウム等の窒化物；硫化物；フッ化物などの誘電体、あるいは、これら誘電体の粒子を分散させたポリマー等が使用しうる。絶縁体層４の厚さは、材料によって異なるが、通常０．１ｎｍ〜１００μｍ、好ましくは０．５ｎｍ〜５０μｍ、より好ましくは５ｎｍ〜１０μｍである。
An insulating material is used for the
半導体層の材料としては前記した通り、正孔輸送型（Ｐ型）材料と電子輸送型（Ｎ型）材料が用いられ、各々の材料が積層構造をとる。電界効果トランジスタの特性を改善したり他の特性を付与するために、必要に応じて他の半導体材料や各種添加剤が混合や積層されていても良い。例えば積層構造の層のうちの一層がＰ型材料とＮ型材料の混合であったり、Ｐ型とＰ型、Ｎ型とＮ型材料をそれぞれ混合した膜であっても良い。
本発明のトランジスタにおいては、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする。
積層するように形成する本発明の各半導体層の厚さは、必要な機能を失わない範囲で、薄いほど好ましい。所定以上の厚さがあれば素子の特性は半導体層の厚さに依存しない一方、厚さが厚くなると漏れ電流が増加してくることもあるためである。必要な機能を示すために、通常、１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜５μｍ、より好ましくは１０ｎｍ〜３μｍである。それぞれの厚さは必要な機能を失わない範囲で任意に調整できる。各層の厚さは通常０．５ｎｍ〜１０μｍで好ましくは１ｎｍ〜３μｍである。またこれの材料の混合比率や厚さを調整する事で、電子及び正孔の移動度が変化すると考えられ、良好な特性を有する電界効果トランジスタが得られる。
本発明の電界効果トランジスタにおいては、ソース電極及びドレイン電極の厚さの範囲においてｐ型及びｎ型の少なくとも２層の半導体層を形成し得ることが好ましい。また第１層として形成する半導体層の厚さは上記の要件を満たせば特に制限されないが、好ましくは最小値でおよそ１ｎｍ、最大値では該電極の厚さの約５０％程度、より好ましくは最小値で１ｎｍ、最大値では該電極の厚さの約４０％程度、さらに好ましくは最小値で５ｎｍ、最大値では該電極の厚さの約３０％程度である。
すなわち該電極の厚さが４０ｎｍと仮定した場合について、より具体的に述べると、ｐ型及びｎ型の各半導体層の厚さは好ましくは１ｎｍ〜２０ｎｍ程度、より好ましくは１ｎｍ〜１６ｎｍ程度、さらに好ましくは５ｎｍ〜１２ｎｍ程度である。
積層する半導体層の各厚さが、必要な機能を失わない範囲でソース電極及びドレイン電極の厚さよりも充分に薄い場合には、それら各半導体の層をソース電極及びドレイン電極の厚さの範囲で多層構造とすることが容易である。少なくとも積層された半導体層のうちの第１層及び第２層が該電極の厚さの範囲に形成されていれば、第３層以降に積層される各層は必ずしも該電極の厚さの範囲に形成されていなくとも良い。例えば該電極の厚さが４０ｎｍであり、半導体層の厚さが５ｎｍの場合には、理論上、該電極の厚さの範囲に積層しうる半導体層は８層となる。
ソース電極及びドレイン電極の厚さについて特に制限は無いが、おおよそ１０〜５００ｎｍ、好ましくは２０〜２００ｎｍ、更に好ましくは３０〜１００ｎｍである。
半導体を積層する順番は特に規定は無く、Ｐ型が先でもＮ型が先でも良いが、通常は絶縁層にＰ型半導体材料が接するように先に積層するほうが好ましい。３層以上積層する場合の順番についても特に規定は無いが、３層型の場合、Ｐ型−Ｎ型−Ｐ型の順番、Ｎ型−Ｐ型−Ｎ型の順番、Ｐ型−Ｎ型−Ｎ型の順番、Ｐ型−Ｐ型−Ｎ型の順番、Ｐ型−（Ｐ型とＮ型の混合層）型−Ｐ型の順番やＮ型−（Ｐ型とＮ型の混合層）型−Ｎ型の順番などが挙げられる。４層型の場合はＰ型−Ｎ型−Ｐ型−Ｎ型の順番、Ｎ型−Ｐ型−Ｎ型−Ｐ型の順番、Ｐ型−Ｐ型−Ｎ型−Ｐ型の順番、Ｐ型−（Ｐ型とＮ型の混合層）型−Ｎ型−Ｎ型の順番などのバリエーションが挙げられる。上記したように５層以上でももちろん良い。層数が多いと膜の大気中の安定性などの信頼性が向上する傾向にある。
なお図１においては便宜上、２−１で表される半導体第１層のみがソース及びドレイン電極に接しているように描写されているが、本発明においては２−２及び２−３で表される半導体第２層及び第３層についても該電極に直接接触していることも考えられ、これは上記のように３層以上の半導体層が積層構造を形成している場合であっても同様である。
As described above, a hole transport type (P type) material and an electron transport type (N type) material are used as the material of the semiconductor layer, and each material has a laminated structure. In order to improve the characteristics of the field effect transistor or to impart other characteristics, other semiconductor materials and various additives may be mixed or laminated as necessary. For example, one of the layers of the laminated structure may be a mixture of P-type material and N-type material, or a film in which P-type and P-type, and N-type and N-type materials are mixed.
The transistor of the present invention includes at least two layers of a hole transport semiconductor layer and an electron transport semiconductor layer, and is characterized in that at least three or more semiconductor layers are stacked.
The thickness of each semiconductor layer of the present invention formed so as to be laminated is preferably as thin as possible without losing necessary functions. This is because the device characteristics do not depend on the thickness of the semiconductor layer if the thickness exceeds a predetermined value, while the leakage current may increase as the thickness increases. In order to show a necessary function, it is usually 1 nm to 10 μm, preferably 5 nm to 5 μm, more preferably 10 nm to 3 μm. Each thickness can be arbitrarily adjusted within a range not losing necessary functions. The thickness of each layer is usually 0.5 nm to 10 μm, preferably 1 nm to 3 μm. Further, it is considered that the mobility of electrons and holes changes by adjusting the mixing ratio and thickness of these materials, and a field effect transistor having good characteristics can be obtained.
In the field effect transistor of the present invention, it is preferable that at least two p-type and n-type semiconductor layers can be formed within the thickness range of the source electrode and the drain electrode. The thickness of the semiconductor layer formed as the first layer is not particularly limited as long as the above requirements are satisfied. However, the minimum value is preferably about 1 nm, and the maximum value is about 50% of the thickness of the electrode, more preferably the minimum. The value is 1 nm, the maximum value is about 40% of the thickness of the electrode, more preferably the minimum value is 5 nm, and the maximum value is about 30% of the thickness of the electrode.
More specifically, when the thickness of the electrode is assumed to be 40 nm, the thickness of each of the p-type and n-type semiconductor layers is preferably about 1 nm to 20 nm, more preferably about 1 nm to 16 nm, Preferably, it is about 5 nm to 12 nm.
When the thicknesses of the semiconductor layers to be stacked are sufficiently thinner than the thicknesses of the source electrode and the drain electrode within a range not losing necessary functions, the respective semiconductor layers are separated from the thicknesses of the source electrode and the drain electrode. It is easy to make a multilayer structure. If at least the first layer and the second layer of the stacked semiconductor layers are formed within the thickness range of the electrode, each layer stacked after the third layer is not necessarily within the thickness range of the electrode. It does not have to be formed. For example, when the thickness of the electrode is 40 nm and the thickness of the semiconductor layer is 5 nm, theoretically, there are eight semiconductor layers that can be stacked in the thickness range of the electrode.
Although there is no restriction | limiting in particular about the thickness of a source electrode and a drain electrode, About 10-500 nm, Preferably it is 20-200 nm, More preferably, it is 30-100 nm.
The order in which the semiconductors are stacked is not particularly limited, and the P-type may be the first or the N-type may be the first, but it is usually preferable to first stack the P-type semiconductor material in contact with the insulating layer. The order in the case of laminating three or more layers is not particularly specified, but in the case of the three-layer type, the order of P type-N type-P type, the order of N type-P type-N type, P type-N type- N type order, P type-P type-N type order, P type- (P type and N type mixed layer) type-P type order and N type- (P type and N type mixed layer) type -N type order and the like. In the case of the 4-layer type, the order of P type-N type-P type-N type, the order of N type-P type-N type-P type, the order of P type-P type-N type-P type, P type Variations such as-(P-type and N-type mixed layer) -type-N-type-N-type order are listed. Of course, five or more layers may be used as described above. When the number of layers is large, the reliability of the film in the atmosphere tends to be improved.
In FIG. 1, for the sake of convenience, only the semiconductor first layer represented by 2-1 is depicted as being in contact with the source and drain electrodes, but in the present invention, it is represented by 2-2 and 2-3. It is conceivable that the second and third semiconductor layers are in direct contact with the electrodes, even when three or more semiconductor layers form a stacked structure as described above. It is.
本発明の電界効果トランジスタには各層の間や素子の外面に必要に応じて他の層を設けることができる。例えば、半導体層上に直接または他の層を介して、保護層を形成すると、湿度や酸素などの外気の影響を小さくすることができ、また、素子のＯＮ／ＯＦＦ比を上げることが出来るなど、電気的特性を安定化できる利点もある。
保護層の材料としては特に限定されないが、例えば、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂からなる膜や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体からなる膜が好ましく用いられ、特に、酸素や水分の透過率や吸水率の小さな樹脂（ポリマー）が好ましい。近年、有機ＥＬディスプレイ用に開発されている保護材料も使用が可能である。保護層の厚さは、その目的に応じて任意の厚さを採用できるが、通常１００ｎｍ〜１ｍｍである。
In the field effect transistor of the present invention, other layers can be provided between the layers or on the outer surface of the element as necessary. For example, when a protective layer is formed directly on the semiconductor layer or via another layer, the influence of outside air such as humidity and oxygen can be reduced, and the ON / OFF ratio of the element can be increased. There is also an advantage that the electrical characteristics can be stabilized.
Although it does not specifically limit as a material of a protective layer, For example, the film | membrane which consists of various resins, such as acrylic resins, such as an epoxy resin and polymethylmethacrylate, polyurethane, polyimide, polyvinyl alcohol, a fluororesin, polyolefin, silicon oxide, aluminum oxide, A film made of a dielectric such as an inorganic oxide film or a nitride film, such as silicon nitride, is preferably used, and a resin (polymer) having a low oxygen or moisture permeability and a low water absorption rate is particularly preferable. In recent years, protective materials developed for organic EL displays can also be used. Although the thickness of a protective layer can employ | adopt arbitrary thickness according to the objective, it is 100 nm-1 mm normally.
また半導体が積層される基板または絶縁体層上などに表面処理を行うことにより、素子の特性を向上させることが可能である。例えば基板表面の親水性／疎水性の度合いを調整することにより、その上に成膜される膜の膜質を改良しうる。特に、有機半導体材料は分子の配向など膜の状態によって特性が大きく変わることがある。そのため、基板表面処理によって、基板とその後に成膜される半導体層との界面部分の分子配向が制御され、キャリア移動度等の特性が改良されるものと考えられる。このような基板処理としては、例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等による疎水化処理、塩酸や硫酸、酢酸等による酸処理、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等によるアルカリ処理、オゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュア・ブロジェット膜の形成処理、その他の絶縁体や半導体の薄膜の形成処理、機械的処理、コロナ放電などの電気的処理、又繊維等を利用したラビング処理等が挙げられる。 In addition, by performing surface treatment on a substrate or an insulator layer over which a semiconductor is stacked, the characteristics of the element can be improved. For example, by adjusting the degree of hydrophilicity / hydrophobicity of the substrate surface, the film quality of the film formed thereon can be improved. In particular, the characteristics of organic semiconductor materials can vary greatly depending on the state of the film, such as molecular orientation. Therefore, it is considered that the substrate surface treatment controls the molecular orientation at the interface portion between the substrate and the semiconductor layer formed thereafter, and improves characteristics such as carrier mobility. Examples of such substrate treatment include hydrophobization treatment with hexamethyldisilazane, cyclohexene, octadecyltrichlorosilane, acid treatment with hydrochloric acid, sulfuric acid, acetic acid, sodium hydroxide, potassium hydroxide, calcium hydroxide, ammonia, etc. Electrical treatment such as alkali treatment with ozone, ozone treatment, fluorination treatment, plasma treatment with oxygen or argon, Langmuir / Blodgett film formation process, other insulator or semiconductor thin film formation process, mechanical process, corona discharge, etc. And rubbing treatment using fibers and the like.
これらの態様において各層を設ける方法としては、例えば真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等が適宜採用できる。 As a method of providing each layer in these embodiments, for example, a vacuum deposition method, a sputtering method, a coating method, a printing method, a sol-gel method, or the like can be appropriately employed.
次に、本発明に係る電界効果トランジスタの製造方法について、図２に基づき以下に説明する。なお図２は模式図であり、一例として半導体層が３層からなるものを挙げた。
（基板及び基板処理）
基板６上に必要な層や電極を設けることで作製される（図２（１）参照）。基板としては上記で説明したものを用いうる。この基板上に前述の表面処理などを行う事も可能である。基板６の厚さは、必要な機能を妨げない範囲で薄い方が好ましい。材料によっても異なるが、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。又、必要により、基板に電極の機能を持たせるようにしてもよい。
Next, a method for manufacturing a field effect transistor according to the present invention will be described below with reference to FIG. FIG. 2 is a schematic diagram, and an example in which the semiconductor layer is composed of three layers is given.
(Substrate and substrate processing)
It is manufactured by providing necessary layers and electrodes on the substrate 6 (see FIG. 2 (1)). As the substrate, those described above can be used. It is also possible to perform the above-described surface treatment on this substrate. The thickness of the
（ゲート電極の形成）
基板６上にゲート電極５を形成する（図２（２）参照）。電極材料としては上記で説明したものが用いられる。 電極膜を成膜する方法としては、各種の方法を用いることが出来、例えば真空蒸着法、スパッタ法、塗布法、熱転写法、印刷法、ゾルゲル法等が採用される。成膜時又は成膜後、所望の形状になるよう必要に応じてパターニングを行うのが好ましい。パターニングの方法としても各種の方法を用いうるが、例えばフォトレジストのパターニングとエッチングを組み合わせたフォトリソグラフィー法等が挙げられる。又、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれら手法を複数組み合わせた手法を利用し、パターニングすることも可能である。ゲート電極５の厚さは、材料によっても異なるが、通常０．１ｎｍ〜１０μｍであり、好ましくは０．５ｎｍ〜５μｍであり、より好ましくは１ｎｍ〜３μｍである。又、ゲート電極と基板を兼ねる場合は上記の厚さより大きくてもよい。
(Formation of gate electrode)
A
（絶縁体層の形成）
ゲート電極５上に絶縁層４を形成する（図２（３）参照）。絶縁体材料としては上記で説明したもの等が用られる。絶縁体層４を形成するにあたっては各種の方法を用いうる。例えばスピンコーティング、スプレーコーティング、ディップコーティング、キャスト、バーコート、ブレードコーティングなどの塗布法、スクリーン印刷、オフセット印刷、インクジェット等の印刷法、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、ＣＶＤ法などのドライプロセス法が挙げられる。その他、ゾルゲル法やアルミニウム上のアルマイト、シリコンの熱酸化膜のように金属上に酸化物膜を形成する方法等が採用される。
尚、絶縁体層と半導体層が接する部分においては、両層の界面で半導体分子を良好に配向させるために、絶縁体層に所定の表面処理を行うことができる。表面処理の手法は、基板の表面処理と同様のものが用いうる。絶縁体層４の厚さは、その機能を損なわない範囲で薄い方が好ましい。通常０．１ｎｍ〜１００μｍであり、好ましくは０．５ｎｍ〜５０μｍであり、より好ましくは５ｎｍ〜１０μｍである。
(Formation of insulator layer)
An insulating
In the portion where the insulator layer and the semiconductor layer are in contact with each other, a predetermined surface treatment can be performed on the insulator layer in order to satisfactorily orient the semiconductor molecules at the interface between the two layers. As the surface treatment method, the same surface treatment as that of the substrate can be used. The thickness of the
（ソース電極及びドレイン電極の形成）
ソース電極１及びドレイン電極３の形成方法等はゲート電極５の場合に準じて形成することが出来る（図２（４）参照）。
(Formation of source electrode and drain electrode)
The
（半導体層の形成）
半導体材料としては上記で説明したような材料が使用される。半導体層を成膜するにあたっては、各種の方法を用いることが出来る。スパッタリング法、ＣＶＤ法、分子線エピタキシャル成長法、真空蒸着法等の真空プロセスでの形成方法と、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、スピンコート法等の塗布法、インクジェット法、スクリーン印刷法、オフセット印刷法、マイクロコンタクト印刷法などの溶液プロセスでの形成方法に大別される。以下、半導体層の形成方法について詳細に説明する。
(Formation of semiconductor layer)
As the semiconductor material, the materials described above are used. Various methods can be used for forming the semiconductor layer. Formation method in vacuum process such as sputtering method, CVD method, molecular beam epitaxial growth method, vacuum deposition method, coating method such as dip coating method, die coater method, roll coater method, bar coater method, spin coating method, ink jet method In addition, it is roughly classified into formation methods in solution processes such as screen printing, offset printing, and microcontact printing. Hereinafter, a method for forming a semiconductor layer will be described in detail.
まず、材料を真空プロセスによって成膜し半導体層を得る方法について説明する。
前記半導体材料をルツボや金属のボート中で真空下、加熱し、蒸発した半導体材料を基板（絶縁体層、ソース電極及びドレイン電極の露出部）に付着（蒸着）させる方法（真空蒸着法）が好ましく採用される。この際、真空度は、通常１．０×１０-1Ｐａ以下、好ましくは１．０×１０-4Ｐａ以下である。また、蒸着時の基板温度によって半導体層、ひいては電界効果トランジスタの特性が変化するので、注意深く基板温度を選択するのが好ましい。蒸着時の基板温度は通常、０〜２００℃、好ましくは１０〜１５０℃である。また、蒸着速度は、通常０．００１ｎｍ／秒〜１０ｎｍ／秒であり、好ましくは０．０１ｎｍ／秒〜１ｎｍ／秒である。本発明においては前記の通り、第１層として形成する半導体層の厚さは、最大でも電極を完全に被覆しない厚さとすることが必要である。ソース電極及びドレイン電極の厚さにより適宜、各半導体層の厚さを決めればよい。
尚、半導体層形成のための材料を加熱、蒸発させ基板に付着させる方法に代えて、加速したアルゴン等のイオンを材料ターゲットに衝突させて材料原子を叩きだし基板に付着させるスパッタリング法を用いてもよい。また積層構造の電界効果トランジスタはそれぞれ順次に各々の材料を加熱、蒸発させることにより得られる。
First, a method for obtaining a semiconductor layer by depositing a material by a vacuum process will be described.
A method (vacuum deposition method) in which the semiconductor material is heated in a crucible or a metal boat under vacuum and the evaporated semiconductor material is attached (deposited) to a substrate (exposed portions of the insulator layer, the source electrode and the drain electrode). Preferably employed. Under the present circumstances, a vacuum degree is 1.0 * 10 < -1 > Pa or less normally, Preferably it is 1.0 * 10 <-4> Pa or less. In addition, since the characteristics of the semiconductor layer, and hence the field effect transistor, vary depending on the substrate temperature during vapor deposition, it is preferable to carefully select the substrate temperature. The substrate temperature during vapor deposition is usually 0 to 200 ° C, preferably 10 to 150 ° C. The deposition rate is usually 0.001 nm / second to 10 nm / second, preferably 0.01 nm / second to 1 nm / second. In the present invention, as described above, the thickness of the semiconductor layer formed as the first layer needs to be a thickness that does not completely cover the electrode at the maximum. The thickness of each semiconductor layer may be determined as appropriate depending on the thicknesses of the source electrode and the drain electrode.
Instead of heating and evaporating the material for forming the semiconductor layer and attaching it to the substrate, a sputtering method is used in which accelerated ions such as argon collide with the material target to knock out material atoms and attach them to the substrate. Also good. A field effect transistor having a laminated structure can be obtained by sequentially heating and evaporating each material.
本発明における有機半導体材料は、このような真空プロセスが好ましく用いうる。このような真空プロセスには、やや高価な設備が必要であるというものの、成膜性が良く均一な膜が得られやすいという利点がある。 Such a vacuum process can be preferably used for the organic semiconductor material in the present invention. Although such a vacuum process requires somewhat expensive equipment, there is an advantage that a uniform film can be easily obtained with good film formability.
次に、半導体材料を溶液プロセスによって成膜し半導体層を得る方法について説明する。この方法では、前記材料を溶媒に溶解又は分散し、基板（絶縁体層、ソース電極及びドレイン電極の露出部）に塗布する。塗布の方法としては、キャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、さらにはこれらの手法を複数組み合わせた方法を採用しうる。更に、塗布方法に類似した方法として水面上に形成した単分子膜を基板に移し積層するラングミュアプロジェクト法、液晶や融液状態を２枚の基板で挟んだり毛管現象で基板間に導入する方法等も採用出来る。この方法により形成される半導体層の厚さについても前記と同様である。しかし積層構造とするためには、それぞれの材料の溶媒への溶解度の問題や積層時に、先に出来た膜が後から成膜する材料の溶液に浸食されてしまう事もあり、最適化が必要となる。
半導体層を形成するに当たり、このような溶液プロセスを用いると、比較的安価な設備で、大面積の電界効果トランジスタを製造できるという利点がある。
Next, a method for obtaining a semiconductor layer by forming a semiconductor material by a solution process will be described. In this method, the material is dissolved or dispersed in a solvent and applied to a substrate (exposed portions of the insulator layer, the source electrode, and the drain electrode). Coating methods include casting, spin coating, dip coating, blade coating, wire bar coating, spray coating, and other coating methods, inkjet printing, screen printing, offset printing, letterpress printing, and other micro contact printing methods. The method of soft lithography, etc., or a method combining a plurality of these methods may be employed. Furthermore, as a method similar to the coating method, a Langmuir project method in which a monomolecular film formed on a water surface is transferred to a substrate and laminated, a method in which a liquid crystal or a molten state is sandwiched between two substrates, or introduced between substrates by capillary action, etc. Can also be adopted. The thickness of the semiconductor layer formed by this method is the same as described above. However, in order to obtain a laminated structure, the solubility of each material in a solvent and the film that was formed earlier may be eroded by the solution of the material that will be formed later, and optimization is required. It becomes.
When such a solution process is used for forming a semiconductor layer, there is an advantage that a large-area field effect transistor can be manufactured with relatively inexpensive equipment.
このように形成された半導体層（図２（５）参照）は、後処理によりさらに特性を改良することが可能である。例えば、加熱処理により、成膜時に生じた膜中の歪みを緩和することができ、特性の向上や安定化を図ることができる。さらに、酸素や水素等の酸化性あるいは還元性の気体や液体にさらすことにより、酸化あるいは還元による特性変化を誘起することもできる。これは例えば膜中のキャリア密度の増加あるいは減少の目的で利用することができる。 The characteristics of the semiconductor layer thus formed (see FIG. 2 (5)) can be further improved by post-processing. For example, the heat treatment can relieve distortion in the film generated during film formation, and can improve and stabilize characteristics. Furthermore, a change in characteristics due to oxidation or reduction can be induced by exposure to an oxidizing or reducing gas or liquid such as oxygen or hydrogen. This can be used for the purpose of increasing or decreasing the carrier density in the film, for example.
また、ドーピングと呼ばれる手法おいて、微量の元素、原子団、分子、高分子を半導体層に加えることにより、特性を変化させることができる。例えば、酸素、水素、塩酸、硫酸、スルホン酸等の酸、ＰＦ5、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウム、カリウム等の金属原子等をドーピングすることが出来る。これは、半導体層に対して、これらのガスを接触させたり、溶液に浸したり、電気化学的なドーピング処理をすることにより達成できる。これらのドーピングは膜の形成後でなくても、材料合成時に添加したり、溶液からの作製プロセスでは、その溶液に添加したり、前駆体膜の段階で添加することができる。また蒸着時に添加する材料を共蒸着したり、膜形成時の雰囲気に混合したり、さらにはイオンを真空中で加速して膜に衝突させてドーピングすることも可能である。
これらのドーピングの効果は、キャリア密度の増加あるいは減少による電気伝導度の変化、キャリアの極性の変化（ｐ型、ｎ型）、フェルミ準位の変化等が挙げられる。この様なドーピングは半導体素子では良く利用されているものである。
In addition, in a technique called doping, characteristics can be changed by adding a trace amount of elements, atomic groups, molecules, and polymers to the semiconductor layer. For example, oxygen, hydrogen, hydrochloric acid, sulfuric acid, sulfonic acid and other acids, Lewis acids such as PF 5 , AsF 5 and FeCl 3 , halogen atoms such as iodine, metal atoms such as sodium and potassium, etc. can be doped. This can be achieved by bringing these gases into contact with the semiconductor layer, immersing them in a solution, or performing an electrochemical doping process. These dopings can be added at the time of synthesizing the material, after the formation of the film, or can be added to the solution in the production process from the solution, or added at the stage of the precursor film. It is also possible to co-deposit materials to be added at the time of vapor deposition, to mix them in the atmosphere at the time of film formation, or to perform doping by accelerating ions in a vacuum and colliding with the film.
These doping effects include changes in electrical conductivity due to increase or decrease in carrier density, changes in carrier polarity (p-type and n-type), changes in Fermi level, and the like. Such doping is often used in semiconductor devices.
（保護層）
半導体層上に保護層７を形成すると、外気の影響を最小限にでき、又、電界効果トランジスタの電気的特性を安定化できるという利点がある（図２（６）参照）。保護層材料としては前記のものが使用される。
保護層７の厚さは、その目的に応じて任意の厚さを採用できるが、通常１００ｎｍ〜１ｍｍである。
保護層を成膜するにあたっては各種の方法を採用しうるが、保護層が樹脂からなる場合は、例えば、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法などが挙げられる。成膜後に架橋処理を行ってもよい。保護層が無機物からなる場合は、例えば、スパッタリング法、蒸着法等の真空プロセスでの形成方法や、ゾルゲル法等の溶液プロセスでの形成方法も用いることができる。
本発明の電界効果トランジスタにおいては半導体層上の他、各層の間にも必要に応じて保護層を設けることが出来る。それらの層は電界効果トランジスタの電気的特性の安定化に役立つ。
(Protective layer)
When the
Although the thickness of the
Various methods can be used to form the protective layer. When the protective layer is made of a resin, for example, a method of applying a resin solution and then drying to form a resin film, or applying or depositing a resin monomer The method of polymerizing after that is mentioned. Cross-linking treatment may be performed after film formation. When the protective layer is made of an inorganic material, for example, a formation method in a vacuum process such as a sputtering method or a vapor deposition method, or a formation method in a solution process such as a sol-gel method can be used.
In the field effect transistor of the present invention, a protective layer can be provided between the layers as needed in addition to the semiconductor layer. These layers help to stabilize the electrical characteristics of the field effect transistor.
本発明によれば、主に有機材料を半導体材料として用いているため比較的低温プロセスでの製造が可能である。従って、高温にさらされる条件下では使用できなかったプラスチック板、プラスチックフィルム等フレキシブルな材質も基板として用いることができる。その結果、軽量で柔軟性に優れた壊れにくい素子の製造が可能になり、ディスプレイのアクティブマトリクスのスイッチング素子等として利用することができる。ディスプレイとしては、例えば液晶ディスプレイ、高分子分散型液晶ディスプレイ、電気泳動型ディスプレイ、ＥＬディスプレイ、エレクトロクロミック型ディスプレイ、粒子回転型ディスプレイ等が挙げられる。また、本発明の電界効果トランジスタは塗布法あるいは印刷プロセスでの製造が可能であることから、大面積ディスプレイの製造にも適している。 According to the present invention, since an organic material is mainly used as a semiconductor material, it can be manufactured by a relatively low temperature process. Accordingly, flexible materials such as plastic plates and plastic films that could not be used under conditions exposed to high temperatures can be used as the substrate. As a result, it is possible to manufacture a light, flexible, and hard-to-break element, which can be used as a switching element for an active matrix of a display. Examples of the display include a liquid crystal display, a polymer dispersion type liquid crystal display, an electrophoretic display, an EL display, an electrochromic display, a particle rotation type display, and the like. Further, since the field effect transistor of the present invention can be manufactured by a coating method or a printing process, it is also suitable for manufacturing a large area display.
本発明の電界効果トランジスタは絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に正孔輸送型及び電子輸送型の半導体を積層させることにより、既存の半導体材料の大気中での安定性の向上が図ることが出来、また移動度などの半導体特性を向上させることが出来る。このため保護材などのコストの低下や、既存材料の活用を図る事が出来るために開発にかける投資なども少なくてすむため、有機トランジスタの実用化のために重要な技術となる。また長期間にわたって安定な電気特性を有し、安定性が高く寿命が長い電子回路が得られるという利点がある。
本発明の電界効果トランジスタは、アンバイポーラー型の半導体特性を有する事も出来るために、簡便にＣＭＯＳ回路形成出来る可能性がある。Ｎ型とＰ型の半導体材料を別々にパターンニングすることでＣＭＯＳ回路の作製は可能であるが、製造プロセスが煩雑となり、コストも高いものになってしまうが、本発明の電界効果トランジスタにより非常にコストが安くなる可能性がある。これを利用する事でメモリー回路素子、信号ドライバー回路素子、信号処理回路素子などのデジタル素子やアナログ素子としても利用できる。さらにこれらを組み合わせることによりＩＣカードやＩＣタグの作製が可能となる。更に、本発明の電界効果トランジスタは化学物質等の外部刺激によりその特性に変化を起こす可能性があり、ＦＥＴセンサーとしての利用も可能である。
The field effect transistor of the present invention transports holes onto an electrode substrate having a bottom contact structure having an insulator layer, a gate electrode separated by the insulator layer, and a source electrode and a drain electrode provided in contact with the insulator layer. By stacking the semiconductors of the type and the electron transport type, the stability of the existing semiconductor material in the air can be improved, and the semiconductor characteristics such as mobility can be improved. For this reason, it is an important technology for putting organic transistors into practical use because the cost of protective materials and the like can be reduced and the investment for development can be reduced because existing materials can be used. In addition, there is an advantage that an electronic circuit having stable electrical characteristics over a long period of time and having a high stability and a long lifetime can be obtained.
Since the field effect transistor of the present invention can have ambipolar semiconductor characteristics, there is a possibility that a CMOS circuit can be easily formed. Although it is possible to fabricate a CMOS circuit by patterning N-type and P-type semiconductor materials separately, the manufacturing process becomes complicated and the cost becomes high. The cost may be lower. By using this, it can be used as a digital element or an analog element such as a memory circuit element, a signal driver circuit element, and a signal processing circuit element. Further, by combining these, it is possible to produce an IC card or an IC tag. Furthermore, the field effect transistor of the present invention may change its characteristics due to an external stimulus such as a chemical substance, and can be used as an FET sensor.
以下、実施例及び比較例を挙げて本発明を更に詳細に説明するが、本発明はこれらの例に限定されるものではない。実施例中、部は特に指定しない限り質量部を、また％は質量％をそれぞれ表す。 EXAMPLES Hereinafter, although an Example and a comparative example are given and this invention is demonstrated further in detail, this invention is not limited to these examples. In the examples, unless otherwise specified, parts represent parts by mass, and% represents mass%.
実施例１
ヘキサメチルジシラザン処理を行った３００ｎｍのＳｉＯ2熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）上にレジスト材料を塗布、露光パターニングし、ここにクロムを１ｎｍ、さらに金を４０ｎｍ蒸着した。次いでレジストを剥離して、ソース電極（１）及びドレイン電極（３）を形成させた（チャネル長２５μｍ×チャネル幅４ｍｍ×１９個であるくし型電極）。この電極の設けられたシリコンウェハーを真空蒸着装置内に設置し、装置内の真空度が１．０×１０-3Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、半導体第１層（２−１）としてペンタセンを５ｎｍの厚さに、次いで半導体第２層（２−２）としてＣ６０を５ｎｍの厚さに、さらに半導体第３層（２−３）としてペンタセンを７０ｎｍの厚さに室温（２５℃）にて蒸着し、積層された半導体層を形成して本発明の電界効果トランジスタを得た。本実施例における電界効果トランジスタにおいては、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート層（５）の機能を有している（図１を参照）。
Example 1
A resist material is applied to an n-doped silicon wafer (surface resistance 0.02 Ω · cm or less) with 300 nm SiO 2 thermal oxide film that has been subjected to hexamethyldisilazane treatment, and exposed to patterning. 40 nm was deposited. Next, the resist was peeled off to form the source electrode (1) and the drain electrode (3) (channel length 25 μm ×
半導体特性の測定方法
得られた電界効果トランジスタを真空プローバー内に設置し、真空ポンプで約５×１０-３Ｐａに減圧し、半導体パラメーターアナライザー４１５５Ｃ（Ａｇｉｌｅｎｔ社製）を用いて半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−１００Ｖまで１０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は２．７×１０-2 ｃｍ2／Ｖｓであった。逆にゲート電圧を−１０Ｖから１００Ｖまで１０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は８．１×１０-2ｃｍ2／Ｖｓであり、アンバイポーラー特性の発現が観測された。また同じトランジスタを大気中で測定した場合の正孔移動度は５．６ｘ１０-2ｃｍ2／Ｖｓとなった。
なお以下の実施例および比較例においても特に断りの無い限り、半導体特性は上記の方法に従って測定した。
Measurement Method of Semiconductor Characteristics The obtained field effect transistor was placed in a vacuum prober, decompressed to about 5 × 10 −3 Pa with a vacuum pump, and the semiconductor characteristics were measured using a semiconductor parameter analyzer 4155C (manufactured by Agilent). For semiconductor characteristics, the gate voltage was scanned from 10 V to -100 V in 10 V steps, the drain voltage was scanned from 10 V to -100 V, and the drain current-drain voltage was measured. As a result, current saturation was observed, and the hole mobility determined from the saturation region was 2.7 × 10 −2 cm 2 / Vs. Conversely, the gate voltage was scanned from -10V to 100V in 10V steps, the drain voltage was scanned from -10V to 100V, and the drain current-drain voltage was measured. As a result, current saturation was observed, the electron mobility obtained from the saturation region was 8.1 × 10 −2 cm 2 / Vs, and the expression of ambipolar characteristics was observed. When the same transistor was measured in the air, the hole mobility was 5.6 × 10 −2 cm 2 / Vs.
In the following Examples and Comparative Examples, the semiconductor characteristics were measured according to the above method unless otherwise specified.
実施例２
実施例１において、半導体第１層としてペンタセンを１０ｎｍ、半導体第２層としてＣ６０を１０ｎｍ、さらに半導体第３層としてペンタセンを６０ｎｍに積層した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本トランジスタはアンバイポーラー型の特性を示し、その正孔移動度は４．８×１０-2 ｃｍ2／Ｖｓ、電子移動度は２．６×１０-2ｃｍ2／Ｖｓであった。
Example 2
In Example 1, the electric field effect of the present invention is the same as in Example 1 except that pentacene is laminated to 10 nm as the semiconductor first layer, C60 is laminated to 10 nm as the second semiconductor layer, and pentacene is laminated to 60 nm as the third semiconductor layer. A transistor was manufactured. As a result of measuring the semiconductor characteristics, current saturation was observed, and from the obtained voltage-current curve, this transistor showed ambipolar characteristics, and its hole mobility was 4.8 × 10 −2 cm 2 / Vs, The electron mobility was 2.6 × 10 −2 cm 2 / Vs.
比較例１
実施例１において、半導体第１層としてペンタセンを３０ｎｍの厚さに、次いで半導体第２層としてＣ６０を３０ｎｍの厚さに積層し、２層構造とした以外は実施例１と同様にして、比較用の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本トランジスタはアンバイポーラー型の特性を示し、その正孔移動度は０．２４ｃｍ2／Ｖｓ、電子移動度は９．３×１０-5ｃｍ2／Ｖｓであった。
Comparative Example 1
In Example 1, a comparison was made in the same manner as in Example 1 except that pentacene was laminated to a thickness of 30 nm as the first semiconductor layer and then C60 was laminated to a thickness of 30 nm as the second semiconductor layer to form a two-layer structure. Field effect transistors were fabricated. As a result of measuring the semiconductor characteristics, current saturation was observed, and from the obtained voltage-current curve, this transistor showed ambipolar characteristics, its hole mobility was 0.24 cm 2 / Vs, and the electron mobility was 9 It was 3 × 10 −5 cm 2 / Vs.
比較例２
実施例１において、半導体第１層としてペンタセンを７０ｎｍの厚さに蒸着し、単層構造とした以外は実施例１と同様にして、比較用の電界効果トランジスタを作成した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本トランジスタはアンバイポーラー型の特性を示さず、その正孔移動度は５．６×１０-2 ｃｍ2／Ｖｓであったものの、電子移動測定において飽和電流は観測されなかった。
Comparative Example 2
In Example 1, a comparative field effect transistor was prepared in the same manner as in Example 1 except that pentacene was vapor-deposited to a thickness of 70 nm as the first semiconductor layer to obtain a single layer structure. As a result of measuring semiconductor characteristics, current saturation was observed, and from the obtained voltage-current curve, this transistor did not exhibit ambipolar characteristics, and its hole mobility was 5.6 × 10 −2 cm 2 / Vs. However, no saturation current was observed in the electron transfer measurement.
実施例１及び２は、電極基板上にｐ型半導体層（ペンタセンの層）、ｎ型半導体層（フラーレンＣ６０）及びｐ型半導体層（ペンタセンの層）の３層を、比較例１は同様にｐ型半導体層（ペンタセンの層）及びｎ型半導体層（フラーレンＣ６０）の２層を、また比較例２は電極基板上にｐ型半導体層（ペンタセンの層）のみを１層形成させた構造を有する。
得られたトランジスタついての半導体特性の測定結果より明らかなように、半導体層が１層である比較例２のトランジスタは、アンバイポーラー型の特性を示さず、また減圧下ではｐ型半導体として動作するものの大気中ではトランジスタとしての性能を示さないことが確認された。
一方、比較例１の半導体層が２層構造のトランジスタについてはアンバイポーラー特性を示したが、電子移動度については減圧下においても９．３ｘ１０-5ｃｍ2／Ｖｓと低い値であった。
これに対して本発明の実施例１及び２のトランジスタは、いずれも３層構造であり、かつ第１層の厚さがソース及びドレイン電極の厚さに対してそれぞれ１２．５％及び２５％のものである。これらはアンバイポーラー特性を示すと共に、実施例１に示すように大気中でも安定に動作し、さらに電子移動度において実施例１が８．１ｘ１０-2ｃｍ2／Ｖｓ、実施例２が２．７ｘ１０-2ｃｍ2／Ｖｓの値を示した。これらの値と上記比較例１の値、すなわち９．３ｘ１０-5ｃｍ2／Ｖｓとの比較により本発明のトランジスタは比較例１のトランジスタよりも２９０〜８７０倍もの優れた電子移動度を示し、極めて優れた半導体特性を有することが判る。
In Examples 1 and 2, three layers of a p-type semiconductor layer (pentacene layer), an n-type semiconductor layer (fullerene C60) and a p-type semiconductor layer (pentacene layer) are formed on an electrode substrate, and Comparative Example 1 is similarly applied. Two layers of a p-type semiconductor layer (pentacene layer) and an n-type semiconductor layer (fullerene C60), and Comparative Example 2 has a structure in which only one p-type semiconductor layer (pentacene layer) is formed on an electrode substrate. Have.
As is apparent from the measurement results of the semiconductor characteristics of the obtained transistor, the transistor of Comparative Example 2 having one semiconductor layer does not exhibit ambipolar characteristics and operates as a p-type semiconductor under reduced pressure. However, it was confirmed that it does not show the performance as a transistor in the atmosphere.
On the other hand, the transistor with the semiconductor layer of Comparative Example 1 having a two-layer structure exhibited ambipolar characteristics, but the electron mobility was a low value of 9.3 × 10 −5 cm 2 / Vs even under reduced pressure.
In contrast, the transistors of Examples 1 and 2 of the present invention each have a three-layer structure, and the thickness of the first layer is 12.5% and 25% with respect to the thickness of the source and drain electrodes, respectively. belongs to. These exhibit ambipolar characteristics and operate stably in the atmosphere as shown in Example 1. Furthermore, in terms of electron mobility, Example 1 has 8.1 × 10 −2 cm 2 / Vs, and Example 2 has 2.7 × 10 −. A value of 2 cm 2 / Vs was shown. By comparing these values with the value of Comparative Example 1, that is, 9.3 × 10 −5 cm 2 / Vs, the transistor of the present invention shows 290 to 870 times better electron mobility than the transistor of Comparative Example 1, It can be seen that it has very good semiconductor properties.
図１〜図３おいて同じ名称には同じ番号を付すものとする。
１ソース電極
２−１半導体第１層
２−２半導体第２層
２−３半導体第３層
３ドレイン電極
４絶縁体層
５ゲート電極
６基板
７保護層
The same number is attached | subjected to the same name in FIGS. 1-3.
1 source electrode 2-1 semiconductor first layer 2-2 semiconductor second layer 2-3 semiconductor
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006095321A JP2007273594A (en) | 2006-03-30 | 2006-03-30 | Field-effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006095321A JP2007273594A (en) | 2006-03-30 | 2006-03-30 | Field-effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007273594A true JP2007273594A (en) | 2007-10-18 |
Family
ID=38676111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006095321A Pending JP2007273594A (en) | 2006-03-30 | 2006-03-30 | Field-effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007273594A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049204A (en) * | 2007-08-20 | 2009-03-05 | Rohm Co Ltd | Organic thin film transistor |
| WO2009084307A1 (en) * | 2007-12-27 | 2009-07-09 | Sony Corporation | Thin film semiconductor device and field effect transistor |
| JP2009260346A (en) * | 2008-04-11 | 2009-11-05 | Xerox Corp | Organic thin film transistor |
| JP2010114184A (en) * | 2008-11-05 | 2010-05-20 | Univ Of Yamanashi | Ambipolar-type organic field-effect transistor |
| CN102332534A (en) * | 2011-09-20 | 2012-01-25 | 电子科技大学 | N type organic thin-film transistor and manufacturing method thereof |
| JP5167560B2 (en) * | 2006-03-31 | 2013-03-21 | 日本化薬株式会社 | Field effect transistor |
| CN104051543A (en) * | 2014-07-03 | 2014-09-17 | 江苏大学 | Double-layer gate dielectric thin film transistor with electrochromism characteristic |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228034A (en) * | 1994-12-09 | 1996-09-03 | At & T Corp | Organic thin film transistor device |
| JP2003282883A (en) * | 2002-03-26 | 2003-10-03 | National Institute Of Advanced Industrial & Technology | Organic thin film transistor |
| JP2004047566A (en) * | 2002-07-09 | 2004-02-12 | Sharp Corp | Field effect transistor, its manufacturing method, and image display |
| JP2004103638A (en) * | 2002-09-05 | 2004-04-02 | Konica Minolta Holdings Inc | Organic transistor element |
| JP2005260168A (en) * | 2004-03-15 | 2005-09-22 | Sharp Corp | Device equipped with transistor, and its manufacturing method |
| JP2005286025A (en) * | 2004-03-29 | 2005-10-13 | Asahi Kasei Corp | Organic semiconductor element |
-
2006
- 2006-03-30 JP JP2006095321A patent/JP2007273594A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08228034A (en) * | 1994-12-09 | 1996-09-03 | At & T Corp | Organic thin film transistor device |
| JP2003282883A (en) * | 2002-03-26 | 2003-10-03 | National Institute Of Advanced Industrial & Technology | Organic thin film transistor |
| JP2004047566A (en) * | 2002-07-09 | 2004-02-12 | Sharp Corp | Field effect transistor, its manufacturing method, and image display |
| JP2004103638A (en) * | 2002-09-05 | 2004-04-02 | Konica Minolta Holdings Inc | Organic transistor element |
| JP2005260168A (en) * | 2004-03-15 | 2005-09-22 | Sharp Corp | Device equipped with transistor, and its manufacturing method |
| JP2005286025A (en) * | 2004-03-29 | 2005-10-13 | Asahi Kasei Corp | Organic semiconductor element |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5167560B2 (en) * | 2006-03-31 | 2013-03-21 | 日本化薬株式会社 | Field effect transistor |
| JP2009049204A (en) * | 2007-08-20 | 2009-03-05 | Rohm Co Ltd | Organic thin film transistor |
| WO2009084307A1 (en) * | 2007-12-27 | 2009-07-09 | Sony Corporation | Thin film semiconductor device and field effect transistor |
| JP2009177135A (en) * | 2007-12-27 | 2009-08-06 | Sony Corp | Thin-film semiconductor device, display device, and electronic equipment |
| EP2226846A1 (en) * | 2007-12-27 | 2010-09-08 | Sony Corporation | Thin film semiconductor device and field effect transistor |
| US8304763B2 (en) | 2007-12-27 | 2012-11-06 | Sony Corporation | Thin-film semiconductor device and field-effect transistor |
| EP2226846A4 (en) * | 2007-12-27 | 2013-02-20 | Sony Corp | Thin film semiconductor device and field effect transistor |
| JP2009260346A (en) * | 2008-04-11 | 2009-11-05 | Xerox Corp | Organic thin film transistor |
| JP2010114184A (en) * | 2008-11-05 | 2010-05-20 | Univ Of Yamanashi | Ambipolar-type organic field-effect transistor |
| CN102332534A (en) * | 2011-09-20 | 2012-01-25 | 电子科技大学 | N type organic thin-film transistor and manufacturing method thereof |
| CN104051543A (en) * | 2014-07-03 | 2014-09-17 | 江苏大学 | Double-layer gate dielectric thin film transistor with electrochromism characteristic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5167560B2 (en) | Field effect transistor | |
| JP4736324B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5428104B2 (en) | Organic semiconductor composition | |
| JP5913107B2 (en) | Organic semiconductor material, organic semiconductor composition, organic thin film, field effect transistor, and manufacturing method thereof | |
| JP5160078B2 (en) | Field effect transistor | |
| JP2007266285A (en) | Field effect transistor | |
| TW201503266A (en) | A method for forming an organic semiconductor thin film | |
| TW200835010A (en) | Organic thin film transistor with dual layer electrodes | |
| JP6558777B2 (en) | Organic compounds and their uses | |
| JP2007273594A (en) | Field-effect transistor | |
| US20120187379A1 (en) | Electronic device | |
| JP2007266411A (en) | Field effect transistor | |
| WO2007088768A1 (en) | Organic thin film transistor, organic semiconductor material, organic semiconductor film, and organic semiconductor device | |
| KR101462526B1 (en) | Organic semiconductor meterial, field-effect transistor, and manufacturing method thereof | |
| JP4529571B2 (en) | Field effect transistor | |
| EP2157114A1 (en) | Semiconducting polymers | |
| JP2012044109A (en) | Field effect transistor and method of manufacturing the same | |
| JP4868825B2 (en) | Organic field effect transistor | |
| JP5715664B2 (en) | Organic semiconductor composition | |
| JP5428113B2 (en) | Field effect transistor | |
| JP4443944B2 (en) | Transistor and manufacturing method thereof | |
| JP2010123951A (en) | Thin-film transistor and semiconductor composition | |
| JP4506228B2 (en) | Organic field effect transistor, display element and electronic paper | |
| US20100038631A1 (en) | Electronic device comprising semiconducting polymers | |
| JP2018142704A (en) | Organic semiconductor composition and application thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120315 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |