JP2007273554A - 半導体容量素子の構造とその製造方法 - Google Patents
半導体容量素子の構造とその製造方法 Download PDFInfo
- Publication number
- JP2007273554A JP2007273554A JP2006094760A JP2006094760A JP2007273554A JP 2007273554 A JP2007273554 A JP 2007273554A JP 2006094760 A JP2006094760 A JP 2006094760A JP 2006094760 A JP2006094760 A JP 2006094760A JP 2007273554 A JP2007273554 A JP 2007273554A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- lower electrode
- forming
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】上記のような課題は、強誘電体と下部電極界面を単一とすることにより達成される。すなわち、本発明に係る半導体容量素子は、所定の電極材料を複数積層して形成される下部電極と;前記下部電極の一部の側壁に形成されるサイドウォールと;前記下部電極上に形成される誘電体層と;前記誘電体層上に形成される上部電極とを備えている。
【選択図】図1
Description
しかし、この構造では、強誘電体膜が積層下部電極と種々の界面を共有することになり、十分な強誘電体特性を得ることができない。これは、結晶膜である強誘電体膜が下地電極の結晶構造に依存するためである。
Claims (13)
- 所定の電極材料を複数積層して形成される下部電極と;
前記下部電極の一部の側壁に形成されるサイドウォールと;
前記下部電極上に形成される誘電体層と;
前記誘電体層上に形成される上部電極とを備えたことを特徴とする半導体容量素子。 - 前記サイドウォール上に、前記下部電極の一部を構成する層がさらに形成されることを特徴とする請求項1に記載の半導体容量素子。
- 前記サイドウォール上に形成される前記層は、(111)面が優先配向する材質であることを特徴とする請求項2に記載の半導体容量素子。
- 前記サイドウォールは、前記下部電極の下端よりも下方まで延びていることを特徴とする請求項1,2又は3に記載の半導体容量素子。
- 前記サイドウォールの下端は、前記下部電極の下端よりも0.1μm以上下方まで形成されていることを特徴とする請求項4に記載の半導体容量素子。
- 前記誘電体層は、金属酸化物強誘電体からなることを特徴とする請求項1,2,3,4又は5に記載の半導体容量素子。
- 前記誘電体層は、比誘電率が10以上の金属酸化物常誘電体からなることを特徴とする請求項1,2,3,4又は5に記載の半導体容量素子。
- 前記請求項1に記載の半導体容量素子の製造方法において、
絶縁膜上に、前記下部電極を構成する最上層(n層)以外の層を積層形成する工程と;
前記積層された電極層(1〜(n−1)層)をパターニングすることにより所定の形状に成形する工程と;
前記パターニングされた電極層の側面にサイドウォールを形成する工程と;
前記パターニングされた電極層の上面及び前記サイドウォール上に、前記最上層(n層)を形成する工程と;
前記下部電極を構成する前記最上層(n層)の上に前記誘電体層を形成する工程と;
前記誘電体層上に前記上部電極を形成する工程とを含むことを特徴とする半導体容量素子の製造方法。 - 前記請求項4に記載の半導体容量素子の製造方法において、
絶縁膜上に、前記下部電極を構成する最上層(n層)以外の層を積層形成する工程と;
前記積層された電極層(1〜(n−1)層)をパターニングすることにより所定の形状に成形すると同時に、前記絶縁膜の表面を研削する工程と;
前記パターニングされた電極層の側面及び、前記研削によって露出した前記絶縁膜の側面にサイドウォールを形成する工程と;
記パターニングされた電極層の上面及び前記サイドウォール上に、前記最上層(n層)を形成する工程と;
前記下部電極を構成する前記最上層(n層)上に前記誘電体層を形成する工程と;
前記誘電体層上に前記上部電極を形成する工程とを含むことを特徴とする半導体容量素子の製造方法。 - 前記サイドウォールの下端は、前記下部電極の下端よりも0.1μm以上下方まで前記絶縁膜内部に入り込んで形成されていることを特徴とする請求項9に記載の製造方法。
- 前記下部電極層を構成する前記最上層(n層)は、(111)面が優先配向する材質であることを特徴とする請求項8,9又は10に記載の製造方法。
- 前記誘電体層は、金属酸化物強誘電体からなることを特徴とする請求項8,9,10又は11に記載の製造方法。
- 前記誘電体層は、比誘電率が10以上の金属酸化物常誘電体からなることを特徴とする請求項8,9,10又は11に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094760A JP2007273554A (ja) | 2006-03-30 | 2006-03-30 | 半導体容量素子の構造とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094760A JP2007273554A (ja) | 2006-03-30 | 2006-03-30 | 半導体容量素子の構造とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007273554A true JP2007273554A (ja) | 2007-10-18 |
Family
ID=38676081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006094760A Pending JP2007273554A (ja) | 2006-03-30 | 2006-03-30 | 半導体容量素子の構造とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007273554A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335681A (ja) * | 1995-06-06 | 1996-12-17 | Texas Instr Inc <Ti> | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
JPH0964298A (ja) * | 1995-08-21 | 1997-03-07 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP2000031430A (ja) * | 1998-07-03 | 2000-01-28 | Samsung Electron Co Ltd | 半導体メモリ装置及びその製造方法 |
JP2003243536A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-03-30 JP JP2006094760A patent/JP2007273554A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335681A (ja) * | 1995-06-06 | 1996-12-17 | Texas Instr Inc <Ti> | 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法 |
JPH0964298A (ja) * | 1995-08-21 | 1997-03-07 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP2000031430A (ja) * | 1998-07-03 | 2000-01-28 | Samsung Electron Co Ltd | 半導体メモリ装置及びその製造方法 |
JP2003243536A (ja) * | 2002-02-15 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3384599B2 (ja) | 半導体装置及びその製造方法 | |
US20090250787A1 (en) | Semiconductor storage device and manufacturing method of the same | |
US20020197744A1 (en) | Ferroelectric memory devices using a ferroelectric planarization layer and fabrication methods | |
JP4690985B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
US7732851B2 (en) | Method for fabricating a three-dimensional capacitor | |
US20060183250A1 (en) | Methods of fabricating ferroelectric capacitors utilizing a partial chemical mechanical polishing process | |
US20080191252A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
US20090068763A1 (en) | Method for manufacturing semiconductor device and its manufacturing method | |
KR100496243B1 (ko) | 반도체 장치 | |
KR20090045413A (ko) | 커패시터를 갖는 반도체 장치 및 그 제조 방법 | |
JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
JP2007081013A (ja) | 半導体装置及びその製造方法 | |
KR100442103B1 (ko) | 강유전성 메모리 장치 및 그 형성 방법 | |
JP4766924B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2005093605A (ja) | 半導体装置およびその製造方法 | |
JP2007273554A (ja) | 半導体容量素子の構造とその製造方法 | |
JP2010040905A (ja) | 半導体装置およびその製造方法 | |
JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
JP2004235560A (ja) | 誘電体メモリ及びその製造方法 | |
JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
KR100847040B1 (ko) | 반도체 장치와 그 제조 방법 | |
KR100866709B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100772530B1 (ko) | 반도체 소자의 오목형 캐패시터 형성방법 | |
JP2010287771A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080924 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |