JP2007272429A - パワーオンリセット回路 - Google Patents
パワーオンリセット回路 Download PDFInfo
- Publication number
- JP2007272429A JP2007272429A JP2006095457A JP2006095457A JP2007272429A JP 2007272429 A JP2007272429 A JP 2007272429A JP 2006095457 A JP2006095457 A JP 2006095457A JP 2006095457 A JP2006095457 A JP 2006095457A JP 2007272429 A JP2007272429 A JP 2007272429A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- mos transistor
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】電源電圧が緩やかに上昇する場合にも、リセット信号を確実に出力できるようにする。
【解決手段】電源電圧VDDを抵抗R1とR2で分圧した電圧をMOSトランジスタのゲートに印加する。MOSトランジスタM1のゲートに印加される電圧が閾値電圧Vth1未満のときには、インバータINV1の出力は接地電位となる。電源電圧VDDを分圧した電圧がMOSトランジスタM1の閾値電圧以上となると、インバータINV1の出力がハイレベルに変化する。従って、電源電圧VDDが所定値未満のときにはローレベルのリセット信号を出力することができる。
【選択図】図1
【解決手段】電源電圧VDDを抵抗R1とR2で分圧した電圧をMOSトランジスタのゲートに印加する。MOSトランジスタM1のゲートに印加される電圧が閾値電圧Vth1未満のときには、インバータINV1の出力は接地電位となる。電源電圧VDDを分圧した電圧がMOSトランジスタM1の閾値電圧以上となると、インバータINV1の出力がハイレベルに変化する。従って、電源電圧VDDが所定値未満のときにはローレベルのリセット信号を出力することができる。
【選択図】図1
Description
本発明は、電源オン時にリセット信号を出力するパワーオンリセット回路に関する。
電源オン時に回路各部をリセットするためのリセット信号を出力するリセット回路として種々のものがある。
特許文献1には、リセット信号の初期状態が、電源電圧レベルまたは接地レベルのいずれにあっても、安定したリセット信号を得られるようにすることが記載されている。そのため、充放電電圧をラッチし、そのラッチした電圧に基づいて充放電手段の出力状態を電源電圧に反転させている。
特許文献1には、リセット信号の初期状態が、電源電圧レベルまたは接地レベルのいずれにあっても、安定したリセット信号を得られるようにすることが記載されている。そのため、充放電電圧をラッチし、そのラッチした電圧に基づいて充放電手段の出力状態を電源電圧に反転させている。
特許文献2には、電源電圧が中途半端に低下したときでも、論理回路を確実にリセットできるようにすることが記載されている。そのため、特許文献2の発明においては、電源電圧が低下したことを検出したなら、ラッチを反転させ、パワーオンリセットを初期状態に戻している。
図4は、従来のパワーオンリセット回路の一例を示す図である。このパワーオンリセット回路は、ダイオード接続されたMOSトランジスタ11のドレインを電源電圧VDDに接続し、そのソースにキャパシタC11を接続し、キャパシタC11の他端を接地している。MOSトランジスタM11とキャパシタC11の接続点にインバータINV11を接続し、そのインバータINV11の出力にインバータINV12を接続してパワーオンリセット信号(POR)を出力している。
このパワーオンリセット回路は、電源がオンされ、電源電圧VDDが0Vから徐徐に上昇して、MOSトランジスタM11に電流が流れると、その電流によりキャパシタC11が充電される。キャパシタC11の充電電圧がインバータINV11の閾値電圧に達するまでの間、インバータINV12からはローレベルのパワーオンリセット信号が出力される。キャパシタC11は、半導体集積回路上での面積を抑えるために小さな容量のものが使用される。
上記のパワーオンリセット回路は、電源電圧VDDが非常に緩やかに上昇する場合、電源電圧VDDがロジック回路等の動作が可能となる電圧に達する前に、キャパシタC11の充電電圧がインバータINV11の閾値電圧以上となり、パワーオンリセット信号がハイレベルに変化してしまうことがある。すなわち、電源電圧VDDがロジック回路等の動作可能な電圧に達した段階でリセット信号を出力することができない場合があった。
特開平10−276078号公報
特開2002−100973号公報
本発明の課題は、電源電圧が緩やかに上昇する場合にも、リセット信号を確実に出力できるようにすることである。
本発明のパワーオンリセット回路は、電源電圧を分圧する複数の抵抗からなる分圧回路と、前記分圧回路で分圧された電圧に基づいて電源電圧が所定値以上か否かを検出する回路とからなる電圧検出回路と、前記電圧検出回路の出力信号が入力するインバータと、前記インバータの入力と接地との間に接続されたトランジスタと、前記インバータの出力により充電されると共に、充電電圧を前記トランジスタのバイアス電圧として供給するキャパシタとを備える。
この発明によれば、電源電圧が緩やかに上昇する場合でもリセット信号を確実に出力することができる。
本発明のパワーオンリセット回路において、電源電圧が所定値以上か否かを検出する前記回路は、前記分圧回路で分圧された電圧がゲートに印加されるMOSトランジスタからなる。
本発明のパワーオンリセット回路において、電源電圧が所定値以上か否かを検出する前記回路は、前記分圧回路で分圧された電圧がゲートに印加されるMOSトランジスタからなる。
このように電源電圧を抵抗で分圧した電圧をMOSトランジスタのゲートに印加することで、電源電圧の立ち上がりの傾きに依存せずに電源電圧が所定値以上となったことを検出することができる。
本発明の他のパワーオンリセット回路は、電源と接地との間に直列に接続された少なくとも1つの抵抗とダイオード接続されたトランジスタとからなる分圧回路と、前記分圧回路で分圧された電圧に基づいて電源電圧が所定値以上か否かを検出する回路とからなる電圧検出回路と、前記電圧検出回路の出力信号が入力するインバータと、前記インバータの入力と接地との間に接続されたトランジスタと、前記インバータの出力により充電されると共に、充電電圧を前記トランジスタのバイアス電圧として供給するキャパシタとを備える。
この発明によれば、電源電圧が緩やかに上昇する場合でもリセット信号を確実に出力することができる。
本発明のパワーオンリセット回路において、前記分圧回路の前記トランジスタは、ダイオード接続されたMOSトランジスタからなり、電源電圧が所定値以上か否かを検出する前記回路は、ドレインが抵抗を介して電源電圧に接続され、前記分圧回路で分圧された電圧がゲートに印加され、ソースが接地されたMOSトランジスタからなる。
本発明のパワーオンリセット回路において、前記分圧回路の前記トランジスタは、ダイオード接続されたMOSトランジスタからなり、電源電圧が所定値以上か否かを検出する前記回路は、ドレインが抵抗を介して電源電圧に接続され、前記分圧回路で分圧された電圧がゲートに印加され、ソースが接地されたMOSトランジスタからなる。
このように分圧回路と電源電圧が所定値以上か否かを検出する回路の両方にMOSトランジスタを使用することで、MOSトランジスタの閾値電圧のばらつきによるパワーオンリセット信号のリセット期間のばらつきを少なくできる。
本発明によれば、電源電圧が緩やかに上昇する場合でもリセット信号を確実に出力することができる。
以下、本発明の実施の形態について図面を参照して説明する。図1は、第1の実施の形態のパワーオンリセット回路11の回路図である。このパワーオンリセット回路11は、例えば、MOS集積回路基板上に形成される。
図1において、抵抗R1とR2は、電源電圧VDDと接地との間に直列に接続されている。抵抗R1とR2の接続点は、NチャネルMOSトランジスタM1のゲートに接続されている。MOSトランジスタM1のドレインは抵抗R3を介して電源電圧VDDに接続され、ソースは接地されている。抵抗R1とR2は分圧回路に対応し、抵抗R3とMOSトランジスタM1は電源電圧VDDが所定値以上か否かを検出する回路に対応し、それらの回路全体が電圧検出回路に対応する。
電源がオフされているとき、あるいは電源電圧VDDを抵抗R1とR2で分圧した電圧がMOSトランジスタM1の閾値電圧Vth1未満のときには、MOSトランジスタM1の出力電圧は電源電圧(ハイレベル)となる。
MOSトランジスタM1のドレインはインバータINV1とMOSトランジスタM2のドレインに接続されている。インバータINV1の出力は、インバータINV2の入力とキャパシタC1とMOSトランジスタM2のゲートに接続されている。MOSトランジスタM2のソースとキャパシタC1の他端は接地されている。
インバータINV2とINV3は縦続接続されており、インバータINV1の出力信号がインバータINV2で反転され、さらにインバータINV2の出力信号がインバータINV3で反転されてパワーオンリセット(POWER ON RESET)信号として、図示しないロジック回路等に出力される。
ここで、上記のパワーオンリセット回路11の動作を説明する。電源がオフされているときには、電源電圧VDDを抵抗R1とR2で分圧した電圧は0Vであり、MOSトランジスタM1はオフ状態となる。このとき、インバータINV1の入力には電源電圧VDDが印加されるが、電源電圧VDDは0VであるのでインバータINV1の出力も0Vとなる。
電源がオンされ、電源電圧VDDが上昇を開始しても、電源電圧VDDを抵抗R1とR2で分圧した電圧がMOSトランジスタM1の閾値電圧Vth1未満のときには、MOSトランジスタM1はオフ状態となり、MOSトランジスタM1の出力電圧は電源電圧VDDとなる。MOSトランジスタM1の出力電圧が電源電圧VDDのとき、インバータINV1の出力はローレベルの状態を保持する。インバータINV1の出力がローレベルのとき、キャパシタC1の電圧は接地電位となり、MOSトランジスタM2はオフ状態となっている。
電源電圧VDDが上昇し、電源電圧VDDを抵抗R1とR2で分圧した電圧が、MOSトランジスタM1の閾値電圧Vth1以上となると、MOSトランジスタM1がオンし、MOSトランジスタM1の出力電圧がハイレベルからローレベルに変化する。MOSトランジスタM1の出力がローレベルになると、インバータINV1の出力がハイレベルに変化する。
インバータINV1の出力がハイレベルに変化すると、キャパシタC1の充電が開始され、キャパシタC1が電源電圧VDDに充電される。そして、そのキャパシタC1の充電電圧がMOSトランジスタM2の閾値電圧Vth2以上になると、MOSトランジスタM2がオンする。MOSトランジスタM2がオンすると、インバータINV1の入力がローレベルとなり、インバータINV1の出力はハイレベルの状態が保持される。インバータINV1の出力に接続されたキャパシタC1と、インバータINV1の入力と接地との間に接続されたMOSトランジスタM2とからなる回路は、インバータINV1の出力がハイレベルとなったとき、その状態を保持する回路として機能する。このようにインバータINV1の出力がハイレベルになった状態を保持することで、電源電圧VDDが短い周期で変化した場合でも、インバータINV1の出力がハイレベルとローレベルを繰り返すのを防止している。
この第1の実施の形態のパワーオンリセット回路11は、電源電圧VDDを抵抗で分圧した電圧が、MOSトランジスタM1の閾値電圧Vth1以上か否かを検出しているので、電源電圧VDDの立ち上がりの傾きに依存せずに、電源電圧VDDが所定値に達したときにパワーオンリセット信号をローレベルからハイレベルに切り換えることができる。
従って、電源電圧VDDが緩やかに上昇する場合でも、電源オン時にロジック回路等をリセットするためのローレベルのリセット信号を確実に出力することができる。
図2は、電源電圧VDDとパワーオンリセット信号の波形を示す図であり、上側の波形図が電源電圧VDDの時間的変化を示し、下側の波形図がパワーオンリセット信号の時間的変化を示す。図2の縦軸は電圧を示し、横軸は時間を示す。また、図2の約2.3Vの位置の水平の線は、MOSトランジスタM1がオフからオン状態に変化するときの電源電圧VDDを示す。
図2は、電源電圧VDDとパワーオンリセット信号の波形を示す図であり、上側の波形図が電源電圧VDDの時間的変化を示し、下側の波形図がパワーオンリセット信号の時間的変化を示す。図2の縦軸は電圧を示し、横軸は時間を示す。また、図2の約2.3Vの位置の水平の線は、MOSトランジスタM1がオフからオン状態に変化するときの電源電圧VDDを示す。
以下、図2の波形図を参照しながら、パワーオンリセット回路11の動作を説明する。
図2に示すように電源がオンされた直後の一定期間は、電源電圧VDDを抵抗R1とR2で分圧した電圧がMOSトランジスタM1の閾値電圧Vth1未満となるので、その間ローレベルのパワーオンリセット信号が出力される。そして、電源電圧VDDを抵抗R1とR2で分圧した電圧がMOSトランジスタM1の閾値電圧Vth1以上となると、パワーオンリセット信号がハイレベルに変化する。電源がオンされてパワーオンリセット信号がローレベルからハイレベルに変化するまでの期間がリセット期間となる。
図2に示すように電源がオンされた直後の一定期間は、電源電圧VDDを抵抗R1とR2で分圧した電圧がMOSトランジスタM1の閾値電圧Vth1未満となるので、その間ローレベルのパワーオンリセット信号が出力される。そして、電源電圧VDDを抵抗R1とR2で分圧した電圧がMOSトランジスタM1の閾値電圧Vth1以上となると、パワーオンリセット信号がハイレベルに変化する。電源がオンされてパワーオンリセット信号がローレベルからハイレベルに変化するまでの期間がリセット期間となる。
この第1の実施の形態のパワーオンリセット回路11は、電源電圧VDDを抵抗R1とR2で分圧した電圧をMOSトランジスタM1のゲートに印加しているので、電源がオンされてから電源電圧VDDが所定値に達するまでの期間確実にローレベルのパワーオンリセット信号を出力することができる。すなわち、電源電圧VDDが緩やかに上昇し、その立ち上がり時間が長い場合でも、電源電圧VDDが一定電圧(ロジック回路等が動作可能な電圧)に達するまでの所定期間ローレベルのパワーオンリセット信号を出力することができる。これにより、電源電圧VDDがロジック回路等の動作が可能な電圧になった時点でローレベルのリセット信号を供給し、確実に回路をリセットすることができる。
また、図1の回路において、MOSトランジスタM1のゲートに印加される電圧は、抵抗R1,R2の抵抗比により決まるが、半導体集積回路の抵抗値の比のバラツキは比較的小さいので、MOSトランジスタM1における検出電圧の誤差を小さくできる。また、電源電圧VDDを検出する回路にキャパシタが含まれていないのでキャパシタの容量の誤差の影響も受けない。
次に、図3は、本発明の第2の実施の形態のパワーオンリセット回路21の回路図である。
この第2の実施の形態は、電源電圧VDDを分圧する分割回路にダイオード接続したMOSトランジスタM3を追加したものであり、その他の回路は図1と同じである。図1と同じ回路には同じ符号を付けてそれらの説明を省略する。
この第2の実施の形態は、電源電圧VDDを分圧する分割回路にダイオード接続したMOSトランジスタM3を追加したものであり、その他の回路は図1と同じである。図1と同じ回路には同じ符号を付けてそれらの説明を省略する。
図3において、抵抗R1と直列に接続された抵抗R2の他端には、ダイオード接続されたnチャネルMOSトランジスタM3が接続され、そのMOSトランジスタM3のソースは接地されている。この第2の実施の形態では、MOSトランジスタM1とMOSトランジスタM3の特性が揃うように、回路基板上の近い位置に、もしくは隣接して配置してある。また、MOSトランジスタM3のチャネル幅Wとチャネル長Lとの比W/Lと、MOSトランジスタM1のチャネル幅W’とチャネル長L’の比W’/L’の比は、例えば、W/L:W’/L’=2:1に設計してある。
第1の実施の形態のパワーオンリセット回路11は、MOSトランジスタM1の閾値電圧Vth1のバラツキが電源電圧VDDの検出誤差として現れる。
この第2の実施の形態は、上述した第1の実施の形態の効果の他に以下のような効果を有する。上記のパワーオンリセット回路21は、分圧回路にMOSトランジスタM3が含まれているので、半導体の製造条件等によりMOSトランジスタM1の閾値電圧Vth1が変化した場合に、分圧回路のMOSトランジスタM3の閾値電圧Vth3も同じように変化するので、閾値電圧Vthの変動による電源電圧VDDの検出誤差を小さくできる。
この第2の実施の形態は、上述した第1の実施の形態の効果の他に以下のような効果を有する。上記のパワーオンリセット回路21は、分圧回路にMOSトランジスタM3が含まれているので、半導体の製造条件等によりMOSトランジスタM1の閾値電圧Vth1が変化した場合に、分圧回路のMOSトランジスタM3の閾値電圧Vth3も同じように変化するので、閾値電圧Vthの変動による電源電圧VDDの検出誤差を小さくできる。
なお、第2の実施の形態では、分圧回路に2個の抵抗R1,R2とMOSトランジスタM3を用いているが、抵抗R1とMOSトランジスタM3で分圧回路を構成しても良い。
本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
(1)実施の形態は、抵抗で分圧した電圧をMOSトランジスタのゲートに印加しているが、MOSトランジスタに限らず、インバータ等の他の回路でも良い。また、MOSトランジスタに限らずバイポーラトランジスタでも良い。
(2)電圧検出回路は、実施の形態に示したトランジスタ1個からなる回路に限らず、複数のトランジスタを用いた回路でも良い。
本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
(1)実施の形態は、抵抗で分圧した電圧をMOSトランジスタのゲートに印加しているが、MOSトランジスタに限らず、インバータ等の他の回路でも良い。また、MOSトランジスタに限らずバイポーラトランジスタでも良い。
(2)電圧検出回路は、実施の形態に示したトランジスタ1個からなる回路に限らず、複数のトランジスタを用いた回路でも良い。
11、12 パワーオンリセット回路
M1、M2、M3 MOSトランジスタ
M1、M2、M3 MOSトランジスタ
Claims (4)
- 電源電圧を分圧する複数の抵抗からなる分圧回路と、前記分圧回路で分圧された電圧に基づいて電源電圧が所定値以上か否かを検出する回路とからなる電圧検出回路と、
前記電圧検出回路の出力信号が入力するインバータと、
前記インバータの入力と接地との間に接続されたトランジスタと、
前記インバータの出力により充電されると共に、充電電圧を前記トランジスタのバイアス電圧として供給するキャパシタとを備えるパワーオンリセット回路。 - 電源電圧が所定値以上か否かを検出する前記回路は、前記分圧回路で分圧された電圧がゲートに印加されるMOSトランジスタからなる請求項1記載のパワーオンリセット回路。
- 電源と接地との間に直列に接続された少なくとも1つの抵抗とダイオード接続されたトランジスタとからなる分圧回路と、前記分圧回路で分圧された電圧に基づいて電源電圧が所定値以上か否かを検出する回路とからなる電圧検出回路と、
前記電圧検出回路の出力信号が入力するインバータと、
前記インバータの入力と接地との間に接続されたトランジスタと、
前記インバータの出力により充電されると共に、充電電圧を前記インバータの入力に接続された前記トランジスタのバイアス電圧として供給するキャパシタとを備えるパワーオンリセット回路。 - 前記分圧回路の前記トランジスタは、ダイオード接続されたMOSトランジスタからなり、電源電圧が所定値以上か否かを検出する前記回路は、ドレインが抵抗を介して電源電圧に接続され、前記分圧回路で分圧された電圧がゲートに印加され、ソースが接地されたMOSトランジスタからなる請求項3記載のパワーオンリセット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006095457A JP2007272429A (ja) | 2006-03-30 | 2006-03-30 | パワーオンリセット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006095457A JP2007272429A (ja) | 2006-03-30 | 2006-03-30 | パワーオンリセット回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007272429A true JP2007272429A (ja) | 2007-10-18 |
Family
ID=38675190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006095457A Withdrawn JP2007272429A (ja) | 2006-03-30 | 2006-03-30 | パワーオンリセット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007272429A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152693A (ja) * | 2007-12-18 | 2009-07-09 | Mitsumi Electric Co Ltd | 初期化回路及び初期化回路を有する保護検出回路 |
JP2011096238A (ja) * | 2009-10-02 | 2011-05-12 | Rohm Co Ltd | 半導体装置、電圧比較回路およびそれを利用した電源管理回路、ならびにそれらを用いた電子機器 |
CN109474263A (zh) * | 2018-12-17 | 2019-03-15 | 上海贝岭股份有限公司 | 一种上电复位电路 |
-
2006
- 2006-03-30 JP JP2006095457A patent/JP2007272429A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152693A (ja) * | 2007-12-18 | 2009-07-09 | Mitsumi Electric Co Ltd | 初期化回路及び初期化回路を有する保護検出回路 |
JP2011096238A (ja) * | 2009-10-02 | 2011-05-12 | Rohm Co Ltd | 半導体装置、電圧比較回路およびそれを利用した電源管理回路、ならびにそれらを用いた電子機器 |
CN109474263A (zh) * | 2018-12-17 | 2019-03-15 | 上海贝岭股份有限公司 | 一种上电复位电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679412B2 (en) | Power supply circuit | |
TWI564910B (zh) | 感測放大器 | |
US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
JP2006148858A (ja) | パワーオンリセット回路 | |
US7482847B2 (en) | Power-on reset circuit | |
JPH08186484A (ja) | パワーオン・リセット回路 | |
JP2010147835A (ja) | パワーオンリセット回路 | |
US10116299B2 (en) | Power-on reset circuit | |
JP2007272429A (ja) | パワーオンリセット回路 | |
JP2006511161A (ja) | 電力供給レベル監視およびリセット生成 | |
JP2007033113A (ja) | 過電流検出回路 | |
US9030246B2 (en) | Semiconductor device | |
JP2010016435A (ja) | パワーオンリセット回路 | |
US9514821B2 (en) | Discharge circuit | |
US20100019803A1 (en) | Oscillation detection circuit | |
JP2010232848A (ja) | 半導体メモリの内部電源のスタートアップ回路 | |
JP2010118802A (ja) | パワーオンリセット回路 | |
JP2001339285A (ja) | パワーオフ検出回路 | |
JP2015136003A (ja) | パワーオンリセット回路 | |
KR100630977B1 (ko) | 파워온 리셋 회로 | |
JP5971604B2 (ja) | 電圧検出回路 | |
JP2010153974A (ja) | コンパレータ及び検出回路 | |
JP2005039635A (ja) | パワーオンリセット回路 | |
US9893612B2 (en) | Voltage generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090602 |