JP2007267344A - 有極型帯域阻止フィルタ - Google Patents

Abstract

【課題】阻止域底部における減衰特性の平坦性と、阻止域底部両側の立ち上がり急峻性とを兼ね備えた通過特性を有すとともに、隣接チャンネル信号を過度に減衰させることなく、希望チャンネルの信号は問題なく減衰できる有極型帯域阻止フィルタを提供する。
【解決手段】信号伝送路８３上の第一分岐点から接地側に分岐し、誘電体共振器ＲＥＳ１とコンデンサＣ３，Ｃ４とを並列共振結合した構成で第一減衰極ｆ_Lを形成する為の第一共振部１６及び第一分岐点とは異なる第二分岐点から接地側に分岐し、誘電体共振器ＲＥＳ２とコンデンサＣ５，Ｃ６とを並列共振結合した構成で第二減衰極を形成する為の第二共振部１７が設けられている。さらに、信号伝送路８３上にて、第一共振部１６と第二共振部１７とを結合する形で、遮断域の第一減衰極と第二減衰極との間に生ずるリップルを減衰させる結合回路側ＬＣ並列共振部１０Ｒを有する結合回路部６０が設けられている。
【選択図】 図３Ａ

Description

この発明は、有極型帯域阻止フィルタに関する。

特開２００５−３２８３５３号公報

テレビ放送などの受信機においては、アンテナからの受信信号を同軸ケーブルなどの信号ケーブルを介して受信回路に入力するようにしている。周知の課題として、受信信号には、ノイズや電波干渉などの様々な要因により妨害波が重畳し、受信障害を生ずることがある。このような妨害波は、受信機が設置される地域や周辺環境によって程度も周波数帯も異なるため、必要な帯域をカバーするフィルタを受信機に外付けして解決を図ることが多い。

近年、電波放送の形態は非常に多様化しており、多チャンネル化の傾向も著しいので、干渉・妨害に対する対策はより切実なものとなっている。例えば地上波放送のＵＨＦ帯の場合、アナログ放送のチャンネルが設定されていることに加え、最近になって同じＵＨＦ帯で地上波デジタル放送も開始された。地上波デジタル放送は将来的には現行のアナログ地上波放送を完全に置き換えるべく計画されているが、受信機普及なども考慮して２０１１年まではアナログ／デジタルのサイマル放送が行われることになっている。そのためUHF帯域の周波数使用状況は大幅に過密となり、隣接チャンネル波や同一チャンネル波による受信障害の問題が深刻化している。これらは、高調波的な妨害波などと異なり、希望波の受信周波数に非常に近接して現われるため、その除去に際しては使用するフィルタの狭帯域化が必要となる。

特に、上記のようなＵＨＦ帯でのサイマル放送の場合、周波数使用状況が過密になるため、ある地域では現行アナログ放送チャンネルの再設定及びアンテナ調整等が必要となり、隣接チャンネル波や同一チャンネル波による受信障害がより発生しやすくなる。例えば、一方がデジタルで他方がアナログとなる形でチャンネルが隣接しており、かつ、デジタル放送受信レベルが隣接チャンネルのアナログ放送受信レベルを上回る場合は、隣接チャンネルのアナログ再生映像に干渉縞・ノイズ等の影響を生じることが知られている。

地上波デジタル放送対応の受像機は現在普及の途上にあり、同じ家屋内でデジタル放送とアナログ放送の双方を受信したい要望も当面は続くものと思われる。この場合、隣接チャンネル信号の各受信レベルを適正に維持しつつ、ノイズ要因となるチャンネル信号だけを選択的に減衰させるという厳しい要求が出てくる。具体的には、減衰対象となるチャンネル信号の帯域においてはなるべくフラットな減衰特性を有し、逆にその隣接チャンネル信号の帯域では減衰が極力小さくなるよう、阻止域の両側で非常に急峻な立ち上がり特性を有したフィルタ通過特性が要求されることになる。本願出願人は、このような要望にこたえるべく、特許文献１の狭帯域フィルタユニットを提案しているが、阻止域の幅が狭く、また、阻止域底部両側のフィルタ通過特性の急峻性も不十分であり、性能的には今一歩であった。

本発明の課題は、阻止域底部における減衰特性の平坦性と、該阻止域底部両側の立ち上がり急峻性とを兼ね備えたフィルタ通過特性を有し、ひいては、隣接チャンネル信号を過度に減衰させることなく、希望チャンネルの信号は問題なく減衰できる有極型帯域阻止フィルタを提供することにある。

課題を解決するための手段及び作用・効果

本発明の有極型帯域阻止フィルタは、遮断域の両端に第一減衰極と第二減衰極とを有する有極型帯域阻止フィルタであって、上記の課題を解決するために、
一端が入力部とされ他端が出力部とされた信号伝送路と、
信号伝送路上の第一分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する第一減衰極を形成するための第一ＬＣ型並列共振部と、
信号伝送路上の第一分岐点とは異なる第二分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する第二減衰極を形成するための第二ＬＣ型並列共振部と、
信号伝送路上にて、第一ＬＣ型並列共振部と第二ＬＣ型並列共振部とを結合する形で設けられ、遮断域の第一減衰極及び第二減衰極における減衰レベルと、それら第一減衰極及び第二減衰極に挟まれた帯域での減衰レベルとの差を縮小する結合回路側ＬＣ並列共振部を有する結合回路部と、を備えたことを特徴とする。

上記本発明の構成においては、Ｑ値の大きい誘電体共振器をインダクタとして使用した第一ＬＣ型並列共振部と第二ＬＣ型並列共振部とを有し、これらＬＣ型並列共振部により第一減衰極と第二減衰極とが深く形成されることにより、阻止域両側のフィルタ通過特性の立ち上がり急峻性が向上する。しかし、各ＬＣ型並列共振部による信号減衰レベルが低くなる第一減衰極と第二減衰極とに挟まれた阻止域底部には、第一減衰極及び第二減衰極における減衰レベルとの差により、山形の大きな盛り上がり（以下、この盛り上がりのことを「リップル」と称する）が生ずることとなる。そこで、上記のごとく、結合回路側ＬＣ並列共振部を有する結合回路部を介してこれら第一ＬＣ型並列共振部と第二ＬＣ型並列共振部とを結合することにより、阻止域底部に生ずる上記のリップルを効果的に減衰できる。また、阻止域底部両側の第一減衰極及び第二減衰極の各周波数を、減衰対象チャンネルの帯域両端に合わせ込む形で調整すれば、阻止域底部すなわち該減衰対象チャンネル信号帯域における平坦性に優れ、かつ、阻止域底部両側では急峻に立ち上がるフィルタ通過特性が得られ、隣接チャンネル信号を過度に減衰させることなく、希望チャンネル信号は問題なく減衰できる有極型帯域阻止フィルタが実現する。特に、ＵＨＦ帯における地上波デジタル／アナログの隣接チャンネル同士は、チャンネル間の周波数帯域幅が非常に小さく、希望チャンネル信号を減衰させようとした場合、隣接チャンネル信号への影響が従来は避け難かった。しかし、本発明の採用により、阻止域の周波数をＵＨＦ帯に設定しておくと、アナログ／デジタルのサイマル放送化により周波数使用状況が過密となっているＵＨＦ放送での妨害波の影響を臨機応変に軽減することが可能となる。

次に、第一ＬＣ型並列共振部及び第二ＬＣ型並列共振部の少なくともいずれかに含まれる静電容量がトリマコンデンサにより可変とすることができる。これにより、第一減衰極又は第二減衰極の周波数調整を容易に行なうことができ、減衰を希望するチャンネル信号帯域にフィルタ通過特性を容易に適合・同調させることができる。この効果は、第一ＬＣ型並列共振部と第二ＬＣ型並列共振部との双方にトリマコンデンサを設けた場合に特に著しい。また、第一ＬＣ型並列共振部と第二ＬＣ型並列共振部とのインダクタンスは、互いに等しく設定することが望ましい。

また、第一ＬＣ型並列共振部と第二ＬＣ型並列共振部とのそれぞれに対応して、各並列共振回路中の等価インダクタンスと、それに直列に接続された結合コンデンサとからなる直列共振回路を設けることができる。このような結合コンデンサの追加により直列共振回路を補助形成することで、その直列共振点付近の周波数において、第一ＬＣ型並列共振部ないし第二ＬＣ型並列共振部と結合回路部との分岐点における接地側（各並列共振回路側）へのインピーダンスがゼロとなり、より深く急峻な減衰極特性を得ることができる。

次に、結合回路部は、第一分岐点と第二分岐点との間で信号伝送路に直列挿入される第一コイルを備え、結合回路側ＬＣ並列共振部が接地に対しフロート形態で設けられるとともに、該結合回路側ＬＣ並列共振部に含まれる第二コイルが第一コイルとトランス結合された構成とすることができる。各減衰極の急峻性を維持しつつ第一ＬＣ型並列共振部と第二ＬＣ型並列共振部とを結合するには、結合回路部をインダクタンスのなるべく小さいコイル（第一コイル）で構成することが望ましい。しかし、高周波域におけるコイルのインダクタンス縮小には巻線数による制限があるので、理想よりもインダクタンスの大きなコイルで２つの並列共振回路を接続せざるを得ない。このとき、得られるフィルタ通過特性において阻止域両側の急峻性が損なわれやすく、隣接チャンネル信号に対し多少の影響を生じる。しかし、上記のように、フロート形態の結合回路側ＬＣ並列共振部の第二コイルを信号線路側の第一コイルとトランス結合することで、第一コイルの見かけのインダクタンスを大幅に縮小することができ、阻止域底部両側の立ち上がり急峻性がさらに優れたフィルタ通過特性が得られる。

結合回路側ＬＣ並列共振部は、第一減衰極と第二減衰極とに挟まれた帯域内に共振点を有するものとすることができる（以下、同調形回路構成という）。この構成によると、阻止域底部のリップル除去効果が高くフィルタ通過特性の平坦性がより向上し、阻止域底部両側の立ち上がり急峻性もより鋭くなり、切れ味のよいフィルタ通過特性が得られる。この効果は、結合回路側ＬＣ並列共振部の共振点が、第一減衰極と第二減衰極とに挟まれた帯域の中心周波数に一致するように定められるときに特に顕著である。

他方、結合回路側ＬＣ並列共振部は、第一減衰極と第二減衰極とに挟まれた帯域の外に共振点を有するものとして構成してもよい（以下、非同調形回路構成という）。この場合も、上記同調形回路構成ほどではないが、阻止域底部のリップル除去効果と阻止域底部両側の立ち上がり急峻性が向上する。また、前述の第一ＬＣ型並列共振部と第二ＬＣ型並列共振部に含まれるトリマコンデンサ等により、フィルタ通過特性形状を大きく変化させることなく、阻止域の深さを微調整することが比較的容易である（つまり、希望チャンネル信号の減衰レベルを、隣接チャンネル信号への影響の度合いをそれほど変化させることなく微調整できる）。

上記構成において、第一コイルと第二コイルとはいずれも空芯コイルとすることができ、対向距離が変更可能な形でコイル軸線方向に対向配置することができる。これにより、第二コイルと第一コイルとのトランス結合の強さ、ひいてはフィルタの減衰特性を容易に調整することができる。特に、同調形回路構成では、第一コイルと第二コイルとの対向距離の変更により、その両側の立ち上がり急峻性を損ねることなく減衰域底部の深さを大きく変更することが可能となる。また、結合回路側ＬＣ並列共振部に含まれる静電容量は、トリマコンデンサにより可変とすることで、結合回路側ＬＣ並列共振部の共振点を容易に変更でき、回路構成を同調形とするか非同調形とするかの選択や、フィルタ通過特性形状の微調整に利用することができる。

次に、本発明の有極型帯域阻止フィルタは、上記第一ＬＣ型並列共振部と、第二ＬＣ型並列共振部と、結合回路部とからなる部分を主フィルタとして、信号経路上に該主フィルタに対しカスケード接続される形で補助フィルタを設けることができる。該補助フィルタは、主フィルタの第一減衰極と第二減衰極とに挟まれた帯域の内側に第三減衰極と第四減衰極とを形成するために、信号伝送路上の第三分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する第三減衰極を形成するための第三ＬＣ型並列共振部と、信号伝送路上の第四分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する第四減衰極を形成するための第四ＬＣ型並列共振部と、第三分岐点と第四分岐点との間にて信号伝送路上に設けられる補助結合回路部とを有する補助フィルタと、を有してなるものとして構成される。このような補助フィルタを設けることで、主フィルタにより形成される第一減衰極と第二減衰極とに挟まれた阻止域の底部が、補助フィルタによりその内側に生ずる第三減衰極及び第二減衰極とによってさらに細分化される形で平坦化され、該平坦性と阻止域底部両側の立ち上がり急峻性に一層優れたフィルタ通過特性が得られる。

上記の補助フィルタにおいても、第三ＬＣ型並列共振部と第四ＬＣ型並列共振部とのそれぞれに対応して、各並列共振回路中の等価インダクタンスと、それに直列に接続された結合コンデンサとからなる直列共振回路を設けることができる。これにより、阻止域底部両側の立ち上がり急峻性がさらに改善される。

また、第三ＬＣ型並列共振部と第四ＬＣ型並列共振部とのそれぞれに、第三減衰極又は第四減衰極の深さを減少させる減衰抵抗を直列挿入することができる。これにより、補助フィルタの第三減衰極及び第四減衰極の間に形成されるリップル高さを減ずることができ、阻止域底部の平坦性がより改善される。補助結合回路部は、同軸ケーブルなどの分布定数線路により簡単に構成でき、また、フィルタ通過特性上もそれで十分である。

次に、結合回路部の結合回路側ＬＣ並列共振部は、信号伝送路上に直列挿入される形で設けることもできる。この場合も、前述のトランス形の結合回路部ほどではないが、阻止域底部のリップル除去効果と阻止域底部両側の立ち上がり急峻性が向上する。また、フィルタ通過特性の調整も容易である。

具体的には、結合回路側ＬＣ並列共振部を構成するコンデンサが、信号伝送路上に直列挿入される複数のコンデンサ列からなり、コンデンサ列上にて互いに隣接配置された１対のコンデンサ間に第一分岐点又は第二分岐点を形成する形で、第一ＬＣ型並列共振部及び第二ＬＣ型並列共振部のいずれかが該分岐点から接地側に分岐する形で設ける構成とすることもできる。また、結合回路側ＬＣ並列共振部を構成するコイルが、信号伝送路上に直列挿入される複数のコイル列からなり、コイル列上にて互いに隣接配置された１対のコイル間に第一分岐点又は第二分岐点を形成する形で、第一ＬＣ型並列共振部及び第二ＬＣ型並列共振部のいずれかが該分岐点から接地側に分岐する形で設ける構成とすることもできる。いずれの構成においても、阻止域底部両側の立ち上がり急峻性はやや損なわれるが、阻止域底部の深さ（すなわち、減衰特性）を大きくでき、また阻止域底部の平坦性が良好な利点がある。

なお、結合回路側ＬＣ並列共振部を、第一分岐点と第二分岐点との間にて信号伝送路上に直列挿入することも可能である。

以下、本発明の実施の形態を添付の図面に基づいて説明する。図１は、本発明の有極型帯域阻止フィルタの一実施形態を示すもので、フィルタ内蔵型ケーブルコネクタユニット（以下、単に「コネクタユニット」ともいう）１として構成されている。図１Ａは外観を示す平面図、図１Ｂはその内部構造を示す断面図及び左右の側面図である。コネクタユニット１は、各々機器の信号ケーブル６を接続するための第一コネクタ部１１及び第二コネクタ部１２が形成されたフィルタハウジング１３と、フィルタハウジング１３内に収容され、第一コネクタ部１１と第二コネクタ部１２との間に挿入される有極型帯域阻止フィルタ回路７が搭載された回路基板７０とを有する。

図１Ｂに示すように、フィルタハウジング１３は、一端に第一コネクタ部１１が形成され、他端に開口を有する筒状に構成された本体部２と、第二コネクタ部１２が形成されるとともに本体部２の開口を着脱可能に塞ぐ蓋部４とを有する。本体部２及び蓋部４は、いずれもステンレス鋼などの金属製である。横長に形成された回路基板７０は通常のプリント配線基板であり、長手方向の一端が蓋部４の内側端面に固定され、該回路基板７０を本体部２の内側に挿入しつつ蓋部４を本体部２に装着するようにしている。このように構成することで、フィルタハウジング１３内部への回路基板７０の組付けを非常に容易に行なうことができる。本実施形態においては、蓋部４は、蓋部本体４２の外周面に形成された雄ねじ部４３が、本体部２の開口内周面に形成された雌ねじ部２４に螺合するようになっており、蓋部本体４２の後端側には、本体部２の開口内径よりも径大に構成されたフランジ部４１が一体化されている。

回路基板７０の長手方向の各端部からは、結合回路部ＣＡＣの各端部に導通する入出力用のリード線８４，８６が延出している。そして、それら入出力用のリード線８４，８６が本体部２及び蓋部４側に形成されたリード取出用貫通孔２ｈ，４ｈを経て各々第一コネクタ部１１及び第二コネクタ部１２に引き出されている。そして、リード取出用貫通孔２ｈ，４ｈの内部において、蓋部４又は本体部２をなす導体部とリード線８４，８６との間が防水用の高分子材料部５４，９４にて充填されている。これにより、コネクタ側からフィルタハウジング１３内への水滴等の侵入を効果的に防止することができる。

第二コネクタ１２は、蓋部４の後端面から突出する筒状部４９（外周面に、ケーブル固定用のナット５を螺合させるための雄ねじ部３１が形成されている）にて構成され、結合対象となる同軸ケーブルの芯線端部を保持するためのソケット金具４８が内蔵された雌コネクタとされている。ソケット金具４８は、挿入される同軸ケーブル６の芯線を導通状態で狭持するためのもので、回路基板７０からのリード線８６とはんだ付けされている。また、第一コネクタ１１は、本体部２の反対側の端面から突出する筒状部５６にて構成され、雌ねじ部５２を有したケーブル固定用のナット５’が、摺動リング２３を介して筒状部５６の外周面に回転可能に嵌め込まれている。そして、図１Ａに示すように、同軸ケーブル６の末端に装着された端子用ボルトリング６Ｔを、ナット５’の雌ねじ部に螺合することで接続を行なう。

図１Ａに示すように、回路基板７０の長手方向の端部からは、入出力用のリード線８４が延出し、回路基板７０のリード線８４の延出側基端部に対応する位置に、該リード線８４の周囲を取り囲むシールド導体８９が設けられている。これにより、高周波の接地効果がより高められている。

図３Ａは、有極型帯域阻止フィルタ回路７の回路構成例を示すものである。この回路は、ＵＨＦテレビ放送受信用のものであり、図３Ｂに示すように、遮断域の両端に第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとを有する。図３Ａの回路図が示すように、信号伝送路８３の一端が入力部８６（図１の第一コネクタ部１１側）とされ、他端が出力部８４（図１の第二コネクタ部１２側）とされている。信号伝送路８３上の第一分岐点から接地側に分岐する形で、インダクタをなす誘電体共振器ＲＥＳ１とキャパシタＣ３，Ｃ４とを並列共振結合した構成を有する第一減衰極ｆ_Ｌを形成するための第一ＬＣ型並列共振部１６が設けられている。また、信号伝送路８３上の第一分岐点とは異なる第二分岐点から接地側に分岐する形で、インダクタをなす誘電体共振器ＲＥＳ２とキャパシタＣ５，Ｃ６とを並列共振結合した構成を有する第二減衰極ｆ_Ｈを形成するための第二ＬＣ型並列共振部１７が設けられている。さらに、信号伝送路８３上にて、第一ＬＣ型並列共振部１６と第二ＬＣ型並列共振部１７とを結合する形で、遮断域の第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとの間に生ずるリップルを減衰させる結合回路側ＬＣ並列共振部１０Ｒを有する結合回路部６０が設けられている。

上記回路では、第一コネクタ１１側が入力側（つまり、アンテナ側）、第二コネクタ１２側が出力側（つまり、テレビ側）であり、入力側インピーダンスは７５Ωである。また、本実施形態では、フィルタ回路の出力インピーダンスも７５Ωであり、該フィルタに接続される同軸ケーブルの特性インピーダンス７５Ωに合わせ込んである。なお、集中定数回路素子（コンデンサと誘電体共振器）の回路定数は、図面中に記載している（他の回路図においても同様）。

第一ＬＣ型並列共振部１６及び第二ＬＣ型並列共振部１７は、いずれも静電容量がトリマコンデンサＣ４，Ｃ６により可変とされてなる。本実施形態では、トリマコンデンサＣ４，Ｃ６に、それぞれ容量固定の結合コンデンサＣ３，Ｃ５が接続されている。また、第一ＬＣ型並列共振部１６と第二ＬＣ型並列共振部１７とのそれぞれに対応して、各並列共振回路中の等価インダクタンス（図３Ａでは誘電体共振器／トリマコンデンサと接続用の線路部等からなる）に直列に結合コンデンサＣ１，Ｃ２が接続された直列共振回路が設けられている。第一ＬＣ型並列共振部１６ないし第二ＬＣ型並列共振部１７は、減衰させるべき妨害波の周波数が異なる場合も、トリマコンデンサＣ４，Ｃ６の容量調整により減衰極の周波数を変更できるので、減衰の選択性を良好に維持できる。

次に、結合回路部６０は、第一分岐点と第二分岐点との間で信号伝送路８３に直列挿入される第一コイルＬpを備え、結合回路側ＬＣ並列共振部１０Ｒが接地に対しフロート形態で設けられるとともに、該結合回路側ＬＣ並列共振部１０Ｒに含まれる第二コイルＬsが第一コイルＬpとトランス結合されている。結合回路側ＬＣ並列共振部１０Ｒに含まれる静電容量がトリマコンデンサＣ７により可変とされている。また、第一コイルＬpと第二コイルＬsとがいずれも空芯コイルとされ、対向距離が変更可能な形でコイル軸線方向に対向配置されている。

図２は、回路基板７０上の部品レイアウトの一例を示すもので、第一ＬＣ型並列共振部１６及び第二ＬＣ型並列共振部１７の構成部品である直方体状の誘電体共振器ＲＥＳ１，ＲＥＳ２が長手方向に隣接配置され、また、それら並列共振部１６，１７に含まれるトリマコンデンサＣ４，Ｃ６が基板長手方向の各端部側に寄せて配置されている。また、誘電体共振器ＲＥＳ１，ＲＥＳ２の対向間スペースには、第一コイルＬpと第二コイルＬsとが基板短辺方向にコイル軸線方向を一致させた形で対向配置されている。また、結合回路側ＬＣ並列共振部１０Ｒに含まれるトリマコンデンサＣ７も該対向間スペースに配置されている。第一コイルＬpと第二コイルＬsとは、いずれも巻線の基板実装側基端部で曲げ変形可能とされており、巻線部同士の間隔をドライバーなどの工具で押し広げれば、トランス結合される第一コイルＬpと第二コイルＬsとの結合定数Ｋを減少させることができ、逆に接近させれば結合定数Ｋを増加させることができる。

結合側ＬＣ並列共振部１０Ｒは、第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとに挟まれた帯域（阻止域底部）の外に共振点fsを有するように回路定数が定められている。従って、結合側ＬＣ並列共振部１０Ｒの減衰特性曲線は、上記の阻止域底部に生ずる山形のリップルに対し、周波数増加方向または減少方向にいずれかに単調に減少する形で寄与し、リップル低減されたフィルタ通過特性波形を示すようになる。図３Ｂは、図３Ａの回路のフィルタ通過特性のシミュレーション結果であり（シミュレーションソフトとして、（株）エム・イー・エル社製の高周波・マイクロ波ＥＤＡツール：Ｓ−ＮＡＰ／Ｐｒｏを使用した：以下も同様）、図３Ｃは実測波形である。第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとの間に残留リップルが生じている。

一方、図４Ａのように、結合回路側ＬＣ並列共振部１０Ｒは、第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとに挟まれた帯域（阻止域底部）内に共振点ｆsを有するように回路定数を定めることも可能である。ここでは、結合回路側ＬＣ並列共振部１０Ｒの共振点fsが、第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとに挟まれた帯域の中心周波数に一致するように定められている。図４Ｂは、そのフィルタ通過特性波形のシミュレーション結果であり、第一減衰極ｆ_Ｌ及び第二減衰極ｆ_Ｈのほか、阻止域底部の中央に第三の減衰極ｆsが現われており、阻止域底部の平坦性がより向上している。また、阻止域底部両側の立ち上がりもより急峻であり、隣接チャンネル信号への影響を軽減しつつ希望チャンネル信号を選択的に減衰させる効果がより大きい。

図５Ａは、図４Ａの回路にて結合回路側ＬＣ並列共振部１０Ｒを省略した場合の回路構成であり、図５Ｂはそのシミュレーション結果を示すものである。第一ＬＣ型並列共振部１６及び第二ＬＣ型並列共振部１７による第一減衰極ｆ_Ｌと第二減衰極ｆ_Hとの形成が顕著であるが、両減衰極の間に表れているリップルの高さも相当に大きい。一方、図６Ａは、図４Ａの回路にて結合回路６０のみを取り出した場合の回路図であり、図６Ｂはそのシミュレーション結果を示すものである。この回路は、結合回路側ＬＣ並列共振部１０Ｒの共振点に対応した比較的深い減衰極ｆsが形成されている。そして、これら図５Ａと図６Ａの回路を合成したものが、図４Ａの回路に相当し、図６Ｂにおける結合回路側ＬＣ並列共振部１０Ｒに由来した減衰極ｆsにより、図５Ｂにおけるリップルが相殺されてフィルタ通過特性が平坦化することが理解できる。また、阻止域底部の中央に表れている第三の減衰極ｆsが、図６Ｂの減衰極ｆsに由来したものであることも明らかである。

また、図７は、図４Ａの回路において、第一コイルＬpと第二コイルＬsとの対向距離を変更することにより、結合係数Ｋの値を種々に設定して行なったフィルタ通過特性のシミュレーション結果を示すものである。阻止帯域の中心周波数はＫの値によらずほぼ一定であるが、Ｋの値が大きくなるほど阻止帯域底部の深さが大きく増大していることがわかる。また、阻止帯域底部の帯域幅や、阻止帯域底部両端近傍の立ち上がり急峻性はＫの値に対してほとんど変化しておらず、隣接チャンネル信号のレベルにあまり影響することなく希望チャンネル信号に対する減衰レベルをＫの値に応じて自由に変更できることがわかる。

図４Ａのタイプのフィルタ回路を構成するに際しては、さらに以下のようなことを考慮することができる（図８の説明図も参照）。
（１）阻止帯域の谷深さＨ及び谷の急峻度合い［全体形状］は、直列共振回路の結合コンデンサＣ１，Ｃ２の容量によって調整可能である。Ｃ１，Ｃ２≦１ｐＦにすると谷が深く鋭くなる。
（２）阻止帯域の谷の周波数位置は、基本的に誘電体共振器ＲＥＳ１，ＲＥＳ２の自己共振周波数と結合コンデンサＣ１，Ｃ２（直列共振回路の共振周波数）で定まるが、その谷位置f_H，f_Lの微調整は、それぞれＬＣ並列共振部を構成するトリマコンデンサＣ４，Ｃ６で調整できる。
（３）阻止帯域の谷の傾斜［急峻性］と谷の深さは、対応する第一ＬＣ型並列共振部１６と第二ＬＣ型並列共振部１７の、トリマコンデンサＣ４，Ｃ６のＱ値によって調整可能である。
（４）阻止帯域中央部の底位置レベルは、Ｃ７のＱ値で調整できる。
（５）特に、L_p＝Ｌ≒１０ｎＨのときに良好なフィルタ通過特性形状となり、前述のごとく、谷全体の深さＨをその結合係数Ｋで調整することができる。
（６）Ｑ値の大きいトリマコンデンサＣ４，Ｃ６，Ｃ７を使用することで、誘電体共振器ＲＥＳ１，ＲＥＳ２の急峻な周波数特性に、Ｃｘ／Ｃｙ／Ｃｚの急峻な周波数特性が相乗的に作用して、よりシャープな周波数選択性能が実現可能である。
（７）結合回路の共振周波数ｆsがｆ_Ｈ、ｆ_Ｌのいずれの側に近いかに応じて、各直列共振回路の共振周波数ｆ_Ｈ及びｆ_Ｌに対し、結合回路のインピーダンスが多少異なる場合がある。この場合、各直列共振回路（トラップ）の減衰特性の急峻性にも若干の相違が生ずる。つまり、共振周波数ｆ_Ｈ及びｆ_Ｌの一方において、直列共振回路（トラップ）の減衰特性が他方よりも急峻となり、谷壁の左右の急峻度が大きくなるわけである。共振周波数ｆ_Ｈ及びｆ_Ｌのいずれにおいて減衰特性が急峻となるかは、トリマコンデンサＣ４，Ｃ６の調整により自由に選択可能である。通過阻止したいチャネルの一方に、通過させたいチャンネルが隣接している場合は、その通過させたい隣接チャンネル側の直列共振回路を急峻側として設定すると、損失が少なくなる利点がある。

なお、前述の非同調形回路構成においても、上記の（１）〜（３）は同様に考慮することができる。また、非同調形回路構成の事項として以下のようなことを考慮することができる。
（８）結合回路側ＬＣ並列共振部１０Ｒの第一コイルＬｐのインダクタンスＬを増加させると（例えば、Ｌ≧２０ｎＨ、Ｃ７≧４．５ｐＦ）フィルタの形状が安定・良好になる。
（９）トランスの同調容量をなすトリマコンデンサＣ７はフィルタ形状にあまり影響せず、そのＱ値は５０以上のものを採用することが望ましい。

なお、上記の実施形態では、特定のチャンネル（チャンネル帯域幅は、例えば６ＭＨｚ）を１つのみ選択して減衰させるようにしたが、電波環境によっては、連続する複数チャンネル（例えば２〜３チャンネル）をまとめて減衰させる必要が生じることもありえる。この場合は、前述の直列共振回路を構成する結合コンデンサＣ１，Ｃ２の容量設定値を大きくする（例えば３ｐＦ〜１０ｐＦ）ことにより、減衰量Ｈを深くすれば実現可能である。

次に、図９Ａの有極型帯域阻止フィルタ７においては、図４Ａと同様の集中定数素子の接続関係、つまり、第一ＬＣ型並列共振部ＲＥＳ１と、第二ＬＣ型並列共振部ＲＥＳ２と、結合回路部６０とを有した主フィルタ７Ａに加え、信号経路上に該主フィルタ７Ａに対しカスケード接続される形で補助フィルタ７Ｂが設けられている。図１０Ａは主フィルタ７Ａを取り出して示すものであり、図１０Ｂはそのシミュレーション結果を示している。ここでは、主フィルタ７Ａ単独では帯域中央のリップルをそれほど減衰させるようにはなっていないが、阻止域底部の減衰深さと両端の立ち上がり急峻性は図４Ａの回路よりも顕著となるように回路定数が設定されている。

一方、図１１Ａは補助フィルタ７Ｂを取り出して示すものであり、図１１Ｂ及び図１１Ｃはそのシミュレーション結果を示している。補助フィルタ７Ｂは、主フィルタ７Ａの第一減衰極ｆ_Ｌと第二減衰極ｆ_Ｈとに挟まれた帯域（阻止域底部）の内側に第三減衰極ｆ₁と第四減衰極ｆ₂とを形成するためのものである。具体的には、信号伝送路８３上の第三分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器ＲＥＳ３とキャパシタＣ９とを並列共振結合した構成を有する第三減衰極ｆ₁を形成するための第三ＬＣ型並列共振部１１６と、信号伝送路８３上の第四分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器ＲＥＳ４とキャパシタＣ１１とを並列共振結合した構成を有する第四減衰極ｆ₂を形成するための第四ＬＣ型並列共振部１１７と、第三分岐点と第四分岐点との間にて信号伝送路８３上に設けられる補助結合回路部１１０とを有する。この補助フィルタも、第三減衰極ｆ₁と第四減衰極ｆ₂とを有する一種の有極型帯域阻止フィルタである。補助結合回路部１１０は、分布定数線路部（例えば阻止域の中心周波数に対応するλ／４線路部（線路長は、λ／４ジャストに対して±１５％程度の変動は許容される）、本実施形態では同軸ケーブルで構成されている。

補助フィルタ７Ｂも主フィルタ７Ａと同様に、第三ＬＣ型並列共振部１１６と第四ＬＣ型並列共振部１１７とのそれぞれに対応して、各並列共振回路中１１６，１１７の等価インダクタンスと、それに直列に接続された結合コンデンサＣ８，Ｃ１０とからなる直列共振回路が設けられている。また、第三ＬＣ型並列共振部１１６と第四ＬＣ型並列共振部１１７とのそれぞれに、第三減衰極ｆ₁又は第四減衰極ｆ₂の深さを減少させる減衰抵抗Ｒ１，Ｒ２が直列挿入されている。減衰抵抗Ｒ１，Ｒ２がゼロのときは、図１１Ｂに示すように、第三減衰極ｆ₁と第四減衰極ｆ₂との周波数間隔がやや広く、両者の間に生ずるリップルも大きい。しかし、減衰抵抗Ｒ１，Ｒ２を設けることで、第三減衰極ｆ₁と第四減衰極ｆ₂とが適度に接近し、補助フィルタ７Ｂ特有のリップルは解消され、第三減衰極ｆ₁と第四減衰極ｆ₂とにより形成される補助フィルタ７Ｂの阻止域底部の平坦性が向上する。

図１２Ａに示すように、このような補助フィルタ７Ｂを主フィルタ７Ａに接続した回路構成では、図１０Ｂと図１１Ｃとを重ね合わせた、図１２Ｂ（シミュレーション）に示すようなフィルタ通過特性が得られる。図１０Ｂのリップルは、図１１Ｃの補助フィルタの阻止域底部により平坦につぶされる形となる。また、主フィルタ７Ａのフィルタ通過特性を敢えてリップルを残し、帯域阻止底両側の立ち上がり急峻性を優先した形状とすることで、トレードオフの関係にある帯域阻止底の平坦性と両側の立ち上がり急峻性との双方を、さらに向上させることに成功している。このとき、阻止域底部には、第一減衰極ｆ_Ｌ、第三減衰極ｆ₁、第四減衰極ｆ₂及び第二減衰極ｆ_Hの４つの減衰極が現われるのが特徴である。ただし、減衰極が近接している場合など、これらの全てが常に明瞭に現われるわけではない。例えば、図９Ａのごとくに回路定数を定めた場合のフィルタ通過特性のシミュレーション結果を図９Ｂに、実測結果を図９Ｃにそれぞれ示すが、シミュレーション結果では、第一減衰極ｆ_Ｌと第三減衰極ｆ₁、及び第四減衰極ｆ₂と第二減衰極ｆ_Hがそれぞれ近接して一体化し、見かけ上２つの減衰極しか存在しないように見える。また、実測結果でも明瞭に分離している減衰極は３つである。実測結果にて、補助フィルタを省略した図３Ｃのフィルタ通過特性と、補助フィルタを設けた図９Ｃの結果を比較しても明らかな通り、補助フィルタを設けた場合は阻止域底部の深さと平坦性、及び両側の立ち上がり急峻性が全てにおいて向上していることが明らかである。

次に、結合回路部の結合回路側ＬＣ並列共振部を、信号伝送路上に直列挿入される形で設ける例について説明する。図１３Ａの回路では、結合回路側ＬＣ並列共振部１０Ｒを構成するコンデンサが、信号伝送路８３上に直列挿入される複数の、本実施形態では２個のコンデンサ列Ｃ７，Ｃ８からなる。そして、それら隣接配置された１対のコンデンサＣ７，Ｃ８間に第一分岐点を形成する形で、第一ＬＣ型並列共振部ＲＥＳ１が該分岐点から接地側に分岐する形で設けられている。図１３Ｂは、そのフィルタ通過特性のシミュレーション結果を示している。阻止域底部両側の立ち上がりはややブロードであるが、阻止域底部の平坦性は逆に良好である。なお、コンデンサＣ７，Ｃ８間に第二分岐点を形成し、第二ＬＣ型並列共振部ＲＥＳ２を該分岐点から接地側に分岐する形で設けてもよい。

図１４Ａの回路では、結合回路側ＬＣ並列共振部１０Ｒを構成するコイルが、信号伝送路８３上に直列挿入される複数の、本実施形態では２個のコイル列Ｌ１，Ｌ２からなり、互いに隣接配置されたそれらコイルＬ１，Ｌ２間に第一分岐点を形成する形で、第一ＬＣ型並列共振部ＲＥＳ１を該分岐点から接地側に分岐する形で設けている。図１４Ｂは、そのフィルタ通過特性のシミュレーション結果を示している。阻止域底部両側の立ち上がりはややブロードであるが、阻止域底部の平坦性は良好であり、平坦域中央のリップルも非常に小さい。なお、コイルＬ１，Ｌ２間に第二分岐点を形成し、第二ＬＣ型並列共振部ＲＥＳ２を該分岐点から接地側に分岐する形で設けてもよい。

また、結合回路部の結合回路側ＬＣ並列共振部を信号伝送路上に直列挿入される形で設けることも可能である。特に、図１５Ａに示すように、結合回路側ＬＣ並列共振部１０Ｒを、互いに並列接続された同調容量Ｃ７とインダクタンスＬ０のみからなるものとして構成すると回路構成もより単純で低廉化や製造能率向上への寄与も大きい。この場合、そのインダクタンスＬ０は角型スパイラル、円形スパイラルあるいは巻線コイル等の巻線部を有するインダクタンスで構成することも可能であるが、巻線部を有さない線状導体にて構成するとより好都合である。巻線部を有さない線状導体を採用することでインダクタンスＬ０を小さくでき、ひいては阻止域底部両側の立ち上がりが比較的急峻で、ＵＨＦ帯の特定チャンネルを選択的に減衰させるのに好都合なフィルタ特性を実現することが十分可能である。阻止域がＵＨＦ帯である場合、該効果を確実に達成する観点においては、結合回路側ＬＣ並列共振部１０Ｒは、互いに並列接続された４ｐＦ以上４０ｐＦ未満の同調容量Ｃ７と、２ｎＨ以上１０ｎＨ未満のインダクタンスＬ０のみからなるものとして構成することが望ましい。

図１６は、上記の構成の結合回路側ＬＣ並列共振部１０Ｒの基板７０上への実装例を示すものであり、同調容量Ｃ７を円板型セラミックコンデンサで構成し、インダクタンスＬ０を円柱状導線により構成している。インダクタンスＬ０は、ここでは線径０．８ｍｍの錫メッキ銅線で構成しており、Ｕ２９Ｃｈ付近での等価インダクタンスは４ｎＨである。また、円板型セラミックコンデンサは線径０．６ｍｍの錫メッキ銅線のリード部ＬＤ（合計線長：１２ｍｍ）を有している（実容量：８ｐＦ、等価容量：１９ｐＦ）。これにより、Ｕ２９Ｃｈに対応した共振周波数ｆｓ（約５６９ＭＨｚ）で並列共振を生ずる。図１５Ｂは、フィルタ通過特性（反射特性も合わせて示している）の一例を示すチャートである。

なお、結合回路側ＬＣ並列共振部１０Ｒを構成するインダクタンスＬ０は、上記態様以外にも種々の形態にて構成可能である。例えば、巻線部を有さないインダクタンスＬ０としては、上記態様以外にも、例えばリボン状（基板上にプリント形成された導体パターンでもよい）に形成することが可能である。

本発明の有極型帯域阻止フィルタを用いたフィルタ内蔵型ケーブルコネクタユニットの、外観構造の一例を示す平面図。 図１のコネクタユニットの内部構造を示す正面断面図。 フィルタ回路の基板実装形態の一例を示す説明図。 フィルタ回路の第一例を示す回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 同じく実測結果を示すチャート。 フィルタ回路の第二例を示す回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 図４のフィルタ回路から結合回路側ＬＣ並列共振部を取り除いた場合の回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 図４のフィルタ回路から結合回路部を抽出した場合の回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 図４Ａの回路において、トランスの結合係数を種々に変更した場合のフィルタ通過特性のシミュレーション結果を示すチャート。 図４Ａの回路の、フィルタ通過特性の説明図。 フィルタ回路の第三例を示す回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 同じく実測結果を示すチャート。 主フィルタの回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 補助フィルタの回路図。 そのフィルタ通過特性のシミュレーション結果を示す第一のチャート（減衰抵抗なし）。 同じく第二のチャート（減衰抵抗あり）。 図１１Ａの主フィルタと図１１Ｂの補助フィルタとをカスケード接続した場合の回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 フィルタ回路の第四例を示す回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 フィルタ回路の第五例を示す回路図。 そのフィルタ通過特性のシミュレーション結果を示すチャート。 フィルタ回路の第六例を示す回路図。 そのフィルタ通過特性の実測結果の一例を示すチャート。 同じく結合回路側ＬＣ並列共振部の基板実装例を示す斜視図。

符号の説明

７ 有極型帯域阻止フィルタ
７Ａ 主フィルタ
７Ｂ 補助フィルタ
ｆ₁ 第三減衰極
ｆ₂ 第四減衰極
１０Ｒ 結合回路側ＬＣ並列共振部
１６ 第一ＬＣ型並列共振部
ｆ_Ｌ 第一減衰極
ｆ_Ｈ 第二減衰極
ＲＥＳ１ 誘電体共振器
Ｃ３，Ｃ４ コンデンサ
１７ 第二ＬＣ型並列共振部
ＲＥＳ２ 誘電体共振器
Ｃ５，Ｃ６ コンデンサ
Ｃ４，Ｃ６ トリマコンデンサ
Ｃ３，Ｃ５ 結合コンデンサ
６０ 結合回路部
Ｌp 第一コイル
Ｌs 第二コイル
８３ 信号伝送路
８６ 入力部
８４ 出力部
１１６ 第三ＬＣ型並列共振部
ＲＥＳ３ 誘電体共振器
Ｃ９ コンデンサ
１１７ 第四ＬＣ型並列共振部
ＲＥＳ４ 誘電体共振器
Ｃ１１ コンデンサ

Claims (18)

1. 遮断域の両端に第一減衰極と第二減衰極とを有する有極型帯域阻止フィルタであって、
   一端が入力部とされ他端が出力部とされた信号伝送路と、
   前記信号伝送路上の第一分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する前記第一減衰極を形成するための第一ＬＣ型並列共振部と、
   前記信号伝送路上の第一分岐点とは異なる第二分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する前記第二減衰極を形成するための第二ＬＣ型並列共振部と、
   前記信号伝送路上にて、前記第一ＬＣ型並列共振部と前記第二ＬＣ型並列共振部とを結合する形で設けられ、前記遮断域の前記第一減衰極及び前記第二減衰極における減衰レベルと、それら第一減衰極及び第二減衰極に挟まれた帯域での減衰レベルとの差を縮小する結合回路側ＬＣ並列共振部を有する結合回路部と、
   を備えたことを特徴とする有極型帯域阻止フィルタ。
2. 前記第一ＬＣ型並列共振部及び前記第二ＬＣ型並列共振部の少なくともいずれかに含まれる静電容量がトリマコンデンサにより可変とされてなる請求項１記載の有極型帯域阻止フィルタ。
3. 前記トリマコンデンサは前記第一ＬＣ型並列共振部と前記第二ＬＣ型並列共振部との双方に設けられている請求項２記載の有極型帯域阻止フィルタ。
4. 前記第一ＬＣ型並列共振部と前記第二ＬＣ型並列共振部とのそれぞれに対応して、各並列共振回路中の等価インダクタンスと、それに直列に接続された結合コンデンサとからなる直列共振回路が設けられている請求項１ないし請求項３のいずれか１項に記載の有極型帯域阻止フィルタ。
5. 前記結合回路部は、前記第一分岐点と前記第二分岐点との間で前記信号伝送路に直列挿入される第一コイルを備え、前記結合回路側ＬＣ並列共振部が接地に対しフロート形態で設けられるとともに、該結合回路側ＬＣ並列共振部に含まれる第二コイルが前記第一コイルとトランス結合されている請求項１ないし請求項４のいずれか１項に記載の有極型帯域阻止フィルタ。
6. 前記結合回路側ＬＣ並列共振部は、前記第一減衰極と前記第二減衰極とに挟まれた帯域内に共振点を有するものである請求項５記載の有極型帯域阻止フィルタ。
7. 前記結合回路側ＬＣ並列共振部の前記共振点が、前記第一減衰極と前記第二減衰極とに挟まれた帯域の中心周波数に一致するように定められてなる請求項５記載の有極型帯域阻止フィルタ。
8. 前記第一コイルと前記第二コイルとがいずれも空芯コイルとされ、対向距離が変更可能な形でコイル軸線方向に対向配置されている請求項５ないし請求項７のいずれか１項に記載の有極型帯域阻止フィルタ。
9. 前記結合回路側ＬＣ並列共振部は、前記第一減衰極と前記第二減衰極とに挟まれた帯域の外に共振点を有するものである請求項５ないし請求項７のいずれか１項に記載の有極型帯域阻止フィルタ。
10. 前記結合回路側ＬＣ並列共振部に含まれる静電容量がトリマコンデンサにより可変とされてなる請求項５ないし請求項９のいずれか１項に記載の有極型帯域阻止フィルタ。
11. 前記第一ＬＣ型並列共振部と、前記第二ＬＣ型並列共振部と、前記結合回路部とからなる主フィルタと、
    前記信号経路上に該主フィルタに対しカスケード接続される形で設けられ、前記主フィルタの前記第一減衰極と前記第二減衰極とに挟まれた帯域の内側に第三減衰極と第四減衰極とを形成するために、前記信号伝送路上の第三分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する前記第三減衰極を形成するための第三ＬＣ型並列共振部と、前記信号伝送路上の第四分岐点から接地側に分岐する形で設けられ、インダクタをなす誘電体共振器とキャパシタとを並列共振結合した構成を有する前記第四減衰極を形成するための第四ＬＣ型並列共振部と、前記第三分岐点と前記第四分岐点との間にて前記信号伝送路上に設けられる補助結合回路部とを有する補助フィルタと、を有してなる請求項１ないし請求項１０のいずれか１項に記載の有極型帯域阻止フィルタ。
12. 前記補助フィルタにおいて、前記第三ＬＣ型並列共振部と前記第四ＬＣ型並列共振部とのそれぞれに対応して、各並列共振回路中の等価インダクタンスと、それに直列に接続された結合コンデンサとからなる直列共振回路が設けられている請求項１１記載の有極型帯域阻止フィルタ。
13. 前記第三ＬＣ型並列共振部と前記第四ＬＣ型並列共振部とのそれぞれに、前記第三減衰極又は前記第四減衰極の深さを減少させる減衰抵抗が直列挿入されてなる請求項１１又は請求項１２記載の有極型帯域阻止フィルタ。
14. 前記結合回路部の前記結合回路側ＬＣ並列共振部が前記信号伝送路上に直列挿入される形で設けられている請求項１ないし請求項１３のいずれか１項に記載の有極型帯域阻止フィルタ。
15. 前記結合回路側ＬＣ並列共振部を構成するコンデンサが、前記信号伝送路上に直列挿入される複数のコンデンサ列からなり、前記コンデンサ列上にて互いに隣接配置された１対のコンデンサ間に前記第一分岐点又は前記第二分岐点を形成する形で、前記第一ＬＣ型並列共振部及び前記第二ＬＣ型並列共振部のいずれかが該分岐点から接地側に分岐する形で設けられている請求項１４記載の有極型帯域阻止フィルタ。
16. 前記結合回路側ＬＣ並列共振部を構成するコイルが、前記信号伝送路上に直列挿入される複数のコイル列からなり、前記コイル列上にて互いに隣接配置された１対のコイル間に前記第一分岐点又は前記第二分岐点を形成する形で、前記第一ＬＣ型並列共振部及び前記第二ＬＣ型並列共振部のいずれかが該分岐点から接地側に分岐する形で設けられている請求項１４記載の有極型帯域阻止フィルタ。
17. 前記結合回路側ＬＣ並列共振部に含まれるインダクタンスは巻線部を有さない線状導体からなる請求項１４記載の有極型帯域阻止フィルタ。
18. 前記阻止域がＵＨＦ帯であり、前記結合回路側ＬＣ並列共振部は、互いに並列接続された４ｐＦ以上４０ｐＦ未満の同調容量と、２ｎＨ以上１０ｎＨ未満のインダクタンスのみからなる請求項１７記載の有極型帯域阻止フィルタ。
    

Images