JP2007267324A - 電流出力回路 - Google Patents

電流出力回路 Download PDF

Info

Publication number
JP2007267324A
JP2007267324A JP2006093169A JP2006093169A JP2007267324A JP 2007267324 A JP2007267324 A JP 2007267324A JP 2006093169 A JP2006093169 A JP 2006093169A JP 2006093169 A JP2006093169 A JP 2006093169A JP 2007267324 A JP2007267324 A JP 2007267324A
Authority
JP
Japan
Prior art keywords
current
output
circuit
amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006093169A
Other languages
English (en)
Other versions
JP4889341B2 (ja
Inventor
Tsuyoshi Nakazato
剛志 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2006093169A priority Critical patent/JP4889341B2/ja
Publication of JP2007267324A publication Critical patent/JP2007267324A/ja
Application granted granted Critical
Publication of JP4889341B2 publication Critical patent/JP4889341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】低電流用の出力電流のノイズを低減し、かつ、高電流用の出力電流を同時に得ることができる電流出力回路を提供する。
【解決手段】低電流用電流出力回路Aと高電流用電流出力回路Bとが出力端子OUT1を共有して設けられ、低電流用電流出力回路Aがつぎのように構成されている。仮想短絡を用い定電流を生成する増幅器AMP1の1つの入力端に入力端子IN1と共に入力抵抗R11の一端部が接続され、増幅器の他の入力端には、負荷抵抗R12の一端部が接続されている。増幅器の差動出力は、一対のNPNトランジスタQ12、Q13のそれぞれのエミッタに入力され、そのコレクタにはカレントミラー回路(PNPトランジスタQ14、Q15、Q16と電流源I1)が接続されている。負荷抵抗R12に直列に接続されたトランジスタQ11のベースにその出力が入力され、そのコレクタから出力される。
【選択図】図1

Description

本発明は、レーザダイオード駆動用の電流出力回路に関する。さらに詳しくは、レーザダイオードの読出し用の低出力においてローノイズで、かつ、書込み用の高出力において安定した高電流を供給することができる電流出力回路に関するものである。
従来のレーザダイオード駆動用の電流出力回路としては、図4に示されるように、読出し時の50〜100mA、書込み時の200〜500mA以上の電流が要求される他、消去時にはその中間の電流が要求される。さらに、読出し時は、レーザ光の出力も小さく小さい信号の識別を行う必要があることから、SN比を向上させるため、ローノイズであることが要求される。
このような電流出力回路としては、たとえば図5に示されるような構成が知られている。すなわち、図5において、仮想短絡を用い定電流を生成する増幅器AMP4の一方の入力端(正端子)に、入力端子IN4と共に、電流を電圧に変換するためアースとの間に接続される入力抵抗R41の一端部が接続されている。そして、増幅器AMP4の出力がNPNトランジスタQ41のベースに接続され、そのNPNトランジスタQ41のエミッタが抵抗R43を介してアースに接続され、コレクタが電源端子Vccに接続されている。
そして、NPNトランジスタQ41のエミッタと抵抗R43との接続点が、基準電流を出力するためのNPNトランジスタQ42のベースおよび出力電流を出力するためのNPNトランジスタQ43のベースにそれぞれ接続され、NPNトランジスタQ42のエミッタはアースに接続され、コレクタはカレントミラー回路を構成する一方のPNPトランジスタQ44のコレクタに接続され、PNPトランジスタQ44は、そのエミッタが電源端子VCCに接続され、そのコレクタとベースとが接続されると共に、カレントミラー回路を構成する他方のPNPトランジスタQ45のベースに接続されている。他方のPNPトランジスタQ45のエミッタは電源端子VCCに接続され、コレクタが増幅器AMP4の負荷抵抗R42を介してアースに接続され、コレクタと負荷抵抗R42の接続点が増幅器AMP4の他方の入力端(負端子)に接続されることにより、トランジスタQ42の基準電流を増幅器AMP4側に折り返している。なお、NPNトランジスタQ43のエミッタはアースに接続され、コレクタは出力端子OUT4になっている。
前述の図5に示される従来の電流出力回路では、出力端子OUT4に出力される電流は、トランジスタQ44、Q45からなるPNPカレントミラー回路と、トランジスタQ42、Q43からなる出力回路の面積比を調整することにより、ほぼ無制限に設定することが可能となるため、書込み用の高出力電流は得られやすい。しかし、電流出力ノイズは入力抵抗R41の熱雑音4KTR41(Kはボルツマン定数、Tは絶対温度、R41は入力抵抗R41の抵抗値)と増幅器AMP4での入力換算雑音電圧VNO4の和を負荷抵抗R42の
抵抗値R42の2乗で割ったものに、さらに、カレントミラー回路での電流増幅率を掛けて、トランジスタQ44、Q45で発生する雑音を足し合わせ、さらにこれにトランジスタQ42、Q43での電流増幅率を掛け、トランジスタQ42、Q43で発生する雑音を足したものが出力される。
すなわち、負荷抵抗R42の抵抗値を大きくすることができて、その負荷抵抗R42から直接電流を出力することができれば出力電流のノイズを小さくすることができるが、カ
レントミラー回路やトランジスタQ42、Q43からなる出力回路を経て出力しているため、それらのトランジスタでその前段のノイズが増幅されると共に、これらのトランジスタのノイズも加わり、低電流出力にしてもノイズが非常に大きくなって、低電流出力でのノイズを低く抑えることができないという問題がある。
本発明は、このような問題を解決するためになされたもので、低電流用の出力電流のノイズを低減し、かつ、高電流用の出力電流を同時に得ることができる電流出力回路を提供することを目的とする。
本発明によるレーザダイオード駆動用の電流出力回路は、少なくとも出力端子が共通化された低電流用電流出力回路と高電流用電流出力回路とを具備し、かつ、該低電流用電流出力回路が、(a)増幅器の特性である仮想短絡を用い定電流を生成する増幅器と、(b)該増幅器の1つの入力端に入力端子と共に一端部が接続され、他端部がアースに接続されて、電流を電圧に変換し、かつ、出力電流を設定し得る入力抵抗と、(c)前記増幅器の他の入力端に一端部が接続され、他端部がアースに接続されて、前記入力抵抗との比により出力電流値を設定し、かつ、出力電流ノイズを低減させ得る前記増幅器の負荷抵抗と、(d)前記増幅器の差動出力を受け、一方のトランジスタから信号を出力するためのベースが相互に接続された一対のトランジスタと、(e)該一対のトランジスタに電流を供給するためのトランジスタのカレントミラー回路からなる電流源と、(f)前記負荷抵抗の前記一端部にエミッタまたはコレクタが接続され、ベースが前記一対のトランジスタの出力部に接続されて帰還回路を構成し、出力電流を供給する出力トランジスタ、とを有することを特徴とする。
前記出力電流を供給する出力トランジスタのベースとアース間に帰還回路の帯域を落すキャパシタが接続されていることにより、さらにローノイズとすることができる。
本発明の電流出力回路によれば、低電流用電流出力回路と高電流用電流出力回路とを別々の構成にして、両方を同じ出力端子から出力させるようにしながら、低電流用の電流出力回路を、増幅器に帰還する帰還抵抗(負荷抵抗)を出力取出し用トランジスタの直下に設ける回路構成にしているため、増幅器の負荷抵抗の抵抗値を大きくすることにより、出力電流を非常にローノイズにすることができる。一方、高電流用の電流出力回路は低電流用電流出力回路と出力端子を共通にしながら低電流用電流出力用回路とは別の回路構成にしているため、ノイズの影響を気にすることなく、カレントミラー回路と出力トランジスタ側の回路との面積比を調整することにより、自由に高電流化することができる。その結果、読出し時の低電流動作に対しては非常にローノイズの電流を供給することができ、書込み時の高電流動作に対しては書込みに充分な電流を供給することができる。
また、出力トランジスタのベースとアースとの間にキャパシタが接続されることにより、高周波帯域での出力電流ノイズを小さくすることができるため、ノイズに関する帰還回路の帯域を落すことができ、より一層のノイズの低減を図ることができる。
つぎに、図面を参照しながら本発明の電流出力回路について説明をする。本発明によるレーザダイオード駆動用の電流出力回路は、その一実施形態の等価回路図が図1に示されるように、少なくとも出力端子を共通化して、低電流用電流出力回路Aと高電流用電流出力回路Bとが並列に接続され、かつ、低電流用電流出力回路Aがつぎのように構成されていることに特徴がある。なお、図示されていないが、低電流用電流出力回路Aと高電流用電流出力回路Bのそれぞれの出力端子OUT1側にスイッチ素子が挿入されて、使用しな
い側の回路を分断することが好ましい。また、図1に示される例では、低電流用電流出力回路Aの入力端子IN1と高電流用電流出力回路Bの入力端子IN2とが別々に設けられているが、入力端子も共通化して、スイッチ素子により切り替えることもできる。
本発明による低電流用電流出力回路Aは、増幅器の特性である仮想短絡を用い定電流を生成する増幅器AMP1の1つの入力端(正端子)に入力端子IN1と共に入力抵抗R11の一端部が接続され、入力抵抗R11の他端部はアースに接続されている。増幅器AMP1の他の入力端(負端子)には増幅器AMP1の負荷抵抗R12の一端部が接続され、負荷抵抗R12の他端部はアースに接続されている。増幅器AMP1の差動出力は、信号を出力するためのベースが相互に接続された一対のトランジスタQ12、Q13のエミッタに入力され、その一方のトランジスタQ13からの出力信号は出力トランジスタQ11のベースに入力されると共に、一対のトランジスタQ12、Q13に電流を供給するための3個のトランジスタQ14、Q15、Q16と電流源I1とにより形成されるカレントミラー回路からなる電流供給回路に接続されている。そして、出力トランジスタQ11のエミッタまたはコレクタは前述の負荷抵抗R12の一端部に接続されることにより帰還回路を構成し、そのコレクタまたはエミッタが出力端子OUT1に接続されて出力電流Iref1が取りだされる。
増幅器AMP1は、2つの入力電圧をそれぞれ増幅して差動出力を出し、出力を取りだす一対のトランジスタQ12、Q13に流れる電流値を変動させるものである。入力抵抗R11は、入力端子IN1から入力される電流を電圧に変換して増幅器AMP1の一方の入力端(正端子)に入力させるもので、出力電流を設定する機能も有している。増幅器AMP1の負荷抵抗R12は、その一端部が増幅器AMP1の他方の入力端(負端子)に接続され、他端部はアースに接続されており、入力抵抗R11との比により出力電流値を設定することができると共に、負荷抵抗R12の抵抗値を大きくすることにより、後述するように、電流ノイズはその抵抗値の2乗に反比例するため、電流ノイズを小さくすることができ、電流ノイズを制御している。そして、この負荷抵抗R12の一端部に出力トランジスタQ11のエミッタまたはコレクタ、たとえばNPNトランジスタQ11のエミッタが接続され、そのコレクタが出力端子OUT1に接続されることにより出力電流を供給する回路を構成している。すなわち、本発明では、出力トランジスタQ11の直下に負荷抵抗R12が接続されていることにより、電流ノイズを小さくし得ることに特徴がある。
一対のトランジスタQ12、Q13は、増幅器AMP1の差動出力を取りだすもので、たとえばNPNトランジスタQ12、Q13のベースは、相互に接続されると共にNPNトランジスタQ12のコレクタと接続され、それぞれのコレクタはカレントミラー回路を構成する、たとえば一対のPNPトランジスタQ15、Q16のコレクタに接続されている。トランジスタQ13のコレクタは、前述のように、たとえばNPNトランジスタからなる出力トランジスタQ11のベースに接続されている。
カレントミラー回路は電流供給回路を構成しており、たとえば一対のNPNトランジスタQ12、Q13のコレクタにそれぞれコレクタが接続される、たとえばPNPトランジスタQ15、Q16と、このトランジスタQ15、Q16のベースとベースが相互に接続される、たとえばPNPトランジスタQ14と、このPNPトランジスタQ14のコレク
タとアース間に接続される電流源I1とかなり、前述の一対のトランジスタQ12、Q13に電流を供給するように構成されている。PNPトランジスタQ14、Q15、Q16のエミッタは、それぞれ電源端子Vccに接続され、トランジスタQ14のベースとコレクタとは短絡されて電流源I1に接続されている。
高電流用電流出力回路Bはつぎのような構成になっている。すなわち、増幅器の特性である仮想短絡を用い定電流を生成する増幅器AMP2の1つの入力端(正端子)に入力端
子IN2と共に入力抵抗R21の一端部が接続され、入力抵抗R21の他端部はアースに接続されている。この入力抵抗R21は、入力電流を電圧に変換し、かつ、基準電流I21を設定するものである。増幅器AMP2の他の入力端(負端子)には、増幅器AMP2の負荷抵抗R22の一端部が接続され、負荷抵抗R22の他端部はアースに接続されている。この負荷抵抗R22は、入力抵抗R21との抵抗値の比により帰還出力電流I21値を設定するものである。増幅器AMP2の差動出力は、信号出力とするため2個の、たとえばNPNトランジスタQ21、Q22により形成される一対のトランジスタQ21、Q22のエミッタに入力され、その一対のトランジスタQ21、Q22に電流を供給するための3個のトランジスタQ26、Q27、Q28と電流源I2とにより形成されるカレントミラー回路からなる電流供給回路に接続されている。
すなわち、一対のトランジスタQ21、Q22のベースは相互に接続されると共にトランジスタQ21のコレクタと接続され、それぞれのコレクタは、カレントミラー回路を構成する一対の、たとえばPNPトランジスタQ27、Q28のコレクタに接続され、前述のようにトランジスタQ22のコレクタがトランジスタQ23のベースに接続されている。カレントミラー回路を構成する一対のトランジスタQ27、Q28のエミッタはそれぞれ電源端子Vccに接続され、それぞれのベースは相互に接続されると共に、電流を供給する、たとえばPNPトランジスタQ26のベースに接続され、トランジスタQ26のベースとコレクタとは短絡されて電流源I2を介してアースに接続され、コレクタは電源端子Vccに接続されている。
そして、一対のトランジスタのトランジスタQ22のコレクタからの出力信号は出力電流を供給する、たとえばNPNトランジスタQ23のベースに入力され、トランジスタQ23のエミッタは抵抗R23を介してアースに接続され、コレクタは電源端子Vccに接続されている。このトランジスタQ23は、基準電流I22を出力するための、たとえばNPNトランジスタQ24、および出力電流Iref2を出力するための、たとえばNPNトランジスタQ25にベース電流を供給するもので、抵抗R23がトランジスタQ24、Q25のベース・エミッタ間電圧Vbeを生成する。トランジスタQ24のコレクタは、基準電流I22を基準電流I21に折り返すための、たとえばPNPトランジスタQ29、Q210からなるカレントミラー回路を構成するトランジスタQ210コレクタに接続され、エミッタはアースに接続されている。また、出力電流を取りだす出力トランジスタQ25のエミッタはアースに接続され、コレクタが出力端子OUT1に接続されることにより、高出力電流Iref2が出力端子OUT1から取りだされる。
また、基準電流I22を基準電流I21に折り返して増幅器AMP2に帰還させるカレントミラー回路のトランジスタQ29、Q210は、たとえばPNPトランジスタからなり、そのベースが相互に接続されると共に、トランジスタQ210のコレクタとベースとが短絡されて前述のトランジスタQ24のコレクタと接続され、エミッタは電源端子Vccに接続されている。そして、トランジスタQ29のコレクタは、前述の負荷抵抗R22を介してアースに接続され、エミッタは電源端子Vccに接続されている。この負荷抵抗R22とコレクタとの接続点が、前述のように、増幅器AMP2の他の入力端に接続されて、出力電流を帰還させる回路になっている。
つぎに、この回路の動作について説明をする。まず、低電流用電流出力回路Aでは、増幅器AMP1の仮想短絡の特性により、入力電圧値または入力電流×入力抵抗R11の電圧値で負端子側の電圧値、すなわち負荷抵抗R12の電圧値を設定し、その設定した電圧値/抵抗R12(抵抗R12の抵抗値)で出力電流Iref1を設定する。すなわち、出力電流Iref1は入力抵抗R11と負荷抵抗R12の抵抗の比により設定することが可能となる。このとき、出力電流ノイズは、入力抵抗R11で発生する熱雑音と増幅器AMP1で発生する雑音の入力換算値を足したものを、抵抗R12の抵抗値の2乗で割ったものが出力電
流Iref1の電流ノイズになる。そのため、負荷抵抗R12の抵抗値を大きくすることにより出力電流ノイズの低減が可能となる。また、最大出力電流は、Vcc=Iref1×R12+Q11のVbe+Q16のVceとなるときであるため、出力電流ノイズを小さくするため、負
荷抵抗R12の抵抗値R12を大きくすると、最大出力電流は低下する。そのため、高出力電流を用いる場合は、高出力電流用回路Bを使用する。
高出力電流用回路Bでは、増幅器AMP2の仮想短絡の特性により、入力電圧値または入力電流×入力抵抗R21の抵抗値R21の電圧値により、負端子側の電圧値、すなわち負荷抵抗R22の電圧値を設定し、その設定した電圧値/負荷抵抗R22の抵抗値R22により基準電流I21を設定し、基準電流I21を、トランジスタQ29、Q210により形成されるカレントミラー回路を用いて、基準電流I22として折り返す。すなわち、基準電流I22は、トランジスタQ29、Q210のカレントミラー回路の電流増幅率aとすると、I22=I21×aと任意の値に設定することができる。また、出力電流Iref2は、トランジスタQ24、Q25のトランジスタ面積比をbとすると、Iref2=I22×b=I21×a×bと設定することが可能となる。このときの最大出力電流は、Vcc=I21×R22となるときであるため、その後のトランジスタQ29、Q210のカレントミラー回路の電流増幅率aとトランジスタQ24、Q25のトランジスタ面積比bを調整することにより、無限に最大出力電流を設定することが可能である。
一方、出力電流ノイズは、入力抵抗R21の熱雑音と増幅器AMP2で発生する雑音の入力換算値を足し合せ、それを負荷抵抗R22の抵抗値R22の2乗で割ったものに、カレントミラー回路の電流増幅率aを乗じ、さらにカレントミラー回路のトランジスタQ29、Q210で発生するノイズを足し合わせ、この値にトランジスタQ24、Q25の面積比bを乗じ、さらにトランジスタQ24、Q25で発生するノイズを足し合せたものが出力される。そのため、高出力電流回路Bでは、低出力電流回路AよりもトランジスタQ29、Q210、Q24、Q25で発生するノイズが含まれるため、ローノイズの電流出力回路を得難い。しかしながら、本発明の電流出力回路は、ローノイズの低電流用電流出力回路Aを別に内蔵しているため、ローノイズの必要なときは低電流用電流出力回路Aを用いることができ、この高電流用電流出力回路Bは、レーザダイオードの書込み用または消去用の場合の大きな電流値が必要な場合にのみ用いるようにすることができるため、ノイズの問題は生じない。すなわち、本発明では、ローノイズの低電流用電流出力回路と、高出力電流が得られる高電流用電流出力回路が設けられているため、それぞれの回路を使い分けることにより、両方の特性を共に満たすことができる。
図2は、本発明の他の実施形態を示す図1と同様の等価回路図である。この例では、低電流用電流出力回路Aの出力トランジスタである、たとえばNPNトランジスタQ11のベースとアースとの間にキャパシタC11が接続されたものである。低電流用電流出力回路Aの他の部分および高電流用電流出力回路Bは、前述の図1に示される回路と同じで、同じ部分には同じ符号を付してその説明を省略する。このキャパシタC11は、高周波ノイズを短絡して、ノイズに対する帰還回路の帯域を落すことにより、出力電流をよりローノイズにするものである。すなわち、キャパシタ(容量値C)の抵抗成分は、1/jωCであるため、周波数の高いノイズ成分は短絡されることになり、図3にキャパシタを接続した場合Cと、キャパシタを接続しない場合Nの周波数に対するノイズ特性の図が示されるように、周波数の高い領域でのノイズを低下させることができる。
以上のように、本発明によれば、電流出力回路を読出し用の低電流用電流出力回路と、書込み用の高電流用電流出力回路との別構成にして出力端子を共通化しており、さらに、低電流用電流出力回路を、増幅器の仮想短絡特性を用いた電流出力回路で、増幅器の負荷抵抗を出力に一番近いノードで接続しているため、増幅器の負荷抵抗の抵抗値を大きくすることができ、ローノイズの電流を供給することができる。一方、書込みの際には、カレ
ントミラー回路と出力回路の面積比を自由に調整することができる高電流用電流出力回路を用いているため、大電流も支障なく得ることができる。その結果、低電流で駆動するデータの読出しを非常にローノイズで動作させることができ、SN比を大幅に向上させることができながら、書込みの場合にも充分なレーザ出力を得ることができ、正確な書込みを行うことができる。
本発明による電流出力回路の一実施形態を示す等価回路図である。 本発明による電流出力回路の他の実施形態を示す等価回路図である。 キャパシタによるノイズ低減の周波数特性を示す図である。 レーザダイオードの読出し、消去、書込みに対する動作電流の関係を示す図である。 従来のレーザダイオード駆動用の電流出力回路の等価回路図である。
符号の説明
Q11〜Q13、Q21〜Q25 NPNトランジスタ
Q14〜Q16、Q26〜Q29、Q210 PNPトランジスタ
C11 キャパシタ
R11〜R12、R21〜R23 抵抗
AMP1、AMP2 増幅器
I1、I2 電流源

Claims (2)

  1. レーザダイオード駆動用の電流出力回路であって、少なくとも出力端子が共通化された低電流用電流出力回路と高電流用電流出力回路とを具備し、かつ、該低電流用電流出力回路が、(a)増幅器の特性である仮想短絡を用い定電流を生成する増幅器と、(b)該増幅器の1つの入力端に入力端子と共に一端部が接続され、他端部がアースに接続されて、電流を電圧に変換し、かつ、出力電流を設定し得る入力抵抗と、(c)前記増幅器の他の入力端に一端部が接続され、他端部がアースに接続されて、前記入力抵抗との比により出力電流値を設定し、かつ、出力電流ノイズを低減させ得る前記増幅器の負荷抵抗と、(d)前記増幅器の差動出力を受け、一方のトランジスタから信号を出力するためのベースが相互に接続された一対のトランジスタと、(e)該一対のトランジスタに電流を供給するためのトランジスタのカレントミラー回路からなる電流源と、(f)前記負荷抵抗の前記一端部にエミッタまたはコレクタが接続され、ベースが前記一対のトランジスタの出力部に接続されて帰還回路を構成し、出力電流を供給する出力トランジスタ、とを有することを特徴とする電流出力回路。
  2. 前記出力電流を供給する出力トランジスタのベースとアース間に帰還回路の帯域を落すキャパシタが接続されてなる請求項1記載の電流出力回路。
JP2006093169A 2006-03-30 2006-03-30 電流出力回路 Expired - Fee Related JP4889341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006093169A JP4889341B2 (ja) 2006-03-30 2006-03-30 電流出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006093169A JP4889341B2 (ja) 2006-03-30 2006-03-30 電流出力回路

Publications (2)

Publication Number Publication Date
JP2007267324A true JP2007267324A (ja) 2007-10-11
JP4889341B2 JP4889341B2 (ja) 2012-03-07

Family

ID=38639821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006093169A Expired - Fee Related JP4889341B2 (ja) 2006-03-30 2006-03-30 電流出力回路

Country Status (1)

Country Link
JP (1) JP4889341B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015367A (ja) * 2009-07-06 2011-01-20 New Japan Radio Co Ltd 演算増幅器
CN115793770A (zh) * 2023-02-07 2023-03-14 杭州长川科技股份有限公司 扩流装置、电源板卡及自动化测试设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106255A (en) * 1978-02-08 1979-08-21 Hitachi Ltd Voltage-current converting circuit
JPS63309014A (ja) * 1987-06-10 1988-12-16 Toshiba Corp 電圧−電流変換回路
JPH06267102A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 光ディスク装置
JPH11340753A (ja) * 1998-02-23 1999-12-10 Canon Inc 演算増幅器
JP2001144558A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 差動増幅器
JP2004194165A (ja) * 2002-12-13 2004-07-08 New Japan Radio Co Ltd 演算増幅器
JP2005332546A (ja) * 2004-05-21 2005-12-02 Sanyo Electric Co Ltd 発光素子の駆動回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106255A (en) * 1978-02-08 1979-08-21 Hitachi Ltd Voltage-current converting circuit
JPS63309014A (ja) * 1987-06-10 1988-12-16 Toshiba Corp 電圧−電流変換回路
JPH06267102A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 光ディスク装置
JPH11340753A (ja) * 1998-02-23 1999-12-10 Canon Inc 演算増幅器
JP2001144558A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 差動増幅器
JP2004194165A (ja) * 2002-12-13 2004-07-08 New Japan Radio Co Ltd 演算増幅器
JP2005332546A (ja) * 2004-05-21 2005-12-02 Sanyo Electric Co Ltd 発光素子の駆動回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015367A (ja) * 2009-07-06 2011-01-20 New Japan Radio Co Ltd 演算増幅器
CN115793770A (zh) * 2023-02-07 2023-03-14 杭州长川科技股份有限公司 扩流装置、电源板卡及自动化测试设备

Also Published As

Publication number Publication date
JP4889341B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
CN1835392B (zh) 光接收放大器电路和具备该电路的光拾取器装置
US3997849A (en) Push-pull amplifier
US5568092A (en) Attenuated feedback type differential amplifier
US7501893B2 (en) Variable gain amplifier circuit
JPH0834395B2 (ja) スイッチ付き増幅回路
US6366165B1 (en) Amplifier with stabilization means
JP4889341B2 (ja) 電流出力回路
US7382191B2 (en) Multiplier-transimpedance amplifier combination with input common mode feedback
US5389894A (en) Power amplifier having high output voltage swing and high output drive current
JP2534407B2 (ja) 増幅器
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JP3125282B2 (ja) オーディオ信号増幅回路およびこれを用いた携帯用音響機器
JP4085475B2 (ja) 増幅回路
JP4244913B2 (ja) 受光増幅回路
JPH09105763A (ja) コンパレータ回路
RU2393629C1 (ru) Комплементарный каскодный дифференциальный усилитель
JPH05218755A (ja) 広帯域出力回路
JP2005064766A (ja) 可変利得増幅器
JP2003243947A (ja) オペレーショナルトランスコンダクタンスアンプ
EP0645883A2 (en) Wideband amplifier circuit
JP4149452B2 (ja) 光電流増幅回路
JP2702271B2 (ja) 電源回路
KR100529410B1 (ko) 완전 차동형 바이폴라 전류-제어 전류 증폭기
JPS6240814A (ja) 遅延回路
JP3415221B2 (ja) 電流増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees