JP2007263862A - Substrate for probe card, semiconductor inspection device, and manufacturing method therefor - Google Patents

Substrate for probe card, semiconductor inspection device, and manufacturing method therefor Download PDF

Info

Publication number
JP2007263862A
JP2007263862A JP2006091611A JP2006091611A JP2007263862A JP 2007263862 A JP2007263862 A JP 2007263862A JP 2006091611 A JP2006091611 A JP 2006091611A JP 2006091611 A JP2006091611 A JP 2006091611A JP 2007263862 A JP2007263862 A JP 2007263862A
Authority
JP
Japan
Prior art keywords
probe card
card substrate
resin
support layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006091611A
Other languages
Japanese (ja)
Inventor
Seiichiro Ito
征一朗 伊藤
Takeshi Oyamada
毅 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006091611A priority Critical patent/JP2007263862A/en
Publication of JP2007263862A publication Critical patent/JP2007263862A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate for a probe card capable of reducing a deformation and a warpage generated by contact pressure resulting from pressing with a probe when inspected, to enhance inspection reliability, and capable of coping with formation of a narrow pitch for electrodes in a semiconductor integrated circuit of an inspection object. <P>SOLUTION: This substrate for the probe card is constituted by layering sequentially a plurality of resin layers 2 comprising a plurality of conductor patterns 6 and a resin 2a, and a plurality of support layers 3 formed with penetrated-through conductors 7 connected electrically to the conductor patterns 6, and having a Young's modulus higher than that of the resin layer 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、プローブカード用基板、半導体検査装置、およびその製造方法に関するものである。   The present invention relates to a probe card substrate, a semiconductor inspection apparatus, and a manufacturing method thereof.

近年、半導体集積回路は半導体素子の高集積化および処理信号数の増加によって、半導体基板上に形成される端子数が増加するとともに端子の狭ピッチ化が進んでいる。これにともない半導体集積回路の電気的な検査を行なうプローブカードのプローブにおいても多ピン化および狭ピッチ化が必要となってきている。   2. Description of the Related Art In recent years, in semiconductor integrated circuits, the number of terminals formed on a semiconductor substrate has increased and the pitch of terminals has been reduced due to higher integration of semiconductor elements and an increase in the number of processing signals. As a result, a probe card probe for conducting an electrical inspection of a semiconductor integrated circuit is required to have a large number of pins and a narrow pitch.

従来の半導体検査装置を構成するプローブカード用基板を図８に示す。従来の半導体検査装置は、セラミックスから成る基板１８の上面に、樹脂層１２と導体パターン１６とが順次積層されてなり、導体パターン１６同士が貫通導体１７により電気的に接続された構造となっている。
特開２００３−２１６６８号公報 A probe card substrate constituting a conventional semiconductor inspection apparatus is shown in FIG. The conventional semiconductor inspection apparatus has a structure in which the resin layer 12 and the conductor pattern 16 are sequentially laminated on the upper surface of the substrate 18 made of ceramics, and the conductor patterns 16 are electrically connected by the through conductors 17. Yes.
Japanese Patent Laid-Open No. 2003-21668

しかしながら、従来のプローブカード用基板においては、プローブを検査対象の半導体素子の端子に接触させて電気的特性の測定を行う際に、接触圧を受けて樹脂層が変形し、半導体素子の端子からプローブが位置ずれして検査の信頼性が低下するという問題があった。   However, in the conventional probe card substrate, when the electrical characteristics are measured by bringing the probe into contact with the terminal of the semiconductor element to be inspected, the resin layer is deformed by contact pressure, and from the terminal of the semiconductor element There has been a problem that the probe is displaced and the reliability of the inspection is lowered.

本発明は上記問題点に鑑み案出されたものであり、その目的は、プローブの荷重による変形を低減し、検査信頼性を向上させるとともに、半導体集積回路の狭ピッチ化に対応したプローブカード用基板を提供することにある。   The present invention has been devised in view of the above problems, and its purpose is to reduce the deformation due to the load of the probe, improve the inspection reliability, and for a probe card corresponding to the narrow pitch of the semiconductor integrated circuit. It is to provide a substrate.

本発明のプローブカード用基板は、導体パターンが形成された複数の樹脂層と、前記導体パターンに電気的に接続された貫通導体が形成されており、前記樹脂層よりヤング率が高い複数の支持層とが順次積層されてなることを特徴とする。   The probe card substrate of the present invention includes a plurality of resin layers on which a conductor pattern is formed and a through conductor electrically connected to the conductor pattern, and a plurality of supports having a higher Young's modulus than the resin layer. The layers are sequentially stacked.

また、本発明のプローブカード用基板は、前記樹脂層が熱硬化性樹脂からなることを特徴とする。   The probe card substrate of the present invention is characterized in that the resin layer is made of a thermosetting resin.

また、本発明のプローブカード用基板は、前記支持層がガラスからなることを特徴とする。   The probe card substrate of the present invention is characterized in that the support layer is made of glass.

また、本発明のプローブカード用基板は、前記支持層が硼珪酸ガラスからなることを特徴とする。   In the probe card substrate of the present invention, the support layer is made of borosilicate glass.

また、本発明のプローブカード用基板は、前記支持層がセラミックスからなることを特徴とする。   In the probe card substrate of the present invention, the support layer is made of ceramics.

また、本発明のプローブカード用基板は、前記支持層が前記樹脂層より厚いことを特徴とする。   In the probe card substrate of the present invention, the support layer is thicker than the resin layer.

また、本発明のプローブカード用基板は、前記樹脂層が複数の前記導体パターンと、前記複数の導体パターン間に設けられた樹脂とからなり、前記複数の導体パターンと前記樹脂との厚みが、実質的に同一であることを特徴とする。   In the probe card substrate of the present invention, the resin layer is composed of the plurality of conductor patterns and a resin provided between the plurality of conductor patterns, and the thickness of the plurality of conductor patterns and the resin is It is substantially the same.

また、本発明のプローブカード用基板は、被検査対象に設けられた電極と接触する接触端子と、前記被検査対象の電気的特性を検査するテスターおよび前記接触端子に電気的に接続されたプローブカード用基板とを有することを特徴とする。   In addition, the probe card substrate of the present invention includes a contact terminal that contacts an electrode provided on an object to be inspected, a tester that inspects an electrical characteristic of the object to be inspected, and a probe that is electrically connected to the contact terminal. And a card substrate.

また、本発明のプローブカード用基板の製造方法は、上面に第１の樹脂層が形成された第１の支持層と、上面に第２の樹脂層が形成された第２の支持層とを準備する工程と、前記第１の支持層の下面と前記第２の樹脂層の上面とに表面活性化処理を施し、前記第１の支持層と前記第２の樹脂層とを接合する工程とを有することを特徴とする。   The method for manufacturing a probe card substrate according to the present invention includes a first support layer having a first resin layer formed on an upper surface and a second support layer having a second resin layer formed on an upper surface. A step of preparing, a step of subjecting the lower surface of the first support layer and the upper surface of the second resin layer to surface activation, and bonding the first support layer and the second resin layer; It is characterized by having.

また、本発明のプローブカード用基板の製造方法は、前記第１および第２の樹脂層と、前記第１および第２の支持層の一部を除去し、該除去した領域に導体パターンを形成する工程をさらに含むことを特徴とする。   In the probe card substrate manufacturing method of the present invention, the first and second resin layers and a part of the first and second support layers are removed, and a conductor pattern is formed in the removed region. The method further includes the step of:

また、本発明のプローブカード用基板の製造方法は、前記表面活性化処理がプラズマ処理であることを特徴とする。   In the method for manufacturing a probe card substrate according to the present invention, the surface activation treatment is a plasma treatment.

本発明のプローブカード用基板は、樹脂層と、樹脂層よりヤング率が高い支持層とが順次積層されているため、検査時に生じるプローブカードの変形が低減されるとともに、端子間が狭ピッチ化している検査対象の検査に対応可能なプローブカード用基板を提供することができる。   In the probe card substrate of the present invention, since a resin layer and a support layer having a higher Young's modulus than the resin layer are sequentially laminated, the deformation of the probe card that occurs during inspection is reduced and the pitch between terminals is reduced. It is possible to provide a probe card substrate that can cope with the inspection of the inspection target.

すなわち、本発明のプローブカード用基板は、樹脂層の柔軟性を支持層により補強し、プローブカードに生じる反りを低減することができるため、プローブの接触不良を低減し検査信頼性が向上されたプローブカード用基板を提供することができる。またさらに、複数の樹脂層により、導体パターンをプローブカード用基板内に微細に形成できるため、検査対象の半導体素子等の端子の狭ピッチ化にも対応可能なプローブカード用基板を提供することができる。   That is, the probe card substrate according to the present invention can reinforce the flexibility of the resin layer with the support layer and reduce the warp generated in the probe card, thereby reducing the contact failure of the probe and improving the inspection reliability. A probe card substrate can be provided. Furthermore, since the conductor pattern can be finely formed in the probe card substrate by the plurality of resin layers, it is possible to provide a probe card substrate that can cope with a narrow pitch of terminals of a semiconductor element or the like to be inspected. it can.

また、本発明の半導体検査装置は、上記本発明のプローブカード用基板を具備してなることにより、電気的な接続信頼性の高いものとなる。   Further, the semiconductor inspection apparatus of the present invention is provided with the probe card substrate of the present invention, so that the electrical connection reliability is high.

また、本発明のプローブカード用基板の製造方法は、上面に第１の樹脂層が形成された第１の支持層と、上面に第２の樹脂層が形成された第２の支持層とを準備する工程と、第１の支持層の下面と前記第２の樹脂層の上面とに表面活性化処理を施し、第１の支持層と第２の樹脂層とを接合する工程とを有していることにより、第１の支持層の下面と第２の樹脂層の上面とを、接着剤を介さずに接合することができるためプローブカード基板全体を高耐熱なものとすることができるようになる。   The method for manufacturing a probe card substrate according to the present invention includes a first support layer having a first resin layer formed on an upper surface and a second support layer having a second resin layer formed on an upper surface. And a step of performing a surface activation treatment on the lower surface of the first support layer and the upper surface of the second resin layer, and bonding the first support layer and the second resin layer. Thus, the lower surface of the first support layer and the upper surface of the second resin layer can be joined without using an adhesive, so that the entire probe card substrate can be made highly heat resistant. become.

また、本発明のプローブカード用基板の製造方法によれば、第１および第２の樹脂層と、第１および第２の支持層の一部を除去し、その除去した領域に導体パターンを形成する工程としていることにより、より微細な導体パターンを形成することができる。   Further, according to the method for manufacturing a probe card substrate of the present invention, the first and second resin layers and a part of the first and second support layers are removed, and a conductor pattern is formed in the removed region. By setting it as the process to perform, a more fine conductor pattern can be formed.

本発明のプローブカード用基板について図面を参照して詳述する。   The probe card substrate of the present invention will be described in detail with reference to the drawings.

図１は本発明のプローブカード用基板の第１の実施の形態を示す概略図であり、（ａ）は接触端子が配設される側からみた平面図、（ｂ）は、（ａ）に示した構成を模式的に示す断面図である。   FIG. 1 is a schematic view showing a first embodiment of a probe card substrate according to the present invention. FIG. 1 (a) is a plan view seen from the side where contact terminals are arranged, and FIG. It is sectional drawing which shows the shown structure typically.

本実施の形態におけるプローブカード用基板１は、樹脂層２と樹脂層２よりヤング率が高い支持層３とが順次積層されてなり、第１の面（図１（ｂ）における上面）１ａおよび第２の面（図１（ｂ）における下面）１ｂを有する。   The probe card substrate 1 in the present embodiment is formed by sequentially laminating a resin layer 2 and a support layer 3 having a higher Young's modulus than the resin layer 2 to form a first surface (upper surface in FIG. 1B) 1a and It has the 2nd surface (lower surface in FIG.1 (b)) 1b.

プローブカード用基板１の上面１ａには、被検査対象に設けられた電極と接触する接触端子（プローブピン）が表面に配置される第１の接続パッド４が設けられており、下面１ｂには被検査対象の導通や各回路間の絶縁等を調べる検査器具と電気的に接続される第２の電極パッド５が設けられている。   The upper surface 1a of the probe card substrate 1 is provided with a first connection pad 4 on the surface of which contact terminals (probe pins) that come into contact with the electrodes provided on the object to be inspected are provided. A second electrode pad 5 is provided which is electrically connected to an inspection instrument for checking the conduction of the object to be inspected and the insulation between the circuits.

樹脂層２の内部には導体パターン６が形成されている。樹脂層２は、例えば、ポリイミド樹脂，ポリアミドイミド樹脂，シロキサン変性ポリイミド樹脂，シロキサン変性ポリアミドイミド等から成り、特に、熱硬化性樹脂からなるのが好ましい。熱硬化性樹脂からなる場合、後述の支持層２との接着強度を高温においても強固とすることができ、プローブカード用基板１の耐熱性を向上させることができる。   A conductor pattern 6 is formed inside the resin layer 2. The resin layer 2 is made of, for example, a polyimide resin, a polyamideimide resin, a siloxane-modified polyimide resin, a siloxane-modified polyamideimide, and the like, and is particularly preferably made of a thermosetting resin. When it consists of thermosetting resin, the adhesive strength with the below-mentioned support layer 2 can be strengthened also at high temperature, and the heat resistance of the board | substrate 1 for probe cards can be improved.

支持層３の内部には、貫通導体７が形成されており、支持層３の一方の面に形成された導体パターン６と他方の面に形成された導体パターン６とを導通する。   A through conductor 7 is formed inside the support layer 3, and the conductor pattern 6 formed on one surface of the support layer 3 is electrically connected to the conductor pattern 6 formed on the other surface.

支持層３は、樹脂層２よりもヤング率が高い材料からなり、例えば、酸化アルミニウム質焼結体，ムライト質焼結体等の酸化物系セラミックス、表面に酸化物膜を有する窒化アルミニウム質焼結体，炭化珪素質焼結体等の非酸化物系セラミックス、ガラスセラミックス焼結体またはガラス等の非晶質体等の材料から成る。   The support layer 3 is made of a material having a higher Young's modulus than that of the resin layer 2. For example, an oxide ceramic such as an aluminum oxide sintered body and a mullite sintered body, and an aluminum nitride sintered body having an oxide film on the surface. It is made of a material such as a non-oxide ceramic such as a sintered body, a silicon carbide sintered body, a glass ceramic sintered body, or an amorphous body such as glass.

特に、支持層１としてガラスが用いられると好ましい。ガラスが用いられた場合、表面の平坦度、平滑度を容易に調整することができ、支持層３の表面に形成される導体パターン６をより微細に形成することが可能になる。また、支持層３として硼珪酸ガラスが用いられた場合、支持層３の硬度をより高くできるとともに薄層にすることも容易なためプローブカード用基板１としての設計の自由度を高めることができる。   In particular, glass is preferably used as the support layer 1. When glass is used, the flatness and smoothness of the surface can be easily adjusted, and the conductor pattern 6 formed on the surface of the support layer 3 can be formed more finely. Further, when borosilicate glass is used as the support layer 3, the support layer 3 can have a higher hardness and can be easily made into a thin layer, so that the degree of freedom in designing the probe card substrate 1 can be increased. .

また、支持層３としてセラミックスが用いられた場合、耐熱性に優れたプローブカード用基板とすることができる。   Moreover, when ceramics are used for the support layer 3, it can be set as the probe card board | substrate excellent in heat resistance.

本発明のプローブカード用基板は、樹脂層２と支持層３とが順次積層された構造であり、本実施の形態において、プローブカード用基板１の上面１ａ側の最表層は樹脂層２、下面１ｂ側の最表層は支持層３とされている。   The probe card substrate of the present invention has a structure in which a resin layer 2 and a support layer 3 are sequentially laminated. In this embodiment, the outermost layer on the upper surface 1a side of the probe card substrate 1 is the resin layer 2 and the lower surface. The outermost layer on the 1b side is the support layer 3.

本発明のプローブカード用基板は、このような構成により、狭ピッチに配列された検査対象の電極に対しても長期に安定した検査を行うことができる。すなわち、本発明は、複数の樹脂層２により、第２の接続パッド５から第１の接続パッド４にかけてピッチが縮小され、被検査対象の電極の狭ピッチ化に対応できるとともに、仮に、被検査対象の検査を行う際に、接触端子の圧力によりプローブカード用基板１に変形が生じようとしても、樹脂層２の柔軟性を支持層１が低減するため、検査中における押圧時の変形や反りが低減される。   With such a configuration, the probe card substrate of the present invention can perform a long-term stable inspection even on the electrodes to be inspected arranged at a narrow pitch. That is, according to the present invention, the plurality of resin layers 2 reduce the pitch from the second connection pad 5 to the first connection pad 4 to cope with the narrow pitch of the electrodes to be inspected. When the target is inspected, the support layer 1 reduces the flexibility of the resin layer 2 even if deformation of the probe card substrate 1 is caused by the pressure of the contact terminal. Is reduced.

また、樹脂層２を挟んで支持層３が配置されているため、樹脂層２の柔軟性に影響されにくく、プローブカード用基板１の表面１ａ，１ｂを平坦化することが簡単にかつ安定してできる。   Further, since the support layer 3 is disposed with the resin layer 2 interposed therebetween, it is difficult to be influenced by the flexibility of the resin layer 2, and it is easy and stable to flatten the surfaces 1a and 1b of the probe card substrate 1. Can do.

図２に示すように、本実施の形態の樹脂層２において、複数の導体パターン６間に設けられた樹脂２ａの厚みｘ１と導体パターン６の厚みｘ２とは実質的に同一に形成されている。つまり、導体パターン６は樹脂層２の内部に埋め込まれており、導体パターン６の上下面が支持層１と接合されている。本実施形態のプローブカード用基板１は、このような構成により、プローブカード用基板１の変形がさらに低減され、検査信頼性に優れたものとすることができる。ここで、同一層内の樹脂層２における、導体パターン６の表面と樹脂２ａの表面との段差は２μｍ以下で形成されており、支持層３の表面と樹脂層２の表面とが接合される際に、樹脂２ａの柔軟性により段差が補正され、樹脂２ａと支持層３、導体パターン６と支持層３との接合が良好に行われる。   As shown in FIG. 2, in the resin layer 2 of the present embodiment, the thickness x1 of the resin 2a provided between the plurality of conductor patterns 6 and the thickness x2 of the conductor pattern 6 are formed substantially the same. . That is, the conductor pattern 6 is embedded in the resin layer 2, and the upper and lower surfaces of the conductor pattern 6 are joined to the support layer 1. With such a configuration, the probe card substrate 1 of the present embodiment can be further reduced in deformation of the probe card substrate 1 and excellent in inspection reliability. Here, in the resin layer 2 in the same layer, the step between the surface of the conductor pattern 6 and the surface of the resin 2a is formed to be 2 μm or less, and the surface of the support layer 3 and the surface of the resin layer 2 are joined. At this time, the level difference is corrected by the flexibility of the resin 2a, and the resin 2a and the support layer 3, and the conductor pattern 6 and the support layer 3 are joined well.

また、図３に示すように、支持層３の厚みｙは樹脂層２の厚みｘより厚くしておくのがよい。支持層３の厚みｙを厚くしておくことで樹脂層２の柔軟性を支持層３により十分に補強することができる。   In addition, as shown in FIG. 3, the thickness y of the support layer 3 is preferably thicker than the thickness x of the resin layer 2. The flexibility of the resin layer 2 can be sufficiently reinforced by the support layer 3 by increasing the thickness y of the support layer 3.

また、樹脂層２のヤング率は、支持層３のヤング率の０.１％以上２５％以下としておくのがよい。ヤング率を０.１％以上２５％以下としておくと、上下の支持層３の表面間の平行度のズレを、その間の樹脂層２の柔軟性で補正することができ、良好に接合することができるようになるとともに、支持層１の硬度と樹脂層の硬度が相互に補完しプローブカード用基板の検査信頼性を向上することができる。   The Young's modulus of the resin layer 2 is preferably 0.1% to 25% of the Young's modulus of the support layer 3. If the Young's modulus is set to 0.1% or more and 25% or less, the deviation of the parallelism between the surfaces of the upper and lower support layers 3 can be corrected by the flexibility of the resin layer 2 between them, and good bonding can be achieved. In addition, the hardness of the support layer 1 and the hardness of the resin layer complement each other, and the inspection reliability of the probe card substrate can be improved.

なお、樹脂層２および支持層３のヤング率は、例えばナノインデンテーション法により測定することができる。ナノインデンテーション法とは、測定試料に対して例えばダイヤモンド製の圧子をある荷重まで押し込んだ後、その圧子を取り除くまでの荷重と変位との関係から、硬さやヤング率（縦弾性係数）を求める方法である。このナノインデンテーション法を用いて樹脂層２および支持層３のヤング率を測定する場合、プローブカード用基板１をその主面に垂直な方向に切断する等して樹脂層２と支持層３を露出させ、その露出した表面に圧子を押し込めばよい。   The Young's modulus of the resin layer 2 and the support layer 3 can be measured, for example, by a nanoindentation method. The nanoindentation method calculates hardness and Young's modulus (longitudinal elastic modulus) from the relationship between the load and displacement until the indenter is removed after a diamond indenter is pushed into the measurement sample. Is the method. When the Young's modulus of the resin layer 2 and the support layer 3 is measured using this nanoindentation method, the resin layer 2 and the support layer 3 are separated by cutting the probe card substrate 1 in a direction perpendicular to the main surface. Expose and push the indenter into the exposed surface.

また、他の例では、図４に示すように、導体パターン６の一部（図４において導体パターン６の下部６ａ）が支持層３に埋入している。このように導体パターン６の下面が支持層３の内部に形成されていることにより、支持層３に導体パターン６を強固に固定することができる。これにより導体パターン６の支持層３の接着の信頼性を向上させることができるとともに支持層３を積層する際の熱処理による導体パターン６の位置ズレを低減し、導体パターン６の位置精度を向上できる。   In another example, as shown in FIG. 4, a part of the conductor pattern 6 (the lower portion 6 a of the conductor pattern 6 in FIG. 4) is embedded in the support layer 3. As described above, since the lower surface of the conductor pattern 6 is formed inside the support layer 3, the conductor pattern 6 can be firmly fixed to the support layer 3. Thereby, the reliability of adhesion of the support layer 3 of the conductor pattern 6 can be improved, and the positional deviation of the conductor pattern 6 due to heat treatment when the support layer 3 is laminated can be reduced, and the position accuracy of the conductor pattern 6 can be improved. .

また、他の例では、図５に示すように、プローブカード用基板１は、複数のセラミックス層８ａが積層されてなるセラミックス板８上に、樹脂層２と支持層３とが交互に積層されてなる。このような構成により、プローブカード用基板１の強度がさらに強くなり、また電源強化されて、より検査信頼性を向上させることができる。   In another example, as shown in FIG. 5, in the probe card substrate 1, resin layers 2 and support layers 3 are alternately laminated on a ceramic plate 8 in which a plurality of ceramic layers 8a are laminated. It becomes. With such a configuration, the strength of the probe card substrate 1 is further increased, and the power supply is strengthened, so that the inspection reliability can be further improved.

また、図６を参照して、他の例について説明する。図６において、導体パターン６の表面には樹脂が形成されて、支持層３と接合されている。これにより、接合部材の組み合わせを少なくすることができ製造プロセスの自由度が向上する。   Another example will be described with reference to FIG. In FIG. 6, a resin is formed on the surface of the conductor pattern 6 and bonded to the support layer 3. Thereby, the combination of a joining member can be decreased and the freedom degree of a manufacturing process improves.

次に本発明のプローブカード用基板の製造方法を説明する。   Next, a method for manufacturing the probe card substrate of the present invention will be described.

（ａ）支持層３上に樹脂層２が形成された構造体Ｒを複数準備する。例えば、第１、第２の支持層３として厚みが２０〜１００μｍ程度のセラミックスを準備し、第１、第２の支持層３のそれぞれの表面に第１、第２の樹脂層２となる樹脂ワニス材をドクターブレード法等を用いて乾燥厚みで３〜２０μｍ程度に塗布し乾燥、硬化させることで第１、第２の構造体Ｒを形成する。 (A) A plurality of structures R in which the resin layer 2 is formed on the support layer 3 are prepared. For example, a ceramic having a thickness of about 20 to 100 μm is prepared as the first and second support layers 3, and the first and second resin layers 2 are formed on the surfaces of the first and second support layers 3. The first and second structures R are formed by applying a varnish material to a dry thickness of about 3 to 20 μm using a doctor blade method or the like, and drying and curing.

（ｂ）樹脂層２に、導体パターン６を配設し、支持層３に、支持層３を挟んで上下に位置する導体パターン６同士を電気的に接続する貫通導体７を形成する。これら導体パターン６および貫通導体７は、金属材料をスパッタリング法，蒸着法，めっき法等の薄膜形成技術を採用することによって形成する。 (B) The conductor pattern 6 is disposed on the resin layer 2, and the through conductor 7 that electrically connects the conductor patterns 6 positioned above and below the support layer 3 with the support layer 3 interposed therebetween is formed on the support layer 3. The conductor pattern 6 and the through conductor 7 are formed by adopting a thin film forming technique such as a sputtering method, a vapor deposition method, or a plating method from a metal material.

（ｃ）第１の構造体Ｒの支持層３の露出側の表面と、第２の構造体Ｒの樹脂層２の露出側の表面とにコロナ放電処理、プラズマ処理もしくはケミカルエッチング処理等の表面活性化処理を施す。 (C) The surface of the exposed side of the support layer 3 of the first structure R and the exposed side of the resin layer 2 of the second structure R are subjected to corona discharge treatment, plasma treatment, chemical etching treatment, or the like. Apply activation treatment.

（ｄ）表面活性化処理が施された側の第１、第２の構造体Ｒの表面を位置合わせして重ね合わせ、加熱しつつ荷重をかけ、構造体Ｒ同士を接合する。 (D) The surfaces of the first and second structures R on the side subjected to the surface activation treatment are aligned and overlapped, a load is applied while heating, and the structures R are joined together.

以上（ａ）〜（ｄ）の工程により複数の構造体Ｒを積層し、本実施形態のプローブカード用基板を製造することができる。複数の構造体Ｒ同士を、接着剤を介さずに接合することができるため、プローブカード用基板全体を高耐熱なものとすることができる。   Through the steps (a) to (d) above, a plurality of structures R can be stacked to produce the probe card substrate of this embodiment. Since the plurality of structures R can be joined without using an adhesive, the entire probe card substrate can be made highly heat resistant.

ここで、上述の工程（ｂ）における、導体パターン６および貫通導体７の形成方法の一例について説明する。   Here, an example of a method of forming the conductor pattern 6 and the through conductor 7 in the above-described step (b) will be described.

まず、樹脂層２に導体パターン６形状の凹部を形成し、支持層３に貫通導体７用の貫通孔を形成する。樹脂層２に形成される凹部は、例えば金属膜をマスクとして樹脂層２の上面側を酸素プラズマ処理またはサンドブラスト処理によって樹脂層２の一部を除去することにより形成される。また、支持層３に形成される貫通孔は、例えばレーザやサンドブラスト処理等を使い、導体パターン６用の凹部の所定位置の支持層３を除去することにより形成される。   First, a recess having a conductor pattern 6 shape is formed in the resin layer 2, and a through hole for the through conductor 7 is formed in the support layer 3. The recess formed in the resin layer 2 is formed by removing a part of the resin layer 2 by, for example, oxygen plasma treatment or sandblast treatment on the upper surface side of the resin layer 2 using a metal film as a mask. Further, the through hole formed in the support layer 3 is formed by removing the support layer 3 at a predetermined position of the concave portion for the conductor pattern 6 using, for example, a laser or a sandblast process.

次に、樹脂層２の上面および貫通孔の側壁の全面に、銅層を主体とし、この銅層の下地に拡散防止層（バリア層）としてのクロム，モリブデン，チタン等を被着させて下地導体層を形成する。   Next, the upper surface of the resin layer 2 and the entire side wall of the through hole are mainly made of a copper layer, and chromium, molybdenum, titanium or the like as a diffusion prevention layer (barrier layer) is deposited on the base of this copper layer. A conductor layer is formed.

次に、下地導体層の表面に導体パターン６および貫通導体７となる主導体層を、電解めっき法にて全面が略平坦になるまで形成する。その後、電解めっき膜を研磨法やケミカルエッチング法等にて所定厚みまで除去することにより、所望の形状の導体パターン６および貫通導体５に加工することができる。   Next, the main conductor layer to be the conductor pattern 6 and the through conductor 7 is formed on the surface of the base conductor layer until the entire surface becomes substantially flat by electrolytic plating. Thereafter, the electrolytic plating film is removed to a predetermined thickness by a polishing method, a chemical etching method, or the like, whereby the conductor pattern 6 and the through conductor 5 having a desired shape can be processed.

なお、プローブカード用基板１の上面１ａ側の最表層に形成される導体パターン６の主導体層は、電気的な特性や接続信頼性の観点から、銅層から成るのがよく、また、その場合には接続信頼性および耐環境信頼性の観点から主導体層の上にニッケル層や金層を形成するとよい。   The main conductor layer of the conductor pattern 6 formed on the outermost layer on the upper surface 1a side of the probe card substrate 1 is preferably made of a copper layer from the viewpoint of electrical characteristics and connection reliability. In some cases, a nickel layer or a gold layer may be formed on the main conductor layer from the viewpoint of connection reliability and environmental resistance.

また、上述の工程（ｂ）おいて、貫通導体７と導体パターン６とは同時に形成すると、工程数を少なくでき、また、両者の電気的な接続信頼性の点でも良好なものとなるため好ましい。また、導体パターン６と貫通導体７とを一体的に形成する場合には、それぞれを所望の厚みに調整してめっき膜で形成することができるように、主として電解めっき法を用いて形成するのがよい。   In addition, it is preferable to form the through conductor 7 and the conductor pattern 6 at the same time in the above step (b) because the number of steps can be reduced and the electrical connection reliability between them can be improved. . When the conductor pattern 6 and the through conductor 7 are integrally formed, the conductor pattern 6 and the through conductor 7 are mainly formed by using an electrolytic plating method so that each of the conductor pattern 6 and the through conductor 7 can be adjusted to a desired thickness and formed by a plating film. Is good.

次に、上述の工程（ｃ）について説明する。工程（ｃ）おいて、表面活性化処理はプラズマ処理で行うのがよい。プラズマ処理は水素、窒素、酸素等のガス種をプラズマ状態にしたもので、支持層３や樹脂層２さらには導体パターン６や貫通導体７の表面を処理するため、構造体Ｒの表面を安定して活性な状態にすることができるとともに、構造体Ｒ同士の接合界面における清浄度を向上させることができる。これにより、複数の構造体Ｒ同士の接合部位の接合状態を良好なものにすることができる。   Next, the above-described step (c) will be described. In step (c), the surface activation treatment is preferably performed by plasma treatment. In the plasma treatment, gas species such as hydrogen, nitrogen, and oxygen are put into a plasma state, and the surface of the support R 3, the resin layer 2, the conductor pattern 6, and the through conductor 7 is treated to stabilize the surface of the structure R. Thus, the active state can be achieved, and the cleanliness at the bonding interface between the structures R can be improved. Thereby, the joining state of the joining site | part of the some structure R can be made favorable.

かくして、本実施形態のプローブカード用基板１の第１の接続パッド４に接触端子９を電気的に接続し、プローブカード用基板１の第２の接続パッド５に被検査対象の電気的特性を検査するテスターを電気的に接続することによって、半導体集積回路等の電気的な検査をする半導体検査装置とすることができる。   Thus, the contact terminal 9 is electrically connected to the first connection pad 4 of the probe card substrate 1 of the present embodiment, and the electrical characteristics of the object to be inspected are connected to the second connection pad 5 of the probe card substrate 1. By electrically connecting a tester to be inspected, a semiconductor inspection apparatus for inspecting a semiconductor integrated circuit or the like can be obtained.

このように構成される半導体検査装置を使用して、被検査対象１０の検査を行う状態について図７を参照し説明する。   A state in which the inspection target 10 is inspected using the thus configured semiconductor inspection apparatus will be described with reference to FIG.

図７において、被検査対象１０は、位置調整可能な吸着テーブル２０上に載置されている。プローブカード用基板１は、インターポーザー３０を介してプリント板４０と電気的に接続されており、このプリント板４０の電極４０ａがテスター５０と電気的に接続されている。従って、検査作業を行う場合には、検査を行う必要のある被検査対象１０の電極１０ａに、接触端子９を介してプローブカード用基板１を電気的に接続することで、被検査対象１０がテスター５０に接続されて、そのテスター５０の作動による検査を行うことができる。   In FIG. 7, the inspection target 10 is placed on a suction table 20 whose position can be adjusted. The probe card substrate 1 is electrically connected to the printed board 40 via the interposer 30, and the electrode 40 a of the printed board 40 is electrically connected to the tester 50. Therefore, when performing inspection work, by electrically connecting the probe card substrate 1 via the contact terminals 9 to the electrode 10a of the inspection object 10 that needs to be inspected, the inspection object 10 is It is connected to the tester 50 and can be inspected by operating the tester 50.

（ａ）は本発明のプローブカード用基板の実施の形態を示す平面図であり、（ｂ）は（ａ）に示したプローブカード用基板を模式的に示す断面図である。(A) is a top view which shows embodiment of the board | substrate for probe cards of this invention, (b) is sectional drawing which shows typically the board | substrate for probe cards shown to (a). 支持層３に樹脂層２が積層形成された構造体Ｒの拡大断面図である。3 is an enlarged cross-sectional view of a structure R in which a resin layer 2 is laminated on a support layer 3. 支持層３に樹脂層２が積層形成された構造体Ｒの他の例の構成を示す拡大断面図である。It is an expanded sectional view showing the composition of other examples of structure R in which resin layer 2 is laminated and formed on support layer 3. 支持層３に樹脂層２が積層形成された構造体Ｒの他の例の構成を示す拡大断面図である。It is an expanded sectional view showing the composition of other examples of structure R in which resin layer 2 is laminated and formed on support layer 3. 本発明のプローブカード用基板の他の例の構成を示す断面図である。It is sectional drawing which shows the structure of the other example of the board | substrate for probe cards of this invention. 本発明のプローブカード用基板の他の例の構成を示す断面図である。It is sectional drawing which shows the structure of the other example of the board | substrate for probe cards of this invention. 本発明の半導体検査装置の実施の形態の一例を示す概念図である。It is a conceptual diagram which shows an example of embodiment of the semiconductor inspection apparatus of this invention. 従来のプローブカード用基板を示す断面図である。It is sectional drawing which shows the conventional board | substrate for probe cards.

符号の説明Explanation of symbols

１：プローブカード用基板
２：樹脂層
３：支持層
６：導体パターン
７：貫通導体 1: Probe card substrate 2: Resin layer 3: Support layer 6: Conductor pattern 7: Through conductor

Claims (11)

導体パターンが形成された複数の樹脂層と、前記導体パターンに電気的に接続された貫通導体が形成されており、前記樹脂層よりヤング率が高い複数の支持層とが順次積層されてなることを特徴とするプローブカード用基板。 A plurality of resin layers on which a conductor pattern is formed and a through conductor electrically connected to the conductor pattern are formed, and a plurality of support layers having a higher Young's modulus than the resin layer are sequentially laminated. A probe card substrate. 前記樹脂層は、熱硬化性樹脂からなることを特徴とする請求項１に記載のプローブカード用基板。 The probe card substrate according to claim 1, wherein the resin layer is made of a thermosetting resin. 前記支持層は、ガラスからなることを特徴とする請求項１または２に記載のプローブカード用基板。 The probe card substrate according to claim 1, wherein the support layer is made of glass. 前記支持層は、硼珪酸ガラスからなることを特徴とする請求項３に記載のプローブカード用基板。 The probe card substrate according to claim 3, wherein the support layer is made of borosilicate glass. 前記支持層は、セラミックスからなることを特徴とする請求項１または２に記載のプローブカード用基板。 The probe card substrate according to claim 1, wherein the support layer is made of ceramics. 前記支持層は、前記樹脂層より厚いことを特徴とする請求項１〜５のいずれかに記載のプローブカード用基板。 The probe card substrate according to claim 1, wherein the support layer is thicker than the resin layer. 前記樹脂層は、複数の前記導体パターンと、前記複数の導体パターン間に設けられた樹脂とからなり、前記複数の導体パターンと前記樹脂との厚みが、実質的に同一であることを特徴とする請求項１〜６のいずれかに記載のプローブカード用基板。 The resin layer comprises a plurality of the conductor patterns and a resin provided between the plurality of conductor patterns, and the thicknesses of the plurality of conductor patterns and the resin are substantially the same. The probe card substrate according to claim 1. 被検査対象に設けられた電極と接触する接触端子と、前記被検査対象の電気的特性を検査するテスターおよび前記接触端子に電気的に接続された請求項１〜７のいずれかに記載のプローブカード用基板とを有することを特徴とする半導体検査装置。 The probe according to claim 1, wherein the probe is electrically connected to a contact terminal that comes into contact with an electrode provided on the object to be inspected, a tester that inspects electrical characteristics of the object to be inspected, and the contact terminal. A semiconductor inspection apparatus comprising a card substrate. 上面に第１の樹脂層が形成された第１の支持層と、上面に第２の樹脂層が形成された第２の支持層とを準備する工程と、前記第１の支持層の下面と前記第２の樹脂層の上面とに表面活性化処理を施し、前記第１の支持層と前記第２の樹脂層とを接合する工程とを有することを特徴とするプローブカード用基板の製造方法。 Preparing a first support layer having a first resin layer formed on an upper surface and a second support layer having a second resin layer formed on an upper surface; and a lower surface of the first support layer; A method for producing a probe card substrate, comprising: subjecting an upper surface of the second resin layer to a surface activation treatment and bonding the first support layer and the second resin layer. . 前記第１および第２の樹脂層と、前記第１および第２の支持層の一部を除去し、該除去した領域に導体パターンを形成する工程をさらに含むことを特徴とする請求項９に記載のプローブカード用基板の製造方法。 10. The method according to claim 9, further comprising a step of removing a part of the first and second resin layers and the first and second support layers, and forming a conductor pattern in the removed region. The manufacturing method of the board | substrate for probe cards of description. 前記表面活性化処理はプラズマ処理であることを特徴とする請求項９または１０に記載のプローブカード用基板の製造方法。 The method for producing a probe card substrate according to claim 9 or 10, wherein the surface activation treatment is a plasma treatment.
JP2006091611A 2006-03-29 2006-03-29 Substrate for probe card, semiconductor inspection device, and manufacturing method therefor Pending JP2007263862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006091611A JP2007263862A (en) 2006-03-29 2006-03-29 Substrate for probe card, semiconductor inspection device, and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091611A JP2007263862A (en) 2006-03-29 2006-03-29 Substrate for probe card, semiconductor inspection device, and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2007263862A true JP2007263862A (en) 2007-10-11

Family

ID=38636990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091611A Pending JP2007263862A (en) 2006-03-29 2006-03-29 Substrate for probe card, semiconductor inspection device, and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2007263862A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183528A (en) * 1998-12-21 2000-06-30 Ibiden Co Ltd Manufacture of multilayer printed wiring board
JP2002060267A (en) * 1994-08-19 2002-02-26 Hitachi Ltd Production process of wiring substrate
JP2002064269A (en) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd Multilayer circuit board and its manufacturing method
JP2002344137A (en) * 2001-05-17 2002-11-29 Noritake Co Ltd Thick film multilayer board and method of manufacturing the same
JP2003203954A (en) * 1999-11-18 2003-07-18 Ibiden Co Ltd Inspection apparatus and probe card
JP2004281999A (en) * 2003-01-23 2004-10-07 Kyocera Corp Multilayer wiring board
JP2005093916A (en) * 2003-09-19 2005-04-07 Toyobo Co Ltd Multilayer printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002060267A (en) * 1994-08-19 2002-02-26 Hitachi Ltd Production process of wiring substrate
JP2000183528A (en) * 1998-12-21 2000-06-30 Ibiden Co Ltd Manufacture of multilayer printed wiring board
JP2003203954A (en) * 1999-11-18 2003-07-18 Ibiden Co Ltd Inspection apparatus and probe card
JP2002064269A (en) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd Multilayer circuit board and its manufacturing method
JP2002344137A (en) * 2001-05-17 2002-11-29 Noritake Co Ltd Thick film multilayer board and method of manufacturing the same
JP2004281999A (en) * 2003-01-23 2004-10-07 Kyocera Corp Multilayer wiring board
JP2005093916A (en) * 2003-09-19 2005-04-07 Toyobo Co Ltd Multilayer printed circuit board

Similar Documents

Publication Publication Date Title
KR101441632B1 (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
JP5445985B2 (en) Probe card and manufacturing method thereof
TWI412751B (en) Inspection contact structure
TWI739003B (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
US6524889B2 (en) Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
JP5107431B2 (en) Probe card
JP2013083620A (en) Probe card and manufacturing method thereof
JP5145089B2 (en) WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS
JP4299601B2 (en) Multilayer wiring board
JP2007263862A (en) Substrate for probe card, semiconductor inspection device, and manufacturing method therefor
JP2006275579A (en) Test substrate and test device
JP2004214586A (en) Multilayer wiring board
JP5058032B2 (en) Contact probe manufacturing method
JP2008135574A (en) Wiring board, semiconductor device using the same and probe card
JP2010002184A (en) Contact probe
JP2005268259A (en) Multilayer wiring board
JP2018152433A (en) Wiring board
JP4077665B2 (en) Contact probe manufacturing method
JP2008241594A (en) Substrate for probe card assembly, and probe card using the assembly
KR101415635B1 (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
JP2006308413A (en) Probe card
JP2007234659A (en) Substrate and electronic apparatus employing it
KR100682578B1 (en) Manufacturing method of printed circuit board for probe card
JP2002134572A (en) Semiconductor device testing apparatus
JP2004253512A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Effective date: 20101220

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

A131 Notification of reasons for refusal

Effective date: 20110621

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

A131 Notification of reasons for refusal

Effective date: 20111108

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20111213

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002