JP2007257372A - 画像処理装置 - Google Patents

Abstract

【課題】少ないメモリ容量で画像出力を中断することなく階調データの補正量を変更できるようにする。
【解決手段】色の階調データを補正したデータで構成されている色毎の補正データテーブルを４種類記憶する記憶領域がＲＡＭ１〜ＲＡＭ４として設けられている。セレクタ２１は、ＲＡＭ１〜ＲＡＭ４に記憶されている補正データテーブルのうち、カラー画像の３原色の各色の階調データについての補正データを取得するものを３種類選択する。セレクタ２２は、セレクタ２１で選択された補正データテーブルから当該３原色の各色の階調データについての補正データを取得して出力する。ＣＰＵは、当該補正データを変更したデータで構成されている変更後補正データテーブルを、ＲＡＭ１〜ＲＡＭ４のうちセレクタ２１で選択された補正データテーブルが記憶されているもの以外のものに記憶させる。
【選択図】図２

Description

本発明は、画像処理技術に関し、特に、ディスプレイ装置で表示される画像を調整する技術に関する。

例えば、ＭＰＥＧ（Moving Picture Experts Group）形式に則ったデータ圧縮が施されている動画像データをデコードし、ＬＣＤ（液晶ディスプレイ）パネルやＰＤＰ（プラズマ・ディスプレイ・パネル）などのフラットパネルに表示する場合、パネルの色再現範囲が十分でないために、いわゆる黒つぶれや白浮きなどの現象が表示画像に発生する場合がある。このような現象を防止するために、フラットパネルの発光原色であるＲＧＢの各色の輝度階調を表現しているデータ（以下、「階調データ」と称することとする）の補正が行われることがある。

また、このようなフラットパネルでは、ＲＧＢの各色の発光特性が均一でないことがあり、例えばＲＧＢ各色を同一値のデータとしても、正しい白色やグレー色が表示されずに、青味や赤味を帯びたものが表示されてしまうことがある。このような現象を防止するために、例えば図９にグラフで示したように、階調データのγ補正（ガンマ補正）がＲＧＢの各色で行われることがある。

このような、階調データを補正する手法のひとつとして、ルックアップテーブルを用いた階調データの変換処理が知られている。これは、変換前の階調データに一意に対応付けられている変換後の階調データのテーブルをＲＯＭやＲＡＭなどのメモリに格納しておき、このテーブルを参照することで階調データの変換結果を得るというものである。ここで、変換前後の階調データの対応付けをメモリにおけるアドレスと記憶領域との関係を利用して行う技術は広く知られている。

ルックアップテーブルを用いた画像データの変換技術に関し、例えば特許文献１には、入力されたデータに応じて読み出されたγ補正データに応じて、三次元空間の座標として表されたルックアップテーブルにより読み出した格子点データと、当該γ補正データから算出した係数データとを用いて補間演算を行って、色変換データを得るという技術が開示されている。

また、例えば特許文献２には、ＹＵＶ形式若しくはＹＩＱ形式のカラーイメージデータを、ルックアップテーブルを用いてＲＧＢ形式のものへと変換するという技術が開示されている。

また、例えば特許文献３には、入力画像情報をビットマップ画像データに展開し、各種の画像出力装置に対応した色処理条件を用いて出力する技術が開示されており、この技術において、ルックアップテーブルを用いてγ補正を行うことが開示されている。

ところで、前述したようなフラットパネルでの画像表示において、表示させる動画像に応じた階調データの補正処理を行う場合がある。このような補正処理の例としては、表示画像において、比較的暗めのシーン（場面）が多い場合には黒いレベルの階調を引き伸ばす、あるいは、比較的明るめのシーンが多い場合には白いレベルの階調を引き伸ばす、などといった補正処理がある。

また、前述したγ補正においても、その補正量を固定的なものとしておかずに、ユーザがある程度自由に補正量を変更できるようにしておくことが望まれる場合もある。
ルックアップテーブルを用いて階調データを補正する画像処理装置においては、ルックアップテーブルの内容を変更することで、このような補正量の変更を行うことは可能である。しかし、上述したような用途で補正量を変更する場合には、画像表示を中断することが一般的には許されない。

ここで図１０について説明する。同図は、従来の画像処理装置における色調整部の構成の一例を示している。なお、この色調整部は、入力されたＲＧＢ形式のビデオ信号における各色の階調データを、ルックアップテーブルを用いて補正して出力するものであり、ビデオ信号の出力を中断することなくルックアップテーブルの内容を変更するための構成を有しているものである。

図１０において、セレクタ１００Ｒ、１００Ｇ、１００Ｂ、１０１Ｒ、１０１Ｇ、及び１０１Ｂはいずれも２入力２出力の構成を有しており、不図示の制御装置によって入力と出力との対応関係を切り替えることができる。

ＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｇ２、ＲＡＭ＿Ｂ１、及びＲＡＭ＿Ｂ２は、ＲＧＢ各色についての補正後の階調データからなる１色分のルックアップテーブルを格納しておくことのできる記憶容量を有しているメモリである。なお、ここでは、各階調データは２５６階調（８ビット）であるとし、これらのメモリはいずれも８ビット×２５６ワード構成のものを使用する。

図１０に示した色調整部の動作を説明する。なお、この動作はＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の各色について同様であるので、ここでは、Ｒ色についての動作のみを説明する。

この色調整部に入力された階調データ（ビデオ入力Ｒ）はセレクタ１００Ｒを通過し、ＲＡＭ＿Ｒ１にアドレスとして与えられる。すると、入力された階調データを補正した階調データがＲＡＭ＿Ｒ１から読み出される。この補正後の階調データは、セレクタ１０１Ｒを通過し、ビデオ出力Ｒとして出力される。

上述したような色調整が行われている間、不図示の制御装置より出力されるアドレス（ＢＵＳアドレス）が、セレクタ１００Ｒを通過してＲＡＭ＿Ｒ２に与えられると共に、当該制御装置から出力されるデータ（ＢＵＳライトデータ）が、ＲＡＭ＿Ｒ２における当該アドレスに対応する記憶領域に書き込まれる。従って、補正前後の階調データを、それぞれアドレス及び書き込みデータに対応付けて当該制御装置がＲＡＭ＿Ｒ２に順次与えることにより、ＲＡＭ＿Ｒ２には、階調データの補正のためのルックアップテーブルが新たに書き込まれる。

なお、このとき、ＲＡＭ＿Ｒ２から読み出されるデータは、セレクタ１０１Ｒを通過して当該制御装置へ送られる。当該制御装置では、このデータ（ＢＵＳリードデータ）を読み込むことにより、ＲＡＭ＿Ｒ２へのデータ書き込みのチェックを行うことができる。

階調データの補正量の変更を行うときは、当該制御装置がセレクタ１００Ｒ及び１０１Ｒの切り替えを同時に行う。すると、今度は、この色調整部に入力された階調データ（ビデオ入力Ｒ）はセレクタ１００Ｒを通過し、ＲＡＭ＿Ｒ２にアドレスとして与えられる。すると、入力された階調データを補正した階調データがＲＡＭ＿Ｒ２から読み出される。この補正後の階調データは、セレクタ１０１Ｒを通過し、ビデオ出力Ｒとして出力される。従って、ＲＡＭ＿Ｒ１とＲＡＭ＿Ｒ２とに異なるルックアップテーフルが格納されていれば、補正後の階調データは、当該切り替えの前後で異なるものとなる。しかも、この切り替えの際に、ビデオ出力Ｒが中断することはない。

上述したような色調整が行われている間、当該制御装置より出力されるアドレス（ＢＵＳアドレス）が、セレクタ１００Ｒを通過して今度はＲＡＭ＿Ｒ１に与えられると共に、当該制御装置から出力されるデータ（ＢＵＳライトデータ）が、ＲＡＭ＿Ｒ１における当該アドレスに対応する記憶領域に書き込まれる。従って、このときには、ＲＡＭ＿Ｒ１に格納されているルックアップテーブルを書き換えることができる。

以上のように、図１０に示した色調整部には、ルックアップテーブルの格納領域が色毎に２面ずつ用意されている。従って、一方の面に格納されているルックアップテーブルを階調データの補正に使用している間に、他方の面に格納されているルックアップテーブルの書き換えを行うことができる。従って、ビデオ信号出力を中断することなくルックアップテーブルの内容を変更することができるので、画像表示を中断することなく階調データの補正量を変更することができる。
特開２００４−３８６９３号公報 特開平６−３４８８２９号公報 特開２００２−１５２５４５号公報

色調整部として、図１０に示したような構成、すなわち、ルックアップテーブルの格納領域を色毎に２面ずつ用意する構成を採用すると、大量のメモリ容量が必要となる。
図１０の例の場合、ＲＧＢの各色で２面のルックアップテーブルを格納するために必要なメモリ容量は、８ビット×２５６ワード×３色×２面＝１２２８８ビットとなる。例えば色調整部を集積回路として構成する場合には、このような大容量のメモリを構築するために広いチップ面積が必要となる。

なお、色調整部のメモリ容量を削減するために、データの書き込みと読み出しとを並行して行うことのできるデュアルポートメモリを用い、ルックアップテーブルの格納領域を色毎に２面ずつとする手法が考えられる。しかし、デュアルポートメモリのチップ面積は１ポートメモリよりも２倍を大きく超えるほどのものであるため、色調整部を集積回路に実装したときのチップ面積は却って増大してしまう。

本発明は上述した問題に鑑みてなされたものであり、その解決しようとする課題は、少ないメモリ容量で画像出力を中断することなく階調データの補正量を変更できるようにすることである。

本発明の態様のひとつである画像処理装置は、色の階調データを補正したデータで構成されている色毎の補正データテーブルを４種類記憶する記憶領域を有している記憶手段と、当該記憶手段に記憶されている補正データテーブルのうち、カラー画像の３原色の各色の階調データについての補正データを取得するものを３種類選択する選択手段と、当該選択手段によって選択された補正データテーブルから、当該３原色の各色の階調データについての補正データを取得して出力する出力手段と、当該補正データを変更したデータで構成されている変更後補正データテーブルを、当該記憶手段の有している当該記憶領域のうち当該選択手段で選択されたものが記憶されている領域以外の領域に記憶させる記憶制御手段と、を有することを特徴とするものであり、この特徴によって前述した課題を解決する。

この構成によれば、画像出力を中断させることなく補正データの変更を行えるようにするために用いられる記憶領域を、カラー画像の３原色の各色で共用するので、メモリ容量が削減される。

なお、上述した本発明に係る画像処理装置において、当該記憶制御手段は、当該３原色のうちのいずれか１色についての変更後補正データテーブルを当該記憶手段に記憶させ、当該選択手段は、当該記憶制御手段が変更後補正データテーブルを当該記憶手段に記憶させたときには、当該１色についての補正データテーブルの選択を当該変更後補正データテーブルへと切り替える、ように構成することができる。

この構成によれば、補正データの変更が適切に行われる。
また、前述した本発明に係る画像処理装置において、当該階調データについての補正データのうち当該補正データテーブルに示されていないものを、当該補正データテーブルに示されている他の階調データについての補正データに基づいて生成する補正データ生成手段を更に有するように構成することができる。

この構成によれば、補正データテーブルに示されていない補正データについては補正データ生成手段が生成するので、補正データテーブルを記憶しておくために必要なメモリ容量が更に削減される。

なお、このとき、当該補正データ生成手段は、補正前の階調データに隣接する階調を表している２つの階調データについて当該補正データテーブルに各々示されている２つの補正データを線形補間することによって、当該補正前の階調データについての補正データの生成を行うように構成することができる。

この構成によれば、補正データテーブルに示されていない補正データを適切に生成することができる。
本発明の別の態様のひとつである画像処理装置は、色の階調データを補正したデータのビット列を上位側ビット列と下位側ビット列とで２分割したときの当該上位側ビット列のデータで構成されている第一補正データテーブル、当該２分割したときの当該下位側ビット列のデータで構成されている第二補正データテーブル、及び、当該第一補正データテーブルと当該第二補正データテーブルとのうちのどちらか一方の構成データを変更して構成されている第三補正データテーブルを記憶する記憶領域を有している記憶手段と、当該記憶手段に記憶されている当該第一、当該第二、及び当該第三補正データテーブルのうち、カラー画像の３原色の各色の階調データについての補正データを取得するものを２つ選択する選択手段と、当該選択手段によって選択された補正データテーブルから、当該３原色の各色の階調データについての補正データを取得して出力する出力手段と、を有することを特徴とするものであり、この特徴によって前述した課題を解決する。

この構成によれば、補正データの変更を、当該補正データの上位側ビットと下位側ビットとに分けて行うので、画像出力を中断させることなく補正データの変更を行うために必要となる記憶領域のメモリ容量が削減される。

なお、上述した本発明に係る画像処理装置において、当該選択手段は、当該第一補正データテーブルの構成データを変更して構成されている当該第三補正データテーブルが当該記憶手段に記憶された場合には、当該第三補正データテーブルと当該第二補正データテーブルとを選択し、当該第二補正データテーブルの構成データを変更して構成されている当該第三補正データテーブルが当該記憶手段に記憶された場合には、当該第三補正データテーブルと当該第一補正データテーブルとを選択するように構成することができる。

この構成によれば、補正データの変更が適切に行われる。
なお、このとき、当該第一補正データテーブルの構成データを変更して構成されている第三補正データテーブルを当該記憶手段に記憶させると共に、当該記憶をさせたことによって当該選択手段が当該第三補正データテーブルと当該第二補正データテーブルとを選択したときに、当該第二補正データテーブルの構成データを変更して構成されている第三補正データテーブルを当該記憶手段に記憶させる記憶制御手段を更に有するように構成することができる。

この構成によれば、補正データの変更が適切に行われる。
また、このとき、当該上位側ビット列と当該下位側ビット列との桁数は同一であるように構成することができる。

この構成によれば、記憶領域のメモリ容量が多量に削減される。
本発明の更なる別の態様のひとつである画像処理装置は、カラー画像の３原色のうちのいずれか１色の階調データについての補正データで構成されている第一補正データテーブル、当該第一補正データテーブルの構成データを変更して構成されている第一変更補正データテーブル、当該構成データと当該３原色のうちの他の２色の各々の階調データについての補正データとの差分値を示す差分値データで色毎に構成されている第二補正データテーブル及び第三補正データテーブル、並びに、当該第二及び当該第三補正データテーブルの各構成データを変更して各々構成されている第二変更補正データテーブル及び第三変更補正データテーブルを記憶する記憶領域を有している記憶手段と、当該記憶手段に記憶されている補正データテーブルのうち、当該第一、当該第二、及び当該第三補正データテーブルの組と、当該第一、当該第二、及び当該第三変更補正データテーブルの組とのどちらか一方を選択する選択手段と、当該選択手段によって選択された補正データテーブルに基づいて、当該３原色の各色の階調データについての補正データを生成して出力する出力手段と、を有することを特徴とするものであり、この特徴によって前述した課題を解決する。

この構成によれば、カラー画像の３原色のうちの当該他の２色の補正データを、当該１色の補正データに対する差分値のデータとして記憶領域に記憶させるようにしているので、画像出力を中断させることなく補正データの変更を行うために必要となる記憶領域のメモリ容量が削減される。

なお、上述した本発明に係る画像処理装置において、当該出力手段は、当該選択手段によって選択された補正データテーブルから得られるデータのうち、当該１色の階調データについての補正データと当該他の２色の各々についての当該差分値データとより、当該他の２色の各々の階調データについての補正データを生成するように構成することができる。

この構成によれば、カラー画像の３原色のうちの当該他の２色の補正データを適切に生成することができる。

本発明によれば、以上のようにすることにより、少ないメモリ容量で画像出力を中断することなく階調データの補正量を変更できるようになるという効果を奏する。

以下、本発明の実施の形態を図面に基づいて説明する。
まず図１について説明する。同図は本発明を実施する画像処理装置の構成を示している。この画像処理装置は、ＭＰＥＧ形式に則ったデータ圧縮が施されている動画像データをデコードしてフラットパネルに動画像を表示する装置である。

図１において、ＭＰＥＧビデオデコーダ１１は、上述の動画像データである圧縮ビデオストリームのデコードを行い、ＹＵＶ形式のビデオ信号をスケーラ１２へ出力する。スケーラ１２は、入力されたビデオ信号で表されている動画像の画面サイズを、フラットパネル１５に適したものへ変換してカラースペースコンバータ１３へ出力する。カラースペースコンバータ１３は、ＹＵＶ形式のビデオ信号を、フラットパネル１５の発光原色に対応するＲＧＢ形式のものへと変換する。

なお、以下の説明においては、カラースペースコンバータ１３から出力されるビデオ信号は、ＲＧＢ各色とも２５６階調（８ビット）の階調データであるとする。
色調整部１４は、ＲＧＢ形式に変換されたビデオ信号における各色のγ特性を補正して動画像の色の調整を行う。また、ＣＰＵ１７からの指示に応じ、各色のγ特性に対する補正量を変化させる。フラットパネル１５は、例えばＬＣＤパネルやＰＤＰであり、色の調整がされた後のビデオ信号で表されている動画像を表示する。

ビデオ解析部１６は、ＲＧＢ形式に変換されたビデオ信号を解析して輝度のヒストグラムを生成する。
ＣＰＵ１７はこの画像処理装置全体の動作を制御する中央演算装置であり、ＭＰＥＧビデオデコーダ１１、スケーラ１２、色調整部１４、ＲＡＭ１８、及びＲＯＭ１９の各々とバス２０を介して各種のデータを授受することができる。

ＲＡＭ１８は、ＣＰＵ１７が制御プログラムを実行する際に必要に応じて作業用記憶領域として使用するランダム・アクセス・メモリである。また、ＲＯＭ１９は、ＣＰＵ１７によって実行される制御プログラムや各種のデータが予め格納されているリード・オンリ・メモリである。

ＣＰＵ１７は、ＲＯＭ１９に格納されている制御プログラムを実行することによって画像処理装置全体の動作制御が可能となる。このＣＰＵ１７による制御のうちのひとつである色調整部１４に対する制御では、予めＲＯＭ１９にデータとして格納されているフラットパネル１５の発光特性と、ビデオ解析部１６より出力されるヒストグラムから判明する表示対象の動画像のシーン（場面）の輝度分布と、不図示の指示部を介してユーザからなされるユーザ所望のγ補正指示とに基づいて、色調整部１４で行われるビデオ信号のγ補正における補正量の設定及び変更を行う。

次に図２について説明する。同図は、図１に示した画像処理装置における色調整部１４の構成の第一の例を示している。
図２において、セレクタ２１及び２２はどちらも４入力４出力の構成を有しており、ＣＰＵ７からの指示に応じて入力と出力との対応関係を切り替えることができる。

ＲＡＭ１、ＲＡＭ２、ＲＡＭ３、及びＲＡＭ４は、いずれも、フラットパネル５で表示されるカラー画像の３原色であるＲＧＢ各色についてのγ補正後の階調データ（補正データ）からなる１色分のルックアップテーブル（補正データテーブル）を格納しておくことのできる記憶容量を有しているメモリである。なお、これらのメモリはいずれも８ビット×２５６ワード構成のものを使用する。

図２に示した色調整部１４の動作を説明する。
まず、ＣＰＵ７は、初期処理として、Ｒ色用の補正データテーブルをＲＡＭ１に、Ｇ色用の補正データテーブルをＲＡＭ２に、Ｂ色用の補正データテーブルをＲＡＭ３に、それぞれ記憶させておく。そして、セレクタ２１を切り替えてビデオ入力Ｒ、Ｇ、Ｂの各階調データをそれぞれＲＡＭ１、ＲＡＭ２、ＲＡＭ３にアドレスとして与えると共に、このときにＲＡＭ１、ＲＡＭ２、ＲＡＭ３の各々から読み出される補正データがそれぞれビデオ出力Ｒ、Ｇ、Ｂとなるようにセレクタ２２を切り替える。

こうすることにより、各メモリに記憶されている補正データテーブルのうち、ＲＧＢ各色の階調データについての補正データを取得するものがセレクタ２１によって色毎に適切に選択され、選択された補正データテーブルから各色の階調データについての適切な補正データが取得されてセレクタ２２から出力される。

図２に示した色調整部１４におけるγ補正の補正量の変更は、以下のようにして行われる。
まず、ＣＰＵ７は、セレクタ２１を介してＲＡＭ４にアドレス（ＢＵＳアドレス）を与えると共に、ＲＡＭ４における当該アドレスに対応する記憶領域にデータ（ＢＵＳライトデータ）を書き込む。このときに、ＣＰＵ７は、Ｒ色の全階調に亘る補正前の階調データと変更後の補正データとを、それぞれアドレス及び書き込みデータに対応付けてＲＡＭ４に順次与える。こうすることにより、補正データを取得するものとしてはセレクタ２１で選択されていないＲＡＭ４には、変更後の補正データからなるＲ色用のルックアップテーブル（変更後補正データテーブル）が書き込まれる。

なお、この書き込みを終えた後に、ＣＰＵ７は、セレクタ２２を介して変更後の補正データをＲＡＭ４から読み出し、読み出したデータ（ＢＵＳリードデータ）とＲＡＭ４に書き込んだデータとの一致を確認するようにしてもよい。

Ｒ色用の変更後補正データテーブルのＲＡＭ４への書き込みを終えると、ＣＰＵ７は、セレクタ２１を切り替えてビデオ入力Ｒ、Ｇ、Ｂの各階調データをそれぞれＲＡＭ４、ＲＡＭ２、ＲＡＭ３にアドレスとして与えると共に、このときにＲＡＭ４、ＲＡＭ２、ＲＡＭ３の各々から読み出される補正データがそれぞれビデオ出力Ｒ、Ｇ、Ｂとなるようにセレクタ２２を切り替える。

このように、ＣＰＵ７が、Ｒ色についての変更後補正データテーブルをＲＡＭ４に記憶させたときに、セレクタ２１によるＲ色についての補正データテーブルの選択を当該変更後補正データテーブルへと切り替えることにより、まず、Ｒ色についてのγ補正の補正量の変更が完了する。なお、このときにビデオ出力Ｒ、Ｇ、Ｂが中断することはない。

次に、ＣＰＵ７は、補正データを取得するものとしてはセレクタ２１で選択されていないＲＡＭ１へ、今度はＧ色用の変更後補正データテーブルを書き込む。この書き込みの手順は、前述したＲ色用の変更後補正データテーブルのＲＡＭ４への書き込みの手順と同様である。

Ｇ色用の変更後補正データテーブルのＲＡＭ１への書き込みを終えると、ＣＰＵ７は、セレクタ２１を切り替えてビデオ入力Ｒ、Ｇ、Ｂの各階調データをそれぞれＲＡＭ４、ＲＡＭ１、ＲＡＭ３にアドレスとして与えると共に、このときにＲＡＭ４、ＲＡＭ１、ＲＡＭ３の各々から読み出される補正データがそれぞれビデオ出力Ｒ、Ｇ、Ｂとなるようにセレクタ２２を切り替える。ここまでで、Ｇ色についてのγ補正の補正量の変更も完了する。なお、このときにもビデオ出力Ｒ、Ｇ、Ｂが中断することはない。

次に、ＣＰＵ７は、補正データを取得するものとしてはセレクタ２１で選択されていないＲＡＭ２へ、今度はＢ色用の変更後補正データテーブルを書き込む。この書き込みの手順も、前述したＲ色用の変更後補正データテーブルのＲＡＭ４への書き込みの手順と同様である。

Ｂ色用の変更後補正データテーブルのＲＡＭ２への書き込みを終えると、ＣＰＵ７は、セレクタ２１を切り替えてビデオ入力Ｒ、Ｇ、Ｂの各階調データをそれぞれＲＡＭ４、ＲＡＭ１、ＲＡＭ２にアドレスとして与えると共に、このときにＲＡＭ４、ＲＡＭ１、ＲＡＭ２の各々から読み出される補正データがそれぞれビデオ出力Ｒ、Ｇ、Ｂとなるようにセレクタ２２を切り替える。ここまでで、ＲＧＢ全色についてのγ補正の補正量の変更が完了する。なお、このときにもビデオ出力Ｒ、Ｇ、Ｂが中断することはない。

この図２に示した色調整部１４の構成におけるメモリ容量の合計は、８ビット×２５６ワード×４面＝８１９２ビットである。従って、図１０に示した従来構成に比べてメモリ容量が減少していることが分かる。

なお、上述した説明においては、Ｒ色、Ｇ色、Ｂ色の順にγ補正の補正量の変更を行うものとしたが、この変更の順序は任意である。
次に図３について説明する。同図は、図１に示した画像処理装置における色調整部１４の構成の第二の例を示している。なお、図３において、図２に示したものと同一の構成要素には同一の符号を付している。

図３に示す第二の例は、図２におけるＲＡＭ１、ＲＡＭ２、ＲＡＭ３、及びＲＡＭ４が、それぞれ補正データ生成部２３−１、２３−２、２３−３、及び２３−４に置き換えられている点において、図２に示した第一の例と異なっている。

補正データ生成部２３−１、２３−２、２３−３、及び２３−４は、セレクタ２１より与えられるビデオ入力Ｒ、Ｇ、Ｂの各階調データのうち、自身の有しているＲＡＭに記憶されている補正データテーブルに当該階調データについての補正データが示されているものについては、当該補正データを当該補正データテーブルから取得して出力する。一方、当該階調データについての補正データが当該補正データテーブルに示されていないものについては、当該補正データテーブルに示されている他の階調データについての補正データに基づいて補正データを生成する。

補正データ生成部２３−１、２３−２、２３−３、及び２３−４による補正データの生成の原理について、図４を用いて説明する。
図４における左側の曲線は、γ補正の前後における階調データの関係の一例を示しており、同図における右側の図は、当該曲線の一部分を拡大したものである。このように、γ補正の補正特性を示す曲線を微小区間で観察すると直線とみなすことができる。

そこで、補正データ生成部２３−１、２３−２、２３−３、及び２３−４では、右側の図に示されている黒丸の点における補正データのみ、すなわち、２階調毎の階調データについての補正データのみで構成されている補正データテーブルを、自身の有するＲＡＭに記憶しておくようにする。そして、右側の図に示されている白丸の点における階調データについての補正データは、当該階調データに隣接している上下の階調を表している２つの黒丸の階調データについて各々当該補正データテーブルに示されている２つの補正データを、線形補間して生成するようにする。

このようにすることにより、色調整部１４において補正データテーブルを記憶しておくために必要なメモリ容量を、図３に示した第一の例におけるものから半減させることができる。

図５について説明する。同図は、図３における補正データ生成部２３−１の構成を示している。なお、補正データ生成部２３−１、２３−２、２３−３、及び２３−４は、いずれも同一の構成を有しているので、ここでは、補正データ生成部２３−１の構成についてのみ説明することとする。

アドレス生成部３１は、ＲＡＭ１−１及びＲＡＭ１−２へ与える６ビットのアドレスを、ビデオ入力Ｒの階調データ（８ビットデータ）のうちの上位６ビット及び下位２ビットのそれぞれのデータに基づいて生成する。

ＲＡＭ１−１及びＲＡＭ１−２には、２階調毎の階調データについての補正データのみで構成されているＲ色の補正データテーブルを、後述するように分担して記憶しておく。なお、これらのメモリはどちらも８ビット×６４ワード構成のものを使用する。

加算器３２は、アドレス生成部３１から与えられたアドレスに応じてＲＡＭ１−１及びＲＡＭ１−２よりそれぞれ読み出された補正データを加算する。
シフタ３３は、加算器３２から出力される補正データの加算結果を右（下位桁）に１ビットシフトすることで、当該加算結果の１／２倍の値を出力する。

レジスタ３４は、後述する所定の階調データについての補正データを保持しておく。
遅延部３５は、ビデオ入力Ｒの階調データを遅延させて、セレクタ３６における当該階調データと補正データとの対応関係を適切なものとする。

セレクタ３６は、４入力１出力の構成を有しており、入力される４つの補正データのうちのいずれかを、遅延部３５から送られてくる階調データに基づいて選択してビデオ出力Ｒとして出力する。

次に、図５に構成を示した補正データ生成部２３−１の各部の動作を、図６Ａ及び図６Ｂを用いて説明する。
図６Ａは、ビデオ入力Ｒの階調データで表されている階調値と、当該階調データのうちの上位６ビット及び下位２ビットとの関係を示している。また、図６Ｂは、ＲＡＭ１−１及びＲＡＭ１−２のメモリマップを示している。

図６Ｂに示すように、ＲＡＭ１−１では、補正前の階調データの値が“０”（＝４×０）、“４”（＝４×１）、“８”（＝４×２）、…、“２５２”（＝４×６３）のときにおける補正データからなる補正データテーブルを、２進アドレス「００００００」から「１１１１１１」の各番地に対応する記憶領域で記憶しておく。また、ＲＡＭ１−２では、補正前の階調データの値が“２”（＝４×０＋２）、“６”（＝４×１＋２）、“１０”（＝４×２＋２）、…、“２５４”（＝４×６３＋２）のときにおける補正データからなる補正データテーブルを、２進アドレス「００００００」から「１１１１１１」の各番地に対応する記憶領域で記憶しておく。

なお、レジスタ３４には、補正前の階調データの値が“２５５”のときにおける補正データを保持させておくようにする。これは、階調データが次の値（“２５６”）のときにおける補正データが、ＲＡＭ１−１及びＲＡＭ１−２のどちらにも記憶されていないため、線形補間での生成によることなく補正データを取得可能とするものである。

アドレス生成部３１は、補正データ生成部２３−１に入力された階調データに応じ、当該階調データの下位２ビットが「００」、「０１」、及び「１０」のうちのいずれかである場合には、当該階調データの上位６ビットをＲＡＭ１−１へ与えるアドレスとする。一方、階調データの下位２ビットが「１１」である場合には、当該階調データの上位６ビットに「１」を加えた値を、ＲＡＭ１−１へ与えるアドレスとする。これに対し、ＲＡＭ１−２へ与えるアドレスは、常に、当該階調データの上位６ビットの値とする。

セレクタ３６は、補正データ生成部２３−１に入力されて遅延部３５で適切な遅延が与えられた階調データに応じ、補正データを以下のように選択して出力する。
当該階調データが“２５５”の場合には、図５における「ｄ」の補正データ、すなわち、レジスタ３４で保持させている補正データを選択して出力する。一方、当該階調データが“２５５”でない場合には、当該階調データの下位２ビットの値に応じ、補正データを以下のように選択して出力する。

まず、当該階調データの下位２ビットが「００」の場合には、図５における「ａ」の補正データ、すなわち、当該階調データの上位６ビットをアドレスとしてＲＡＭ１−１へ与えて読み出されたデータを選択して出力する。

一方、当該階調データの下位２ビットが「０１」の場合には、図５における「ｂ」の補正データ、すなわち、当該階調データの上位６ビットをアドレスとしてＲＡＭ１−１及びＲＡＭ１−２へ与えて読み出された２つの補正データを加算平均して得られる補正データを選択して出力する。

また、当該階調データの下位２ビットが「１０」の場合には、図５における「ｃ」の補正データ、すなわち、当該階調データの上位６ビットをアドレスとしてＲＡＭ１−２へ与えて読み出されたデータを選択して出力する。

更に、当該階調データの下位２ビットが「１１」の場合には、図５における「ｄ」の補正データ、すなわち、当該階調データの上位６ビットに「１」を加えた値をアドレスとしてＲＡＭ１−１へ与えて読み出された補正データと当該階調データの上位６ビットをＲＡＭ１−２へ与えて読み出された補正データとを加算平均して得られる補正データを選択して出力する。

補正データ生成部２３−１を構成している各部は、以上のように動作する。従って、補正データ生成部２３−１は、以下のように動作する。
例えば、階調データとして「０００００００１」（階調値は“１”）が補正データ生成部２３−１に入力された場合を考える。この場合、当該階調データの下位２ビットは「０１」であるので、アドレス生成部３１は、当該階調データの上位６ビットである「００００００」をＲＡＭ１−１及びＲＡＭ１−２へアドレスとして与え、セレクタ３６は、図５における「ｂ」の補正データ、すなわち、このときにＲＡＭ１−１及びＲＡＭ１−２から読み出された２つの補正データを加算平均して得られる補正データを選択して出力する。

また、例えば、階調データとして「１１１１１０１１」（階調値は“２５１”）が補正データ生成部２３−１に入力された場合を考える。この場合、当該階調データの下位２ビットは「１１」であるので、アドレス生成部３１は、当該階調データの上位６ビットに「１」を加えた値「１１１１１１」をＲＡＭ１−１へアドレスとして与えると共に、当該階調データの上位６ビットである「１１１１１０」をＲＡＭ１−２へアドレスとして与える。また、この場合、セレクタ３６は、図５における「ｂ」の補正データ、すなわち、このときにＲＡＭ１−１及びＲＡＭ１−２から読み出された２つの補正データを加算平均して得られる補正データを選択して出力する。

補正データ生成部２３−１は、以上のように動作することにより、生成する補正データについての補正前の階調データに隣接する階調を表している２つの階調データについて補正データテーブルに各々示されている２つの補正データを線形補間する。こうして、ＲＡＭ１−１及びＲＡＭ１−２のどちらに記憶されている補正データテーブルにも示されていない補正データの生成を行うので、色調整部１４に備えるメモリ容量が、図２に示した構成によるものよりも更に少なくて済む。

なお、図３に示した色調整部１４におけるγ補正の補正量の変更の手順は、図２におけるＲＡＭ１、ＲＡＭ２、ＲＡＭ３、及びＲＡＭ４が、それぞれ補正データ生成部２３−１、２３−２、２３−３、及び２３−４に置き換えられていることを考慮すれば、前述した第一の例における手順と同様である。

次に図７について説明する。同図は、図１に示した画像処理装置における色調整部１４の構成の第三の例を示している。
この第三の例では、補正データテーブル構成する各補正データを２分割し、補正データの上位側４ビット分のビット列からなる補正データテーブルと、補正データの下位側４ビット分のビット列からなる補正データテーブルとを記憶部に記憶させておく。そして、補正データを変更するときには、変更後補正データの上位側４ビット分のビット列からなる変更後補正データテーブルへの切り替えと、変更後補正データの下位側４ビット分のビット列からなる変更後補正データテーブルへの切り替えとを分けて行うようにするというものである。

図７において、セレクタ４１Ｒ、４１Ｇ、及び４１Ｂはいずれも２入力３出力の構成を有している。また、セレクタ４２Ｒ、４２Ｇ、及び４２Ｂはいずれも３入力３出力の構成を有している。これらはいずれもＣＰＵ７からの指示に応じて入力と出力との対応関係を切り替えることができる。

ＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｒ３、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｇ２、ＲＡＭ＿Ｇ３、ＲＡＭ＿Ｂ１、ＲＡＭ＿Ｂ２、及びＲＡＭ＿Ｂ３は、ＲＧＢ各色についての補正データからなる補正データテーブルを格納しておくメモリであり、ＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、及びＲＡＭ＿Ｒ３はＲ色用のもの、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｇ３はＧ色用のもの、そして、ＲＡＭ＿Ｂ１、ＲＡＭ＿Ｂ２、及びＲＡＭ＿Ｂ３はＢ色用のものである。これらのメモリはいずれも４ビット×２５６ワード構成のものを使用する。従って、１色分の補正データテーブル（８ビット×２５６ワード）を記憶しておくにはこれらのメモリのうちの２個を使用する必要がある。

図７に示した色調整部１４の動作を説明する。この色調整部１４の動作はＲＧＢ各色について並行して行われるものである。
なお、この色調整部１４の動作はＲＧＢ各色について同様であるので、ここではＲ色に関する動作のみを説明する。

まず、ＣＰＵ７は、初期処理として、Ｒ色用の補正データテーブルを構成する各補正データを２分割し、その上位側４ビット分のビット列からなる補正データテーブルをＲＡＭ＿Ｒ１に記憶させておくと共に、その下位側４ビット分のビット列からなる補正データテーブルをＲＡＭ＿Ｒ２に記憶させておく。そして、セレクタ４１Ｒを切り替えてビデオ入力Ｒの階調データをそれぞれＲＡＭ＿Ｒ１及びＲＡＭ＿Ｒ２にアドレスとして与えると共に、このときにＲＡＭ＿Ｒ１及びＲＡＭ＿Ｒ２の各々から読み出される補正データからビデオ出力Ｒが生成されるようにセレクタ４２Ｒを切り替える。そして、セレクタ４２Ｒを通過した上位４ビット分のビット列（ＲＡＭ＿Ｒ１から読み出されたもの）と下位４ビット分のビット列（ＲＡＭ＿Ｒ２から読み出されたもの）とを組み合わせてビデオ出力Ｒとして出力する。

こうすることにより、各メモリに記憶されている補正データテーブルのうち、Ｒ色の階調データについての補正データを取得するものがセレクタ４１Ｒによって適切に２つ選択され、選択された補正データテーブルから、３原色の各色の階調データについての補正データが取得されてセレクタ４２Ｒから出力される。

図７に示した色調整部１４におけるγ補正の補正量の変更は、以下のようにして行われる。この変更の動作もＲＧＢ各色について並行して行われる。
なお、色調整部１４によるこの変更の動作も、ＲＧＢ各色について同様であるので、ここではＲ色に関する動作のみを説明する。

まず、ＣＰＵ７は、セレクタ４１Ｒを介してＲＡＭ＿Ｒ３にアドレス（ＢＵＳアドレス）を与えると共に、ＲＡＭ＿Ｒ３における当該アドレスに対応する記憶領域にデータ（ＢＵＳライトデータ）を書き込む。このときに、ＣＰＵ７は、Ｒ色の全階調に亘る補正前の階調データと、変更後の補正データのうちの上位４ビット分とを、それぞれアドレス及び書き込みデータに対応付けてＲＡＭ＿Ｒ３に順次与える。こうすることにより、補正データを取得するものとしてはセレクタ４１Ｒで選択されていないＲＡＭ＿Ｒ３には、変更後の補正データのうちの上位４ビット分のビット列からなるＲ色用の変更後補正データテーブルが書き込まれる。

なお、この書き込みを終えた後に、ＣＰＵ７が、セレクタ４２Ｂを介して変更後の補正データをＲＡＭ＿Ｒ３から読み出し、読み出したデータ（ＢＵＳリードデータ）とＲＡＭ＿Ｒ３に書き込んだデータとの一致を確認するようにしてもよい。

Ｒ色用の変更後補正データテーブルのＲＡＭ＿Ｒ３への書き込みを終えると、ＣＰＵ７は、セレクタ４１Ｒを切り替えてビデオ入力Ｒの階調データをそれぞれＲＡＭ＿Ｒ３及びＲＡＭ＿Ｒ２にアドレスとして与えると共に、このときにＲＡＭ＿Ｒ３及びＲＡＭ＿Ｒ２の各々から読み出される補正データがそれぞれビデオ出力Ｒとなるようにセレクタ４２Ｒを切り替える。そして、セレクタ４２Ｒを通過した上位４ビット分のビット列（ＲＡＭ＿Ｒ３から読み出されたもの）と下位４ビット分のビット列（ＲＡＭ＿Ｒ２から読み出されたもの）とを組み合わせてビデオ出力Ｒとして出力する。

このように、ＣＰＵ７は、ＲＡＭ＿Ｒ１に記憶させていた補正データテーブルの構成データ（変更前補正データにおける上位４ビット分のビット列）を変更して構成されている変更後補正データテーブルをＲＡＭ＿Ｒ３に記憶させた場合には、セレクタ４２Ｒによる選択を切り替えて、ＲＡＭ＿Ｒ３と変更前補正データにおける下位４ビット分のビット列からなる補正データテーブルが記憶されているＲＡＭ＿Ｒ２との計２つのメモリを選択させる。この切り替えの期間においてビデオ出力Ｒが中断することはない。

次に、ＣＰＵ７は、補正データを取得するものとしてはセレクタ４１Ｒで選択されていないＲＡＭ＿Ｒ１へ、今度はＲ色用の変更後の補正データのうちの下位４ビット分のビット列からなるＲ色用の変更後補正データテーブルを書き込む。この書き込みの手順は、前述したＲ色用の変更後補正データテーブルのＲＡＭ＿Ｒ３への書き込みの手順と同様である。また、この書き込みを終えた後に、ＣＰＵ７が、セレクタ４２Ｂを介して変更後の補正データをＲＡＭ＿Ｒ１から読み出し、読み出したデータ（ＢＵＳリードデータ）とＲＡＭ＿Ｒ１に書き込んだデータとの一致を確認するようにしてもよい。

Ｒ色用の変更後補正データテーブルのＲＡＭ＿Ｒ１への書き込みを終えると、ＣＰＵ７は、セレクタ４１Ｒを切り替えてビデオ入力Ｒの階調データをそれぞれＲＡＭ＿Ｒ３及びＲＡＭ＿Ｒ１にアドレスとして与えると共に、このときにＲＡＭ＿Ｒ３及びＲＡＭ＿Ｒ１の各々から読み出される補正データがそれぞれビデオ出力Ｒとなるようにセレクタ４２Ｒを切り替える。そして、セレクタ４２Ｒを通過した上位４ビット分のビット列（ＲＡＭ＿Ｒ３から読み出されたもの）と下位４ビット分のビット列（ＲＡＭ＿Ｒ１から読み出されたもの）とを組み合わせてビデオ出力Ｒとして出力する。

このように、ＣＰＵ７は、ＲＡＭ＿Ｒ２に記憶させていた補正データテーブルの構成データ（変更前補正データにおける下位４ビット分のビット列）を変更して構成されている変更後補正データテーブルをＲＡＭ＿Ｒ１に記憶させた場合には、セレクタ４２Ｒによる選択を切り替えて、ＲＡＭ＿Ｒ１と変更後補正データにおける上位４ビット分のビット列からなる補正データテーブルが記憶されているＲＡＭ＿Ｒ３との計２つのメモリを選択させる。この切り替えの期間においてビデオ出力Ｒが中断することはない。こうして、Ｒ色についてのγ補正の補正量の変更が完了する。

この後に、γ補正の補正量の変更を行う場合には、変更後の補正データのうちの上位４ビット分のビット列からなる変更後補正データテーブルが今度はＲＡＭ＿Ｒ２に書き込まれ、変更後の補正データのうちの下位４ビット分のビット列からなる変更後補正データテーブルが今度はＲＡＭ＿Ｒ３に書き込まれることになる。以降、変更後補正データテーブルの書き込み対象となるメモリは、ＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｒ３、ＲＡＭ＿Ｒ１、…と循環して選択される。

この図７に示した色調整部１４の構成におけるメモリ容量の合計は、４ビット×２５６ワード×９面＝９２１６ビットである。従って、図１０に示した従来構成に比べてメモリ容量が減少していることが分かる。

次に図８について説明する。同図は、図１に示した画像処理装置における色調整部１４の構成の第四の例を示している。
この第四の例では、画像処理装置を通常に使用する範囲内でのγ補正であれば、補正データテーブルの構成データはＲＧＢ各色間で大差ないことに着目している。すなわち、この第四の例は、Ｇ色及びＢ色の補正データテーブルについての構成データを、Ｒ色の補正データテーブルを構成している補正データに対する差分値のデータとしておき、Ｇ色及びＢ色の補正データを、Ｒ色の補正データとＧ色及びＢ色それぞれの差分値データとから生成するようにするというものである。

図８において、セレクタ５１Ｒ、５１Ｇ、５１Ｂ、５２Ｒ、５２Ｇ、及び５２Ｂはいずれも２入力２出力の構成を有しており、これらはいずれもＣＰＵ７からの指示に応じて入力と出力との対応関係を切り替えることができる。

ＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｇ２、ＲＡＭ＿Ｂ１、及びＲＡＭ＿Ｂ２は、ＲＧＢ各色についての補正データからなる補正データテーブルを格納しておくメモリであり、ＲＡＭ＿Ｒ１及びＲＡＭ＿Ｒ２はＲ色用のもの、ＲＡＭ＿Ｇ１及びＲＡＭ＿Ｇ２はＧ色用のもの、そして、ＲＡＭ＿Ｂ１及びＲＡＭ＿Ｂ２はＢ色用のものである。これらのメモリのうち、ＲＡＭ＿Ｒ１及びＲＡＭ＿Ｒ２はどちらも８ビット×２５６ワード構成のものを使用する。また、その他のメモリについては、本実施形態においては５ビット×２５６ワードの構成のものを使用する。

加算器５３Ｇ及び５３Ｂは、Ｒ色用の補正データと、Ｇ色用及びＢ色用それぞれの差分値データとを加算して、Ｇ色用及びＢ色用それぞれの補正データを生成する。
図８に示した色調整部１４の動作を説明する。

まず、ＣＰＵ７は、初期処理として、Ｒ色用の補正データテーブルをＲＡＭ＿Ｒ１に、Ｇ色用の補正データテーブルをＲＡＭ＿Ｇ１に、Ｂ色用の補正データテーブルをＲＡＭ＿Ｂ１に、それぞれ記憶させておく。但し、このとき、Ｇ色用及びＢ色用の補正データテーブルの構成データを、Ｒ色用の補正データテーブルの構成データに対する差分値のデータとしておく。そして、セレクタ５１Ｒ、５１Ｇ、及び５１Ｂをそれぞれ切り替えてビデオ入力Ｒ、Ｇ、Ｂの各階調データをそれぞれＲＡＭ＿Ｒ１、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｂ１にアドレスとして与えると共に、このときにＲＡＭ＿Ｒ１、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｂ１の各々から読み出されるデータからビデオ出力Ｒ、Ｇ、Ｂがそれぞれ生成されるようにセレクタ５２Ｒ、５２Ｇ、及び５２Ｂをそれぞれ切り替える。

ここで、ビデオ出力Ｒとしては、セレクタ５２Ｒを通過したＲ色の補正データがそのまま色調整部１４から出力される。一方、ビデオ出力Ｇ、Ｂとしては、セレクタ５２Ｒを通過したＲ色の補正データと、セレクタ５２Ｇ及びセレクタ５２Ｂをそれぞれ通過したＧ色及びＢ色それぞれの差分値データとの、加算器５３Ｇ及び５３Ｂそれぞれでの加算結果が色調整部１４から出力される。

このように、図８の構成では、セレクタ５２Ｒ、５２Ｇ、及び５２Ｂによって選択されたメモリに格納されている３つの補正データテーブルから得られるデータのうち、Ｒ色の階調データについての補正データと、Ｇ色及びＢ色の各々についての差分値データとを加算して、Ｇ色及びＢ色の各々の階調データについての補正データを生成して出力する。

図８に示した色調整部１４におけるγ補正の補正量の変更は、以下のようにして行われる。
まず、ＣＰＵ７は、セレクタ５１Ｒ、５１Ｇ、及び５１Ｂを介してＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２にアドレス（ＢＵＳアドレス）を与えると共に、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２における当該アドレスに対応する記憶領域にデータ（ＢＵＳライトデータ）を書き込む。このときに、ＣＰＵ７は、Ｒ色の全階調に亘る補正前の階調データと変更後の補正データとを、それぞれアドレス及び書き込みデータに対応付けてＲＡＭ＿Ｒ２に順次与える。また、このときに並行して、ＣＰＵ７は、Ｇ色及びＢ色各々の全階調に亘る補正前の階調データと前述した差分値データとを、それぞれアドレス及び書き込みデータに対応付けてＲＡＭ＿Ｇ２及びＲＡＭ＿Ｂ２に順次与える。こうすることにより、補正データを取得するものとしてはセレクタ５１Ｒで選択されていないＲＡＭ＿Ｒ２には、Ｒ色用の変更後補正データテーブルが書き込まれ、補正データを取得するものとしてはセレクタ５１Ｇ及び５１Ｂで共に選択されていないＲＡＭ＿Ｇ２及びＲＡＭ＿Ｂ２には、Ｇ色用及びＢ色用の前述した差分値データからなる変更後補正データテーブルが書き込まれる。

なお、この書き込みを終えた後に、ＣＰＵ７は、セレクタ５２Ｒ、５２Ｇ、及び５２Ｂを介して変更後の補正データをＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２からそれぞれ読み出し、読み出したデータ（ＢＵＳリードデータ）とＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２にそれぞれ書き込んだデータとの一致を確認するようにしてもよい。

変更後補正データテーブルのＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２への書き込みを終えると、ＣＰＵ７は、セレクタ５１Ｒ、５１Ｇ、及び５１Ｂをそれぞれ切り替えてビデオ入力Ｒ、Ｇ、Ｂの各階調データをそれぞれＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２にアドレスとして与えると共に、このときにＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２の各々から読み出されるデータからビデオ出力Ｒ、Ｇ、Ｂがそれぞれ生成されるようにセレクタ５２Ｒ、５２Ｇ、及び５２Ｂをそれぞれ切り替える。このときも、ビデオ出力Ｒとしては、セレクタ５２Ｒを通過したＲ色の補正データがそのまま色調整部１４から出力され、ビデオ出力Ｇ、Ｂとしては、セレクタ５２Ｒを通過したＲ色の補正データと、セレクタ５２Ｇ及びセレクタ５２Ｂをそれぞれ通過したＧ色及びＢ色それぞれの差分値データとの、加算器５３Ｇ及び５３Ｂそれぞれでの加算結果が色調整部１４から出力される。

このように、ＣＰＵ７が、ＲＧＢ各色についての変更後補正データテーブルをＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ２、及びＲＡＭ＿Ｂ２に記憶させたときに、セレクタ５２Ｒ、５２Ｇ、及び５２Ｂによる各色の補正データテーブルの選択を当該変更後補正データテーブルへと切り替えることにより、ＲＧＢ全色についてのγ補正の補正量の変更が完了する。なお、このときにビデオ出力Ｒ、Ｇ、Ｂが中断することはない。

このように、図８に示した色調整部１４の第四の例では、Ｒ色の階調データについての補正データで構成されているＲ色用補正データテーブル、Ｒ色用補正データテーブルの構成データを変更して構成されているＲ色用変更補正データテーブル、当該構成データと当Ｇ色及びＢ色の各々の階調データについての補正データとの差分値を示す差分値データで構成されているＧ色用及びＢ色用補正データテーブル、並びに、当該Ｇ色用及びＢ色用補正データテーブルの各構成データを変更して各々構成されているＧ色用及びＢ色用変更補正データテーブルを、それぞれ記憶するＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｇ２、ＲＡＭ＿Ｂ１、及びＲＡＭ＿Ｂ２の各メモリが備えられている。そして、これらの補正データテーブルのうち、Ｒ色用、Ｇ色用、及びＢ色用の補正データテーブルの組と、Ｒ色用、Ｇ色用、及びＢ色用の変更補正データテーブルの組とのどちらか一方をセレクタ５２Ｒ、５２Ｇ、及び５２Ｂが選択し、選択された補正データテーブルに基づいて、ＲＧＢ各色の階調データについての補正データを生成して出力する。

この図８に示した色調整部１４の構成におけるメモリ容量の合計は、８ビット×２５６ワード×２面＋５ビット×２５６ワード×４面＝９２１６ビットである。従って、図１０に示した従来構成に比べてメモリ容量が減少していることが分かる。

なお、上述した色調整部１４の構成の第四の例についての説明では、Ｒ色の補正データとＧ色及びＢ色それぞれの差分値データとよりＧ色及びＢ色それぞれの補正データを生成するようにしていた。この代わりに、Ｇ色の補正データとＢ色及びＲ色それぞれの差分値データとよりＢ色及びＲ色それぞれの補正データを生成するようにしてもよく、また、Ｂ色の補正データとＲ色及びＧ色それぞれの差分値データとよりＲ色及びＢ色それぞれの補正データを生成するようにしてもよい。

また、前述した色調整部１４の構成の第四の例についての説明では、Ｒ色の補正データが８ビットの場合におけるＧ色及びＢ色それぞれの差分値データのデータ長を５ビットとしていたが、ＲＧＢ各色間での補正データの差異の大小に応じ、差分値データのデータ長を増減してもよい。

以上本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
例えば、上述した実施形態においては、色調整部１４に備えられる複数のＲＡＭを物理的に別個のメモリとして説明したが、例えば色調整部１４を集積回路として構成する場合には、これらのメモリを同一チップ上における異なる記憶領域として実装することはもちろん可能である。

また、図７に示した色調整部１４の構成の第三の例へ、図２に示した色調整部１４の構成の第一の例に具現化されている技術的思想を組み合わせることは可能である。すなわち、補正データテーブルの変更のために、図７の構成のようにＲＡＭをＲＧＢ各色に１個ずつ計３個設ける代わりに、当該変更のために設けるＲＡＭを１個とし、この１個のＲＡＭを第一の例のようにしてＲＧＢ各色で共用するように構成することも可能である。

また、図８に示した色調整部１４の構成の第四の例へ、図２に示した色調整部１４の構成の第一の例に具現化されている技術的思想を組み合わせることも可能である。すなわち、Ｇ色用及びＢ色用の補正データテーブルの変更のために、図７の構成のようにＲＡＭをＧ色とＢ色とで１個ずつ計２個設ける代わりに、当該変更のために設けるＲＡＭを１個とし、この１個のＲＡＭを第一の例のようにしてＧ色とＢ色とで共用するように構成することも可能である。

本発明を実施する画像処理装置の構成を示す図である。 図１に示した画像処理装置における色調整部の構成の第一の例を示す図である。 図１に示した画像処理装置における色調整部の構成の第二の例を示す図である。 補正データ生成部による補正データの生成の原理を説明する図である。 図３における補正データ生成部の構成を示す図である。 階調データで表されている階調値と、当該階調データのうちの上位６ビット及び下位２ビットとの関係を示した図である。 図５におけるＲＡＭ１−１及びＲＡＭ１−２のメモリマップを示す図である。 図１に示した画像処理装置における色調整部の構成の第三の例を示す図である。 図１に示した画像処理装置における色調整部の構成の第四の例を示す図である。 階調データのγ補正の例を示す図である。 従来の画像処理装置における色調整部の構成の一例を示す図である。

符号の説明

ＲＡＭ１、ＲＡＭ２、ＲＡＭ３、ＲＡＭ４、ＲＡＭ１−１、ＲＡＭ１−２、
ＲＡＭ＿Ｒ１、ＲＡＭ＿Ｒ２、ＲＡＭ＿Ｒ３、
ＲＡＭ＿Ｇ１、ＲＡＭ＿Ｇ２、ＲＡＭ＿Ｇ３、
ＲＡＭ＿Ｂ１、ＲＡＭ＿Ｂ２、ＲＡＭ＿Ｂ３ ＲＡＭ
１１ ＭＰＥＧビデオデコーダ
１２ スケーラ
１３ カラースペースコンバータ
１４ 色調整部
１５ フラットパネル
１６ ビデオ解析部
１７ ＣＰＵ
１８ ＲＡＭ
１９ ＲＯＭ
２０ バス
２１、２２、３６、４１Ｒ、４１Ｇ、４１Ｂ、４２Ｒ、４２Ｇ、４２Ｂ、
５１Ｒ、５１Ｇ、５１Ｂ、５２Ｒ、５２Ｇ、５２Ｂ、
１００Ｒ、１００Ｇ、１００Ｂ、１０１Ｒ、１０１Ｇ、１０１Ｂ セレクタ
２３−１、２３−２、２３−３、２３−４ 補正データ生成部
３１ アドレス生成部
３２、５３Ｇ、５３Ｂ 加算器
３３ シフタ
３４ レジスタ
３５ 遅延部

Claims (10)

1. 色の階調データを補正したデータで構成されている色毎の補正データテーブルを４種類記憶する記憶領域を有している記憶手段と、
   前記記憶手段に記憶されている補正データテーブルのうち、カラー画像の３原色の各色の階調データについての補正データを取得するものを３種類選択する選択手段と、
   前記選択手段によって選択された補正データテーブルから、前記３原色の各色の階調データについての補正データを取得して出力する出力手段と、
   前記補正データを変更したデータで構成されている変更後補正データテーブルを、前記記憶手段の有している前記記憶領域のうち前記選択手段で選択されたものが記憶されている領域以外の領域に記憶させる記憶制御手段と、
   を有することを特徴とする画像処理装置。
2. 前記記憶制御手段は、前記３原色のうちのいずれか１色についての変更後補正データテーブルを前記記憶手段に記憶させ、
   前記選択手段は、前記記憶制御手段が変更後補正データテーブルを前記記憶手段に記憶させたときには、前記１色についての補正データテーブルの選択を当該変更後補正データテーブルへと切り替える、
   ことを特徴とする請求項１に記載の画像処理装置。
3. 前記階調データについての補正データのうち前記補正データテーブルに示されていないものを、当該補正データテーブルに示されている他の階調データについての補正データに基づいて生成する補正データ生成手段を更に有することを特徴とする請求項１に記載の画像処理装置。
4. 前記補正データ生成手段は、補正前の階調データに隣接する階調を表している２つの階調データについて前記補正データテーブルに各々示されている２つの補正データを線形補間することによって、当該補正前の階調データについての補正データの生成を行うことを特徴とする請求項３に記載の画像処理装置。
5. 色の階調データを補正したデータのビット列を上位側ビット列と下位側ビット列とで２分割したときの当該上位側ビット列のデータで構成されている第一補正データテーブル、当該２分割したときの当該下位側ビット列のデータで構成されている第二補正データテーブル、及び、当該第一補正データテーブルと当該第二補正データテーブルとのうちのどちらか一方の構成データを変更して構成されている第三補正データテーブルを記憶する記憶領域を有している記憶手段と、
   前記記憶手段に記憶されている前記第一、前記第二、及び前記第三補正データテーブルのうち、カラー画像の３原色の各色の階調データについての補正データを取得するものを２つ選択する選択手段と、
   前記選択手段によって選択された補正データテーブルから、前記３原色の各色の階調データについての補正データを取得して出力する出力手段と、
   を有することを特徴とする画像処理装置。
6. 前記選択手段は、前記第一補正データテーブルの構成データを変更して構成されている前記第三補正データテーブルが前記記憶手段に記憶された場合には、当該第三補正データテーブルと前記第二補正データテーブルとを選択し、当該第二補正データテーブルの構成データを変更して構成されている当該第三補正データテーブルが前記記憶手段に記憶された場合には、当該第三補正データテーブルと当該第一補正データテーブルとを選択することを特徴とする請求項５に記載の画像処理装置。
7. 前記第一補正データテーブルの構成データを変更して構成されている第三補正データテーブルを前記記憶手段に記憶させると共に、当該記憶をさせたことによって前記選択手段が当該第三補正データテーブルと前記第二補正データテーブルを選択したときに、当該第二補正データテーブルの構成データを変更して構成されている第三補正データテーブルを当該記憶手段に記憶させる記憶制御手段を更に有することを特徴とする請求項６に記載の画像処理装置。
8. 前記上位側ビット列と前記下位側ビット列との桁数は同一であることを特徴とする請求項５に記載の画像処理装置。
9. カラー画像の３原色のうちのいずれか１色の階調データについての補正データで構成されている第一補正データテーブル、当該第一補正データテーブルの構成データを変更して構成されている第一変更補正データテーブル、当該構成データと当該３原色のうちの他の２色の各々の階調データについての補正データとの差分値を示す差分値データで色毎に構成されている第二補正データテーブル及び第三補正データテーブル、並びに、当該第二及び当該第三補正データテーブルの各構成データを変更して各々構成されている第二変更補正データテーブル及び第三変更補正データテーブルを記憶する記憶領域を有している記憶手段と、
   前記記憶手段に記憶されている補正データテーブルのうち、前記第一、前記第二、及び前記第三補正データテーブルの組と、前記第一、前記第二、及び前記第三変更補正データテーブルの組とのどちらか一方を選択する選択手段と、
   前記選択手段によって選択された補正データテーブルに基づいて、前記３原色の各色の階調データについての補正データを生成して出力する出力手段と、
   を有することを特徴とする画像処理装置。
10. 前記出力手段は、前記選択手段によって選択された補正データテーブルから得られるデータのうち、前記１色の階調データについての補正データと前記他の２色の各々についての前記差分値データとより、当該他の２色の各々の階調データについての補正データを生成することを特徴とする請求項９に記載の画像処理装置。

Images