JP2007251463A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007251463A JP2007251463A JP2006070310A JP2006070310A JP2007251463A JP 2007251463 A JP2007251463 A JP 2007251463A JP 2006070310 A JP2006070310 A JP 2006070310A JP 2006070310 A JP2006070310 A JP 2006070310A JP 2007251463 A JP2007251463 A JP 2007251463A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- differential
- amplifier circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 16
- 230000000875 corresponding effect Effects 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000002596 correlated effect Effects 0.000 claims description 12
- 238000005070 sampling Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000007781 pre-processing Methods 0.000 abstract description 8
- 230000004043 responsiveness Effects 0.000 abstract description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 12
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 12
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 1
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
【課題】半導体集積回路に好適で応答性を改善したカメラ用前処理LSIのような半導体集積回路装置を提供する。
ラ用前処理LSIを提供する。
【解決手段】カメラ用前処理LSIにおける黒レベル変動補償用帰還信号を形成するD/A変換回路として、デジタル信号に対応した電流を第1導電型の第1電流源MOSFETで形成する。第1導電型の第1差動MOSFETと第2導電型の第2差動MOSFETのゲート及びドレインをそれぞれ共通に接続して上記デジタル信号を供給する。バイアス電圧が非反転入力端子に入力され、第1差動MOSFETの一方のドレインのアナログ電流出力ノードに反転入力端子が接続された差動増幅回路を設け、その出力端子と上記反転入力端子との間に抵抗素子を設けて出力端子からアナログ信号に変換された出力電圧を形成し、上記第1差動MOSFETの他方のドレインに上記バイアス電圧と同等の電圧を供給する。
【選択図】図1
ラ用前処理LSIを提供する。
【解決手段】カメラ用前処理LSIにおける黒レベル変動補償用帰還信号を形成するD/A変換回路として、デジタル信号に対応した電流を第1導電型の第1電流源MOSFETで形成する。第1導電型の第1差動MOSFETと第2導電型の第2差動MOSFETのゲート及びドレインをそれぞれ共通に接続して上記デジタル信号を供給する。バイアス電圧が非反転入力端子に入力され、第1差動MOSFETの一方のドレインのアナログ電流出力ノードに反転入力端子が接続された差動増幅回路を設け、その出力端子と上記反転入力端子との間に抵抗素子を設けて出力端子からアナログ信号に変換された出力電圧を形成し、上記第1差動MOSFETの他方のドレインに上記バイアス電圧と同等の電圧を供給する。
【選択図】図1
Description
本発明は、半導体集積回路装置に関し、例えば相関二重サンプリング(CDS)回路やプログラマブル・ゲイン・アンプ(PGA)のような可変増幅回路を備えたカメラ用前処理LSI(AFE;Analog Front End) に利用して有効な技術に関するものである。
イメージセンサからの信号処理において、クランプオフセットをデジタル的に与えるようにしたフロンドエンド信号処理装置の例として、例えば特開2001−189892公報がある。同公報の図3のように、黒レベル変動補償したデジタル輝度信号をDACによりアナログ信号に変換し、ゲートを通してコンデンサにより積分して黒レベル補償用のフィードバック電圧を記憶するというものである。
特開2001−189892公報
特許文献1では、上記DACの詳細は不明であるが、例えば一般的なDACである抵抗ラダーを用いた回路では、そこでの信号遅延が発生して高速性が損なわれる。また、コンデンサによって積分して黒レベル補償用のフィードバック電圧を記憶するものであるために、CCDからの信号の少なくとも1ラインの期間は保持される必要がある為、大きな容量値の容量素子であることが必要となる。そのため、かかるカメラ用前処理LSIにおいては大きな容量値の外付コンデンサ及外部端子が必要となる。
本願発明者においては、図7に示したような電流切り換え型のデジタル/アナログ(D/A)変換回路(以下、単にDACという)を用いることを検討した。このDACは、3ビットの例で説明すると、電源電圧VDD側に2進の重みを持つ電流I、2I、4Iを流すようにされたPチャネルMOSFETMP01、MP02、MP03が設けられる。これらの電流I、2I及び4Iは、デジタル信号D0,D1、D2とインバータ回路N1〜N3で形成された反転信号とをPチャネル型の差動MOSFETMP1とMP2、MP3とMP4及びMP5とMP6のゲートにそれぞれ供給して電流スイッチさせてアナログ電流信号を形成する。回路の接地電位VSS側にも、2進の重みを持つ電流I、2I、4Iを流すようにされたNチャネルMOSFETMN11、MN12、MN13が設けられる。これらの電流I、2I及び4Iは、上記デジタル信号D0,D1、D2とインバータ回路N1〜N3で形成された反転信号とをNチャネル型の差動MOSFETMN1とMN2、MN3とMN4及びMN5とMN6のゲートにそれぞれ供給して電流加算を行ってアナログ電流信号を形成する。
上記デジタル信号D0とその反転信号をゲートに受ける差動MOSFETMP1とMP2及びMN1とMN2は、それぞれドレインが共通に接続されて、正電流と負電流を形成する。つまり、Pチャネル型の差動MOSFETMP1とMP2及びNチャネル型の差動MOSFETMN1とMN2のゲートが共通に接続されることにより、デジタル信号D0がロウレベルのときには、PチャネルMOSFETMP1がオン状態になり、それに対応したNチャネルMOSFETMN1がオフ状態になる。デジタル信号D0の反転信号のハイにより、PチャネルMOSFETMP2がオフ状態になり、NチャネルMOSFETMN2がオン状態になる。したがって、PチャネルMOSFETMP01で形成された電流Iは、PチャネルMOSFETMP1を通して流れて正電流として出力される。これに対して、NチャネルMOSFETMN11で形成された電流Iは、NチャネルMOSFETMN2を通して流れて負電流として出力される。
同様に、デジタル信号D1とその反転信号をゲートに受ける差動MOSFETMP3とMP4及びMN3とMN4も、それぞれドレインが共通に接続されて、正電流と負電流を形成する。デジタル信号D2とその反転信号をゲートに受ける差動MOSFETMP5とMP6及びMN5とMN6も、それぞれドレインが共通に接続されて、正電流と負電流を形成する。上記2進の重みを持つ電流I、2I及び4Iは、対応する差動MOSFETのドレインが共通接続されることにより加算されてアナログ電流信号にされる。これらの正電流と負電流は、差動増幅回路AMP1の反転入力(−)と出力端子との間に設けられた抵抗R1及び同様な差動増幅回路AMP2に設けられた抵抗R2に流れて、それぞれの差動増幅回路AMP1,AMP2の出力端子からアナログ電圧VT,VBが形成される。上記差動増幅回路AMP1,AMP2の非反転入力端子(+)には、バイアス電圧VRT,VRBが供給される。これにより、差動増幅回路AMP1は、バイアス電圧VRTを中心にして抵抗R1に流れる正電流又は負電流に対応して正電圧又は負電圧となる出力電圧VTを形成する。差動増幅回路AMP2は、バイアス電圧VRBを中心にして抵抗R2に流れる正電流又は負電流に対応して正電圧又は負電圧となる出力電圧VBを形成することになる。
例えば入力デジタル信号D0が論理0から論理1に変化した時、電流源MOSFETMP01のドレインノードnp1の電圧はVRB→VRTに、電流源MOSFETMN11のドレインノードnn1の電圧は逆にVRT→VRBに変化する。MOSFETMP01及びMN11は、ゲート電圧がVBP及びVBNのように一定でもドレイン電圧の変化により上記電流Iが微小に変化するという電圧−電流特性を持つので、合成されたアナログ電流が正しい電流になるまで時間を要するので、ノード電圧Vx及びVyは瞬間的に変化し安定するまでに時間を要して出力電圧VT,VBの整定時間が長くなる。
この発明の目的は、半導体集積回路に好適で応答性を改善したカメラ用前処理LSIのような半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。撮像素子で形成された画素信号のフィードスルー部の黒レベルと信号部との差分信号に対応した出力信号を相関二重サンプリング回路で形成する。上記相関二重サンプリング回路の出力信号を可変増幅回路で増幅する。上記可変増幅回路の増幅信号をA/D変換回路でデジタル信号に変換する。上記デジタル出力信号とクランプ信号とから帰還信号を形成してD/A変換回路によりアナログ信号に変換して上記可変利得増幅回路又は上記相関二重サンプリング回路に対して帰還させる。上記D/A変換回路として、複数ビットのデジタル信号に対応した2進の重みの持つようにされた電流を複数の第1導電型の第1電流源MOSFETで形成する。上記複数ビットデジタル信号をそれぞれ受ける複数の第1導電型の第1差動MOSFETを設ける。上記複数の第1差動MOSFETとゲート及びドレインがそれぞれ共通に接続された複数の第2導電型の第2差動MOSFETを設ける。上記複数の第2差動MOSFETのソース側に設けられ、上記複数ビットのデジタル信号に対応した2進の重みの持つようにされた電流をそれぞれ流す複数の第2導電型の第2電流源MOSFETを設ける。非反転入力端子に所定のバイアス電圧が供給され、上記複数の第1差動MOSFETの一方のドレインが共通接続されたアナログ電流出力ノードに反転入力端子が接続された差動増幅回路を設ける。上記差動増幅回路の出力端子と上記反転入力端子との間に抵抗素子を設け、上記差動増幅回路の出力端子からアナログ信号に変換された出力電圧を形成し、上記第1差動MOSFETの他方のドレインに上記バイアス電圧と同等の電圧を供給する。
差動MOSFETの切り換わり時でも電流源MOSFETのドレイン電圧が一定であるから、入力デジタル信号の切り換わり時の出力電圧の整定時間を短縮できる。
図2には、この発明が適用されるカメラ用前処理LSIの一実施例のブロック図が示されている。図示しないCCDのような撮像素子から出力される入力信号Vinは、カップリングコンデンサCを介してCDS(相関二重サンプリング)によりサンプリングされる。この出力信号は、PGA(プログラマブル・ゲイン・アンプ)で増幅される。この増幅出力信号は、A/D(アナログ/デジタル)変換回路(以下、ADCという)でデジタル信号に変換される。更に、DPGA(デジタルPGA)により増幅されてAFE出力として取出される。また、PGA部とADC部のオフセットキャンセル及びクランプレベルの任意設定のためにADCの出力信号と、クランプレベル(クランプ設定値)とを加算(和)して、DACでアナログ信号に変換してPGAに加えている。
図3には、図2のPGAの一実施例の回路図が示されている。この実施例のPGAは、スイッチドキャパシタ増幅回路であり、スイッチS1がオン状態の時入力信号V1,V2をサンプリングし、スイッチS2がオン状態の時増幅する。スイッチS1とS2は同時にオンすることは無く、交互にオン/オフを繰り返す。本回路の入出力の関係を次式(1)に示す。
POP−PON=C1/C2×[(V1−V2)−(VRT−VRB)]
+(VT−VB) …………(1)
POP−PON=C1/C2×[(V1−V2)−(VRT−VRB)]
+(VT−VB) …………(1)
差動入力信号V1−V2は入力容量C1と帰還容量C2の比で決まる増幅度、つまりC1/C2倍となって出力に現れる。また、入力側で−(VRT−VRB)のレベルシフトを行い出力側で(VT−VB)のレベルシフトを行う構成になっている。このPGAではオフセットキャンセルは、この出力側のレベルシフト量(VT−VB)を変えることで実行することができる。このとき、撮像素子CCD等からの出力を処理する場合、可変範囲の中心値を(VRT−VRB)にすると都合が良い。そのため図4に示した特性図のようにVT,VBはそれぞれVRT,VRBを中心にして入力信号(入力コード)によって変化することが必要になる。カメラ用AFEに設けられるDACでは、図4に示した入出力特性を有し、高速で動作することが必要となる。
図1には、この発明に係るDACの一実施例の回路図が示されている。この実施例では、発明の理解を容易にするために3ビットの例で説明する。電源電圧VDD側に2進の重みを持つ電流I、2I、4Iを流すようにされたPチャネルMOSFETMP01、MP02、MP03が設けられる。これらの電流I、2I及び4Iは、デジタル信号D0,D1、D2とインバータ回路N1〜N3で形成された反転信号とをPチャネル型の差動MOSFETMP1とMP2、MP3とMP4及びMP5とMP6のゲートにそれぞれ供給して電流スイッチさせてアナログ電流信号を形成する。この実施例では、高速で動作させるため、回路の接地電位VSS側にも2進の重みを持つ電流I、2I、4Iを流すようにされたNチャネルMOSFETMN01、MN02、MN03が設けられる。これらの電流I、2I及び4Iは、上記デジタル信号D0,D1、D2とインバータ回路N1〜N3で形成された反転信号とをNチャネル型の差動MOSFETMN1とMN2、MN3とMN4及びMN5とMN6のゲートにそれぞれ供給して電流加算を行ってアナログ電流信号を形成する。
上記デジタル信号D0とその反転信号をゲートに受ける差動MOSFETMP1とMP2及びMN1とMN2は、それぞれドレインが共通に接続されて、正電流と負電流を形成する。つまり、Pチャネル型の差動MOSFETMP1とMP2及びNチャネル型の差動MOSFETMN1とMN2のゲートが共通に接続されることにより、デジタル信号D0がロウレベルのときには、PチャネルMOSFETMP1がオン状態になり、それに対応したNチャネルMOSFETMN1がオフ状態になる。デジタル信号D0の反転信号のハイにより、PチャネルMOSFETMP2がオフ状態になり、NチャネルMOSFETMN2がオン状態になる。したがって、PチャネルMOSFETMP01で形成された電流Iは、PチャネルMOSFETMP1を通して流れて正電流として出力される。これに対して、NチャネルMOSFETMN11で形成された電流Iは、NチャネルMOSFETMN2を通して流れて負電流として出力される。
同様に、デジタル信号D1とその反転信号をゲートに受ける差動MOSFETMP3とMP4及びMN3とMN4も、それぞれドレインが共通に接続されて、正電流と負電流を形成する。デジタル信号D2とその反転信号をゲートに受ける差動MOSFETMP5とMP6及びMN5とMN6も、それぞれドレインが共通に接続されて、正電流と負電流を形成する。上記2進の重みを持つ電流I、2I及び4Iは、一方の差動MOSFETMP2,MN2−MP4,MN4−MP6,MN6のドレインが共通接続されることにより加算されて上記正電流及び負電流のアナログ電流信号にされる。これらの正電流と負電流は、差動増幅回路AMP1の反転入力(−)と出力端子との間に設けられた抵抗R1に流れて、差動増幅回路AMP1の出力端子からアナログ電圧VTが形成される。上記差動増幅回路AMP1の非反転入力端子(+)には、バイアス電圧VRTが供給される。これにより、差動増幅回路AMP1は、バイアス電圧VRTを中心にして抵抗R1に流れる正電流又は負電流に対応して正電圧又は負電圧となる出力電圧VTを形成する。
この実施例では、他方の差動MOSFETMP1,MN1−MP3,MN3−MP5,MN5のドレインが共通接続されることにより加算されて上記とは逆の正電流及び負電流のアナログ電流信号が形成されるが、アナログ出力電流としては使われない。そして、これらのMOSFETMP1,MN1−MP3,MN3−MP5,MN5のドレインには、上記バイアス電圧VRTと同じ電圧にされたバイアス電圧VRT’が印加される。理想的にはVRT=VRT’であるが、必ずしもこれに限定されず、差動MOSFETの切り換わり時に電流源MOSFETMP01〜MP03のドレイン電圧の変動が実質的に問題にならない程度の微小な電位差があっても差し障りはない。
これにより、例えば入力デジタル信号D0が論理0から論理1に変化した時に、前記図7の回路のように電流源MOSFETMP01のドレインノードnp1の電圧はVRB→VRTに、電流源MOSFETMN11のドレインノードnn1の電圧は逆にVRT→VRBに変化することはなく、上記VRT,VRT’に維持される。したがって、入力デジタル信号D0〜D2のいずれか1つが変化した時に合成されたアナログ電流が正しい電流になるまでの待ち時間を必要しない。これにより、差動増幅回路AMP1の反転入力端子(−)のノード電圧Vxは、イマジナリーショートのために非反転入力端子(+)のバイアス電圧VRTに安定しており、抵抗R1で形成された電圧降下に対応した出力電圧VTの整定時間を短くできる。
出力電圧VBに対応して上記同様な回路が設けられる。つまり、回路の接地電位VSS側に2進の重みを持つ電流I、2I、4Iを流すようにされたNチャネルMOSFETMN11、MN12、MN13が設けられる。これらのMOSFETMN11、MN12、MN13に対応してNチャネル差動MOSFETMN1’,MN2’と、MN3’,MN4’及びMN5’,MN6’及びPチャネル型の電流源MOSFETMP11,MP12,MP13及びPチャネル差動MOSFETMP1’,MP2’と、MP3’,MP4’及びMP5’,MP6’が設けられる。そして、一方の差動MOSFETMP2’,MN2’−MP4’,MN4’−MP6’,MN6’のドレインが共通接続されることにより加算されて上記正電流及び負電流のアナログ電流信号にされる。これらの正電流と負電流は、差動増幅回路AMP2の反転入力(−)と出力端子との間に設けられた抵抗R2に流れて、差動増幅回路AMP2の出力端子からアナログ電圧VBが形成される。上記差動増幅回路AMP2の非反転入力端子(+)には、バイアス電圧VRBが供給される。これにより、差動増幅回路AMP2は、バイアス電圧VRBを中心にして抵抗R2に流れる正電流又は負電流に対応して正電圧又は負電圧となる出力電圧VBを形成する。
出力信号VBは、図4の特性図のようにVTとは逆相であるので、前記デジタル信号D0,D1、D2とインバータ回路N1〜N3で形成された反転信号は、前記出力電圧VTを形成する回路とは逆にクロスさせて供給される。上記出力信号VBを形成する回路において、アナログ出力電流としては使われない他方の差動MOSFETMP1’,MN1’−MP3’,MN3’−MP5’,MN5’のドレイン接続線には、上記バイアス電圧VRBと同じ電圧にされたバイアス電圧VRB’が印加される。理想的にはVRB=VRB’であるが、必ずしもこれに限定されず、前記同様に差動MOSFETの切り換わり時に電流源MOSFETMN11〜MN13のドレインノードnn1〜nn3の電圧の変動が実質的に問題にならない程度の微小な電位差があってもよい。これにより、差動増幅回路AMP2の反転入力端子(−)のノード電圧Vyは、イマジナリーショートのために非反転入力端子(+)のバイアス電圧VRBに安定しており、抵抗R2で形成された電圧降下に対応した出力電圧VBの整定時間を短くできる。
上記のような2つの差動増幅回路AMP1とAMP2に対応した2つのDACにより、図4に示した入力コードに対応した出力電圧VT,VBを形成することができる。そして、この構成では、動作が高速であるとともに、出力電圧VT及びVBをPGAに直線帰還させるので、前記特許文献1のようなコンデンサが不要であり、半導体集積回路に好適なものとなる。
図5には、この発明に係るDACの他の一実施例の回路図が示されている。この実施例では、図1のバイアス電圧VRT’及びVRB’が省略されて、バイアス電圧VRT及びVRBそのものが用いられる。つまり、MOSFETMP1、MP3、MP5及びMN1、MN3、MN5のドレインは、差動増幅回路AMP1の非反転入力端子(+)と接続されて、バイアス電圧VRTが供給される。差動増幅回路AMP2の反転入力端子(+)に供給されるバイアス電圧VRBも、上記同様に差動MOSFETの共通接続された他方のドレインと接続される。
図6には、この発明に係るDACの他の更に一実施例の回路図が示されている。この実施例では、図5の差動増幅回路AMP1に対しては、DACを構成する負電流を供給するNチャネル型の電流源MOSFET及び差動MOSFETが省略される。また、差動増幅回路AMP2に対しては、DACを構成する正電流を供給するPチャネル型の電流源及び差動MOSFETが省略される。このようにした場合には、図4の特性図の左半分の出力電圧VT,VBが形成されない。このため、入力デジタル信号に対してオフセット分が加算されて、左半分の特性を使用して前記PGA及びADCのオフセットキャンセル及び黒レベルクランプレベルを設定できるようにすればよい。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、DACに入力される帰還信号を形成する回路は上記PGA、ADCのオフセットキャンセルさせ、及び黒レベルクランプレベルを設定できるものであればよい。更に、CSDに帰還させてCDSでのオフセット等もキャンセルさせるものであってもよい。CDSやPGA及びADCの具体的回路構成は、種々の実施例形態を採ることができる。この発明は、カメラ用前処理LSIに向けた半導体集積回路装置に広く利用することができる。
MP01〜MP03,MN01〜MN03,MN11〜MN13…電流源MOSFET、MP1〜MP6,MN1〜MN12…差動MOSFET、CDS…相関二重サンプリングアンプ、C1,C2…キャパシタ、SW,S1,S2…スイッチ、PGA…プログラマブル・ゲイン・アンプ、ADC…アナログ/デジタル変換回路、DPGA…デジタル・プログラマブル・ゲイン・アンプ、DAC…デジタル/アナログ変換回路、S1,S2…スイッチ、C1,C2…キャパシタ、
Claims (9)
- 撮像素子で形成された画素信号のフィードスルー部の黒レベルに対応した信号をサンプルホールドし、上記画素信号の信号部との差分信号に対応した出力信号を形成する相関二重サンプリング回路と、
上記相関二重サンプリング回路の出力信号を増幅する可変増幅回路と、
上記可変増幅回路の増幅信号を受けるA/D変換回路と、
上記A/D変換回路の出力信号とクランプ信号とから形成された帰還信号を受けて、アナログ信号に変換して上記可変利得増幅回路又は上記相関二重サンプリング回路に対して帰還させるD/A変換回路とを備え、
上記D/A変換回路は、
複数ビットのデジタル信号に対応した2進の重みの持つようにされた電流をそれぞれ流す複数の第1導電型の第1電流源MOSFETと、
上記複数ビットデジタル信号をそれぞれ受ける複数の第1導電型の第1差動MOSFETと、
上記複数の第1差動MOSFETとゲート及びドレインがそれぞれ共通に接続された複数の第2導電型の第2差動MOSFETと、
上記複数の第2差動MOSFETのソース側に設けられ、上記複数ビットのデジタル信号に対応した2進の重みの持つようにされた電流をそれぞれ流す複数の第2導電型の第2電流源MOSFETと、
非反転入力端子に所定のバイアス電圧が供給され、上記複数の第1差動MOSFETの一方のドレインが共通接続されたアナログ電流出力ノードに反転入力端子が接続された差動増幅回路と、
上記差動増幅回路の出力端子と上記反転入力端子との間に設けられた抵抗素子とを有し、
上記差動増幅回路の出力端子からアナログ信号に変換された出力電圧を形成する半導体集積回路装置。 - 請求項1において、
上記第1差動MOSFETの他方のドレインは、上記バイアス電圧と同等の電圧が供給され、
上記第1差動MOSFETの他方のドレインは、上記差動増幅回路の非反転入力端子に接続される半導体集積回路装置。 - 請求項2において、
上記可変利得増幅回路は、
第1タイミングで入力容量に入力信号を取り込み、
第2タイミングでは上記入力容量と帰還容量との容量比により電圧利得が設定されるものであり、
上記帰還信号は、第1タイミング期間中に上記帰還容量に加えられる半導体集積回路装置。 - 請求項3において、
上記可変利得増幅回路は、
非反転入力端子及び反転入力端子と、非反転出力端子及び反転出力端子を持つ完全差動増幅回路と、
上記入力容量を有する第1と第2入力部と、
上記帰還容量を有する第1と第2帰還部とを有し、
上記D/A変換回路は、
上記第1電流源MOSFET、第1差動MOSFET、第2電流源MOSFET及び差動増幅回路と抵抗素子からなる第1回路及び第2回路を有し、
上記第1回路は、第1バイアス電圧が上記差動増幅回路の非反転入力端子に供給されて第1アナログ出力信号を形成して上記第1帰還部に帰還し、
上記第2回路は、上記第1バイアス電圧と異なる第2バイアス電圧が上記差動増幅回路の非反転入力端子に供給されて第2アナログ出力信号を形成して上記第2帰還部に帰還する半導体集積回路装置。 - 請求項4において、
上記A/D変換回路の出力信号を受けてデジタル可変利得増幅回路を更に備える半導体集積回路装置。 - 撮像素子で形成された画素信号のフィードスルー部の黒レベルに対応した信号をサンプルホールドし、上記画素信号の信号部との差分信号に対応した出力信号を形成する相関二重サンプリング回路と、
上記相関二重サンプリング回路の出力信号を増幅する可変増幅回路と、
上記可変増幅回路の増幅信号を受けるA/D変換回路と、
上記A/D変換回路の出力信号とクランプ信号とから形成された帰還信号を受けて、アナログ信号に変換して上記可変利得増幅回路又は上記相関二重サンプリング回路に対して帰還させるD/A変換回路とを備え、
上記D/A変換回路は、
複数ビットのデジタル信号に対応した2進の重みの持つようにされた電流をそれぞれ流す複数の第1導電型の第1電流源MOSFETと、
上記複数ビットデジタル信号をそれぞれ受ける複数の第1導電型の第1差動MOSFETと、
非反転入力端子に所定のバイアス電圧が供給され、上記複数の第1差動MOSFETの一方のドレインが共通接続されたアナログ電流出力ノードに反転入力端子が接続された差動増幅回路と、
上記差動増幅回路の出力端子と上記反転入力端子との間に設けられた抵抗素子とを有し、
上記差動増幅回路の出力端子からアナログ信号に変換された出力電圧を形成する半導体集積回路装置。 - 請求項6において、
上記第1差動MOSFETの他方のドレインは、上記バイアス電圧が供給され、
上記可変利得増幅回路は、
第1タイミングで入力容量に入力信号を取り込み、
第2タイミングでは上記入力容量と帰還容量との容量比により電圧利得が設定されるものであり、
上記帰還信号は、第1タイミング期間中に上記帰還容量に加えられる半導体集積回路装置。 - 請求項7において、
上記可変利得増幅回路は、
非反転入力端子及び反転入力端子と、非反転出力端子及び反転出力端子を持つ完全差動増幅回路と、
上記入力容量を有する第1と第2入力部と、
上記帰還容量を有する第1と第2帰還部とを有し、
上記D/A変換回路は、
上記第1電流源MOSFET、第1差動MOSFET及び差動増幅回路と抵抗素子により第1回路を構成し、
上記複数ビットのデジタル信号に対応した2進の重みの持つようにされた電流をそれぞれ流す複数の第2導電型の第2電流源MOSFETと、
上記複数ビットデジタル信号をそれぞれ受ける複数の第2導電型の第2差動MOSFETと、
非反転入力端子に所定のバイアス電圧が供給され、上記複数の第2差動MOSFETの一方のドレインが共通接続されたアナログ電流出力ノードに反転入力端子が接続された差動増幅回路と、
上記差動増幅回路の出力端子と上記反転入力端子との間に設けられた抵抗素子とを有し、
上記差動増幅回路の出力端子からアナログ信号に変換された出力電圧を形成し、
上記第2差動MOSFETの他方のドレインに上記バイアス電圧を供給した第2回路を更に備え、
上記第1回路は、第1バイアス電圧が上記差動増幅回路の非反転入力端子に供給されて第1アナログ出力信号を形成して上記第1帰還部に帰還し、
上記第2回路は、上記第1バイアス電圧と異なる第2バイアス電圧が上記差動増幅回路の非反転入力端子に供給されて第2アナログ出力信号を形成して上記第2帰還部に帰還する半導体集積回路装置。 - 請求項8において、
上記A/D変換回路の出力信号を受けてデジタル可変利得増幅回路を更に備える半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070310A JP2007251463A (ja) | 2006-03-15 | 2006-03-15 | 半導体集積回路装置 |
US11/698,163 US7488927B2 (en) | 2006-03-15 | 2007-01-26 | Semiconductor integrated circuit device |
US12/334,475 US7714264B2 (en) | 2006-03-15 | 2008-12-14 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070310A JP2007251463A (ja) | 2006-03-15 | 2006-03-15 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251463A true JP2007251463A (ja) | 2007-09-27 |
Family
ID=38558302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070310A Pending JP2007251463A (ja) | 2006-03-15 | 2006-03-15 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7488927B2 (ja) |
JP (1) | JP2007251463A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015152416A (ja) * | 2014-02-14 | 2015-08-24 | 株式会社東芝 | キャパシタンス検出装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8754972B2 (en) | 2012-02-01 | 2014-06-17 | Kla-Tencor Corporation | Integrated multi-channel analog front end and digitizer for high speed imaging applications |
US9854190B2 (en) * | 2015-03-24 | 2017-12-26 | Semiconductor Components Industries, Llc | Imaging systems and methods for transient signal integrity verification |
US9860466B2 (en) | 2015-05-14 | 2018-01-02 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
US10778925B2 (en) | 2016-04-06 | 2020-09-15 | Kla-Tencor Corporation | Multiple column per channel CCD sensor architecture for inspection and metrology |
US10313622B2 (en) | 2016-04-06 | 2019-06-04 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4553132A (en) * | 1983-01-24 | 1985-11-12 | Rca Corporation | Apparatus for matching FET switches as for a video digital-to-analog converter |
US6445322B2 (en) * | 1998-10-01 | 2002-09-03 | Ati International Srl | Digital-to-analog converter with improved output impedance switch |
US6720999B1 (en) * | 1999-03-31 | 2004-04-13 | Cirrus Logic, Inc. | CCD imager analog processor systems and methods |
JP4454750B2 (ja) | 1999-12-28 | 2010-04-21 | 日本バーブラウン株式会社 | イメージセンサ用のフロントエンド信号処理の方法および装置 |
US6783073B2 (en) * | 2000-04-18 | 2004-08-31 | Renesas Technology Corp. | Image input system |
US6351187B1 (en) * | 2000-06-15 | 2002-02-26 | Micon Design Technology Co., Ltd | Structure of operational amplifier |
US6774942B1 (en) * | 2000-08-17 | 2004-08-10 | Exar Corporation | Black level offset calibration system for CCD image digitizer |
JP4529007B2 (ja) * | 2004-09-02 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2006
- 2006-03-15 JP JP2006070310A patent/JP2007251463A/ja active Pending
-
2007
- 2007-01-26 US US11/698,163 patent/US7488927B2/en not_active Expired - Fee Related
-
2008
- 2008-12-14 US US12/334,475 patent/US7714264B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015152416A (ja) * | 2014-02-14 | 2015-08-24 | 株式会社東芝 | キャパシタンス検出装置 |
Also Published As
Publication number | Publication date |
---|---|
US7488927B2 (en) | 2009-02-10 |
US7714264B2 (en) | 2010-05-11 |
US20070229677A1 (en) | 2007-10-04 |
US20090095884A1 (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4324202B2 (ja) | A/d変換器 | |
CN111629161B (zh) | 比较器及包括该比较器的图像感测装置 | |
US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
TWI455480B (zh) | 差動放大電路及a/d轉換器 | |
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
US9160323B2 (en) | Differential amplifier and dual mode comparator using the same | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
US9267818B2 (en) | Magnetic sensor device | |
JP2007251463A (ja) | 半導体集積回路装置 | |
JP2009081749A (ja) | 低オフセット入力回路 | |
US10601411B2 (en) | Comparator | |
US9831892B1 (en) | Noise reduction circuit and associated delta-sigma modulator | |
JP2009232185A (ja) | 入力回路及び入力回路を含む半導体集積回路 | |
JP2023506449A (ja) | 微小な電気信号の正確な測定を実現する増幅回路 | |
US20080315951A1 (en) | Class ab differential amplifier with output stage common mode feedback | |
KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
JP2006222495A (ja) | 光電流検出回路 | |
JP2005057627A (ja) | ピーク検出回路 | |
JP2008011051A (ja) | 差動演算増幅器 | |
JP2005159511A (ja) | 増幅回路 | |
JP2008118497A (ja) | カレントミラー回路及びカレントミラー回路の利得制御装置 | |
JP2015035761A (ja) | スイッチトキャパシタ回路 | |
KR0149307B1 (ko) | 정착시간이 빠른 연산증폭기 | |
JP2005318085A (ja) | 光電気変換回路 |