JP2010098046A - プローブカードおよび半導体装置の製造方法 - Google Patents

Abstract

【課題】ＬＳＩ上の電極が狭ピッチになった場合にも、電極およびその下の構造体に損傷を与えることなく低荷重で電極との電気的導通を実現できるＬＳＩ検査用のプローブカードを提供する。
【解決手段】四角錐形状または四角錘台形状の接触端子５を形成した膜状のプローブの上面において、接触端子５の直上の部分に突起９を形成し、この突起９とエラストマ６とを組み合わせて支持板で押す構造とすることで、膜状のプローブの局所的な変形を吸収し、均一かつ小さな荷重で低抵抗の接触性を実現する。
【選択図】図７

Description

本発明は、プローブカードおよび半導体装置の製造技術に関し、特に、半導体集積回路の製造に用いる手法と同様の手法で形成するプローブシートを備えたプローブカード、およびそのプローブカードを含む半導体検査装置による検査工程を含む半導体装置の製造工程に適用して有効な技術に関するものである。

図２７は、半導体集積回路を半導体ウエハ（以下、単にウエハと記す）上に形成した半導体装置の製造工程における、回路（一般的にはＬＳＩと称する）形成後に回路の出来映えの良否判断を行う検査工程の流れの一般的な例を示すフローチャートである。

ＬＳＩの製造工程では、図２７に示したように大きく分けて次の３つの検査を行う。まず、半導体集積回路および電極を形成したウエハ状態でＬＳＩの動作に関する初期検査を行い、導通状態および半導体素子の電気信号動作状態を把握する（工程Ｐ１０１）。その後、ウエハを分割してＬＳＩを半導体チップ（以下、単にチップと記す）の状態にしてから（工程Ｐ１０２）、半導体素子を高温や高印加電圧等の状態において動作させ、動作マージンが小さかったり、信頼性の観点から不安がある半導体素子を摘出したりするバーンイン検査を行う（工程Ｐ１０３）。そして半導体装置を出荷する前に、個々のチップの性能を把握する選別検査による動作面の等級分け（工程Ｐ１０４）と、外観チェック（工程Ｐ１０５）とを行う。これらの検査により、製品として出荷できる品質のチップを、必要に応じて各種の実装形態に加工する。

このようなＬＳＩの検査に用いられる装置（半導体検査装置）においては、多数のＬＳＩの電気特性を検査するために、たとえば図２８に示すような回路基板１０２の下面から斜め下方に突き出して固定されたタングステン等の硬質金属から成る探針（プローブ）１０３をはんだ１０１や樹脂１０４で固定して構成される検査治具（プローブカード）が用いられている。この検査治具による検査では、プローブ１０３の先端をＬＳＩ上の電極に押し付けて機械的に接触させることにより電気的導通を取り、その電気特性を検査している。

近年、ＬＳＩの集積度の向上や多機能化に伴ってＬＳＩ上の電極の数が増え、さらに電極の配列ピッチが狭くなってきており、上記検査用のプローブカード上のプローブについても狭ピッチ多ピン化が進行している。このような推移により、上記のような硬質金属針からなるプローブでは、加工精度および組み立て精度の点から、ＬＳＩ上に狭ピッチで並ぶ微小な電極に位置精度良くプローブを押し当てることが次第に困難になりつつある。また、電極の配列の狭ピッチ化に対応するため、プローブを構成する硬質金属針を非常に細くしなければならず、そのために硬質金属針は押し付け力によって変形しやすくなり、繰り返しの押しつけに耐えられずに変形してしまう傾向がある。このように、硬質金属針からなるプローブでは、電極数の増加並びに電極配列の狭ピッチ化に対して好適とは言えず、電極の数の増加と狭ピッチ化とに際して確実に電気的接触を実現できるプローブカードの開発が望まれている。

このような要求が出てくることを見越して開発されたプローブカードと検査方法として、例えば１９８８年度のＩＴＣ（インターナショナル テスト コンファレンス）の講演論文集の６０１頁から６０７頁（非特許文献１）に記載された技術がある。図２９は、そのプローブの要部斜視（一部破断）図であり、図３０はそのプローブカードの断面概略図である。ここで用いられる導体検査用のプローブは、フレキシブルな絶縁膜１０５の表面にフォトリソグラフィ技術で配線１０９、１１０を形成し、絶縁膜１０５の下面にグランド層１１３を形成し、被検査対象の半導体の電極に対応する位置に設けた絶縁膜１０５のスルーホール１１１に、めっきにより半球状のバンプ１１２を形成したものをプローブの先端、いわゆる接触端子（コンタクタ）として用いるものであり、膜状の形態のプローブ（プローブシート１０６）である。この膜状のプローブを回路基板１０２の電極と配線１０９、１１０を位置合わせした後に機械的に固定し、さらに膜状のプローブの裏面に支持板１０７を押し付けてプローブカードが構成される。支持板１０７はプローブを構成する膜が平面を構成できるように支持すると共に、ばね１０８を使ってプローブをＬＳＩ上の電極に押し付ける機能を有するものである。このプローブは、バンプ１１２を絶縁膜１０５の表面に形成した配線１１０および回路基板１０２を介して検査装置（図示は省略）に接続しており、ばね１０８の挙動によりバンプ１１２をＬＳＩ上の電極に擦り付ける動きを付与し、これによりバンプ１１２を電極に電気的に導通をとる。

非特許文献１に開示された技術の課題は、コンタクタがめっき法で形成する半球状のバンプであることであり、この形状のために電極上の酸化膜を十分に破ることができずに、しばしば高電気抵抗の接触が発生することである。高電気抵抗の接触は、検査においてＬＳＩの特性を正確に測定する障害となり、良品を不良品と誤って判定することで、良品を廃棄してしまう懸念があることである。この接触抵抗の不安定性を改善するための技術として、特開平７−２８３２８０号公報（特許文献１）に記載された技術がある。この特許文献１に記載された例では、図３１に示す工法より形成した四角錐または四角錐台形状のバンプをコンタクタとして形成している。すなわち、図３１（ａ）に示すように、特定の面方位で切り出したシリコンウエハ１１５の所定の位置にシリコンの異方性エッチング技術で四角錐または四角錐台形状の穴１１４を形成し、この穴を図３１（ｂ）に示すように、めっき下地膜１１６とレジストパターン１１７Ａを使ったパターン電気めっき技術で成膜した硬質金属膜１１７で埋め込む。さらに、図３１（ｃ）に示すように、硬質金属膜１１７のパターン上にポリイミド等の樹脂膜１１８を形成した後に、図３１（ｄ）に示すように、硬質金属膜１１７のパターン上で樹脂膜１１８にスルーホールを開口し、パターン電気めっき技術を用いて配線１０９を形成する。最終的に、シリコンウエハ１１５の表面の形成物とシリコンウエハ１１５とを分離することで、四角錐または四角錐台形状のコンタクタを具備する膜状のプローブを得ることができる（図３１（ｅ）参照）。
１９８８年度ＩＴＣ（インターナショナル テスト コンファレンス）講演論文集（６０１頁〜６０７頁） 特開平７−２８３２８０号公報

近年のＬＳＩは、前述のように多数の回路を搭載しているために狭ピッチ多ピンの電極を備えている上に、図３２に示すＬＳＩの断面構造のように、素子間を結ぶ配線層で電気信号を高速かつ正確に伝送するために配線１２４、１２６、１２７、１２８が低電気抵抗の銅を主成分として形成されている。また、電気信号の高速化のために、層間絶縁層１２３、１２５として、フッ素ドープシリコン酸化膜（ＦＳＧ（fluorosilicate glass）膜）やシリコン酸窒化膜（ＳｉＯＣ）などの低誘電率絶縁膜（Ｌｏｗ−ｋ膜）など、ＣＶＤ法で成膜したシリコン酸化膜に比べて誘電率の一段と小さな材料を用いるようになってきている。これらの低誘電材料をはじめとする近年になって使われるようになったほとんどの低誘電材料は、低誘電率化のために材質が多孔質であるために脆く、外部からの力に対して弱い。このため、電気的な動作検査を行う際に、プローブをＬＳＩ表面の電極に強く押し当てると、電極だけでなく、その下に形成されている上記層間絶縁層１２３、１２５を破壊することがあり、検査することでＬＳＩを壊してしまう事態が起こり得る。さらに、近年のＬＳＩでは、ＬＳＩの大きさをできるだけ小さくするために、半導体素子１２２の上に電極を形成する構造にする例が増えているが、このような構造の場合は、プローブが電極に接触したことにより、上から力がかかったことで半導体素子１２２の動作に異常を来たすことがあり、この点からも検査においてＬＳＩを壊すことが危惧されている。検査時に中途半端に壊れた半導体素子１２２は初期的には異常無く動作をしていても、使用時の温度変化などで破壊が進み、短時間で動作しなくなる信頼性上の問題もあり、電極等を壊すことの無いプローブの開発が望まれている。

このような材質的に脆い材料である低誘電材料を層間絶縁層として使用しているＬＳＩ上の電極に対してプローブを押し当て、どの程度の力であれば破壊しないのかを調べたところ、加えられる力は電極に対して垂直な力で数１０ｍＮ以下の低荷重であることが判明した。また、このような低い荷重でも低い接触抵抗値が実現できるプローブが必要であることも判明した。

さらに、押しつけ荷重の抑制の他にも、電極の狭ピッチ化に対応するためにプローブ先端位置の高精度化が必要である。加えて、電極が小さくなるためにプローブを電極に押し当てることで発生する電極上の傷の影響が無視できなくなり、この傷の上からワイヤボンディングあるいは接続用バンプを形成して外部回路と接続しても、傷を起点として接続破壊が発生してしまうことが危惧されるため、この傷を極力小さくすることも必要となっている。

そこで、本発明者らは、これらの課題を解決する技術について詳細に検討した。

図３３（ａ）に示すように、ＬＳＩ上の電極１３０を形成する代表的な材料であるアルミニウムやはんだにおいては、自然酸化のために必ず表面に高抵抗の酸化膜１３１が形成されており、電気的な特性を測定する上では、このような酸化膜１３１が障害になっている。また、タングステン等の硬質金属から成る探針（図２８参照）、または銅配線の一部にめっきにより形成した半球状のバンプ１１２（図２９および図３０参照）をプローブ１３２とした場合には、実際に電極１３０に接触する部分を見ると、電極１３０の膜厚に比して大きな半径を持つ曲面で構成されている。そのため、図３３（ｂ）に示すようにプローブ１３２の先端を電極１３０に押し当てただけでは、電極１３０の厚さが薄いため先端の沈み込み深さが非常に浅く、表面の酸化膜１３１を十分破って電極１３０を形成する本来の金属と直接接触することが困難であり、しばしば酸化膜１３１を挟んだままの状態になる。そのため、これらのプローブ１３１を使って酸化膜３１を破って十分に低い接触抵抗で導通を取るためには、図３３（ｃ）に示すように、プローブ１３２の先端を電極１３０に押し付けながら移動させることで電極１３０の表面に傷を付けて酸化膜１３１が無い新生面１３３を露出させ、この部分にプローブ１３２を接触させる必要がある。しかしながら、このような動作の副作用として、プローブ１３２に押しやられた金属屑１３４（酸化膜１３１）にプローブ１３２自身が乗り上げて、せっかく形成した新生面１３３に接触できないことが散発し、正確な測定の障害になることで、見かけ上の製造歩留まりを低下させてしまうことになる。さらに、このような動作は、酸化膜１３１だけでなく電極１３０を構成する金属膜自体に大きな傷ができる上に、電極１３０に引き裂く力を加えることになる。この力が下層の絶縁層や配線等へ伝わることで、これら下層の構成体に破壊が生じやすくなる。また、金属屑１３４は脱落してウエハ上の異物となり、複数の電極１３０間をショートさせてしまう原因となることもある。

これまでは、電極１３０の下は硬質の無機物から成る絶縁層だけで構成されていたため、大きな力をかけても壊れることもなく、さらに電極１３０自体が大きいため、プローブ１３２を押し当てる位置とワイヤボンディングやバンプ形成の位置とをずらすことで上記のような接続不良も避けることができたが、チップサイズの小型化に伴う電極１３０の小型化および狭ピッチ化によって、そのような対応が適用できなくなりつつある。また、銅からなる配線１１０の一部にめっきにより形成したバンプ１１２がプローブとなる膜状のプローブにおいては、製造法に由来してバンプ１１２の高さに微小なばらつきが生じることが避けられない。また、バンプ１１２が絶縁膜１０５で連結されて独立には動かないため、高さがわずかに低く接触が不十分なバンプ１１２があった場合、すべてのバンプ１１２を完全に接触させるには、近隣の高いバンプ１１２に大きな力をかけて縮ませることが必要なため、電極１３０によっては過剰な荷重がかかる問題がある。この問題は、柔軟性のある絶縁フィルムに形成した配線上に角錐形状のコンタクタが形成された膜状のプローブ（図３１参照）においても見られ、いくつかの工夫で程度は改善するものの、完全には防ぎきれず、コンタクタ同士が強く連結されている構造に起因した共通の問題がある。

これらの問題のうち、まず電極１３０の表面の酸化膜１３１を破ることに起因する不具合を解決することを考えると、プローブ１３２またはコンタクタの先端をほとんど移動させないで小さな荷重で電極１３０表面の酸化膜３１を破る必要がある。このためには、電極１３０の膜厚（通常は１μｍ前後）と比べても十分鋭い角をプローブの先端に形成し、この角を酸化膜１３１に押し当てることで酸化膜１３１を破ることが最適である。このような動作を実現できるのは、既存のプローブの中では角錐形状の接触端子を用いたプローブ（図３１参照）であり、このプローブにおいては電極１３０上をプローブ先端が移動しなくても低い接触抵抗が実現されている。また、ＬＳＩ上の電極１３０の狭ピッチ化に対しては、プローブ１３２またはコンタクタの狭ピッチ化ができること、プローブ１３２またはコンタクタの位置精度が高いことに加えて、酸化膜１３１を破るために必要な力をプローブ１３２またはコンタクタにかけられることが必要となる。これら必要な条件を高いレベルで満たしているのは、上記の柔軟性のある絶縁フィルムに形成した配線上に角錐形状のコンタクタが形成された膜状のプローブ（図３１参照）である。従って、この膜状のプローブの欠点であるコンタクタ先端の高さのわずかなばらつきに起因した過剰荷重の問題を解決することで、目的を達成することができる。

本発明の目的は、ＬＳＩ上の電極が狭ピッチになった場合にも、電極およびその下の構造体に損傷を与えることなく低荷重で電極との電気的導通を実現できるＬＳＩ検査用のプローブカードを提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

（１）本発明によるプローブカードは、
被検査対象に設けられた複数の電極と接触する複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第１領域が周囲の前記膜状のプローブの表面より３μｍ以上高い突起部となり、
前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだものである。

（２）本発明による半導体装置の製造方法は、
半導体ウエハに回路および前記回路と電気的に接続する複数の電極を作り込み、複数のチップ領域を形成する工程と、
前記複数のチップ領域に設けられた前記複数の電極と接触する複数の接触端子を有するプローブカードを用い、前記複数の接触端子を前記複数の電極と接触させることで前記複数のチップ領域の電気的特性を検査する工程と、
前記半導体ウエハをダイシングし、前記複数のチップ領域毎に分離する工程とを有する半導体装置の製造方法であって、
前記プローブカードは、
前記複数のチップ領域に設けられた前記複数の電極と接触する前記複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第１領域が周囲の前記膜状のプローブの表面より３μｍ以上高い突起部となり、
前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明によるさらに接触端子からの引き出し配線を一括形成した膜状のプローブ、押し板およびエラストマを含む押圧機構と、これらを搭載する配線基板とから成るプローブカードは、従来の膜状のプローブが有する狭パッドピッチへの適用性およびコンタクタの高位置精度という優れた特性に加えて、四角錐形状または四角錘台形状の接触端子を形成した膜状のプローブの上面において、接触端子の直上の部分に突起を形成したことで、以下の効果を有する。

（１）１００μｍ以下の狭ピッチの多数の電極に対して接触して検査する場合でも、均一かつ低い荷重で接触することができるため、機械的強度の低い誘電材料を絶縁層に用いたＬＳＩの検査においても電極の下の構造体を損傷させること無く検査が可能である。

（２）１００μｍ以下の狭ピッチの多数の電極に対して接触して検査する場合でも、低い荷重で接触することができるため、従来の膜状のプローブでは大きな荷重で押した場合に、機構的な弾性変形等で発生しやすい電極上での接触端子の滑りがなく、いずれの電極表面においても接触時に発生する傷が非常に小さくなり、傷跡の上にボンディングワイヤやバンプ等の外部回路との接続のための構造を形成しても、構造体自体や接続の強度に何ら影響も与えない。従って、検査後の信頼性の高いＬＳＩを提供することができる。また、これらの構造体を検査の傷を避けて形成する必要がないため、電極サイズを小さくすることが可能となる。

（３）従来の膜状のプローブに比較して、本発明を実施するために必要な工程数の増加はほとんどなく、製造コストへの影響も小さくできる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
「ＬＳＩ上の電極が狭ピッチになった場合にも、電極およびその下の構造体に損傷を与えることなく低荷重で電極との電気的導通を実現できるＬＳＩ検査用のプローブカードを提供する」という目的は、柔軟性のある絶縁フィルムに形成した配線上に良好な電気的導通が得られる角錐形状のコンタクタが形成された膜状のプローブ欠点を改善することで達成できる。この膜状のプローブは、その構造および製造方法に由来して、個々のプローブの位置精度という点でも優れており、約５０μｍのピッチを下回る狭ピッチの電極配列にも十分対応可能である。

そのために、本発明者らは、まず膜状のプローブのコンタクタ先端の高さのわずかなばらつきに起因した過剰荷重の発生原因を詳細に調べた。この膜状のプローブは、図１に示すように、配線１を形成したシート２を介して上部の押し板３で接触端子５の先端を電極に押し付ける。従って、押し板３とＬＳＩ上の電極の間にある配線やパッド４および接触端子５の先端の厚さばらつきやレイアウトに起因する膜の厚さのむらによって接触端子５の先端の高さが相対的にばらつく。このばらつきをできるだけ吸収するために、図１に示すように押し板３と膜状のプローブの間にシート状の有機材料からなるエラストマ６を挟むことが前出の特開平７−２８３２８０号公報に示されており、これにより接触性は顕著に向上する。また、シート２を極力薄くすることで膜状のプローブ全体を柔軟にし、接触端子５の先端にわずかではあるが個別可動性を与えると、エラストマ６による高さばらつき吸収効果が大きくなり、接触特性は一層向上する。

しかしながら、ＬＳＩ上の電極数の増加および電極配列ピッチの縮小に伴い、上記の改善の効果が小さくなる傾向にある。これは、可動性を生み出しているプローブ間の間隙がＬＳＩ上の電極間距離の縮小に伴って狭くなり、シート２を薄くした効果が相殺されてしまうからである。加えて、エラストマ６の変形が膜状のプローブの局所的な変形に追従できなくなることも起因する（図３参照）。

また、膜状のプローブのもう１つの課題としては、図４のように多数の接触端子５が集団のコンタクタ列７として配列されている場合には、多数の接触端子５を押し板３で均等に電極に押し当てても、接触端子５の集団の中央（図４の例の場合ではコンタクタ列７の中央）に位置する接触端子５と端（コーナー部）に位置する接触端子５とでは、加わる荷重が大きく異なる。ここで、図５は、図４中にて符号８で示すプローブ群における相対荷重を示したものであり、プローブ群８には、コンタクタ列７の中央の接触端子５から一端の接触端子５までが含まれている。図５に示すように、接触端子５の集団の中央に位置する接触端子５と端に位置する接触端子５とで加わる荷重が大きく異なるのは、端の接触端子５には、中央の接触端子５に比べて大きな力が加わることにある。これはコンタクタ列７の中央部の接触端子５は、近傍の接触端子５と荷重を分担し合うのに対して、端部の接触端子５は荷重を分担してくれる近隣のプローブの数が少なくなり、最も端の接触端子５では、隣接する接触端子５の一方が無いために荷重が集中し、中央部の接触端子５に比べて１．５倍〜２倍程度の荷重を受けるためである。このため、端にある接触端子５は、中央部の接触端子５に比べて１．５倍〜２倍程度の荷重で電極を押すことになり、機械的強度の弱いＬＳＩにおいては、端の電極およびその下の構造体が壊れやすくなる。

上記の２つの主要な現象により、膜状のプローブは、コンタクト性および電極にかかる荷重のばらつきの点に限っては硬質金属針を用いたプローブに劣るため、広く使われるには至らず、限定的にしか用いられていない状況となっている。

そこで、本発明者らは、特に狭電極ピッチに対応する膜状のプローブにおいて、これらの問題を回避することを検討した結果、押し板３と膜状のプローブの間に配設されるエラストマ６の機能を十分に活かすことで上記の課題を解決する方法を考案した。

つまり、本発明者らは、大きな電極ピッチの場合にはこれらの問題がほとんど見られず、コンタクト特性および電極にかかる荷重に関しては、硬質金属針から成る探針１０３（図２８参照）を用いたプローブと大差無かったことを基に、狭ピッチ化した場合にどのような現象が起こって特性が悪化したのかを調べた。その結果、狭ピッチ対応の膜状のプローブでは、図２に示したように、コンタクタが膜の上にほとんど隙間無く並ぶようになるため、上述のようにエラストマの変形が個々の電極の高さばらつきに追従できなくなることも大きな要因ではあるが、加えて個々の接触端子５の先端の直上の膜面を見ると、コンタクタ列７が密に配列された領域では、膜状のプローブ上面がエラストマシート（エラストマ６）に対して集団として面状に当たる状態となっている。そのため、接触端子５から力が加わった時に、エラストマ６はある面積のエリアが一体で押し込まれることになる。このため、押し込まれた領域のエラストマ６は、逃げる空間が無い状態で押し込まれることになり、エラストマ６は見かけ上硬くなるため変形が起こり難くなる。このために、同じような押し付け条件でコンタクタ（接触端子５）を電極に押し付けると、電極にかかる瞬間的な荷重が大きくなる上に、個々のコンタクタの微妙な高さばらつきも吸収し難くなるため、電極間で荷重のばらつきも大きくなる。

本実施の形態では、図６に示すように、接触端子５の直上のシート表面の領域（第１領域）に突起９を設けることで、この突起９を支柱として膜状のプローブとエラストマ６とを点接触状態とし、両者の間に僅かな空間ができるようにする。このような状態の場合、接触端子５に力が加わり直上の突起９がエラストマ６に押し付けられると、突起９が押し付けられた部分のエラストマ６は容易に変形することができるため、突起９が比較的容易にエラストマ６に沈み込む。これにより、図７に示すように、相対的に高い接触端子５は、ウエハ１０上の電極１１に早くあたるものの、周囲より高い分は、その上の突起９がエラストマ６に深く沈み込み、深く沈み込んだ突起９からの力１２はエラストマ６に分散するため、結果として電極１１が接触端子５から受ける反力は、周囲の電極１１と大差無い大きさとすることができる。つまり、自動的に荷重を均一化することができる。このような挙動により、比較的小さな力で接触端子５をウエハ１０上の電極１１に押し当てることで、接触端子５と電極１１との良好な接触が達成されるようになる。本実施の形態では、エラストマ６の厚さを３０μｍ〜２００μｍ程度とし、エラストマ６の硬度をＪＩＳ規格のゴム硬度で３０度〜７０度程度とし、ウエハ１０上の電極１１の高さのばらつきが１μｍ程度の場合において、突起９の高さを３μｍ程度以上とすることを例示でき、このような条件下で接触端子５と電極１１との接触が特に良好となる。

（実施の形態２）
次に、本実施の形態に係る膜状のプローブの製造方法を説明する。

まず、図８に示すように、特定の面方位の単結晶シリコンからなるウエハ２０の表面に、異方性エッチング技術を用いて四角錐形状または四角錘台形状の穴を形成する。その後、ウエハ２０の表面全面にスパッタリング技術でめっき下地膜となる銅の薄膜を１０〜１００ｎｍ程度の厚さで成膜する。

次に、上記四角錐形状または四角錘台形状の穴の上部が開口されたフォトレジストパターンを形成し、前述のめっき下地膜となる銅の薄膜を電気供給膜として使った電気めっきで四角錐形状または四角錘台形状の穴を硬質の金属膜で埋め込む。硬質金属の材料としては、白金、パラジウム、ロジウムおよびイリジウム等の白金族系の高融点貴金属が適する。この硬質金属パターンの上に、連続して電気ニッケルめっきを行い、厚いパッド４を形成する。また、四角錐形状または四角錘台形状の穴の内部のパッド４の先端が接触端子５となる。このパッド４の厚さによって、膜状のプローブの表面に形成される突起９（図６および図７参照）の高さが決まる。従来の膜状のプローブでは、膜状のプローブの強度の点だけを考えて、パッド４をウエハ２０の表面から１０μｍ程度以上の厚さで形成していたが、接触端子５の先端の高さのばらつき解消、および接触端子５が電極に加える荷重の差の解消といった効果を十分得るために、約２０μｍ程度の厚さで形成する。またパッド４は、面積が広すぎたり狭すぎたりすると、突起９を作る効果が小さくなるため、平面で２０μｍ〜１００μｍ四方程度とするのが適当である。また、電気ニッケルめっき膜は、膜応力が比較的小さいため、厚く形成するのは容易であるが、中でもスルファミン酸系のめっき浴を用いると、めっきパターンの変形や割れ等の異常が発生する心配が無い。

次に、図９に示すように、上記めっきパターン形成の際のマスクとなったフォトレジストパターンを除去した後、ウエハ２０上にポリイミドワニスを塗布し、さらに硬化ベーク処理を施すことにより、ポリイミド層２１でパッド４を被覆する。ポリイミド層２１の厚さを１０μｍ〜３０μｍ程度とすると、下層に形成した厚いパッド４の効果でポリイミド層２１の表面に１０μｍ〜１５μｍ程度の突起形状が形成される。

次に、図１０に示すように、そのポリイミド層２１にレジストパターンを形成して、パッド４の直上のポリイミド層２１をそのレジストパターンをマスクとしたドライエッチング加工で除去し、スルーホールを開口する。

続いて、そのレジストパターンを除去した後、再度、ウエハ２０の全面にスパッタリング技術でめっき下地膜となる銅の薄膜を成膜する。次いで、その銅の薄膜上に配線形成用のレジストパターンを形成し、その銅の薄膜を使って電気銅めっきを行い、銅からなる配線１を形成する。レジストパターンを剥離すると図１０に示すようになる。その後、配線１間の不要な部分の銅薄膜を除去することで配線１間を電気的に分離する。

次に、図１１に示すように、配線１を保護するためのポリイミド層２２を形成する。この際も、下層に形成した厚いパッド４の効果でポリイミド層２２の表面に突起形状が形成される。ここまでの工程により、膜状のプローブがほぼ完成する。

次いで、ウエハ２０から膜状のプローブを分離する。分離する方法の１つに、ウエハ２０の表面にスパッタリングで形成した銅薄膜を利用する手段がある。すなわち、この銅薄膜の下地となるウエハ２０の表面に予めシリコン酸化膜を形成しておくと、シリコン酸化膜と銅薄膜とを剥がすことができるため、この性質を使って機械的に分離する方法である。ただし、この方法は、ウエハ２０に形成した四角錐形状または四角錘台形状の穴の部分に充填した硬質金属（接触端子５）を傷つける場合もある。そのため、より良い方法として、ウエハ２０をエッチング液で溶解する方法が挙げられる。この方法を実施する際には、予めウエハ２０の表面にシリコンのエッチング液のバリア層を成膜しておく必要がある。このバリア層に欠陥がないことが必須条件ではあるが、膜状のプローブに機械的な損傷を与えることは無い。

このような方法で形成した膜状のプローブは、保護のポリイミド層２２の表面においてコンタクタとなる四角錐形状または四角錘台形状の金属突起（接触端子５）の上に当たるところが、厚いパッド４の効果で周囲のポリイミド表面より飛び出す形状となり、上記のような厚さ仕様とすることで、約３μｍ以上の飛び出し量を確保することができる。本実施の形態では、コンタクタ（接触端子５）の裏面側の突起を形成するために、パッド４の厚さを利用するが、接触端子５とパッド４のパターンとを同一工程で形成することで、工程を増やさず目的を達することができる。

ここで、本発明者らは、上記のように形成したコンタクタ（接触端子５）直上に突起のある本実施の形態の膜状のプローブと、その突起のない膜状のプローブとを使って、多数のコンタクタを一括で押した場合にチップの電極に加わる力がどのように異なるのかを比較してみた。

これらの膜状のプローブのコンタクタ（接触端子５）の配列は、図１２に示すように通常のＬＳＩで見られるほぼ正方形の辺に相当する位置に並んでいるコンタクタ列３１とし、その１辺に相当するプローブ群３２について観察した。また、チップの電極を押す力の大きさを概略として知るために、電極は通常のＬＳＩの電極よりも厚い４μｍ程度の厚さのアルミニウム薄膜を用い、このアルミニウム薄膜ヘコンタクタ列３１を形成する接触端子５が刺さり込んだ深さを測定することで、相対的に判断した。また、ＬＳＩチップが作り込まれたウエハヘ接触端子５を押し付ける条件は、全く同じ設定として、接触端子５がチップの電極を押す力を比較した。

その結果、図１３に示すように、接触端子５直上に突起のない膜状のプローブでの相対押し付け力を、前述のプローブ群３２に対応するＬＳＩチップの１辺の電極で１つずつ測定してまとめると、辺の中央ほど痕が小さく、チップの角、つまり辺の端に行くほど痕が大きくなっていることがわかった。すなわち、辺の中央ほど小さな押しつけ力であり、辺の端に行くほど電極に加わる力は大きくなっていることが判った。これは、図５に示した結果を再現している。膜状のプローブを剛体の押し板３（図１および図２参照）で直接押すと、このような傾向は発生しないことから考えると、このような傾向をもたらしているのは、接触特性を向上させるために押し板と膜状のプローブの間に挟んだエラストマ６のシートの影響が大きいと見られる。

これに対して、接触端子５直上に突起を設けた膜状のプローブの場合には、このような傾向がほとんど見られず、辺の中央、端といった場所に関わらず均等な力がかかっていることがわかる。このように、チップの電極に加わる力が電極間でばらつかないということは、電極に加わる荷重を精度よく制御する上では非常に有効となる。

（実施の形態３）
本実施の形態３では、前記実施の形態２とは別の方法で接触端子５上の突起（図１１参照）を形成する方法を説明する。

本実施の形態３では、基本的には前記実施の形態２と同じ工法で膜状のプローブを形成するが、パッド４となる硬質金属をめっき法で形成する際に、図１４に示すように１０μｍ程度以下の薄い膜で形成する。このように薄く形成すると、図１５に示すようにその上のポリイミド層２１の出っ張りが小さくなるため、後のポリイミド層２１上に配線１を形成する工程（図１６参照）で、レジストパターン形成が容易になり、より微細な配線１の形成が可能となる。

次いで、図１６に示すように、配線１を保護するポリイミド層２２を形成する。その後、図１７および図１８に示すように、感光性ポリイミドを用いて、フォトリソグラフィ技術で接触端子５の直上に当たる場所に平面島状の突起用パターン３６を形成する。なお、図１７は、当工程時のパッド４付近を示す要部平面図である。

その後、ウエハ２０を分離することで、膜状のプローブが完成する。この場合、突起（突起用パターン３６）を形成するための感光性ポリイミド層の塗布膜厚やパターンによって、裏面の突起の形状を広い範囲で変えることが可能であり、最適な突起形状を形成できる利点がある。平面パターンでは、図１９に示すような２つのパッド４を覆うような突起用パターン３６や、さらに多くのパッド４を覆うような突起用パターン３６（図２０に示す例では４つ）を例示できる。なお、図２１は、図１９または図２０に対応した断面を示したものである。

また、本実施の形態３のように最後に接触端子５上に突起を形成するためには、突起部分の材料は感光性ポリイミドである必然性はなく、数μｍ（例えば３μｍ）〜２０μｍ程度の突起形状で形成できるものであれば、樹脂に限らず金属でも代替可能である。ただし、押しつけ時に外力に負けて大きく変形してしまうような柔らかい材料では目的を果たすことはできない。樹脂で形成する場合は、アクリル、ポリエチレンテレフタレート、またはポリイミド等の硬質の樹脂が望ましく、金属で形成する場合には、電気めっきで銅またはニッケルの突起を形成することが可能である。

この方法においては、接触端子５７が非常に狭ピッチで形成されている場合においては、突起を形成するための突起用パターン３６を必ずしも平面島状にする必要はなく、図１９および図２０に示したように、平面で複数の接触端子５に跨る線状あるいは帯状のパターンとすることも可能である。このように複数の接触端子５に跨るようなパターンとすることにより、突起用パターン３６下では膜状のプローブの局所的な変形を防ぐことができる。それにより、接触端子５の先端が検査対象のチップの電極に接触できなくなってしまうといった不具合を防ぐことが可能となる。

以上のように、本実施の形態３では、接触端子５の構造体とは独立した突起（突起用パターン３６）を樹脂や金属のパターンで設けるため、突起のサイズや高さの制約が少なく、目的を達成するために最適な突起形状を実現することができる。

（実施の形態４）
前記実施の形態３においては、接触端子５上で突起となる突起用パターン３６をポリイミド層２１上に形成したが、本実施の形態４においては、この突起用パターン３６をパッド４と接するように形成するものである。

本実施の形態４の膜状のプローブの製造工程は、前記実施の形態３にて図１４を用いて説明した工程までは同様である。次いで、図２２に示すように、前記実施の形態３と同様の平面島状の突起用パターン３６を接触端子５上に形成する。その後、前記実施の形態３において図１５〜図１８を用いて説明した工程（突起用パターン３６を形成する工程を除く）と同様の工程を経て、本実施の形態４の膜状のプローブを製造する（図２３参照）。

上記のように製造した本実施の形態４の膜状のプローブにおける突起用パターン３６についても、前記実施の形態３と同様に材料は感光性ポリイミドである必然性はなく、数μｍ〜２０μｍ程度の突起形状で形成できるものであれば、樹脂に限らず金属でも代替可能である。

上記のような本実施の形態４によっても、前記実施の形態３と同様の効果を得ることができる。

（実施の形態５）
エラストマ６（図２、図６および図７参照）への膜状のプローブ上面の当たり方を観察するために、図２４に示すように、押し板として透明なガラス板３７を使い、さらにエラストマ６も透明なものを用い、ガラス板３７を使って膜状のプローブ（接触端子５）をウエハ１０上の電極１１に対して押し付けることで、実際にプローブが電極１１に押し付けられた時のエラストマ６と膜状のプローブ４０との接触状態をこのガラス板３７越しに光学顕微鏡３９で観察した。図２５は、その観察結果を示した説明図である。

接触端子５上の突起がない膜状のプローブの場合には、接触端子５が電極１１と接触する前の時点で、パッド４とそれにつながる配線１の直上部分の広い領域のプローブ４０の上面がエラストマ６に接触しており、電極１１に接触端子５が当たっても、エラストマ６と膜状のプローブ４０の上面との接触状態に明確な変動は起こらなかった。つまり、エラストマ６自体が変形するための空間が初めからないために、エラストマ６が膜状のプローブ４０から押し返された時に、エラストマ６がほとんど変形できないことが示された。

それに対して、本実施の形態に基づいて形成した膜状のプローブ４０を用いた場合には、電極１１に接触端子５が当たる前の時点では突起９の部分がエラストマ６と点々と接触していることが、接触している部分に観察される小さな島状の干渉縞４２から見て取れる。電極１１に接触端子５が当たり始めると、干渉縞４２の大きさが大きくなり、突起９とエラストマ６との接触面積が増加してくる。つまり、突起９がエラストマ６に押し込まれていることがわかり、本実施の形態の狙い通りの膜状のプローブ４０の挙動が確認できた。

（実施の形態６）
ここで、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカード用いた検査工程、または検査方法を含む半導体装置の製造方法の一例について、図２６を参照して説明する。

（１）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置（チップ領域）を形成する工程（ＬＳＩ形成）と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（ウエハ検査）と、ウエハ２０を切断し、個々のチップに分離する工程（ダイシング）と、個々のチップを樹脂等で封止する工程（組立および封止）とを有する。その後、バーンイン、選別検査、および外観検査を経て、チップパッケージ品として出荷される。

（２）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程と、ウエハ２０を切断し、個々のチップに分離する工程とを有する。その後、チップ検査用ソケット装着、バーンイン、選別検査、ソケットからの取り外し、および外観検査を経て、ベアチップ出荷品として出荷される。

（３）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、および外観検査を経て、フルウエハ出荷品として出荷される。

（４）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードによりウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンインおよび外観検査を経て、ウエハ２０を切断し個々のチップに分離する工程と、外観検査とを経て、ベアチップ出荷品として出荷される。

（５）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、ウエハ２０を分割する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程（分割ウエハ検査）とを有する。その後、バーンイン、選別検査および外観検査を経て、分割ウエハ出荷品として出荷される。

（６）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、ウエハ２０を分割する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、分割したウエハを切断し、チップごとに分離する工程と、外観検査とを経て、ベアチップ出荷品として出荷される。

（７）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、ウエハ２０に樹脂層等を形成する工程（樹脂層形成）と、樹脂層等を形成したウエハ２０に形成された複数の半導体装置の電気的特性を前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードにより一括して検査する工程とを有する。その後、バーンインおよび選別検査を経て、ウエハ２０を切断し、個々のチップに分離する工程と、外観検査とを経て、ＣＳＰ（Chip Size Package）出荷品として出荷される。

（８）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程（半導体素子回路形成）と、ウエハ２０に樹脂層等を形成する工程と、樹脂層等を形成したウエハ２０に形成された複数の半導体装置の電気的特性を前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードにより一括して検査する工程とを有する。その後、バーンイン、選別検査、および外観検査を経て、フルウエハＣＳＰ出荷品として出荷される。

（９）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、ウエハ２０に樹脂層等を形成する工程と、樹脂層等を形成したウエハ２０を分割する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、および外観検査を経て、分割ウエハＣＳＰ出荷品として出荷される。

（１０）本実施の形態６に係る半導体装置の製造方法は、ウエハ２０に回路を作り込み、半導体装置を形成する工程と、ウエハ２０に樹脂層等を形成する工程と、樹脂層等を形成したウエハを分割する工程と、前記実施の形態１〜５で説明した膜状のプローブを含むプローブカードにより分割したウエハレベルで複数の半導体装置の電気的特性を一括して検査する工程とを有する。その後、バーンイン、選別検査、ウエハを切断して半導体素子ごとに分離する工程（ダイシング）、および外観検査を経て、ＣＳＰ出荷品として出荷される。

上記の半導体装置の製造方法における、半導体装置の電気的特性を検査する工程では、前記実施の形態１〜５で説明したプローブシート構造体を用いることにより、低荷重な数１０ｍＮ以下の押圧力で、接触端子５の先端位置精度が高精度で、安定な接触抵抗値および良好な伝送特性を有した検査を実現できる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、プローブカードおよび半導体装置の製造方法に広く適用することができる。

膜状のプローブの接触特性を改善するための断面説明図である。 膜状のプローブの接触特性を改善するための断面説明図である。 膜状のプローブの接触特性を改善するための断面説明図である。 膜状のプローブのプローブ群の平面配列を示す説明図である。 図４に示した配列の膜状のプローブで電極に接触した場合に、電極にかかる相対荷重を電極の位置毎に示した図である。 本発明の一実施の形態に係る膜状のプローブの要部断面図である。 本発明の一実施の形態に係る膜状のプローブの要部断面図である。 本発明の一実施の形態である膜状のプローブの製造方法を説明する要部断面図である。 図８に続く膜状のプローブの製造工程中の要部断面図である。 図９に続く膜状のプローブの製造工程中の要部断面図である。 図１０に続く膜状のプローブの製造工程中の要部断面図である。 膜状のプローブのプローブ群の平面配列を示す説明図である。 膜状のプローブのプローブ群の個々のプローブがチップの電極を押す力を比較する説明図である。 本発明の他の実施の形態である膜状のプローブの製造方法を説明する要部断面図である。 図１４に続く膜状のプローブの製造工程中の要部断面図である。 図１４に続く膜状のプローブの製造工程中の要部断面図である。 本発明の他の実施の形態である膜状のプローブの製造工程中の要部平面図である。 図１４に続く膜状のプローブの製造工程中の要部断面図である。 本発明の他の実施の形態である膜状のプローブの製造工程中の要部平面図である。 本発明の他の実施の形態である膜状のプローブの製造工程中の要部平面図である。 本発明の他の実施の形態である膜状のプローブの要部断面図である。 本発明の他の実施の形態である膜状のプローブの製造方法を説明する要部断面図である。 図２２に続く膜状のプローブの製造工程中の要部断面図である。 本発明の一実施の形態である膜状のプローブとウエハの電極との接触状態の観察方法を示す説明図である。 図２４に示した観察方法で観察した膜状のプローブとウエハの電極との接触状態の観察結果を示した説明図である。 半導体装置の検査工程の一例を示す工程図である。 ＬＳＩの製造工程における、回路形成後に回路の出来映えの良否判断を行う検査工程の流れの一般的な例を示すフローチャートである。 金属針を使ったプローブカードの断面概略図である。 膜状の形態のプローブの要部斜視（一部破断）図である。 膜状の形態のプローブを使ったプローブカードの断面概略図である。 （ａ）〜（ｅ）は、膜状の状態のプローブの製造工程の要部を説明する要部断面図である。 ＬＳＩの素子および配線の構造を示す要部断面図である。 （ａ）〜（ｃ）は、金属針を使ったプローブによる電極への接触動作を示す説明図である。

符号の説明

１ 配線
２ シート
３ 押し板
４ パッド
５ 接触端子
６ エラストマ
７ コンタクタ列
８ プローブ群
９ 突起
１０ ウエハ
１１ 電極
１２ 力
２０ ウエハ
２１、２２ ポリイミド層
３１ コンタクタ列
３２ プローブ群
３６ 突起用パターン
３７ ガラス板
３９ 光学顕微鏡
４０ プローブ
４２ 干渉縞
１０１ はんだ
１０２ 回路基板
１０３ 探針（プローブ）
１０４ 樹脂
１０５ 絶縁膜
１０６ プローブシート
１０７ 支持板
１０８ ばね
１０９、１１０ 配線
１１１ スルーホール
１１２ バンプ
１１３ グランド層
１１４ 穴
１１５ シリコンウエハ
１１６ めっき下地膜
１１７ 硬質金属膜
１１７Ａ レジストパターン
１１８ 樹脂膜
１２２ 半導体素子
１２３、１２５ 層間絶縁層
１２４、１２６、１２７、１２８ 配線
１３０ 電極
１３１ 酸化膜
１３２ プローブ
１３３ 新生面
１３４ 金属屑
Ｐ１０１〜Ｐ１０５ 工程

Claims (16)

1. 被検査対象に設けられた複数の電極と接触する複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
   前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第１領域が周囲の前記膜状のプローブの表面より３μｍ以上高い突起部となり、
   前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
   前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだことを特徴とするプローブカード。
2. 請求項１記載のプローブカードにおいて、
   前記突起部は、前記パッドを厚く形成し、前記パッド上の前記樹脂膜を盛り上げることで形成されていることを特徴とするプローブカード。
3. 請求項２記載のプローブカードにおいて、
   前記パッドは、２０μｍ以上の厚さで形成されていることを特徴とするプローブカード。
4. 請求項１記載のプローブカードにおいて、
   前記突起部は、前記膜状のプローブの前記裏面の前記第１領域に樹脂または金属の島状または帯状の突起用パターンを配置することで形成されていることを特徴とするプローブカード。
5. 請求項４記載のプローブカードにおいて、
   １つの前記突起用パターンは、複数の前記第１領域を覆うように形成されていることを特徴とするプローブカード。
6. 請求項４記載のプローブカードにおいて、
   前記突起用パターンは、３μｍ以上の厚さで形成されていることを特徴とするプローブカード。
7. 請求項１記載のプローブカードにおいて、
   前記突起部は、前記パッド上にて前記パッドと接するように樹脂または金属の島状または帯状の突起用パターンを配置し、前記パッドおよび前記突起用パターン上の前記樹脂膜を盛り上げることで形成されていることを特徴とするプローブカード。
8. 請求項１記載のプローブカードにおいて、
   前記シートは、ＪＩＳ規格のゴム硬度で３０度〜７０度、かつ厚さの３０μｍ〜２００μｍの有機材料から形成され、
   前記被検査対象に設けられた前記複数の電極の高さのばらつきが１μｍの場合において、前記突起部の高さは３μｍ以上であることを特徴とするプローブカード。
9. 半導体ウエハに回路および前記回路と電気的に接続する複数の電極を作り込み、複数のチップ領域を形成する工程と、
   前記複数のチップ領域に設けられた前記複数の電極と接触する複数の接触端子を有するプローブカードを用い、前記複数の接触端子を前記複数の電極と接触させることで前記複数のチップ領域の電気的特性を検査する工程と、
   前記半導体ウエハをダイシングし、前記複数のチップ領域毎に分離する工程とを有する半導体装置の製造方法であって、
   前記プローブカードは、
   前記複数のチップ領域に設けられた前記複数の電極と接触する前記複数の接触端子と、前記接触端子と一体に形成されたパッドと、前記パッドの各々から引き出された配線と、前記パッドおよび前記配線を覆う樹脂膜と、前記配線と電気的に接続され、かつ外部の配線基板上の電極に対して接続される複数の周辺電極とが形成された膜状のプローブを有し、
   前記膜状のプローブにおける前記接触端子が露出している主面とは逆側の裏面において、前記接触端子の直上に相当する第１領域が周囲の前記膜状のプローブの表面より３μｍ以上高い突起部となり、
   前記突起部と接するように前記膜状のプローブの前記裏面上に弾性材からなる板またはシートが重ねられ、
   前記シートの上に金属あるいはセラミックからなる板が重ねられ、前記接触端子を前記被検査対象に押し付けるための機構に、前記膜状のプローブ、前記シートおよび前記板からなる積層体を組み込んだことを特徴とする半導体装置の製造方法。
10. 請求項９記載の半導体装置の製造方法において、
    前記突起部は、前記パッドを厚く形成し、前記パッド上の前記樹脂膜を盛り上げることで形成されていることを特徴とする半導体装置の製造方法。
11. 請求項１０記載の半導体装置の製造方法において、
    前記パッドは、２０μｍ以上の厚さで形成されていることを特徴とする半導体装置の製造方法。
12. 請求項９記載の半導体装置の製造方法において、
    前記突起部は、前記膜状のプローブの前記裏面の前記第１領域に樹脂または金属の島状または帯状の突起用パターンを配置することで形成されていることを特徴とする半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    １つの前記突起用パターンは、複数の前記第１領域を覆うように形成されていることを特徴とする半導体装置の製造方法。
14. 請求項１２記載の半導体装置の製造方法において、
    前記突起用パターンは、３μｍ以上の厚さで形成されていることを特徴とする半導体装置の製造方法。
15. 請求項９記載の半導体装置の製造方法において、
    前記突起部は、前記パッド上にて前記パッドと接するように樹脂または金属の島状または帯状の突起用パターンを配置し、前記パッドおよび前記突起用パターン上の前記樹脂膜を盛り上げることで形成されていることを特徴とする半導体装置の製造方法。
16. 請求項９記載の半導体装置の製造方法において、
    前記シートは、ＪＩＳ規格のゴム硬度で３０度〜７０度、かつ厚さの３０μｍ〜２００μｍの有機材料から形成され、
    前記被検査対象に設けられた前記複数の電極の高さのばらつきが１μｍの場合において、前記突起部の高さは３μｍ以上であることを特徴とする半導体装置の製造方法。

Images