JP2007250827A - Evaluation method, and manufacturing method of semiconductor device - Google Patents
Evaluation method, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2007250827A JP2007250827A JP2006072294A JP2006072294A JP2007250827A JP 2007250827 A JP2007250827 A JP 2007250827A JP 2006072294 A JP2006072294 A JP 2006072294A JP 2006072294 A JP2006072294 A JP 2006072294A JP 2007250827 A JP2007250827 A JP 2007250827A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- forming
- electrode pattern
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は評価方法および半導体装置の製造方法に関し、特に、基板上に形成された膜等の損傷を評価する評価方法、およびそのような評価方法を用いた半導体装置の製造方法に関する。 The present invention relates to an evaluation method and a method for manufacturing a semiconductor device, and more particularly to an evaluation method for evaluating damage to a film or the like formed on a substrate and a method for manufacturing a semiconductor device using such an evaluation method.
MIS(Metal Insulator Semiconductor)型トランジスタのゲート電極は、例えば、シリコン(Si)基板上に、酸化シリコン(SiO2)膜等のゲート絶縁膜を介して、ゲート電極材料であるポリシリコンを堆積し、それをドライエッチングによりパターニングすることによって形成される。しかし、このようなゲートパターニング時のドライエッチングプロセスでは、ゲート電極の形成に伴い、そのドライエッチングによって露出する下地のゲート絶縁膜が損傷してしまっている場合がある。 As the gate electrode of a MIS (Metal Insulator Semiconductor) transistor, for example, polysilicon as a gate electrode material is deposited on a silicon (Si) substrate via a gate insulating film such as a silicon oxide (SiO 2 ) film, It is formed by patterning it by dry etching. However, in such a dry etching process at the time of gate patterning, the underlying gate insulating film exposed by the dry etching may be damaged along with the formation of the gate electrode.
このような損傷を評価する方法としては、電子顕微鏡による表面観察や、ウェーハプロセスアウト後の電気的な試験方法が一般的である。しかしながら、電子顕微鏡による表面観察では、ウェーハ全面を評価するのが必ずしも容易でなく、不良検出の安定性・確実性に課題が残る。また、ウェーハプロセスアウト後の電気的試験では、ウェーハ全面についての評価は比較的容易であるものの、不良の要因がドライエッチングによるゲート絶縁膜の損傷であるか否かの判定が困難な場合も多い。 As a method for evaluating such damage, surface observation with an electron microscope and an electrical test method after wafer process out are generally used. However, in surface observation using an electron microscope, it is not always easy to evaluate the entire wafer surface, and problems remain in the stability and reliability of defect detection. In addition, in the electrical test after wafer process out, it is relatively easy to evaluate the entire wafer surface, but it is often difficult to determine whether the cause of failure is damage to the gate insulating film due to dry etching. .
ゲート絶縁膜の損傷を評価する方法としては、これらの方法のほか、ゲート絶縁膜上にゲート電極材料を堆積してそれをドライエッチングでパターニングした後、得られたゲート電極表面(側面および上面)を絶縁膜で覆い、その絶縁膜およびゲート電極パターニング後に露出するゲート絶縁膜をポリシリコンで覆って測定用電極を形成し、この測定用電極と半導体基板の間に電圧を印加してそのときの電流を測定することにより、ドライエッチング後のゲート絶縁膜の損傷を検出する方法も提案されている(特許文献1参照)。
しかし、ゲート電極表面を絶縁膜で覆った上で測定用電極を形成しそれと半導体基板の間に電圧を印加してゲート絶縁膜の損傷を評価する方法の場合、電子顕微鏡による表面観察やウェーハプロセスアウト後の電気的試験に比べると、簡便に精度良く評価が行えるものの、さらなる損傷検出感度の向上が期待されている。また、このように測定用電極とゲート電極を絶縁するためにゲート電極表面に絶縁膜を形成する場合には、その形成時に損傷部分を確実に残す配慮も必要になると考えられる。 However, in the case of a method in which the gate electrode surface is covered with an insulating film and a measurement electrode is formed and a voltage is applied between the electrode and the semiconductor substrate to evaluate damage to the gate insulating film, surface observation using an electron microscope or wafer process Compared with the electrical test after the out, evaluation can be performed easily and accurately, but further improvement in damage detection sensitivity is expected. Further, when an insulating film is formed on the surface of the gate electrode in order to insulate the measurement electrode and the gate electrode in this way, it is considered that consideration must be given to reliably leave a damaged portion during the formation.
本発明はこのような点に鑑みてなされたものであり、簡便にかつ高感度で基板の評価を行うことのできる評価方法を提供することを目的とする。
また、本発明は、そのような評価方法を用いた半導体装置の製造方法を提供することを目的とする。
The present invention has been made in view of such a point, and an object of the present invention is to provide an evaluation method capable of evaluating a substrate simply and with high sensitivity.
Another object of the present invention is to provide a method for manufacturing a semiconductor device using such an evaluation method.
本発明では上記課題を解決するために、基板の評価を行う評価方法において、半導体基板上に絶縁膜を形成し、形成された前記絶縁膜上に第1の電極パターンを形成し、形成された前記第1の電極パターン上および前記第1の電極パターン形成後の前記絶縁膜上に第2の電極パターンを形成し、形成された前記第2の電極パターンと前記半導体基板の間に電圧を印加して電流を測定することを特徴とする評価方法が提供される。 In the present invention, in order to solve the above problems, in an evaluation method for evaluating a substrate, an insulating film is formed on a semiconductor substrate, and a first electrode pattern is formed on the formed insulating film. A second electrode pattern is formed on the first electrode pattern and on the insulating film after the first electrode pattern is formed, and a voltage is applied between the formed second electrode pattern and the semiconductor substrate. Then, an evaluation method characterized by measuring current is provided.
このような評価方法によれば、半導体基板上に形成された絶縁膜上に第1の電極パターンが形成され、この第1の電極パターン上と第1の電極パターン形成後の絶縁膜上に第2の電極パターンが形成され、この第2の電極パターンと半導体基板の間に電圧を印加したときの電流が測定される。その際、第1の電極パターン形成後の絶縁膜に損傷が生じている場合には、第2の電極パターンと半導体基板の間に電流が流れるようになり、それを基に損傷の評価が行われる。 According to such an evaluation method, the first electrode pattern is formed on the insulating film formed on the semiconductor substrate, and the first electrode pattern is formed on the first electrode pattern and on the insulating film after the first electrode pattern is formed. Two electrode patterns are formed, and the current when a voltage is applied between the second electrode pattern and the semiconductor substrate is measured. At this time, if the insulating film after the formation of the first electrode pattern is damaged, a current flows between the second electrode pattern and the semiconductor substrate, and the damage is evaluated based on the current. Is called.
また、本発明では、半導体基板上に絶縁膜を形成する工程と、形成された前記絶縁膜上に第1の電極パターンを形成する工程と、形成された前記第1の電極パターン上および前記第1の電極パターン形成後の前記絶縁膜上に第2の電極パターンを形成する工程と、形成された前記第2の電極パターンと前記半導体基板の間に電圧を印加して電流を測定する工程と、を有することを特徴とする半導体装置の製造方法が提供される。 Further, in the present invention, a step of forming an insulating film on a semiconductor substrate, a step of forming a first electrode pattern on the formed insulating film, the first electrode pattern formed and the first electrode pattern A step of forming a second electrode pattern on the insulating film after the formation of one electrode pattern, a step of measuring a current by applying a voltage between the formed second electrode pattern and the semiconductor substrate; A method for manufacturing a semiconductor device is provided.
このような半導体装置の製造方法によれば、絶縁膜に損傷が生じている場合、第2の電極パターンと半導体基板の間に電流が流れ、それを基に損傷の評価を行うことが可能になるので、半導体装置の信頼性向上が図られる。 According to such a method for manufacturing a semiconductor device, when an insulating film is damaged, a current flows between the second electrode pattern and the semiconductor substrate, and it is possible to evaluate damage based on the current. Therefore, the reliability of the semiconductor device can be improved.
本発明では、半導体基板上に絶縁膜を形成してその上に第1の電極パターンを形成した後、第1の電極パターン上と第1の電極パターン形成後の絶縁膜上に第2の電極パターンを形成して、第2の電極パターンと半導体基板の間に電圧を印加したときの電流を測定するようにした。これにより、第1の電極パターン形成後に生じ得る絶縁膜の損傷を簡便かつ迅速に、高感度で検出することが可能になる。 In the present invention, after an insulating film is formed on a semiconductor substrate and a first electrode pattern is formed thereon, a second electrode is formed on the first electrode pattern and on the insulating film after the first electrode pattern is formed. A pattern was formed, and the current when a voltage was applied between the second electrode pattern and the semiconductor substrate was measured. As a result, damage to the insulating film that may occur after the formation of the first electrode pattern can be detected easily and quickly with high sensitivity.
また、このような評価方法を半導体装置製造に用いることにより、信頼性の高い半導体装置が実現可能になる。 Further, by using such an evaluation method for manufacturing a semiconductor device, a highly reliable semiconductor device can be realized.
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図1は評価原理の説明図、図2は図1の要部平面模式図である。また、図3は評価フローを示す図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is an explanatory view of the evaluation principle, and FIG. 2 is a schematic plan view of the main part of FIG. FIG. 3 is a diagram showing an evaluation flow.
評価に当たり、まず、図1に示すように、半導体基板1上の素子分離領域2で画定された素子領域に、熱酸化法等によりゲート絶縁膜3を形成し(ステップS1)、その上に、第1の電極パターンとして、ゲート電極4を形成する(ステップS2)。ゲート電極4は、例えば、ゲート絶縁膜3上に所定導電型のポリシリコンを堆積した後、フォトリソグラフィ技術を用い、それを所定条件でドライエッチングして、所定形状、例えば図2に示すような櫛歯形状にパターニングすることによって形成する。
In the evaluation, first, as shown in FIG. 1, a gate
ゲート電極4形成後のウェーハ上には、図1および図2に示したように、第2の電極パターンとして、ゲート電極4およびゲート絶縁膜3を覆う所定形状の測定用電極5を形成する(ステップS3)。測定用電極5には、例えば、ポリシリコンを用いることができる。測定用電極5は、ゲート電極4上(上面および側面)と、ドライエッチングによって露出したゲート絶縁膜3上に形成される。
As shown in FIGS. 1 and 2, a
このような構造のウェーハ形成後は、例えば測定用電極5上に検針を当てて、図1に示したように測定用電極5と半導体基板1の間に所定の電圧を印加し(例えば、半導体基板1側をグランドにする。)、そのときの電流を測定する(ステップS4)。
After the wafer having such a structure is formed, for example, a meter reading is applied on the
例えば、ステップS2におけるゲート電極4形成時のドライエッチングによって、図1に示したように下地のゲート絶縁膜3に半導体基板1にまで達するピンホールのような損傷6(図2では省略。)が形成されていると、ステップS3では測定用電極5がその損傷6にも形成される。その場合、ステップS4の電流測定の際には、測定用電極5上に検針を当てて測定用電極5に電圧を印加したとき、半導体基板1の裏面へ流れるリーク電流が測定されるようになる。したがって、このリーク電流を測定することにより、ドライエッチングによるゲート絶縁膜3の損傷を評価することができる。
For example, as shown in FIG. 1, damage 6 (not shown in FIG. 2) such as a pinhole reaching the underlying
このような評価方法によれば、測定用電極5と半導体基板1の間に電圧を印加してそのとき流れるリーク電流を測定するため、ゲート絶縁膜3の損傷を簡便に評価することができる。さらに、ウェーハ上を広範囲に亘って簡便かつ迅速に評価することが可能になる。
According to such an evaluation method, since a voltage is applied between the
また、上記の評価方法では、ゲート電極4の形成後に、ゲート電極4上とゲート絶縁膜3上に測定用電極5を形成し、ゲート電極4と測定用電極5の間に絶縁膜を設けない構成としている。このような構成とすることにより、ゲート絶縁膜3の損傷の検出感度を向上させることが可能になる。なお、このような構成とした場合の損傷検出感度については後述する。
In the above evaluation method, after forming the
以下、上記の評価方法を適用した具体例について説明する。
図4から図11は評価に用いるウェーハ(評価用ウェーハ)の各形成工程の説明図である。以下に順を追って説明する。
Hereinafter, a specific example to which the above evaluation method is applied will be described.
4 to 11 are explanatory views of each forming process of a wafer (evaluation wafer) used for evaluation. This will be described below in order.
図4は素子分離領域の形成工程の要部断面模式図である。
まず、半導体基板には、n型のSi基板11を用いた。このSi基板11に、STI(Shallow Trench Isolation)法により素子分離領域(絶縁領域)12を形成した。具体的には、まず、素子分離領域12形成用の所定のマスクを用い、素子分離領域12を形成すべき領域を開口したレジストパターンをSi基板11上に形成する。そして、そのレジストパターン開口部のSi基板11にエッチングによって溝を形成する。最後に、その溝を絶縁材料で埋め込み、CMP(Chemical Mechanical Polishing)処理等で平坦化することによって、Si基板11に素子分離領域12を形成する。
FIG. 4 is a schematic cross-sectional view of an essential part in a process for forming an element isolation region.
First, an n-
図5はゲート絶縁膜およびゲート電極用レジストパターンの形成工程の要部断面模式図である。
素子分離領域12の形成後、Si基板11表面を熱酸化法によって酸化し、Si基板11上にゲート絶縁膜として熱酸化膜13を膜厚約3nmで形成した。熱酸化膜13の形成後は、p型不純物をドープしたp型アモルファスシリコンを全面にCVD(Chemical Vapor Deposition)法を用いて膜厚約180nmで堆積し、所定のアニール処理を行ってゲート電極用ポリシリコン膜14を形成する。その上に、フォトリソグラフィ技術を用いて、櫛歯形状のゲート電極用レジストパターン15を形成した。
FIG. 5 is a schematic cross-sectional view of an essential part of a step of forming a gate insulating film and a resist pattern for a gate electrode.
After the
図6はゲート電極の形成工程の要部断面模式図である。
ゲート電極用レジストパターン15の形成後は、それをマスクにしてゲート電極用ポリシリコン膜14をドライエッチングした。ドライエッチングには、ここではICP(Inductivity Coupled Plasma)エッチング装置を用いた。
FIG. 6 is a schematic cross-sectional view of the relevant part in the step of forming the gate electrode.
After the gate electrode resist
ドライエッチングは、次の2種類の条件(エッチング条件A,B)で行った。
エッチング条件A:プロセス圧力=4mTorr(1Torr=133.32Pa),上部電極RF電力=300W,下部電極RF電力=80W,塩素(Cl2)流量=100sccm(1sccm=1mL/min,0℃,101.3kPa),酸素(O2)流量=2sccm
エッチング条件B:プロセス圧力=4mTorr,上部電極RF電力=300W,下部電極RF電力=120W,Cl2流量=100sccm,O2流量=2sccm
エッチング条件Aのポリシリコン対酸化膜の選択比は50であり、エッチング条件Bのポリシリコン対酸化膜の選択比は25である。そのため、同じだけゲート電極用ポリシリコン膜14をエッチングしても、熱酸化膜13の損傷は、エッチング条件Aの場合に比べ、エッチング条件Bの場合の方が大きくなる。なお、エッチング条件A,Bでのエッチングの終点検出は、光エミッションにより自動的にエッチング量が同じになるように処理した。
Dry etching was performed under the following two conditions (etching conditions A and B).
Etching condition A: process pressure = 4 mTorr (1 Torr = 133.32 Pa), upper electrode RF power = 300 W, lower electrode RF power = 80 W, chlorine (Cl 2 ) flow rate = 100 sccm (1 sccm = 1 mL / min, 0 ° C., 101.degree. 3 kPa), oxygen (O 2 ) flow rate = 2 sccm
Etching condition B: process pressure = 4 mTorr, upper electrode RF power = 300 W, lower electrode RF power = 120 W, Cl 2 flow rate = 100 sccm, O 2 flow rate = 2 sccm
The selection ratio of polysilicon to oxide film under the etching condition A is 50, and the selection ratio of polysilicon to oxide film under the etching condition B is 25. Therefore, even if the gate
このような2種類の条件でそれぞれゲート電極用ポリシリコン膜14をドライエッチングすることにより、櫛歯形状のゲート電極16を形成した。
図7はゲート電極形成後の要部平面模式図である。
The comb-shaped
FIG. 7 is a schematic plan view of an essential part after forming the gate electrode.
ゲート電極16は、図7に示すように、その櫛歯部分が熱酸化膜13の外側領域まで延びた構造となるように形成した。素子分離領域12形成後のSi基板11表面に熱酸化膜13を形成すると、通常は素子分離領域12との境界領域とその近傍の領域で熱酸化膜13の膜厚が薄くなりやすい。そのような領域にもゲート電極16の櫛歯部分を形成してその付近の熱酸化膜13の損傷についても評価が行えるよう、そのような領域をゲート電極16の櫛歯部分が横断するように形成しているためである。
As shown in FIG. 7, the
ここで、図8はゲート電極の櫛歯部分を熱酸化膜上にだけ形成した場合の要部平面模式図である。
図8に示すように、ゲート電極16の櫛歯部分を熱酸化膜13上にだけ形成した場合には、熱酸化膜13の膜厚が薄くなりやすい素子分離領域12との境界領域とその近傍の領域にゲート電極16の櫛歯部分が形成されない。したがって、素子分離領域12で画定された素子領域(半導体領域)上の熱酸化膜13の損傷をより高精度で評価するためには、図7に示したような構成とする方が好ましい。
Here, FIG. 8 is a schematic plan view of the main part when the comb-tooth portion of the gate electrode is formed only on the thermal oxide film.
As shown in FIG. 8, when the comb-teeth portion of the
図9はポリシリコンおよび測定用電極用レジストパターンの形成工程の要部断面模式図である。
ドライエッチングによるゲート電極16の形成後、全面にCVD法を用いてアモルファスシリコンを膜厚約200nmで堆積し、所定のアニール処理を行って測定用電極用ポリシリコン膜17を形成した。そして、その上に、フォトリソグラフィ技術を用い、素子分離領域12形成用のマスクを用いて、測定用電極用レジストパターン18を形成した。その際は、そのパターン開口部が素子分離領域12よりも小さくなるように、測定用電極用レジストパターン18の形成を行う。
FIG. 9 is a schematic cross-sectional view of an essential part of a process of forming polysilicon and a measurement electrode resist pattern.
After the
図10は測定用電極の形成工程の要部断面模式図である。
測定用電極用レジストパターン18の形成後は、それをマスクにして測定用電極用ポリシリコン膜17をドライエッチングし、所定形状の測定用電極19を形成して、ゲート電極16形成時のエッチング条件のみを変えた評価用ウェーハ10を形成した。
FIG. 10 is a schematic cross-sectional view of the relevant part in the process of forming the measurement electrode.
After the measurement electrode resist
図11は測定用電極形成後の要部平面模式図である。
測定用電極19は、前述のように、素子分離領域12の形成に用いたマスクを使用して測定用電極用レジストパターン18を形成することにより、熱酸化膜13が形成されている領域よりも大きく、さらに熱酸化膜13の外側領域まで延ばして形成したゲート電極16が覆われるように(ただし、パッド部16aは除く。)、形成した。
FIG. 11 is a schematic plan view of the main part after the measurement electrode is formed.
As described above, the
測定用電極19をこのように形成することにより、前述のような熱酸化膜13の膜厚が薄くなりやすい素子分離領域12との境界領域とその近傍の領域についても評価が行え、素子領域上の熱酸化膜13の損傷を高精度で評価することが可能になる。
By forming the
以上のような手順で形成したエッチング条件の異なる評価用ウェーハ10について、測定用電極19とSi基板11の間に流れるリーク電流をそれぞれ測定し、評価を行った。
なお、評価用ウェーハ10の熱酸化膜13の評価に当たり、その比較用ウェーハとして、エッチング条件Bで形成したゲート電極16表面を絶縁膜、ここでは膜厚約10nmの熱酸化膜で覆い、その上に測定用電極19を形成したものも形成し、同様に評価を行った。比較用ウェーハは、エッチング条件Bで形成したゲート電極16表面を熱酸化膜で覆った以外は、エッチング条件Bでゲート電極16を形成した評価用ウェーハ10と同じ手順で形成した。すなわち、比較用ウェーハは、図6においてエッチング条件Bでゲート電極16を形成した後、そのゲート電極16表面に熱酸化膜を形成し、その後、図9に示した測定用電極用ポリシリコン膜17および測定用電極用レジストパターン18を形成して、図10に示したように測定用電極19を形成した。
The
In the evaluation of the
エッチング条件A,Bの評価用ウェーハ10およびエッチング条件Bの比較用ウェーハについてのリーク電流の測定では、まず、測定用電極19上に検針を当てて電圧を印加し、Si基板11の裏面に流れるリーク電流を測定した。測定結果を表1に示す。
In the measurement of leakage current for the
この表1に示した歩留まり(%)は、評価用ウェーハ10と比較用ウェーハで同位置の素子領域に形成された測定用電極19に対し、電圧を0Vから徐々に大きな負電圧を印加していき、印加電圧−5.5VまでSi基板11側にリーク電流が流れなければ、その素子領域を良と判定し、算出した。
The yield (%) shown in Table 1 is obtained by applying a negative voltage gradually from 0 V to the
表1より、エッチング条件Aでゲート電極16を形成した場合すなわちポリシリコン対酸化膜のエッチング選択比が高い場合と、エッチング条件Bでゲート電極16を形成した場合すなわちポリシリコン対酸化膜のエッチング選択比が低い場合とでは、歩留まりがそれぞれ93%と66%であり、エッチング条件Aを用いた場合の方が歩留まりが高くなる。エッチング条件Aでは、ゲート電極用ポリシリコン膜14対熱酸化膜13の選択比が高いために、エッチング条件Bに比べ、熱酸化膜13にSi基板11まで達するピンホールのような損傷が発生しにくいことがわかる。
From Table 1, when the
また、エッチング条件Bを用いた評価用ウェーハ10と比較用ウェーハについて見ると、それらは構成上ゲート電極16表面を熱酸化膜で覆っているか否かの違いのみであるが、その歩留まりはそれぞれ66%と96%であり、大きな差が認められた。すなわち、同じエッチング条件Bでゲート電極16を形成した場合でも、ゲート電極16表面を熱酸化膜で覆わずに測定用電極19を形成した場合の方が、熱酸化膜13の損傷を高感度で検出することが可能であるといえる。
Further, when the
以上説明したように、Si基板11上に熱酸化膜13を介してゲート電極用ポリシリコン膜14を形成し、それをドライエッチングによってパターニングしてゲート電極16を形成した場合、ドライエッチングによる熱酸化膜13の損傷を評価するため、ゲート電極16表面とドライエッチング後に露出する熱酸化膜13上に測定用電極19を形成し、その測定用電極19とSi基板11の間に電圧を印加してリーク電流の測定を行う。これにより、評価用ウェーハ10を広範囲に亘って簡便かつ迅速に評価することができ、また、熱酸化膜13の損傷を高感度で検出することができるようになる。このような評価を基に半導体装置の製造を行うことにより、より信頼性の高い半導体装置が製造可能になる。
As described above, when the gate
なお、製品ウェーハに、製品チップ領域とは別に、損傷評価用の領域を設けておき、その領域にだけ上記評価用ウェーハ10の構造を形成して、その損傷の評価を行うようにしてもよい。この場合は、例えば、その損傷評価用領域の評価に基づき、製品チップ領域の良・不良判定、換言すれば製品ウェーハの良・不良判定を行うことが可能である。なお、このように製品チップ領域とは別に損傷評価用領域を設けた場合、その評価後も測定用電極19の除去は必ずしも必要とはならない。
In addition, a damage evaluation area may be provided on the product wafer separately from the product chip area, and the structure of the
また、同様に、製品ウェーハの個々の製品チップ領域内に一部、損傷評価用に上記評価用ウェーハ10の構造を形成して、その損傷の評価を行うようにしてもよい。この場合は、1枚の製品ウェーハ上に形成されている個々の製品チップについて、その良・不良判定を行うことが可能になる。
Similarly, a part of each product chip region of the product wafer may be formed with the structure of the
また、ゲート電極16のパターンを製品用のものとした場合には、熱酸化膜13の損傷を評価するために形成した測定用電極19は、評価後に除去するようにすれば、それを製品ウェーハとして利用することも可能である。測定用電極19の除去後は、所定のプロセスを経て、半導体装置を完成させればよい。
Further, when the pattern of the
なお、以上の説明で述べた各部の材質や膜厚、その形成方法(エッチング条件を含む。)等は一例であって、上記の例に限定されるものではない。
(付記1) 基板の評価を行う評価方法において、
半導体基板上に絶縁膜を形成し、
形成された前記絶縁膜上に第1の電極パターンを形成し、
形成された前記第1の電極パターン上および前記第1の電極パターン形成後の前記絶縁膜上に第2の電極パターンを形成し、
形成された前記第2の電極パターンと前記半導体基板の間に電圧を印加して電流を測定することを特徴とする評価方法。
Note that the material and film thickness of each part, the formation method (including etching conditions), and the like described in the above description are examples, and are not limited to the above examples.
(Supplementary note 1) In an evaluation method for evaluating a substrate,
Forming an insulating film on the semiconductor substrate;
Forming a first electrode pattern on the formed insulating film;
Forming a second electrode pattern on the formed first electrode pattern and on the insulating film after the formation of the first electrode pattern;
An evaluation method comprising measuring a current by applying a voltage between the formed second electrode pattern and the semiconductor substrate.
(付記2) 前記絶縁膜上に前記第1の電極パターンを形成する際には、
前記絶縁膜上に第1の電極材料を形成し、
形成された前記第1の電極材料をドライエッチングしてパターニングすることによって前記第1の電極パターンを形成することを特徴とする付記1記載の評価方法。
(Appendix 2) When forming the first electrode pattern on the insulating film,
Forming a first electrode material on the insulating film;
The evaluation method according to
(付記3) 前記半導体基板上に前記絶縁膜を形成する際には、
前記半導体基板に絶縁領域で画定された半導体領域を形成し、
形成された前記半導体領域上に前記絶縁膜を形成し、
形成された前記絶縁膜上に前記第1の電極パターンを形成する際には、
前記第1の電極パターンを、前記半導体領域上に形成された前記絶縁膜を横断するように、前記絶縁膜上に形成することを特徴とする付記1記載の評価方法。
(Appendix 3) When forming the insulating film on the semiconductor substrate,
Forming a semiconductor region defined by an insulating region in the semiconductor substrate;
Forming the insulating film on the formed semiconductor region;
When forming the first electrode pattern on the formed insulating film,
The evaluation method according to
(付記4) 前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成する際には、
前記第2の電極パターンを、前記絶縁膜が覆われるように、前記第1の電極パターン上および前記絶縁膜上に形成することを特徴とする付記1記載の評価方法。
(Supplementary Note 4) When forming the second electrode pattern on the first electrode pattern and the insulating film,
The evaluation method according to
(付記5) 前記半導体基板上に前記絶縁膜を形成する際には、
所定のマスクを用いたパターニングによって前記半導体基板に溝を形成し、
前記溝を絶縁材料で埋め込むことによって前記半導体基板に絶縁領域で画定された半導体領域を形成し、
形成された前記半導体領域上に前記絶縁膜を形成し、
前記絶縁膜の形成後に、前記絶縁膜上に前記第1の電極パターンを形成し、
形成された前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成する際には、
全面に第2の電極材料を形成し、
形成された前記第2の電極材料を、前記マスクを用いて前記半導体領域上の前記絶縁膜が覆われるようにパターニングして、前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成することを特徴とする付記1記載の評価方法。
(Appendix 5) When forming the insulating film on the semiconductor substrate,
Forming a groove in the semiconductor substrate by patterning using a predetermined mask;
Forming a semiconductor region defined by an insulating region in the semiconductor substrate by embedding the groove with an insulating material;
Forming the insulating film on the formed semiconductor region;
After forming the insulating film, forming the first electrode pattern on the insulating film,
When forming the second electrode pattern on the formed first electrode pattern and the insulating film,
Forming a second electrode material on the entire surface;
The formed second electrode material is patterned using the mask so that the insulating film on the semiconductor region is covered, and the second electrode material is formed on the first electrode pattern and the insulating film. The evaluation method according to
(付記6) 半導体基板上に絶縁膜を形成する工程と、
形成された前記絶縁膜上に第1の電極パターンを形成する工程と、
形成された前記第1の電極パターン上および前記第1の電極パターン形成後の前記絶縁膜上に第2の電極パターンを形成する工程と、
形成された前記第2の電極パターンと前記半導体基板の間に電圧を印加して電流を測定する工程と、
を有することを特徴とする半導体装置の製造方法。
(Appendix 6) A step of forming an insulating film on a semiconductor substrate;
Forming a first electrode pattern on the formed insulating film;
Forming a second electrode pattern on the formed first electrode pattern and on the insulating film after the first electrode pattern is formed;
Applying a voltage between the formed second electrode pattern and the semiconductor substrate to measure a current;
A method for manufacturing a semiconductor device, comprising:
(付記7) 前記絶縁膜上に前記第1の電極パターンを形成する工程においては、
前記絶縁膜上に第1の電極材料を形成し、
形成された前記第1の電極材料をドライエッチングしてパターニングすることによって前記第1の電極パターンを形成することを特徴とする付記6記載の半導体装置の製造方法。
(Supplementary Note 7) In the step of forming the first electrode pattern on the insulating film,
Forming a first electrode material on the insulating film;
The method of manufacturing a semiconductor device according to
(付記8) 前記半導体基板上に前記絶縁膜を形成する工程においては、
前記半導体基板に絶縁領域で画定された半導体領域を形成し、
形成された前記半導体領域上に前記絶縁膜を形成し、
形成された前記絶縁膜上に前記第1の電極パターンを形成する工程においては、
前記第1の電極パターンを、前記半導体領域上に形成された前記絶縁膜を横断するように、前記絶縁膜上に形成することを特徴とする付記6記載の半導体装置の製造方法。
(Supplementary Note 8) In the step of forming the insulating film on the semiconductor substrate,
Forming a semiconductor region defined by an insulating region in the semiconductor substrate;
Forming the insulating film on the formed semiconductor region;
In the step of forming the first electrode pattern on the formed insulating film,
8. The method of manufacturing a semiconductor device according to
(付記9) 前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成する工程においては、
前記第2の電極パターンを、前記絶縁膜が覆われるように、前記第1の電極パターン上および前記絶縁膜上に形成することを特徴とする付記6記載の半導体装置の製造方法。
(Supplementary Note 9) In the step of forming the second electrode pattern on the first electrode pattern and the insulating film,
7. The method of manufacturing a semiconductor device according to
(付記10) 前記半導体基板上に前記絶縁膜を形成する工程においては、
所定のマスクを用いたパターニングによって前記半導体基板に溝を形成し、
前記溝を絶縁材料で埋め込むことによって前記半導体基板に絶縁領域で画定された半導体領域を形成し、
形成された前記半導体領域上に前記絶縁膜を形成し、
前記絶縁膜上に前記第1の電極パターンを形成する工程においては、
前記半導体領域上に形成された前記絶縁膜上に前記第1の電極パターンを形成し、
前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成する工程においては、
全面に第2の電極材料を形成し、
形成された前記第2の電極材料を、前記マスクを用いて前記半導体領域上の前記絶縁膜が覆われるようにパターニングして、前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成することを特徴とする付記6記載の半導体装置の製造方法。
(Supplementary Note 10) In the step of forming the insulating film on the semiconductor substrate,
Forming a groove in the semiconductor substrate by patterning using a predetermined mask;
Forming a semiconductor region defined by an insulating region in the semiconductor substrate by embedding the groove with an insulating material;
Forming the insulating film on the formed semiconductor region;
In the step of forming the first electrode pattern on the insulating film,
Forming the first electrode pattern on the insulating film formed on the semiconductor region;
In the step of forming the second electrode pattern on the first electrode pattern and the insulating film,
Forming a second electrode material on the entire surface;
The formed second electrode material is patterned using the mask so that the insulating film on the semiconductor region is covered, and the second electrode material is formed on the first electrode pattern and the insulating film. The method for manufacturing a semiconductor device according to
1 半導体基板
2,12 素子分離領域
3 ゲート絶縁膜
4,16 ゲート電極
5 測定用電極
6 損傷
10 評価用ウェーハ
11 Si基板
13 熱酸化膜
14 ゲート電極用ポリシリコン膜
15 ゲート電極用レジストパターン
16a パッド部
17 測定用電極用ポリシリコン膜
18 測定用電極用レジストパターン
19 測定用電極
DESCRIPTION OF
Claims (5)
半導体基板上に絶縁膜を形成し、
形成された前記絶縁膜上に第1の電極パターンを形成し、
形成された前記第1の電極パターン上および前記第1の電極パターン形成後の前記絶縁膜上に第2の電極パターンを形成し、
形成された前記第2の電極パターンと前記半導体基板の間に電圧を印加して電流を測定することを特徴とする評価方法。 In an evaluation method for evaluating a substrate,
Forming an insulating film on the semiconductor substrate;
Forming a first electrode pattern on the formed insulating film;
Forming a second electrode pattern on the formed first electrode pattern and on the insulating film after the formation of the first electrode pattern;
An evaluation method comprising measuring a current by applying a voltage between the formed second electrode pattern and the semiconductor substrate.
前記半導体基板に絶縁領域で画定された半導体領域を形成し、
形成された前記半導体領域上に前記絶縁膜を形成し、
形成された前記絶縁膜上に前記第1の電極パターンを形成する際には、
前記第1の電極パターンを、前記半導体領域上に形成された前記絶縁膜を横断するように、前記絶縁膜上に形成することを特徴とする請求項1記載の評価方法。 When forming the insulating film on the semiconductor substrate,
Forming a semiconductor region defined by an insulating region in the semiconductor substrate;
Forming the insulating film on the formed semiconductor region;
When forming the first electrode pattern on the formed insulating film,
The evaluation method according to claim 1, wherein the first electrode pattern is formed on the insulating film so as to cross the insulating film formed on the semiconductor region.
前記第2の電極パターンを、前記絶縁膜が覆われるように、前記第1の電極パターン上および前記絶縁膜上に形成することを特徴とする請求項1記載の評価方法。 When forming the second electrode pattern on the first electrode pattern and the insulating film,
The evaluation method according to claim 1, wherein the second electrode pattern is formed on the first electrode pattern and the insulating film so that the insulating film is covered.
所定のマスクを用いたパターニングによって前記半導体基板に溝を形成し、
前記溝を絶縁材料で埋め込むことによって前記半導体基板に絶縁領域で画定された半導体領域を形成し、
形成された前記半導体領域上に前記絶縁膜を形成し、
前記絶縁膜の形成後に、前記絶縁膜上に前記第1の電極パターンを形成し、
形成された前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成する際には、
全面に第2の電極材料を形成し、
形成された前記第2の電極材料を、前記マスクを用いて前記半導体領域上の前記絶縁膜が覆われるようにパターニングして、前記第1の電極パターン上および前記絶縁膜上に前記第2の電極パターンを形成することを特徴とする請求項1記載の評価方法。 When forming the insulating film on the semiconductor substrate,
Forming a groove in the semiconductor substrate by patterning using a predetermined mask;
Forming a semiconductor region defined by an insulating region in the semiconductor substrate by embedding the groove with an insulating material;
Forming the insulating film on the formed semiconductor region;
After forming the insulating film, forming the first electrode pattern on the insulating film,
When forming the second electrode pattern on the formed first electrode pattern and the insulating film,
Forming a second electrode material on the entire surface;
The formed second electrode material is patterned using the mask so that the insulating film on the semiconductor region is covered, and the second electrode material is formed on the first electrode pattern and the insulating film. The evaluation method according to claim 1, wherein an electrode pattern is formed.
形成された前記絶縁膜上に第1の電極パターンを形成する工程と、
形成された前記第1の電極パターン上および前記第1の電極パターン形成後の前記絶縁膜上に第2の電極パターンを形成する工程と、
形成された前記第2の電極パターンと前記半導体基板の間に電圧を印加して電流を測定する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming an insulating film on the semiconductor substrate;
Forming a first electrode pattern on the formed insulating film;
Forming a second electrode pattern on the formed first electrode pattern and on the insulating film after the first electrode pattern is formed;
Applying a voltage between the formed second electrode pattern and the semiconductor substrate to measure a current;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072294A JP2007250827A (en) | 2006-03-16 | 2006-03-16 | Evaluation method, and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006072294A JP2007250827A (en) | 2006-03-16 | 2006-03-16 | Evaluation method, and manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250827A true JP2007250827A (en) | 2007-09-27 |
Family
ID=38594797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006072294A Withdrawn JP2007250827A (en) | 2006-03-16 | 2006-03-16 | Evaluation method, and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250827A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013183143A (en) * | 2012-03-05 | 2013-09-12 | Toyota Motor Corp | Method for manufacturing semiconductor device, and semiconductor device |
-
2006
- 2006-03-16 JP JP2006072294A patent/JP2007250827A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013183143A (en) * | 2012-03-05 | 2013-09-12 | Toyota Motor Corp | Method for manufacturing semiconductor device, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI222526B (en) | Method for micro probing | |
US10446663B2 (en) | Semiconductor device | |
JP2004529504A (en) | A method and structure for forming an integrated circuit device using dummy features. | |
TWI412068B (en) | Alignment mark and defect inspection method | |
JP2010118536A (en) | Method of manufacturing semiconductor device | |
KR101884051B1 (en) | Method for detecting presence and location of defects in a substrate | |
JP2007250827A (en) | Evaluation method, and manufacturing method of semiconductor device | |
CN103824802B (en) | The forming method of semiconductor structure | |
US6859023B2 (en) | Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device | |
US9881844B2 (en) | Integrated circuits with copper hillock-detecting structures and methods for detecting copper hillocks using the same | |
JP6541620B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US6677766B2 (en) | Shallow trench isolation step height detection method | |
JP6292929B2 (en) | Semiconductor device, method of manufacturing the semiconductor device, and inspection method | |
JP3719670B2 (en) | Insulating film evaluation method, evaluation apparatus thereof, and manufacturing method of the evaluation apparatus | |
JP2016514372A (en) | Pinhole evaluation method of dielectric film for metal oxide semiconductor TFT | |
US20090028422A1 (en) | Systems and Methods for Detecting Watermark Formations on Semiconductor Wafers | |
JP4506181B2 (en) | Semiconductor wafer evaluation method | |
KR100698075B1 (en) | Test pattern of semiconductor device and method for measuring pattern shift | |
CN115621148B (en) | Method for detecting technological parameters for forming metal silicide | |
KR100206873B1 (en) | Semiconductor device for testing surface characteristics | |
US7776625B2 (en) | Method for locating a sub-surface feature using a scatterometer | |
KR100260243B1 (en) | Pressure sensor and method for fabricating thereof | |
JP2003059990A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2010186775A (en) | Crystal defect detection element for monitor, semiconductor device and method of manufacturing the same | |
TWI423492B (en) | Organic thin field transistor and processing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20080729 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A621 | Written request for application examination |
Effective date: 20081105 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101126 |