JP2007250732A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP2007250732A JP2007250732A JP2006070668A JP2006070668A JP2007250732A JP 2007250732 A JP2007250732 A JP 2007250732A JP 2006070668 A JP2006070668 A JP 2006070668A JP 2006070668 A JP2006070668 A JP 2006070668A JP 2007250732 A JP2007250732 A JP 2007250732A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- circuit board
- electronic component
- engaging portion
- connection land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】キャップへのはんだ付けと接続用ランドの予備はんだを同時に実施でき、その際の各予備はんだの高さが均一になるようにする。
【解決手段】回路基板1の実装部品14がキャップ5内に収容され、キャップ5の係合部6が回路基板1に接続される構造を有し、且つ、係合部6は回路基板1の導電スルーホール2の内周部に係合されると共に、回路基板1の部品実装面と反対側の面に導電スルーホール2と導通する接続用ランド13が形成されている。接続用ランド13は、同一ランド上において、絶縁材3aにより係合部6とのはんだ付けを行うキャップ接続ランド領域13aと、外部との接続を行う外部接続ランド領域13bとに区分けされている。キャップ接続ランド領域13aと係合部6がはんだ9付けされ、外部接続ランド領域13bの表面に予備はんだ8a、8bが形成されている。
【選択図】図5
Description
本発明は、回路基板に実装した部品をキャップ内に収容した構造の電子部品およびその製造方法に関するものである。
上述した、表面実装部品をシールドケース内に収容した電子部品を製造する方法として、例えば、特許文献1、特許文献2が開示されている。
特許文献1によれば、図11に示すように、複数の部品搭載用基板51を備える集合基板61上に表面実装部品64を搭載してはんだ付けし、次に、この集合基板61のスルーホール62内にはんだペースト67を充填すると共に、このスルーホール62内に複数のシールドケース65の爪(係合部)66を挿入する。
次いで、はんだペースト67中のはんだを溶融し、複数のシールドケース65を集合基板61にはんだ付けにて接続固定すると共に、ダイシングマシン等で集合基板61を図中に示す線A−Aに沿って切断することにより、図10に示すような表面実装部品64をシールドケース65内に収容した構造の電子部品60を複数製造するようにしている。
次いで、はんだペースト67中のはんだを溶融し、複数のシールドケース65を集合基板61にはんだ付けにて接続固定すると共に、ダイシングマシン等で集合基板61を図中に示す線A−Aに沿って切断することにより、図10に示すような表面実装部品64をシールドケース65内に収容した構造の電子部品60を複数製造するようにしている。
他方、特許文献2によれば、図12に示すように、集合基板71の一方の面の部品搭載用電極82上と、シールドケース75の係合部76が挿入される係合孔72の周辺領域、および係合孔72の一部を覆う領域に、スクリーン印刷法により、係合孔72には実質的に充填されないような態様ではんだペーストを付与すると共に、複数の表面実装部品74を搭載して、リフローによりはんだ付けする。尚、この際、係合孔72内のケース固定用電極83の表面にメッキ膜状の予備はんだ膜87が形成される。
次ぎに、複数のシールドケース75の爪状の係合部76を集合基板71の係合孔72に挿入して、再度リフローすることにより、シールドケース75の係合部76を係合孔72にはんだ付けすると共に、この集合基板71を各シールドケース75が搭載された領域ごとに切断して分割することにより、図13に示すような電子部品80を複数製造するようにしている。
特開平10−13078号公報
特開2003−78243号公報
次ぎに、複数のシールドケース75の爪状の係合部76を集合基板71の係合孔72に挿入して、再度リフローすることにより、シールドケース75の係合部76を係合孔72にはんだ付けすると共に、この集合基板71を各シールドケース75が搭載された領域ごとに切断して分割することにより、図13に示すような電子部品80を複数製造するようにしている。
ところが、上記特許文献1の製造方法では、スルーホール62内にはんだペースト67を充填した後にシールドケース65を挿入してはんだ付けするため、スルーホール62内のはんだ量にばら付きが生じたり、また、集合基板61を切断、分割する際に、はんだのバリやはんだの引きずり等が発生する等の問題があった。
また、特許文献2の製造方法では、集合基板71を切断、分割する際に生じるはんだのバリやはんだの引きずり等の問題は防止できるが、シールドケース75の係合部76のはんだ量にばら付きが生じること、ばら付きによるはんだ量の不足で係合部76の接続強度が低下し、例えば、電子部品80の落下衝撃試験でシールドケース75が脱落すること等の問題があった。
他方、近年、外部(マザーボード)にはんだ接続される回路基板の大型化、薄型化に伴い、回路基板の反りやうねりが無視できなくなってきており、その対策の一つとして、回路基板上の外部接続用ランドに予備はんだを形成することにより、マザーボードとのはんだ接続時の基板の反りやうねりによる接続不良を回避することが行なわれている。
しかしながら、予備はんだの形成において、上述したシールドケースをはんだ付けするランドをも外部接続ランドとして使用する場合には、シールドケースを接続しない他のランドに形成される予備はんだとの高さを均一揃える必要があるが、全ての予備はんだの高さを均一に揃えることは困難であった。
しかしながら、予備はんだの形成において、上述したシールドケースをはんだ付けするランドをも外部接続ランドとして使用する場合には、シールドケースを接続しない他のランドに形成される予備はんだとの高さを均一揃える必要があるが、全ての予備はんだの高さを均一に揃えることは困難であった。
本願発明は、上記問題を解消すると共に、複雑な製造設備や製造工程を必要とせず、キャップへのはんだ付けと外部接続ランド領域の予備はんだ形成を一括して同時に実施でき、且つ、各予備はんだの高さを均一にできる電子部品の製造方法およびその製造方法により製造される信頼性の高い電子部品を提供することを目的とする。
すなわち、請求項1に記載の発明は、回路基板に実装された部品がキャップ内に収容され、当該キャップの係合部が前記回路基板に接続される構造を有し、且つ、前記係合部は前記回路基板に設けた導電スルーホールの内周部に係合されると共に、前記回路基板の部品実装面と反対側の面に前記導電スルーホールと導通する接続用ランドが形成された電子部品であって、前記接続用ランドは、同一ランド上において、絶縁材により前記係合部とのはんだ付けを行うためのキャップ接続ランド領域と外部との接続を行うための外部接続ランド領域とに区分けされていると共に、前記キャップ接続ランド領域と前記係合部がはんだ付けにて接続され、且つ、前記外部接続ランド領域の表面に予備はんだが形成されていることを特徴としている。
また、請求項2に記載の発明は、請求項1に記載の電子部品において、前記回路基板は、前記導電スルーホールを二分割する位置にて切断することにより複数の電子部品に分割される集合基板であり、且つ、前記キャップの係合部は前記電子部品の基板外周部よりも内側に配置されていることを特徴としている。
また、請求項3に記載の発明は、請求項1または請求項2の何れかに記載の電子部品において、前記キャップの係合部が曲折または湾曲され、および/または前記キャップの係合部に突起部が形成されており、且つ、前記曲折または湾曲部分、または前記突起部は、前記導電スルーホールの内周面に当接または近接されて成ることを特徴としている。
また、請求項4に記載の発明は、請求項1から請求項3までの何れかに記載の電子部において、前記絶縁材として、ソルダーレジストまたはマーキングインクを用いることを特徴としている。
また、請求項5に記載の発明は、回路基板に実装された部品がキャップ内に収容され、当該キャップの係合部が前記回路基板に接続される構造を有し、且つ、前記係合部は前記回路基板に設けた導電スルーホールの内周部に係合されると共に、前記回路基板の部品実装面と反対側の面に前記導電スルーホールと導通する接続用ランドが形成された電子部品の製造方法であって、前記接続用ランドに絶縁材を付設して、当該接続用ランドを、前記係合部とのはんだ付けを行うためのキャップ接続ランド領域と外部との接続を行うための外部接続ランド領域とに区分けする工程と、前記回路基板に形成された前記部品の実装用ランドにはんだペーストを付与すると共に、前記実装用ランドに前記部品を搭載する工程と、前記部品が搭載された前記回路基板をリフローすることにより部品を前記実装用ランドにはんだ付けする工程と、前記キャップ接続ランド領域および前記外部接続ランド領域にはんだペーストを付与する工程と、前記部品が実装された前記回路基板の部品実装面に前記キャップを搭載する工程と、前記キャップが搭載された前記回路基板をリフローすることにより前記キャップを前記回路基板にはんだ付けすると同時に前記外部接続ランド領域の表面に予備はんだを形成する工程とを備えることを特徴としている。
また、請求項6に記載の発明は、請求項5に記載の電子部品の製造方法において、前記回路基板は、複数の電子部品に分割される集合基板であって、前記導電スルーホールを二分割する位置で切断する際に、前記キャップの係合部が前記電子部品の基板外周部よりも内側に位置するように切断することを特徴としている。
また、請求項7に記載の発明は、請求項5または請求項6の何れかに記載の電子部品の製造方法において、前記キャップの係合部を曲折または湾曲させる、または係合部に突起部を設けるの内の少なくとも一方の手段により、前記係合部を前記導電スルーホールの内周面に当接または近接させるようにすることを特徴としている。
また、請求項8に記載の発明は、請求項5から請求項7までの何れかに記載の電子部品の製造方法において、前記絶縁材として、ソルダーレジストまたはマーキングインクを用いることを特徴としている。
請求項1に記載の発明によれば、導電スルーホールと導通する接続用ランドを絶縁材(ソルダーレジストまたはマーキングインク)によってキャップ接続ランド領域と外部接続ランド領域とに区分したので、各々予備はんだの高さを均一化することが可能となり、電子部品を外部接続する際の電気的接続性が向上し、信頼性の高い電子部品を提供することができる。
また、請求項2に記載の発明によれば、キャップの係合部を電子部品を構成する基板外周部より内側に配置したので、回路基板を切断、分割する際の係合部への損傷を防止できるため、係合部の電気的接続性が向上し、信頼性の高い電子部品を提供することができる。また、回路基板の切断も容易になる。
また、請求項3に記載の発明によれば、キャップの係合部を導電スルーホールに係合した時、係合部の曲折または湾曲した部分、または、突起部が導電スルーホールの内周面に当接するため、その際の弾性接触力によって、係合部は導電スルーホールの内周面に確実にはんだ付けされることになり、係合部の電気的接続性が向上し、信頼性の高い電子部品を提供することができる。
また、請求項5に記載の発明によれば、キャップを回路基板(キャップ接続ランド領域)にはんだ付けするのと同時に外部接続ランド領域の表面に予備はんだを形成するようにしたので、電子部品を効率よく製造することができる。加えて、絶縁材(ソルダーレジストまたはマーキングインク)によりキャップ接続ランド領域と外部接続ランド領域とを区分けするようにしたので、係合部へ広がるはんだ量と予備はんだ量をバランスさせることができ、これにより、各々予備はんだの高さを均一化することができるため、電子部品を外部接続する際の電気的接続性が向上し、信頼性の高い電子部品を製造できるようになる。
さらには、上述した区分けのためのソルダーレジスト等の形成は、回路基板の一般的なソルダーレジスト形成工程にて行うことができるため、新たに特別な工程を追加することなく、よって、電子部品を効率良く製造することができる。
さらには、上述した区分けのためのソルダーレジスト等の形成は、回路基板の一般的なソルダーレジスト形成工程にて行うことができるため、新たに特別な工程を追加することなく、よって、電子部品を効率良く製造することができる。
また、請求項6に記載の発明によれば、導電スルーホールを二分割する位置で回路基板を切断する際に、キャップの係合部が個々の電子部品の基板外周部よりも内側に位置するようにして切断したので、回路基板を切断、分割する際の係合部への損傷を防止でき、且つ、切断も容易に行なうことができる。これにより、係合部の電気的接続性が向上し、信頼性が高い電子部品を製造できるようになると共に、生産性を向上することができる。
また、請求項7に記載の発明によれば、キャップの係合部を曲折または湾曲させる、または係合部に突起部を設けるの内の少なくとも一方の手段により、係合部を導電スルーホールの内周面に当接させるようにしたので、その際の弾性接触力によって係合部はスルーホールの内周面に確実にはんだ付けされるため、係合部の電気的接続性が向上し、信頼性の高い電子部品を製造できるようになる。
以下、図1〜図9に基づいて本願発明の実施形態を説明する。
図1は、本実施形態による電子部品の回路基板を部品実装面と反対側の面より見た模式図、図2〜図5は電子部品の製造方法の工程を示す図、図6は当製造方法により製造された電子部品を示す図、図7はキャップの構造を示す図、図8はキャップの係合部を回路基板の導電スルーホールに挿入した状態を示す図、図9は電子部品の製造方法を示すフローチャートである。
図1は、本実施形態による電子部品の回路基板を部品実装面と反対側の面より見た模式図、図2〜図5は電子部品の製造方法の工程を示す図、図6は当製造方法により製造された電子部品を示す図、図7はキャップの構造を示す図、図8はキャップの係合部を回路基板の導電スルーホールに挿入した状態を示す図、図9は電子部品の製造方法を示すフローチャートである。
図1において、符号1は本実施形態の電子部品に用いる回路基板、符号2はキャップ5(図6参照)の係合部6が係合される導電スルーホール、符号13は外部(マザーボード)への接続を行う接続用ランドで、その内、導電スルーホール2に隣接する部位の接続用ランド13は、その導電スルーホール2と導通している。この導電スルーホール2に隣接する上述の接続用ランド13上には、後述するキャップ接続ランド領域13aと外部接続ランド領域13bの2つの領域に区分するための絶縁材3a(ソルダーレジスト3a)が付設されている。
尚、本実施形態の回路基板1は、切断部20に沿って縦横に切断することにより、複数の電子部品に分割される集合基板であって、符号30は、分割された個々の回路基板1の外周部分、すなわち、キャップ5の外周部に当たる。
尚、本実施形態の回路基板1は、切断部20に沿って縦横に切断することにより、複数の電子部品に分割される集合基板であって、符号30は、分割された個々の回路基板1の外周部分、すなわち、キャップ5の外周部に当たる。
以下、図2〜図5(図1のA−A断面部位)、図6を参照しつつ、図9のフリーチャートに基づいて本実施形態による電子部品の製造方法を説明する。
先ず、図9のステップ1では、図2に示すように、回路基板(集合基板)1にキャップ5の係合部6が挿入される導電スルーホール2を形成すると共に、回路基板1の部品実装面(上面)に配線パターン(図示せず)、実装部品搭載用ランド12等を形成し、反対側の面(下面)にマザーボード(図示せず)とのはんだ接続を行うための複数のはんだ接続用ランド13を形成する。
次ぎに、ステップ2では、図2に示すように、回路基板1の部品実装面においては、必要部分(例えば、部品実装面の実装部品搭載用ランド12と導電スルーホール2の間)にソルダーレジスト3を付設すると共に、部品実装面の反対側の面においては、接続用ランド13間に上述したソルダーレジスト3を付設すると共に、導電スルーホール2に隣接する接続用ランド13には、当接続用ランド13をキャップ5の係合部6をはんだ付けするためのキャップ接続ランド領域13a(導電スルーホール2の周辺部位)と、その外側のマザーボードとの接続を行うための外部接続ランド領域13bとに区分けするためのソルダーレジスト3aを付設する。
次ぎに、ステップ3では、図3に示すように、実装部品搭載用ランド12上にはんだペースト(図示せず)を印刷し、その上に自動実装機等を用いて複数の実装部品14を搭載する。尚、はんだペーストの印刷は、メタルマスクを用いた印刷法により行うが、その他、塗布装置を用いてはんだペーストを塗布すことも勿論可能である。
次ぎに、ステップ4では、図3に示すように、実装部品14が搭載された回路基板1をリフロー炉に通して、実装部品14を回路基板1にはんだ付けする。
次ぎに、ステップ5では、図3に示すように、部品実装面の反対側の基板面において区分け形成されたキャップ接続ランド領域13aと外部接続ランド領域13bにはんだペースト7を印刷する。この場合、キャップ接続ランド領域13aのはんだペースト7の印刷は、導電スルーホール2の周辺および導電スルーホール2の一部を含む。
次ぎに、ステップ6では、図4に示すように、キャップ5に設けた爪状の係合部6を回路基板1の部品実装面より導電スルーホール2内に挿入することにより、内部に所定の実装部品14を収容した状態で複数のキャップ5を回路基板1の所定部位に搭載する。この際、反対側の基板面に係合部6の先端が突出しないように係合部6を導電スルーホール2の長さ寸法より幾分短くしている(図6参照)。
次ぎに、ステップ7では、図5に示すように、部品実装面を上向きにした状態で回路基板1をリフロー炉に通し、キャップ5の係合部6を回路基板1(すなわち、キャップ接続ランド領域13a)にはんだ9付けすると同時に、はんだ接続用ランド13上にマザーボードとの接続用の予備はんだ8bを形成する。
この時、導電スルーホール2に隣接するはんだ接続用ランド13の外部接続ランド領域13bにも、他のはんだ接続用ランド13と同様に予備はんだ8aが形成される。
この時、導電スルーホール2に隣接するはんだ接続用ランド13の外部接続ランド領域13bにも、他のはんだ接続用ランド13と同様に予備はんだ8aが形成される。
最後に、ステップ8では、図6に示すように、各キャップ5が搭載された領域毎に(導電スルーホール2を二分割する図1の切断部20に沿って)回路基板1を縦横切断して複数に分割する。ここで、回路基板1の切断の際は、キャップ5の係合部6を図1に示す基板外周部30よりも内側に位置させるように配置して行う。
上述したステップ1〜8の製造工程を経ることにより、回路基板1上に搭載された実装部品14がキャップ5内に収容され、且つ、部品実装面と反対側の基板面にマザーボードとの接続用に予備はんだ8a、8bが形成された構造の電子部品10を複数製造することができる。
以上、本実施形態の電子部品10およびその製造方法によれば、キャップ5を回路基板1(すなわち、キャップ接続ランド領域13a)にはんだ9付けするのと同時に、はんだ接続用ランド13の表面に予備はんだ8bを形成し、外部接続ランド領域13bの表面に予備はんだ8aを形成するようにしたので、電子部品を効率よく製造することができる。
この際、ソルダーレジスト3aにより、キャップ接続ランド領域13aと外部接続ランド領域13bとを区分けするようにしたので、係合部6へ広がるはんだ量と予備はんだ量をバランスさせることができ、これにより、各々予備はんだ8a、8bの高さを均一化することができるため、キャップ5と回路基板1の電気的接続性および電子部品10をマザーボードに接続する際の電気的接続性が共に向上し、よって、信頼性の高い電子部品10を得ることができる。
さらには、上述したステップ2における区分け用ソルダーレジスト3aの形成は、回路基板1の一般的なソルダーレジスト形成工程にて行うことができるため、新たに特別な工程を追加する必要はなく、よって、電子部品10を効率良く製造することができる。
この際、ソルダーレジスト3aにより、キャップ接続ランド領域13aと外部接続ランド領域13bとを区分けするようにしたので、係合部6へ広がるはんだ量と予備はんだ量をバランスさせることができ、これにより、各々予備はんだ8a、8bの高さを均一化することができるため、キャップ5と回路基板1の電気的接続性および電子部品10をマザーボードに接続する際の電気的接続性が共に向上し、よって、信頼性の高い電子部品10を得ることができる。
さらには、上述したステップ2における区分け用ソルダーレジスト3aの形成は、回路基板1の一般的なソルダーレジスト形成工程にて行うことができるため、新たに特別な工程を追加する必要はなく、よって、電子部品10を効率良く製造することができる。
さらには、回路基板1を切断する際に、キャップ5の係合部6が個々の電子部品10の基板外周部30よりも内側に位置するようにして切断したので、回路基板1を切断、分割する際の係合部6への損傷を防止でき、且つ、切断も容易に行なうことができるため、係合部6の電気的接続性が向上し、信頼性が高い電子部品10を製造できるようになると共に、生産効率を向上することができる。
また、上記実施形態では、図6に示すように、キャップ5の係合部6を垂直な突起片としたが、図7(a)に示すように、この突起片をくの字状に曲折した形状(キンク形状)としたり、図8(b)に示すように、突起片の内側先端部に相対向する突起4を設けた形状(ダボ付き形状)としても良い。
係る構造では、キャップ5の係合部6を導電スルーホール2に挿入した時に、例えば、図8(a)、図8(b)に示すように、係合部6を導電スルーホール2の内周面2aに当接させることができ、その際の弾性接触力によって係合部6は導電スルーホール2の内周面2aに確実にはんだ付けされるため、係合部6の電気的接続性が向上し、信頼性の高い電子部品10を製造できるようになる。
また、本実施形態では、キャップ接続ランド領域13aと外部との接続を行なうための外部接続ランド領域13bとを区分けする手段として、ソルダーレジスト3の付設を例にあげ説明したが、上述の区分けする材料は本発明の用途に適しているものであれば何れでも良く、例えば、回路基板上に記号や文字を印刷法によって形成するような材料、例えば、マーキングインク(シルクレジスト)等であっても構わない。
次ぎに、上述したソルダーレジスト3aによる接続用ランド13の区分け効果を確認するため、導電スルーホール2に隣接する接続用ランド13にソルダーレジスト3aを付設した本発明の電子部品と、ソルダーレジスト3aを付設しない比較例の電子部品とで、キャップ接続ランド領域13aを有する外部接続ランド領域13bと、キャップ接続ランド領域13aをを持たない外部接続用ランド13における予備はんだ8a、8bの高さを測定し、表1に示した。尚、測定した電子部品数は各々100個とし、ソルダーレジスト3aの有無以外は上述した本実施形態による電子部品と同じ構成および製造方法によるものである。
表1より明らかなように、本発明の電子部品は、比較例の電子部品に比べ、予備半田8a、8bの高さのばら付きが極めて少なく、均一化されていることが分かる。
1 回路基板(集合基板)
2 導電スルーホール
2a 内周面
3、3a ソルダーレジスト
4 突起部
5 キャップ
6 係合部
7 はんだペースト
8a、8b 予備はんだ
10 電子部品
12 実装用ランド
13 接続用ランド
13a キャップ接続ランド領域
13b 外部接続ランド領域
14 部品(実装部品)
30 基板外周部
2 導電スルーホール
2a 内周面
3、3a ソルダーレジスト
4 突起部
5 キャップ
6 係合部
7 はんだペースト
8a、8b 予備はんだ
10 電子部品
12 実装用ランド
13 接続用ランド
13a キャップ接続ランド領域
13b 外部接続ランド領域
14 部品(実装部品)
30 基板外周部
Claims (8)
- 回路基板に実装された部品がキャップ内に収容され、当該キャップの係合部が前記回路基板に接続される構造を有し、且つ、前記係合部は前記回路基板に設けた導電スルーホールの内周部に係合されると共に、前記回路基板の部品実装面と反対側の面に前記導電スルーホールと導通する接続用ランドが形成された電子部品であって、
前記接続用ランドは、同一ランド上において、絶縁材により前記係合部とのはんだ付けを行うためのキャップ接続ランド領域と外部との接続を行うための外部接続ランド領域とに区分けされていると共に、前記キャップ接続ランド領域と前記係合部がはんだ付けにて接続され、且つ、前記外部接続ランド領域の表面に予備はんだが形成されていることを特徴とする電子部品。 - 前記回路基板は、前記導電スルーホールを二分割する位置にて切断することにより複数の電子部品に分割される集合基板であり、且つ、前記キャップの係合部は前記電子部品の基板外周部よりも内側に配置されていることを特徴とする請求項1に記載の電子部品。
- 前記キャップの係合部が曲折または湾曲され、および/または前記キャップの係合部に突起部が形成されており、且つ、前記曲折または湾曲部分、または前記突起部は、前記導電スルーホールの内周面に当接または近接されて成ることを特徴とする請求項1または請求項2の何れかに記載の電子部品。
- 前記絶縁材として、ソルダーレジストまたはマーキングインクを用いることを特徴とする請求項1から請求項3までの何れかに記載の電子部品。
- 回路基板に実装された部品がキャップ内に収容され、当該キャップの係合部が前記回路基板に接続される構造を有し、且つ、前記係合部は前記回路基板に設けた導電スルーホールの内周部に係合されると共に、前記回路基板の部品実装面と反対側の面に前記導電スルーホールと導通する接続用ランドが形成された電子部品の製造方法であって、
前記接続用ランドに絶縁材を付設して、当該接続用ランドを、前記係合部とのはんだ付けを行うためのキャップ接続ランド領域と外部との接続を行うための外部接続ランド領域とに区分けする工程と、
前記回路基板に形成された前記部品の実装用ランドにはんだペーストを付与すると共に、前記実装用ランドに前記部品を搭載する工程と、
前記部品が搭載された前記回路基板をリフローすることにより部品を前記実装用ランドにはんだ付けする工程と、
前記キャップ接続ランド領域および前記外部接続ランド領域にはんだペーストを付与する工程と、
前記部品が実装された前記回路基板の部品実装面に前記キャップを搭載する工程と、
前記キャップが搭載された前記回路基板をリフローすることにより前記キャップを前記回路基板にはんだ付けすると同時に前記外部接続ランド領域の表面に予備はんだを形成する工程とを備えることを特徴とする電子部品の製造方法。 - 前記回路基板は、複数の電子部品に分割される集合基板であって、前記導電スルーホールを二分割する位置で切断する際に、前記キャップの係合部が前記電子部品の基板外周部よりも内側に位置するように切断することを特徴とする請求項5に記載の電子部品の製造方法。
- 前記キャップの係合部を曲折または湾曲させる、または係合部に突起部を設けるの内の少なくとも一方の手段により、前記係合部を前記導電スルーホールの内周面に当接または近接させるようにすることを特徴とする請求項5または請求項6の何れかに記載の電子部品の製造方法。
- 前記絶縁材として、ソルダーレジストまたはマーキングインクを用いることを特徴とする請求項5から請求項7までの何れかに記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070668A JP2007250732A (ja) | 2006-03-15 | 2006-03-15 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070668A JP2007250732A (ja) | 2006-03-15 | 2006-03-15 | 電子部品およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250732A true JP2007250732A (ja) | 2007-09-27 |
Family
ID=38594720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070668A Pending JP2007250732A (ja) | 2006-03-15 | 2006-03-15 | 電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250732A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179527A1 (ja) * | 2012-06-01 | 2013-12-05 | 日本電気株式会社 | シールドケースを有する電子部品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153696A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | シールドケースを有する電子部品及びその製造方法 |
JPH11330661A (ja) * | 1998-05-19 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 表面実装モジュール |
JP2003078243A (ja) * | 2001-06-18 | 2003-03-14 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
-
2006
- 2006-03-15 JP JP2006070668A patent/JP2007250732A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153696A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | シールドケースを有する電子部品及びその製造方法 |
JPH11330661A (ja) * | 1998-05-19 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 表面実装モジュール |
JP2003078243A (ja) * | 2001-06-18 | 2003-03-14 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179527A1 (ja) * | 2012-06-01 | 2013-12-05 | 日本電気株式会社 | シールドケースを有する電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8210422B2 (en) | Solder containment brackets | |
US10426042B2 (en) | Back-drilled through-hole printed circuit board (PCB) systems | |
US20100206626A1 (en) | Printed circuit board unit | |
US20070017699A1 (en) | Circuit board | |
JP2017168495A (ja) | メタルマスクおよび電子部品実装基板の製造方法 | |
US8528195B2 (en) | Layout method for electronic components of double-sided surface mount circuit board | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP2007250732A (ja) | 電子部品およびその製造方法 | |
JP6412978B2 (ja) | 厚銅配線基板 | |
JP4273918B2 (ja) | モジュールの製造方法 | |
JP2007194665A (ja) | モジュールの製造方法 | |
JP2005268346A (ja) | 半導体パッケージ基板とその製造方法 | |
JP2016004986A (ja) | プリント配線基板の半田ランド | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JP2008041848A (ja) | 半田付け構造 | |
CN110958786A (zh) | 一种片上贴片的pcba侧面上锡焊接的方法 | |
JP2009111410A (ja) | モジュール | |
CN215872004U (zh) | Micro/Mini LED芯片及半嵌入印刷电路板 | |
JP2008103547A (ja) | 半田ペースト塗布方法及び電子回路基板 | |
JP2006066811A (ja) | はんだ印刷用マスク、部品実装方法 | |
JP5371730B2 (ja) | プリント基板、電子部品の実装方法 | |
JP2007258654A (ja) | 回路基板のランド接続方法及び回路基板 | |
JP6727115B2 (ja) | 電子制御装置の配線基板 | |
JP4381657B2 (ja) | 回路基板および電子部品実装方法 | |
KR20230115476A (ko) | 기판 및 기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |