JP2007250615A - Method for forming conductive pattern and electronic substrate - Google Patents
Method for forming conductive pattern and electronic substrate Download PDFInfo
- Publication number
- JP2007250615A JP2007250615A JP2006068764A JP2006068764A JP2007250615A JP 2007250615 A JP2007250615 A JP 2007250615A JP 2006068764 A JP2006068764 A JP 2006068764A JP 2006068764 A JP2006068764 A JP 2006068764A JP 2007250615 A JP2007250615 A JP 2007250615A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- silane coupling
- coupling material
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、導電性パターンの形成方法および電子基板に関し、特にはマイクロコンタクトプリント法を適用して導電性パターンをメッキ形成する方法と、この方法によって形成された導電性パターンを備えた電子基板に関する。 The present invention relates to a method for forming a conductive pattern and an electronic substrate, and more particularly, to a method for plating a conductive pattern by applying a microcontact printing method, and an electronic substrate having a conductive pattern formed by this method. .
電極等の導電性パターンの形成方法は、その用途に応じて様々な方法が実用化されている。これらを大別すると、（１）真空蒸着法やスパッタリング法などの乾式成膜法や、めっきなどの湿式成膜法により、一旦、基板全体に金属膜を成膜した後、フォトリソグラフィー法にてレジストをパターニングして、エッチング液により不必要な金属を除去する方法。（２）金属微粒子インクの直接描画が可能なインクジェット法。（３）金属ペーストを用いたスクリーン印刷法などが挙げられる。 As a method for forming a conductive pattern such as an electrode, various methods have been put into practical use depending on the application. These can be broadly classified as follows: (1) A metal film is once formed on the entire substrate by a dry film forming method such as vacuum deposition or sputtering, or a wet film forming method such as plating, and then by a photolithography method. A method of patterning a resist and removing unnecessary metal with an etching solution. (2) An ink jet method capable of direct drawing of metal fine particle ink. (3) A screen printing method using a metal paste may be used.
このうち（１）のような各方法は、解像度も高く、露光装置の性能に応じて、数十ナノメートルから数十ミクロン以下の解像度で、所望のパターンが得られることが知られている。しかしながら、基本的には基板全体を成膜して、不必要な部分を除去したり、レジストをもちいるため材料の無駄が多く、装置コストも高い。材料の無駄を低減するためにプリント基板の製造方法などではセミアディティブ法などが提案されているが、レジストを利用する点は同じである。これに対して、（２）のインクジェット法や（３）のスクリーン印刷法は、安価な電極形成法として知られ、特に近年解像度の改善に伴ってインクジェット法が注目を浴びている。しかしながら、スクリーン印刷では、解像度で２０ミクロンのライン／スペース、重ねあわせ精度は±数十ミクロンが限界であり、電子デバイスの製造には適さない。また、インクジェット法も吐出液滴の微小化（〜１ｐＬ）により解像度は改善されているが、液滴自体の着弾制度は±３０ミクロンといった報告なされており、高精細なパターン形成には適さない。 Among these methods, each method (1) has a high resolution, and it is known that a desired pattern can be obtained with a resolution of several tens of nanometers to several tens of microns or less depending on the performance of the exposure apparatus. However, basically, since the entire substrate is formed and unnecessary portions are removed or resist is used, material is wasted and the cost of the apparatus is high. In order to reduce the waste of materials, a semi-additive method or the like has been proposed as a method for manufacturing a printed circuit board, but the point of using a resist is the same. On the other hand, the ink jet method (2) and the screen printing method (3) are known as inexpensive electrode forming methods, and in particular, the ink jet method has attracted attention in recent years as resolution is improved. However, in screen printing, the line / space of resolution is 20 microns and the overlay accuracy is limited to ± several tens of microns, which is not suitable for manufacturing electronic devices. In addition, the ink jet method is improved in resolution by miniaturization of discharged droplets (˜1 pL), but the landing system of the droplets itself has been reported to be ± 30 microns, and is not suitable for high-definition pattern formation.
ところで、近年、サブミクロンオーダーの微細パターンを簡便に形成するための手法として、マイクロコンタクトプリント法が注目されている。この方法は、例えばポリジメチルシロキサン（ＰＤＭＳ）からなる凸版のスタンプの表面に分子膜を塗布し、基板面に対してスタンプ凸部を密着させることにより、分子膜{ SHAPE \* MERGEFORMAT ,}と基板表面との化学反応を利用して安定的な単分子厚さの分子膜（自己組織化膜：ＳＡＭ）を基板面に転写する方法である。 By the way, in recent years, a micro contact printing method has attracted attention as a technique for easily forming a fine pattern of submicron order. In this method, for example, a molecular film is applied to the surface of a relief stamp made of polydimethylsiloxane (PDMS), and the stamp convex part is brought into close contact with the substrate surface, whereby the molecular film {SHAPE \ * MERGEFORMAT,} and the substrate This is a method of transferring a stable molecular film having a single molecular thickness (self-assembled film: SAM) to a substrate surface by utilizing a chemical reaction with the surface.
また、マイクロコンタクトプリント法と無電界めっきとを組み合わせた導電性パターンの形成方法も報告されており、例えば次のように行われている。先ず、ＰＤＭＳスタンプを形成し、このスタンプ面にアミノ系シラン材料を塗布する。次いで、ガラス基板の表面にスタンプ面を押し圧し、ガラス基板の表面にアミノ系シラン材料パターンを印刷形成する。その後、アミノ系シラン材料パターンに対してパラジウム触媒層を選択的に形成し、無電界めっきによりパラジウム触媒層上にニッケルなどの金属膜を選択的にパターン形成する（下記非特許文献1参照）。
In addition, a method for forming a conductive pattern in which a microcontact printing method and electroless plating are combined has been reported, for example, as follows. First, a PDMS stamp is formed, and an amino silane material is applied to the stamp surface. Next, the stamp surface is pressed against the surface of the glass substrate, and an amino silane material pattern is printed on the surface of the glass substrate. Thereafter, a palladium catalyst layer is selectively formed on the amino silane material pattern, and a metal film such as nickel is selectively formed on the palladium catalyst layer by electroless plating (see Non-Patent
このような方法によれば、印刷法とめっき法のみによって、簡便に導電性パターンを形成することが可能である。 According to such a method, it is possible to easily form a conductive pattern only by a printing method and a plating method.
しかしながら、上述した非特許文献１においては、上述した導電性パターンの形成方法にいての問題点も同時に指摘している。すなわち、アミノ系シラン材料パターンの印刷形成においては、基板に対するアミノ系シラン材料の密着性の発現が難しい。というのもアミノ系シラン材料パターンの印刷形成は、複数の分子層を印刷するものである一方、密着性の発現には余分に印刷されたアミノ系シラン材料を除去して単分子化する必要がある。しかしながら、除去時においては、アミノ系シラン材料がリンス液中に溶解し、非印刷領域の基板面に再付着してしまう。これにより、アミノ系シラン材料パターンの輪郭が不鮮明になり、微細な導電性パターンの形成が妨げられている。
However,
そこで本発明は、印刷パターン上に選択的に導電性パターンを成膜する際、初期の印刷形成による印刷パターンの形状精度を損なうことなく導電性パターンを形成することができ、これによって簡便に高精細な導電性パターンを形成することが可能な導電性パターンの形成方法を提供することを目的とする。 Therefore, according to the present invention, when a conductive pattern is selectively formed on the print pattern, the conductive pattern can be formed without impairing the shape accuracy of the print pattern by the initial print formation. It is an object of the present invention to provide a method for forming a conductive pattern capable of forming a fine conductive pattern.
このような目的を達成するための本発明の導電性パターンの形成方法は、次の各工程を順次行う。先ず、第１工程では、基板の表面にパラジウムと結合する第１のシランカップリング材料からなる印刷パターンを形成する。次の第２工程では、印刷パターンから露出する基板の表面に対して、パラジウムと結合しない第２のシランカップリング材料を結合させて塗布膜を成膜する。次いで、第３工程では、印刷パターン状に選択的にパラジウム層を成膜する。その後第４工程では、パラジウム層上に、選択的に導電性材料を成膜して導電性パターンを形成する。 In order to achieve such an object, the conductive pattern forming method of the present invention sequentially performs the following steps. First, in the first step, a printed pattern made of a first silane coupling material that binds to palladium is formed on the surface of the substrate. In the next second step, a coating film is formed by bonding a second silane coupling material not bonded to palladium to the surface of the substrate exposed from the printed pattern. Next, in the third step, a palladium layer is selectively formed in a printed pattern. Thereafter, in the fourth step, a conductive material is selectively formed on the palladium layer to form a conductive pattern.
このような構成では、第１のシランカップリング材料からなる印刷パターンと共に、第２のシランカップリング材料からなる塗布膜によって基板の表面を覆った状態で、以降の第３工程および第４工程、さらにはその他の工程が行われる。このため、これら以降の工程において、印刷パターンを構成する第１のシランカップリング材料が溶け出した場合であっても、溶け出した材料が基板の表面に結合することが防止される。 In such a configuration, in the state where the surface of the substrate is covered with the coating film made of the second silane coupling material together with the print pattern made of the first silane coupling material, the subsequent third step and fourth step, Furthermore, other processes are performed. For this reason, in these subsequent steps, even when the first silane coupling material constituting the printing pattern is dissolved, the dissolved material is prevented from being bonded to the surface of the substrate.
この際、基板の表面を覆う第２のシランカップリング材料として例えばフッ素系材料などを適宜選択することにより、第２のシランカップリング材料に対しても、溶け出した第１のシランカップリング材料が結合することが防止される。これにより、第１のシランカップリング材料からなる印刷パターンが形成当初の形状に保たれ、この印刷パターン上に形成されるパラジウム層、およびパラジウム層上に成膜される導電性パターンの形状精度を保つことが可能である。 At this time, the first silane coupling material that has melted into the second silane coupling material by appropriately selecting, for example, a fluorine-based material as the second silane coupling material that covers the surface of the substrate. Are prevented from binding. As a result, the printed pattern made of the first silane coupling material is maintained in the original shape, and the shape accuracy of the palladium layer formed on the printed pattern and the conductive pattern formed on the palladium layer is improved. It is possible to keep.
以上説明したように本発明によれば、印刷パターン上に選択的に導電性パターンを形成する際、印刷パターンの溶け出しによる基板への再付着を防止することが可能であり、初期の印刷形成による印刷パターンの形状精度を損なうことなくこの上部に導電性パターンを形成することができる。この結果、簡便に高精細な導電性パターンを形成することが可能になる。 As described above, according to the present invention, when a conductive pattern is selectively formed on a print pattern, it is possible to prevent reattachment to the substrate due to the dissolution of the print pattern. Thus, a conductive pattern can be formed on this upper part without impairing the shape accuracy of the printed pattern. As a result, it is possible to easily form a high-definition conductive pattern.
以下、本発明の導電性パターンの形成方法を適用した実施の形態を、図１のフローチャートにおけるステップＳ１〜Ｓ９に従い、図２および図３の断面工程図を参照しつつ説明する。 Hereinafter, an embodiment to which a conductive pattern forming method of the present invention is applied will be described according to steps S1 to S9 in the flowchart of FIG. 1 with reference to cross-sectional process diagrams of FIGS.
先ず、ステップＳ１においては、ポリジメチルシロキサン（以下、ＰＤＭＳ）のようなシラン化合物と結合する材料でスタンプ面が構成されたスタンプを作製する。 First, in step S1, a stamp having a stamp surface made of a material that binds to a silane compound such as polydimethylsiloxane (hereinafter referred to as PDMS) is manufactured.
この場合、先ず、図２（１）に示すように、ガラス基板１上に、リソグラフィー技術によってレジストからなるスタンプの反転パターン３を形成し、これをスタンプ原版５とする。
In this case, first, as shown in FIG. 2A, a stamp
次に、このスタンプ原版５を、フッ素樹脂製のシャーレのような器の底辺に、反転パターン３を上向きにして載置し、未硬化のスタンプ材料７ａを流し込む。スタンプ材料７ａとしては、例えばポリジメチルシロキサン（以下、ＰＤＭＳ）を用いる。ＰＤＭＳは、一般には２液混合式の重合材料であり、例えば東レ・ダウコーニング・シリコーン社製のＳＹＬＧＡＲＤ１８４が用いられる。ここでは、重合による硬化前の２液を混合、攪拌、脱泡処理した状態で、スタンプ原版５を収納したシャーレに流しこむ。この際、スタンプの厚みを決めるためのスペーサーを、スタンプ原版５のパターンのない領域に置く。また、同様にスタンプの厚みを決めるフッ素樹脂板をスタンプ原版５上に乗せ、この状態で、６０℃の恒温槽内にて１２時間保持することにより、ＰＤＭＳの加熱重合による硬化を進める。
Next, this stamp
その後、図２（２）に示すように、重合が完了して固体化したＰＤＭＳからなるスタンプ材料７ａを、スタンプ原版（５）およびフッ素樹脂板と分離する。これにより、ステンプ原版（５）を反転させた凹凸形状を有するスタンプ７を得る。
Thereafter, as shown in FIG. 2 (2), the
次に、ステップＳ２においては図２（３）に示すように、スタンプ７において凹凸形状が形成されたスタンプ面Ａ上に、第１のシランカップリング材料からなるインク薄膜９を塗布形成する。第１のシランカップリング材料は、スタンプ７を構成するＰＤＭＳに付着するとともに、次に説明する基板と化学的に結合する特徴を有する材料であり、また同時にパラジウムなどのめっき触媒と結合する特徴を有する材料であることとする。
Next, in step S2, as shown in FIG. 2 (3), the ink
このような第１のシランカップリング材料としては、（１）アミノ系シラン化合物、（２）メルカプト系シラン化合物、さらには（３）フェニル系シラン化合物が用いられる。 As such a first silane coupling material, (1) an amino silane compound, (2) a mercapto silane compound, and (3) a phenyl silane compound are used.
（１）アミノシラン化合物の具体例としては、3-アミノプロピルトリエトキシシラン、3-アミノプロピルメチルジエトキシシラン、(3-アミノプロピル)ジメチルエトキシシラン、(3-アミノプロピル)トリメトキシシラン、(3-メチルアミノプロピル)トリメトキシシラン、3-(2-アミノエチルアミノプロピル)トリメトキシシラン、3-(2-アミノエチルアミノ)プロピルメチルジメトキシシラン、{3-(2-アミノエチル)アミノプロピル}トリメトキシシラン、N-メチル-3-アミノプロピルトリメトキシシラン、N-(2-アミノエチル)-3-アミノプロピルメチルジメトキシシラン、(N,N-ジメチル3-アミノプロピル)トリメトキシシラン、(アミノエチルアミノメチル)フェネチルトリメトキシシランが例示される。 (1) Specific examples of aminosilane compounds include 3-aminopropyltriethoxysilane, 3-aminopropylmethyldiethoxysilane, (3-aminopropyl) dimethylethoxysilane, (3-aminopropyl) trimethoxysilane, (3 -Methylaminopropyl) trimethoxysilane, 3- (2-aminoethylaminopropyl) trimethoxysilane, 3- (2-aminoethylamino) propylmethyldimethoxysilane, {3- (2-aminoethyl) aminopropyl} tri Methoxysilane, N-methyl-3-aminopropyltrimethoxysilane, N- (2-aminoethyl) -3-aminopropylmethyldimethoxysilane, (N, N-dimethyl3-aminopropyl) trimethoxysilane, (aminoethyl) Aminomethyl) phenethyltrimethoxysilane is exemplified.
（２）メルカプト系シラン化合物としては、3-メルカプトプロピルトリエトキシシラン、3-メルカプトプロピルメチルジメトキシシランが例示される。 (2) Examples of mercapto-based silane compounds include 3-mercaptopropyltriethoxysilane and 3-mercaptopropylmethyldimethoxysilane.
（３）フェニル系シラン化合物としては、フェニルトリエトキシシラン、フェニルビニルジエトキシシラン、3-(フェニルアミノ)プロピルトリメトキシシラン、ジフェニルジエトキシシラン、トリフェニルエトキシシランが例示される。 (3) Examples of the phenyl silane compound include phenyltriethoxysilane, phenylvinyldiethoxysilane, 3- (phenylamino) propyltrimethoxysilane, diphenyldiethoxysilane, and triphenylethoxysilane.
そして、このような第１のシランカップリング材料は、有機溶剤や水に溶解させた状態で用いられる。例えば、第１のシランカップリング材料として、アミノ系シラン化合物であるn-2(アミノエチル)3-アミノプロピルトリメトキシシランを用いた場合、これをエタノールに溶解させて、インクとして用いる。この場合、濃度は１０ｍＭ／Ｌ以下であることが望ましい。ここでは例えば、０．０２ｍＭ／Ｌのインクをビーカーに入れておき、このインクに対してスタンプ７のスタンプ面Ａを１分間程度晒す。その後、スタンプ面Ａに付着した溶液を窒素ガスにて吹き飛ばし、続いて同様に３分間乾燥させることにより、スタンプ面Ａ上にインク薄膜９を形成する。
And such a 1st silane coupling material is used in the state dissolved in the organic solvent or water. For example, when n-2 (aminoethyl) 3-aminopropyltrimethoxysilane, which is an amino silane compound, is used as the first silane coupling material, it is dissolved in ethanol and used as an ink. In this case, the concentration is desirably 10 mM / L or less. Here, for example, 0.02 mM / L of ink is put in a beaker, and the stamp surface A of the
一方、ステップＳ３においては、図２（４）に示すように、導電性パターンを形成する基板１１を用意し、この基板１１の洗浄を行う。ここで用意する基板１１は、インク薄膜９を構成する第１のシランカップリング材料とシロキサン結合する材料からなる。このため、インク薄膜９が上述したアミノ系シラン化合物、メルカプト系シラン化合物、さらにはフェニル系シラン化合物からなる場合には、例えばガラス、アルミナなどからなる基板１１が用いられる。ここでは一例としてガラス基板１１を用いることとする。そしてこのガラス基板１１を、水酸化ナトリウムなどのアルカリ水溶液（ｐＨ１２程度）で洗浄し、さらに基板１１上の有機物を除去するためにＵＶオゾン洗浄を施す。
On the other hand, in step S3, as shown in FIG. 2 (4), a
その後、ステップＳ４においては、洗浄したガラス基板１１の一主面側の印刷面Ｂに対して、ステップＳ２においてスタンプ７のスタンプ面Ａ上に塗布形成したインク薄膜９を密着させて１分間保持する。これにより、ガラス基板１１の印刷面Ｂ上にインク薄膜９を転写し、第１のシランカップリング材料からなる印刷パターン９ａを形成する。
Thereafter, in step S4, the ink
次に、印刷パターン９ａが印刷形成されたガラス基板１１を焼成することにより、ガラス基板１１と印刷パターン９ａを構成する第１のシランカップリング材料とをＳｉ−Ｏ結合をさせる。ここでは、例えば１２０℃で１０分間の焼成を行う。
Next, the
尚、以上のような印刷パターン９ａの形成は、ＰＤＭＳからなるスタンプを用いたマイクロコンタクトプリント法の適用に限定されることはなく、凸版印刷法や他の印刷方法で行っても良い。
The formation of the
そして、次の工程が、本発明に特徴的な工程となる。 The next process is a characteristic process of the present invention.
すなわちステップＳ５では、図３（５）に示すように、印刷パターン９ａから露出するガラス基板１１の印刷面Ｂに、第２のシランカップリング材料を結合させた塗布膜１３を形成する。第２のシランカップリング材料は、ガラス基板１１と結合し、かつ第１のシランカップリング材料からなる印刷パターン９ａおよびパラジウムなどのめっき触媒と結合しない材料であることとする。
That is, in step S5, as shown in FIG. 3 (5), the
このような第２のシランカップリング材料としては、フッ素系シラン化合物が用いられる。フッ素系シラン化合物の詳細については、1H,1H,2H,2H-パーフルオロデシルトリエトキシシラン、1H,1H,2H,2H-パーフルオロオクチルメチルジメトキシシラン、1H,1H,2H,2H-パーフルオロオクチルトリメトキシシラン、(3,3,3トリフルオロプロピル)トリメトキシシラン、3,3,3-トリフルオロプロピルメチルジメトキシシランが例示される。 As such a second silane coupling material, a fluorine-based silane compound is used. For details of fluorine-based silane compounds, see 1H, 1H, 2H, 2H-perfluorodecyltriethoxysilane, 1H, 1H, 2H, 2H-perfluorooctylmethyldimethoxysilane, 1H, 1H, 2H, 2H-perfluorooctyl Examples include trimethoxysilane, (3,3,3 trifluoropropyl) trimethoxysilane, and 3,3,3-trifluoropropylmethyldimethoxysilane.
このような第２のシランカップリング材料（フッ素系シラン化合物）からなる塗布膜１３の形成は、第１のシランカップリング材料（例えばアミノ系シラン化合物）を溶解しない（溶解しにくい）溶媒に溶解希釈させた状態で用いられる。
The
このような溶媒としては、フッ素系溶剤が用いられ、パーフルオロヘキサン、パーフルオロヘプタン、パーフルオロオクタン、パーフルオロノナン、パーフルオロデカン、パーフルオロウンデカン、パーフルオロドデカン、パーフルオロトリデカン、パーフルオロテトラデカン、パーフルオロペンタデカン、パーフルオロヘキサデカン、パーフルオロヘプタデカン、パーフルオロオクタデカン、パーフルオロシクロブタン、パーフルオロシクロヘキサン、パーフルオロシクロペンテンが例示される。 As such a solvent, a fluorine-based solvent is used, and perfluorohexane, perfluoroheptane, perfluorooctane, perfluorononane, perfluorodecane, perfluoroundecane, perfluorododecane, perfluorotridecane, perfluorotetradecane. , Perfluoropentadecane, perfluorohexadecane, perfluoroheptadecane, perfluorooctadecane, perfluorocyclobutane, perfluorocyclohexane, and perfluorocyclopentene.
例えば、第２のシランカップリング材料（フッ素系シラン化合物）として、（トリデカフルオロ-1,1,2,2-テトラヒドロオクチル）トリエトキシシランを用いた場合、これを完全フッ素化溶剤（フロリナートＦＣ−７７：３Ｍ社製商品名）に１０ｍＭ／Ｌの割合で溶解させた溶液を調整する。そして、ビーカーに入れた当該溶液に、印刷パターン９ａが形成されたガラス基板１１の印刷面Ｂを１０分間ほど晒し、印刷面Ｂに付着した溶液を窒素ブロワーにて吹き飛ばす。これにより、ガラス基板１１における印刷面Ｂの露出部に第２のシランカップリング材料からなる塗布膜１３を形成する。この際、第２のシランカップリング材料（フッ素系シラン化合物）は、第１のシランカップリング材料からなる印刷パターン９ａ上には堆積せず、ガラス基板１１の露出表面のみに結合されて塗布膜１３が選択的に形成される。尚、第２のシランカップリング材料（フッ素系シラン化合物）の希釈には、第１のシランカップリング材料（例えばアミノ系シラン化合物）を溶解しない（溶解しにくい）溶媒を用いているため、印刷パターン９ａを構成する第１のシランカップリング材料の溶出はない。
For example, when (tridecafluoro-1,1,2,2-tetrahydrooctyl) triethoxysilane is used as the second silane coupling material (fluorine-based silane compound), this is replaced with a fully fluorinated solvent (Fluorinert FC). -77: A product dissolved in a ratio of 10 mM / L in 3M product name) is prepared. And the printing surface B of the
次に、塗布膜１３が形成されたガラス基板１１を焼成することにより、ガラス基板１１と塗布膜１３を構成する第２のシランカップリング材料とをＳｉ−Ｏ結合をさせる。ここでは、例えばホットプレートを用いて１２０℃で１０分間の焼成を行う。
Next, by baking the
以上の状態においては、印刷パターン９ａは、第１のシランカップリング材料の複数分子層からなる。そして、最下層の分子層のみがガラス基板１１の印刷面に対してＳｉ−Ｏ結合した状態となっている。そこで、次のステップＳ６を行う。
In the above state, the printed
すなわちステップＳ６では、図３（６）に示すように、印刷パターン９ａを構成する第1のシランカップリング材料の余剰分を除去するためのリンス工程を行う。ここでは、エタノールや水などの第１のシランカップリング材料（アミノ系シラン化合物）を溶解する溶剤を用いたリンス洗浄を行う。この際、好ましくは超音波洗浄がよい。このため、例えば、リンス液としてフロリナートＦＣ−７７（３Ｍ社製商品名）を用いたリンス工程を行う。
That is, in step S6, as shown in FIG. 3 (6), a rinsing process is performed to remove the excess of the first silane coupling material that constitutes the
これにより、ガラス基板１１と結合していない状態の第１のシランカップリング材料（アミノ系シラン化合物）を印刷パターン９ａから剥離させる。そして、ガラス基板１１の印刷面Ｂ上の印刷パターン９ａを、第１のシランカップリング材料（アミノ系シラン化合物）の単分子層からなるものとする。
Thereby, the 1st silane coupling material (amino silane compound) in the state which is not couple | bonded with the
このリンス工程の後は、ガラス基板１１を窒素ブロワーで乾燥させる。
After this rinsing step, the
その後、ステップＳ７では、図３（７）に示すように、第１のシランカップリング材料（アミノ系シラン化合物）からなる印刷パターン９ａ上に、パラジウム層１５を選択的に成膜する。ここでは、無電解めっき用のパラジウム触媒溶液を用いたパラジウム触媒処理法を適用してパラジウム層１５を形成する。
Thereafter, in step S7, as shown in FIG. 3 (7), the
ここでは先ず、ガラス基板１１の印刷面Ｂを６０℃の温水に２分間晒する。次に、印刷面Ｂをパラジウム触媒溶液に５分間晒す。パラジウム触媒溶液としては、パラジウム微粒子を水中に分散したもので、例えばＩＧ−０２１８Ａ（ディップソール社製商品名）が用いられる。その後、純水による超音波洗浄を５分間施す。これにより、パラジウムは、印刷パターン９ａを構成する第１のシランカップリング材料と選択的に結合する。例えば、第１のシランカップリング材料としてアミノ系シラン化合物を用いた場合には、パラジウムがアミノ基と配位結合する。そして、塗布膜１３を構成する第２のシランカップリング材料は、フッ素系シラン化合物のようなパラジウムと結合しない材料が用いられている。このため、印刷パターン９ａ上のみにパラジウム層１５が選択的に形成される。
Here, first, the printing surface B of the
尚、パラジウム触媒処理法によるパラジウム層１５の選択成膜は、パラジウム微粒子を水中に分散したパラジウム触媒溶液を用いた方法に限定されることはない。例えば、塩化スズ溶液と塩化パラジウム溶液を利用したセンシ／アクチ法、センシアクチ法、キャタアクセ法、パラジウム錯体を用いた方法などを利用しても良い。
The selective film formation of the
次に、ステップＳ８では、図３（８）に示すように、パラジウム層１５を密着層とし、このパラジウム層１５上に選択的に導電性材料を成膜して導電性パターン１７を形成する。
Next, in step S8, as shown in FIG. 3 (8), the
ここでは、例えば無電解めっきプロセスにより、パラジウム層１５の露出表面上のみに選択的にニッケル（Ｎｉ）膜を成膜し、このニッケル膜からなる導電性パターン１７を形成する。この場合、所定温度に加熱しためっき液（例えば上村工業社製のＮｉ−Ｂ成膜用めっき液ＢＥＬ−８０１、６０℃）に、ガラス基板１１の印刷面Ｂを１分間晒す成膜を行った。これにより、例えば膜厚２００ｎｍのニッケル膜からなる導電性パターン１７を、パラジウム層１５上に形成する。
Here, a nickel (Ni) film is selectively formed only on the exposed surface of the
尚、無電解めっきプロセスによって形成される導電性パターン１７の構成材料は、ニッケル（Ｎｉ）に限定されることはなく、一般に無電解めっきできるものであれば所望の特性に合わせて選択することで可能である。
In addition, the constituent material of the
以上の後、ステップＳ９では、形成された導電性パターン１７の低抵抗化のために、例えば２００℃で１時間のアニール処理を行う。これにより、電極として用いられる程度に導電性パターン１７を低抵抗化した。尚、このステップＳ９は、必要に応じて行えば良い。
After the above, in step S9, annealing treatment is performed at 200 ° C. for 1 hour in order to reduce the resistance of the formed
これにより、基板１１上に形成した印刷パターン９ａの上部に、パラジウム層１５および導電性パターン１７がこの順に選択的に成膜され、印刷パターン９ａから露出した基板１１上が塗布膜１３で覆われた構成の電子基板１０１が得られる。
As a result, the
以上説明したように本実施形態の手順によれば、図３（５）を用いて説明したように、第１のシランカップリング材料からなる印刷パターン９ａから露出している基板１１の表面を、第２のシランカップリング材料からなる塗布膜１３で覆った状態で、以降の工程が行われる。このため、これら以降の工程において、印刷パターン９ａを構成する第１のシランカップリング材料が溶け出した場合であっても、溶け出した材料が基板１１の表面に結合することが防止される。
As described above, according to the procedure of the present embodiment, as described with reference to FIG. 3 (5), the surface of the
特に、塗布膜１３を構成する第２のシランカップリング材料としてフッ素系材料などを適宜選択することにより、第２のシランカップリング材料に対しても、溶け出した第１のシランカップリング材料が結合することが防止される。
In particular, by appropriately selecting a fluorine-based material or the like as the second silane coupling material that constitutes the
これにより、例えば図３（６）を用いて説明したステップＳ６において、第１のシランカップリング材料からなる印刷パターン９ａの余剰分をリンス除去する場合であっても、印刷パターン９ａから溶け出した第１のシランカップリング材料が、塗布膜１３上に付着することはなない。同様に、図３（７）を用いて説明した第７ステップにおいて、パラジウム触媒溶液内に印刷パターン９ａを構成する第１のシランカップリング材料が溶け出したとしても、これが塗布膜１３上に付着することはなない。
Thus, for example, in step S6 described with reference to FIG. 3 (6), even if the excess of the
したがって、基板１１に結合した単分子層構造の印刷パターン９ａの形状精度が保たれ、さらにはこの印刷パターン９ａ上に選択的に成膜されるパラジウム層１５およびこの上部の導電性パターン１７の形状精度を、初期の印刷パターン９ａと同様に保つことが可能である。
Accordingly, the shape accuracy of the printed
この結果、初期の印刷形成による印刷パターン９ａの形状精度を損なうことなく導電性パターン１７を形成することができ、簡便に高精細な導電性パターン１７を得ることが可能になる。しかも、スタンプ７の形成のために１回のリソグラフィー工程を行うだけで良く、導電性パターン１７形成のために毎回リソグラフィー工程を行う必要がいため、製造コストの削減が図られる。
As a result, the
尚、上記の一連のプロセスにおいて例示した具体例の手順により、精細度がライン／スペースで１０／１０（μｍ）の電極パターンが得られることが確認されている。 It has been confirmed that an electrode pattern having a definition of 10/10 (μm) in line / space can be obtained by the procedure of the specific example illustrated in the above series of processes.
７…スタンプ、１１…基板、９ａ…印刷パターン（第1のシランカップリング材料）、１３…塗布膜（第２のシランカップリング材料）、１５…パラジウム層、１７…導電性パターン、１０１…電子基板
DESCRIPTION OF
Claims (6)
前記印刷パターンから露出する前記基板の表面に対して、パラジウムと結合しない第２のシランカップリング材料を結合させて塗布膜を成膜する第２工程と、
前記印刷パターン上に選択的にパラジウム層を成膜する第３工程と、
前記パラジウム層上に、選択的に導電性材料を成膜して導電性パターンを形成する第４工程とを、第１工程から第４工程まで順次行う
ことを特徴とする導電性パターンの形成方法。 A first step of forming a printed pattern made of a first silane coupling material bonded to palladium on the surface of the substrate;
A second step of forming a coating film by bonding a second silane coupling material that does not bond to palladium to the surface of the substrate exposed from the printed pattern;
A third step of selectively forming a palladium layer on the printed pattern;
A method of forming a conductive pattern, comprising sequentially performing a fourth step of forming a conductive pattern by selectively forming a conductive material on the palladium layer from the first step to the fourth step. .
前記第２工程と第３工程との間に、前記印刷パターンを構成する第1のシランカップリング材料の余剰分を除去するためのリンス工程を行う
ことを特徴とする導電性パターンの形成方法。 In the method for forming a conductive pattern according to claim 1,
A method for forming a conductive pattern, comprising performing a rinsing step for removing excess of the first silane coupling material constituting the print pattern between the second step and the third step.
前記第１工程では、ポリジメチルシロキサンからなるスタンプを用いて印刷パターンを形成する
ことを特徴とする導電性パターンの形成方法。 In the formation method of the electroconductive pattern of Claim 1,
In the first step, a printed pattern is formed using a stamp made of polydimethylsiloxane.
前記第２工程では、前記第２のシランカップリング材料としてフッ素系シラン化合物を用い、このフッ素シラン化合物をフッ素系の溶剤に溶解させた溶液に前記基板における前記印刷パターン形成面を晒す
ことを特徴とする導電性パターンの形成方法。 In the formation method of the electroconductive pattern of Claim 1,
In the second step, a fluorine-based silane compound is used as the second silane coupling material, and the printed pattern forming surface of the substrate is exposed to a solution obtained by dissolving the fluorine-silane compound in a fluorine-based solvent. A method for forming a conductive pattern.
前記第４工程では、めっき法による導電性パターンの形成を行う
ことを特徴とする導電性パターンの形成方法。 In the formation method of the electroconductive pattern of Claim 1,
In the fourth step, a conductive pattern is formed by a plating method.
前記パターン上に選択的に形成されたパラジウム層と、
前記パラジウム層を介して前記パターン上に選択的に形成された導電性パターンと、
前記パターンから露出した基板上を覆う第２のシランカップリング材料からなる塗布膜とを備えた
ことを特徴とする電子基板。
A pattern comprising a first silane coupling material formed on the substrate;
A palladium layer selectively formed on the pattern;
A conductive pattern selectively formed on the pattern through the palladium layer;
An electronic substrate comprising: a coating film made of a second silane coupling material covering the substrate exposed from the pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006068764A JP2007250615A (en) | 2006-03-14 | 2006-03-14 | Method for forming conductive pattern and electronic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006068764A JP2007250615A (en) | 2006-03-14 | 2006-03-14 | Method for forming conductive pattern and electronic substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007250615A true JP2007250615A (en) | 2007-09-27 |
Family
ID=38594624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006068764A Pending JP2007250615A (en) | 2006-03-14 | 2006-03-14 | Method for forming conductive pattern and electronic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007250615A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164635A (en) * | 2000-06-30 | 2002-06-07 | Seiko Epson Corp | Method for forming conductive film pattern, electro- optical device and electronic apparatus |
| JP3380880B2 (en) * | 1999-01-14 | 2003-02-24 | 学校法人立命館 | Method for forming three-dimensional device structure |
| JP2005135974A (en) * | 2003-10-28 | 2005-05-26 | Seiko Epson Corp | Method of forming insulating film, piezoelectric device, ferroelectric device, and electronic equipment |
-
2006
- 2006-03-14 JP JP2006068764A patent/JP2007250615A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3380880B2 (en) * | 1999-01-14 | 2003-02-24 | 学校法人立命館 | Method for forming three-dimensional device structure |
| JP2002164635A (en) * | 2000-06-30 | 2002-06-07 | Seiko Epson Corp | Method for forming conductive film pattern, electro- optical device and electronic apparatus |
| JP2005135974A (en) * | 2003-10-28 | 2005-05-26 | Seiko Epson Corp | Method of forming insulating film, piezoelectric device, ferroelectric device, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Menard et al. | Improved surface chemistries, thin film deposition techniques, and stamp designs for nanotransfer printing | |
| CN101641219B (en) | Method to form a pattern of functional material on a substrate using a mask material | |
| JP3646784B2 (en) | Thin film pattern manufacturing method and microstructure | |
| US6518168B1 (en) | Self-assembled monolayer directed patterning of surfaces | |
| TW404890B (en) | Patterning method, patterning apparatus, patterning template, and method for manufacturing the patterning template | |
| JP2013530512A (en) | Selective nanoparticle assembly system and method | |
| JP5891814B2 (en) | Pattern structure manufacturing method and pattern forming substrate used therefor | |
| JP2007142362A (en) | Stamp and its manufacturing method, nano pattern forming method, and methods of manufacturing thin film transistor and liquid crystal display using the same | |
| JP2003218498A (en) | Method of forming pattern, semiconductor device and metal conductive pattern employed in semiconductor device | |
| JP2005521238A (en) | Method for defining the source and drain and the gap between them | |
| US9575226B2 (en) | Positive microcontact printing | |
| JP2003209340A (en) | Method of manufacturing conductive-pattern forming body | |
| JP2003209339A (en) | Method of manufacturing conductive-pattern forming body | |
| WO2017016236A1 (en) | Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof | |
| JP2006168297A (en) | Printing plate and method for manufacturing printing plate | |
| JP2007246949A (en) | Conductive pattern forming method, and electronic substrate | |
| US8541165B2 (en) | Resin film forming method | |
| JP2007250615A (en) | Method for forming conductive pattern and electronic substrate | |
| JP4202054B2 (en) | Method for forming a thin film pattern | |
| JP5168805B2 (en) | Letterpress for letterpress reversal offset printing and method for producing the same, or printed matter production method using the same | |
| US20100101713A1 (en) | Printing mold and manufacturing method thereof, and method of forming thin film pattern using the same | |
| JP4300012B2 (en) | Multilayer wiring board | |
| WO2019163529A1 (en) | Semiconductor element production method, electronic device production method, semiconductor element, and electronic device | |
| JP3934025B2 (en) | Multilayer wiring board | |
| Sheu et al. | Selective deposition of gold nanoparticles on SiO2/Si nanowire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081010 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20091021 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
| A977 | Report on retrieval |
Effective date: 20101125 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20101201 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110330 |