JP2007246328A - 積層型サーミスタ及びその製造方法 - Google Patents

Abstract

【課題】低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上させるための技術を提供する。
【解決手段】図２中、室温抵抗率が２×１０^４［Ωｃｍ］以下でかつＰＴＣジャンプが１．６以上のＰＴＣ特性を有する試料は四角でプロットし、室温抵抗率又はＰＴＣ特性が上記範囲外のものを菱形でプロットした。その結果、所望の室温抵抗率及びＰＴＣ特性を兼備した試料については、２．３５α−２．３９＜β＜２．３５α−２．３２（但し、１．０２≦α≦１．１）を満足する。換言すると、α及びβを上記範囲内で制御することにより、室温抵抗率及びＰＴＣ特性を積層型サーミスタとして好ましいものとすることができる。
【選択図】図２

Description

本発明は、内部電極にＮｉ系金属を用い、正の抵抗温度特性を有する積層型サーミスタに関する。

サーミスタとして、正の抵抗温度特性を有する、つまり温度の上昇に対して抵抗が増加するサーミスタがある。このサーミスタはＰＴＣ（Positive Temperature Coefficient）サーミスタと称される。ＰＴＣサーミスタは、チタン酸バリウム（ＢａＴｉＯ_３）を主成分とし微量の希土類元素を添加して導電性をもたせた半導体磁器と電極とを備えて構成されており、例えば回路の過電流保護素子として、あるいは温度センサ等として広く利用されている。

近年、消費電力をできるだけ抑えるためにＰＴＣサーミスタの低抵抗化の要望が強い。抵抗は電極面積に反比例するため、電極面積が大きいほど抵抗を低減することができるが、従来の単板型の半導体磁器では電極面積を大きくすることに限界があり、近年の低抵抗化には応えられない。このため、単板型に代わるものとして、積層型のＰＴＣサーミスタが提案されている（例えば特許文献１参照）。積層型ＰＴＣサーミスタは、半導体セラミック層と内部電極を交互に積層してなる積層体を一体焼成して得られた焼結体に外部電極を形成してなるもので、この積層型ＰＴＣサーミスタによれば、内部電極の電極面積を大幅に増やすことができ、それだけ低抵抗化を可能にでき、上述の要請に応えられる。

内部電極にはオーミック性、及び焼成時の耐熱性に優れた金属を採用する必要がある。このような金属として、ＮｉあるいはＮｉ系合金（以下、両者を総称して「Ｎｉ系金属」という）が有効である。しかし、このＮｉ系金属を内部電極として採用する場合、通常の単板型と同様に大気中にて焼成すると電極が酸化されてしまうという問題がある。このため、Ｎｉ系金属の酸化を回避するために、還元雰囲気中でセラミック層とＮｉ系金属からなる内部電極とを同時に焼成している。但し、焼成時の酸素分圧が低すぎるとＰＴＣサーミスタの粒界の吸着酸素が不足し、急激にＰＴＣ特性が劣化してしまう。このため、還元雰囲気中での焼成の後に、内部電極が酸化されない程度の低温で酸化処理を行うことにより、ＰＴＣ特性を改善することが行われている。例えば特許文献１では、その実施例において（Ｂａ_{０．９９８−ｘ}Ｃａ_ｘＬａ_{０．００２}）_ｍＴｉＯ_３＋ｙＭｎＯ_２＋０．０１ＳｉＯ_２、ｘ＝０．０２〜０．４５、ｙ＝０．００００２〜０．０１５、ｍ＝０．９８〜１．０６の組成を採用し、還元雰囲気中にて１３５０℃で２時間焼成した後、大気中にて８００℃で２時間加熱するという酸化処理を行っている。

特開平６−１５１１０３号公報（実施例）

特許文献１に記載の積層型ＰＴＣサーミスタによれば、たしかに低抵抗化を図ることができる。しかしながら、本発明者が特許文献１に記載の組成物に対して特許文献１に記載の条件で還元雰囲気中の焼成ならびに酸化処理を行った結果、十分なＰＴＣ特性を備えた積層型サーミスタを得ることができなかった。
本発明は、このような技術的課題に基づいてなされたもので、低抵抗化を図りつつ酸化処理後のＰＴＣ特性を向上させるための技術を提供することを目的とする。

本発明者は酸化処理後のＰＴＣ特性を向上させるために、組成面、製造条件の観点から様々な検討を行った。その結果、これまで単なる焼結助剤として考えられていたＳｉＯ_２はＴｉ／Ｂａサイトの比と相関があり、両者が特定の関係にあるときに、低抵抗率と高いＰＴＣ特性を兼備することができることを知見した。すなわち、本発明は、半導体セラミック層と内部電極とが交互に積層されるとともに、内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタであって、内部電極はＮｉ系金属から構成され、半導体セラミック層は、一般式（Ｂａ_{１-ｘ−ｙ}Ｓｒ_ｘＲｅ_ｙ）_αＴｉＯ_３＋βＳｉＯ_２＋ｚＭｎで示される化合物を含む焼結体から構成され、ＲｅはＹ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｒ、Ｎｄ、Ｄｙからなる群から選択される少なくとも１種で表されるとともに、ｘ、ｙ、αはそれぞれモル比で、０≦ｘ≦０．３、０．００２≦ｙ≦０．００８、１．０２≦α≦１．１であり、ｚは０≦ｚ［ｍｏｌ］≦０．００１５、βは、１．０２≦α≦１．１の範囲において２．３５α−２．３９＜β［ｍｏｌ］＜２．３５α−２．３２を満足し、焼結体の空隙率は５〜２５％であることを特徴とする積層型サーミスタを提供する。
上記一般式において、ｘは０．０５≦ｘ≦０．３であることが好ましく、ｚは０．０００２≦ｚ≦０．００１３であることが好ましい。ｘ及び／又はｚをこの範囲とすることにより、より高いＰＴＣ特性を得ることができる。

また製造条件の観点からは、還元雰囲気中の焼成温度は１１８０〜１２８０℃が好ましいことがわかった。特許文献１のように１３００℃で焼成すると、高密度のものが得られるがＰＴＣ特性は所望の値を示さないのである。
また焼成後の酸化処理温度は、５００〜８５０℃、より好ましくは５５０〜６５０℃とすればよい。

本発明によれば、低抵抗であり、かつＰＴＣ特性が高い積層型サーミスタを提供することができる。

以下、添付図面に示す実施の形態に基づいてこの発明を詳細に説明する。
図１は、本実施の形態における積層型サーミスタの構成を示す断面図である。
積層型サーミスタ１は直方体状のもので、半導体セラミック層２とＮｉ系金属からなる内部電極３とを交互に積層して積層体を形成し、この積層体を一体焼成して焼結体４が構成されている。この焼結体４は、上記積層体を還元性雰囲気中にて高温焼成した後、大気中にて低温の酸化処理を施すことによって形成されたものである。

焼結体４の左端面４ａ及び右端面４ｂには各内部電極３の一端面３ａのみが交互に露出しており、他の端面３ｂはセラミック層２の内部に位置して焼結体４内に埋設されている。また、上記焼結体４の左端面４ａ及び右端面４ｂには外部電極５が形成されており、この外部電極５は内部電極３の一端面３ａと電気的に接続されている。例えばＡｇやＡｇ−Ｐｄ合金を焼付けて外部電極５とすることができる。

本発明において、半導体セラミック層２は以下の一般式で示される化合物を含む。
（Ｂａ_{１-ｘ−ｙ}Ｓｒ_ｘＲｅ_ｙ）_αＴｉＯ_３＋βＳｉＯ_２＋ｚＭｎ・・・式（１）
ここで、ＲｅはＹ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｒ、Ｎｄ、Ｄｙからなる群から選択される少なくとも１種で表されるとともに、
ｘ、ｙ、αはそれぞれモル比で、
０≦ｘ≦０．３、
０．００２≦ｙ≦０．００８、
１．０２≦α≦１．１であり、
ｚは０≦ｚ［ｍｏｌ］≦０．００１５、
βは、１．０２≦α≦１．１の範囲において２．３５α−２．３９＜β［ｍｏｌ］＜２．３５α−２．３２を満足することを特徴とする。

一般式中におけるｘ、ｙ及びｚの限定理由は以下の通りである。
Ｓｒ量を示すｘは、０≦ｘ≦０．３の範囲とする。Ｓｒの添加によりキュリー温度を変動させることができる。但し、ｘが増加するにつれてキュリー温度が低下し、ｘが０．３を超えるとキュリー温度と室温との差が小さくなるため、ｘの上限は０．３とする。本願では、室温抵抗率の２倍の抵抗率になる温度をキュリー温度という。キュリー温度は、ＰＴＣサーミスタの用途に応じて調整する必要がある。例えば、電池パック内にＰＴＣサーミスタを入れて電池セルの温度を検出する場合があるが、電池パックに要求されるキュリー温度は８０〜９０℃である。よって、本発明のＰＴＣサーミスタを電池パック用に用いる場合には、ｘを０．０５≦ｘ≦０．０７５の範囲とすればよい。
また後述する実施例で示すように、所定量のＳｒを含有させることにより、Ｓｒを含有しない場合よりもＰＴＣ特性を向上させることができる。高いキュリー温度を得たい場合には、ｘは、０≦ｘ≦０．２５の範囲とすることが好ましく、さらには０．０５≦ｘ≦０．１５とすることが好ましい。ＰＴＣ特性を重視する場合には、ｘは、０．０５≦ｘ≦０．３の範囲とすることが好ましく、さらには０．１≦ｘ≦０．３とすることが好ましい。

ＲｅはＹ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｒ、Ｎｄ、Ｄｙからなる群から選択される少なくとも１種で表される。Ｒｅは半導体化剤として機能し、その量を示すｙは、０．００２≦ｙ≦０．００８の範囲とする。この範囲で、高いＰＴＣ特性を得ることができる。これに対し、ｙが０．００２未満では、半導体セラミック層２を構成する磁器を半導体化させることが困難である。また、ｙが０．００８を超えると、室温（２５℃）での抵抗率（以下、「室温抵抗率」という。）が高くなるとともに、ＰＴＣ特性が低下してしまう。
ｙは、０．００２≦ｙ≦０．００６の範囲とすることが好ましく、さらには０．００３≦ｙ≦０．００５とすることが好ましい。Ｒｅのなかでは室温抵抗率が低く、かつＰＴＣ特性が高いという理由から、Ｙ、Ｓｍが特に好ましい。

Ｍｎ量を示すｚは、０≦ｚ≦０．００１５の範囲とする。Ｍｎの添加はＰＴＣ特性を向上させる上で有効である。但し、ｚが大きくなりすぎると（例えば０．１ｍｏｌになると）室温抵抗率が高くなりすぎてＰＴＣ特性が得られず、温度の上昇に対して抵抗が減少してしまうＮＴＣ（Negative Temperature Coefficient）特性を示す。
ｚは、０．０００２≦ｚ≦０．００１３の範囲とすることが好ましく、さらには０．０００５≦ｚ≦０．００１とすることが好ましい。

ここで、（Ｂａ_{０．７７２}Ｓｒ_{０．２２３}Ｙ_{０．００５}）_αＴｉＯ_３＋βＳｉＯ_２＋０．００１Ｍｎの組成において、以下の条件で還元焼成ならびに酸化処理を行って作製したＰＴＣサーミスタ（試料Ｎｏ．１〜２６）の室温抵抗率、ＰＴＣジャンプ、ならびに空隙率を表１に示す。ＰＴＣジャンプはＰＴＣ特性を判断するための一指標となるものであり、Ｌｏｇ_１０（２００℃での抵抗率／室温抵抗率）として算出した。ＰＴＣジャンプの値が大きいほど、ＰＴＣ特性が高いと判断することができ、また上述の通り室温抵抗率が低いほどＰＴＣサーミスタの消費電力を抑える上で好ましい。なお、内部電極には純Ｎｉ電極を用い、還元焼成条件及び酸化処理条件は以下の通りとした。

試料Ｎｏ．１〜２６の還元焼成条件：
雰囲気：水素と窒素の混合雰囲気（水素と窒素の比率は体積比で１．２：９８．８とした）
焼成時間：２時間
焼成温度：表１に示す通り。
試料Ｎｏ．１〜２６の酸化処理条件：
雰囲気：酸素濃度２０％（大気中）
酸化処理時間：２時間
酸化処理温度：６００℃

表１に示すように、αを固定してβを変動させることにより、室温抵抗率、ＰＴＣ特性、ならびに空隙率が変動する。αに対してβが小さすぎても、また大きすぎても室温抵抗率及び／又はＰＴＣ特性が劣化してしまう。例えばβの値が０．０５ｍｏｌと同一である試料Ｎｏ．３と試料Ｎｏ．７とを比較すると、αが１．０２である試料Ｎｏ．３については室温抵抗率が２．０×１０^４［Ωｃｍ］以下と低くかつＰＴＣジャンプが１．６以上と高いＰＴＣ特性を示すが、αが１．０４である試料Ｎｏ．７についてはＰＴＣ特性が不十分である。つまり、０．０５ｍｏｌというＳｉＯ_２添加量はαが１．０２の場合には適量であるが、αが１．０４の場合には少なすぎるといえる。
同様に、βの値が０．２４ｍｏｌと同一である試料Ｎｏ．１８と試料Ｎｏ．２１とを比較すると、αが１．１０である試料Ｎｏ．２１については室温抵抗率が低くかつＰＴＣ特性が高いが、αが１．０８である試料Ｎｏ．１８については室温抵抗率が高すぎ、ＰＴＣ特性ではなくＮＴＣ特性を示した。つまり、０．２４ｍｏｌというＳｉＯ_２添加量はαが１．０８の場合には多すぎるが、モル比Ｂａサイト／Ｔｉサイトが１．１０の場合には適量であるといえる。

図２は、試料Ｎｏ．１〜２２のα及びβをプロットしたグラフである。図２中、室温抵抗率が２×１０^４［Ωｃｍ］以下でかつＰＴＣジャンプが１．６以上のＰＴＣ特性を有する試料は四角でプロットし、室温抵抗率又はＰＴＣ特性が上記範囲外のものを菱形でプロットした。その結果、所望の室温抵抗率及びＰＴＣ特性を兼備した試料については、２．３５α−２．３９＜β＜２．３５α−２．３２（但し、１．０２≦α≦１．１）を満足することが確認できた。換言すると、α及びβを上記範囲内で制御することにより、室温抵抗率及びＰＴＣ特性を積層型サーミスタ１として好ましいものとすることができる。したがって、βは単独で決定すべきではなく、αに応じて決定すべきである。

試料Ｎｏ．２３〜２６のように、αが１．０２未満又はαが１．１０を超えると、室温抵抗率が高くなり、ＰＴＣ特性が劣化してしまう。したがって、本発明ではαは１．０２≦α≦１．１０とする。αは１．０２≦α≦１．０８の範囲とすることが好ましく、さらには１．０２≦α≦１．０５とすることが好ましい。

本発明において、焼結体４の空隙率は５〜２５％である。空隙率は室温抵抗率及びＰＴＣ特性と相関があり、空隙率が５％未満と低すぎるとＰＴＣ特性が劣化する。一方、空隙率が２５％を超えるほど高いと、室温抵抗率が大きくなり、ＰＴＣ特性も劣化する。例えば表１の試料Ｎｏ．１８の空隙率は２５．８％であり、本発明が推奨する範囲外である。試料Ｎｏ．１８は室温抵抗率が４．６×１０^９と非常に高く、ＰＴＣジャンプは−０．２と、ＰＴＣ特性を示さない。
好ましい空隙率は１０〜２５％、さらに好ましくは１０〜２３％である。表１に示すように、α及びβが本発明で推奨する範囲内にあり、かつ空隙率が１０〜２５％である試料Ｎｏ．２〜４、８、９、１４、１５は室温抵抗率が１．０×１０^４以下と低く、かつＰＴＣジャンプが２．０以上と、積層型サーミスタ１として特に好ましい特性を示している。

また空隙率を変動させる要因として、還元焼成条件も挙げられる。組成が本発明の範囲内でも、空隙率が２５％を超える試料Ｎｏ．２７、２９は室温抵抗率が１．０×１０^９と高く、ＰＴＣ特性も不十分である。また組成が本発明の範囲内であるが、空隙率が５％未満の試料Ｎｏ．２８、３０は室温抵抗率は低いが、ＰＴＣ特性が不十分となる。

上記した積層型サーミスタ１を作製するには、原料を配合した後に仮焼し、得られた仮焼体を粉砕してスラリーを作製する。そして、そのスラリーを用いて半導体セラミック層用グリーンシートを作製した後、グリーンシートの上面に内部電極用ペーストを印刷して内部電極３を形成する。次いで、グリーンシートを積層して得られた積層体を焼結し、得られた焼結体４に対して酸化処理（熱処理）を施すのである。以下、各工程について詳述する。

主成分の原料として、酸化物又は加熱により酸化物となる化合物を用いる。具体的にはＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、ＳｉＯ_２、Ｍｎ（ＮＯ_３）_２６Ｈ_２Ｏ、Ｒｅの酸化物（例えばＹ₂Ｏ₃）を用いることができる。なお、上述した原料粉末に限らず、２種以上の金属を含む複合酸化物の粉末を原料粉末としてもよい。各原料粉末の平均粒径は０．１〜３．０μｍの範囲で適宜選択すればよい。

原料粉末を上記式（１）の組成になるようにそれぞれ秤量した後、原料粉末を純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて４〜８時間粉砕混合した後、乾燥させ混合粉末を得る。この混合粉末を仮成形し、１０００〜１２００℃の範囲内で所定時間保持する仮焼を行う。このときの雰囲気はＮ_２又は大気とすればよい。仮焼の保持時間は０．５〜５時間の範囲で適宜選択すればよい。
次いで、この仮焼体を解砕して得た仮焼粉を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加して１０〜２０時間混合し、所定粘度のスラリーを得る。この半導体セラミック層用スラリー中の溶剤、バインダ、可塑剤の含有量には制限はないが、例えば、溶剤の含有量は１０〜５０重量％、バインダの含有量は１〜１０重量％程度の範囲で設定することができる。また、スラリー中には、必要に応じて分散剤等を１０重量％以下の範囲で含有させることができる。

得られたスラリーを、ポリエステルフィルム等の上にドクターブレード法等で塗布、乾燥して厚さ１０〜１００μｍのグリーンシートを作製する。このグリーンシートを短冊状に打ち抜いて多数の半導体セラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷等で印刷して内部電極３を形成する。内部電極３はその一端面３ａのみがグリーンシートの端縁まで延びて、他の端面３ｂはグリーンシートの内側に位置するように形成する。なお、内部電極用ペーストは、Ｎｉ粉末又はＮｉ合金粉末と電気絶縁材（ワニス）を混合して調製することができる。Ｎｉ合金粉末としては、例えばＮｉ−Ｐｄ粉末を用いることができる。

次いで、半導体セラミック層２と内部電極３とが交互に重なり、かつ内部電極３の一端面３ａが半導体セラミック層２の左端縁、右端縁に交互に露出するようグリーンシートを積層し、その上面及び下面に内部電極３が形成されていない半導体セラミック層２を重ねる。これをプレスで積層方向に加圧、圧着する。圧着体をカッター等で所望のサイズに切断し、積層体とする。これにより、上記各内部電極３の一端面３ａのみが積層体の左端面又は右端面に露出し、残りの端面３ｂは積層体の内部に封入されることとなる。

積層体を大気中、４００〜６００℃で１〜２時間加熱保持してバインダを除去する。その後、還元雰囲気中、１１８０〜１２８０℃で０．５〜４時間積層体を焼結し、焼結体４を得る。還元雰囲気は例えば水素と窒素の混合雰囲気とすることができ、還元雰囲気中で焼結するのは、内部電極３としてのＮｉ系金属電極の酸化を防止するためである。

続いて焼結体４に対して酸化雰囲気中、酸化処理（熱処理）を施す。酸化処理の条件はＮｉ系金属電極の酸化を防止しつつ、かつ半導体セラミック層２のＰＴＣ特性を改善することができるものとしなければならない。例えば、大気中、５００〜８５０℃で焼結体４を０．５〜６時間加熱保持することにより、酸化処理を行うことができる。酸化処理温度が５００℃未満では、酸化処理が十分に進行しない。また酸化処理温度が８５０℃を超えると、内部電極３が酸化してしまう。酸化処理の温度は５５０〜６５０℃、酸化処理時間は０．４〜６時間、さらには０．４〜３時間とすることが好ましい。酸化処理の際、酸素濃度を変動させることにより、室温抵抗率及びＰＴＣ特性を変動させることができる。酸素濃度は酸化処理温度及び酸化処理時間に応じて設定する必要があり、酸化処理温度が５５０〜６５０℃、酸化処理時間が２時間のときには酸素濃度は１０〜３０％程度とすればよく、酸化処理時間が２時間であっても酸化処理温度がより高温のときには酸素濃度は１．０％以下、さらには０．１〜０．５％程度とすることが好ましい。なお、酸化処理の温度及び時間は焼結体４の寸法に応じて適宜設定する必要がある。
酸化処理後の焼結体４の左端面４ａ及び右端面４ｂに外部電極用ペーストを塗布した後、大気中５５０〜６５０℃で焼き付けて外部電極５を形成して外部電極５と内部電極３の一端面３ａとを電気的に接続することにより、図１に示した積層型サーミスタ１を得ることができる。外部電極用ペーストとしては、例えばＡｇペーストやＡｇ−Ｐｄペーストを用いることができる。

以下、本発明を具体的な実施例に基づいて説明する。
ＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、Ｙ₂Ｏ_３、ＳｉＯ_２、Ｍｎ（ＮＯ_３）_２・６Ｈ_２Ｏを表３の組成になるようにそれぞれ秤量した後、純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて６時間混合した後、乾燥させ混合粉末を得た。この混合粉末を仮成形し、１１００℃で４時間保持する仮焼を行った。このときの雰囲気は大気中とした。次いで、この仮焼体を解砕して得た仮焼粉末（平均粒径１μｍ）を純水ならびに粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダ及び可塑剤を添加して３本ロールにて２０時間混合し、半導体セラミック層形成用スラリーを得た。なお、溶剤、バインダ、可塑剤の配合比はそれぞれ以下の通りとした。
溶剤：粉末１００重量部に対して５０重量部配合した。
バインダ：粉末１００重量部に対して５重量部配合した。
可塑剤：粉末１００重量部に対して２．５重量部配合した。

得られた半導体セラミック層形成用スラリーをポリエステルフィルムの上にドクターブレード法で塗布、乾燥して厚さ８０μｍのグリーンシートを作製した。このグリーンシートを５０ｍｍ×５０ｍｍの寸法に打ち抜いて多数のセラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷で印刷して内部電極を形成した。なお、内部電極用ペーストは、平均粒径０．２μｍのＮｉ粉末１００重量部に対して電気絶縁材としてのＢａＴｉＯ_３を１０重量部加え、混練して調製した。
内部電極の一端面がセラミック層の左端部、右端部に交互に露出するようグリーンシートを積層し、その上面及び下面に、内部電極が形成されていないグリーンシートを重ね、これをプレスで積層方向に加圧、圧着した。圧着体をカッターで切断し、２ｍｍ×１．２ｍｍ×１．２ｍｍの積層体を得た。
積層体を大気中、６００℃で２時間加熱保持してバインダを除去した後、還元雰囲気中、１２００℃で２時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は１：９９とした。
続いて焼結体を大気中、８００℃で２時間加熱保持することにより、酸化処理を行った。なお、酸素濃度は０．２％とした。酸化処理後の焼結体の左端面及び右端面にＡｇペーストを塗布した後、大気中６５０℃で焼き付けて外部電極を形成し、図１に示した構成を有する積層型サーミスタを得た。得られた積層型サーミスタについて、２５〜２００℃における抵抗率を測定した。その結果を図３に示す。また積層型サーミスタのキュリー温度及びＰＴＣジャンプを求めた。その結果を表３に示す。

表３及び図３に示すように、Ｓｒの添加によりキュリー温度及びＰＴＣ特性を変動させることができる。ｘが増加するにつれてＰＴＣ特性が向上するが、その一方でキュリー温度が低下してしまうため、ｘは０≦ｘ≦０．３、さらには０≦ｘ≦０．２５とすることが好ましい。２．２以上のＰＴＣジャンプを得たい場合には、ｘは、０．０５≦ｘ≦０．３の範囲とすることが好ましく、さらには０．１≦ｘ≦０．３とすることが好ましい。

ＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、ＳｉＯ_２、Ｍｎ（ＮＯ_３）_２・６Ｈ_２Ｏ、Ｒｅの酸化物を（Ｂａ_{０．７７７−ｙ}Ｓｒ_{０．２２３}Ｒｅ_ｙ）_１．００ＴｉＯ_３＋０．０５ＳｉＯ_２＋０．００１Ｍｎ又は（Ｂａ_{０．７７７−ｙ}Ｓｒ_{０．２２３}Ｒｅ_ｙ）_１．０２ＴｉＯ_３＋０．０５ＳｉＯ_２＋０．００１Ｍｎの組成になるようにそれぞれ秤量し、ｙの値を０．００３ｍｏｌ、０．００５ｍｏｌ又は０．０１０ｍｏｌとした以外は実施例１と同様の条件で積層体を作製した。なお、Ｒｅとしては本発明が推奨するＬａ、Ｎｄ、Ｓｍ、Ｙの他、比較例としてＹｂを使用した。
次いで、実施例１と同様の条件で積層体からバインダを除去した後、還元雰囲気中、表４に示す各温度で２時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は１：９９とした。続いて焼結体を大気中、６００℃で２時間加熱保持することにより、酸化処理を行った。
酸化処理後の焼結体の左端面及び右端面にＡｇペーストを塗布した後、大気中、６００℃で焼き付けて外部電極を形成し、図１に示した構成を有する積層型サーミスタを得た。得られた積層型サーミスタについて、２５℃における抵抗率（室温抵抗率）、ＰＴＣジャンプ及び密度を測定した。また積層型サーミスタのキュリー温度及びＰＴＣジャンプを求めた。それらの結果を表４に示す。なお、室温抵抗率の欄で「高」と表示されているのは、室温抵抗率が１×１０^９Ωｃｍ以上のものである。

表４に示すように、ＲｅとしてＹｂを用いた場合にはＡ／Ｂ、ｙの値ならびに還元焼成温度を種々変動させても、所望のＰＴＣ特性を得ることができなかった。これに対し、ＲｅとしてＬａ、Ｎｄ、Ｓｍ、Ｙを用い、かつＡ／Ｂが１．０２の場合には低い室温低効率ならびに高いＰＴＣ特性を兼備することができた。但し、Ａ／Ｂが１．０２の場合にはｙが０．０１０ｍｏｌになるとＰＴＣ特性が低下することから、ｙは０．００２〜０．００８ｍｏｌとすることが好ましい。
なお、１３００℃で還元焼成した場合には、各試料とも高い密度を示すが、０．５以上のＰＴＣジャンプを得ることはできなかった。１３００℃で還元焼成した場合には、焼結体が緻密であるためにその後に酸化処理を施したとしても、酸素が焼結体の内部に浸透しにくく、酸化処理が十分に進行しないためであると推察される。

ＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、ＳｉＯ_２、Ｍｎ（ＮＯ_３）_２・６Ｈ_２Ｏ、Ｙ₂Ｏ_３を表５の組成になるようにそれぞれ秤量した以外は、実施例１と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタについて、２５〜２００℃における抵抗率を測定した。その結果を図４に示す。またＰＴＣジャンプを算出した。その結果を表５に示す。

表５に示すように、Ｍｎ量が０〜０．００２ｍｏｌの場合には２．５以上というＰＴＣジャンプを示したが、その量が０．１ｍｏｌになるとＰＴＣ特性ではなくＮＴＣ特性を示した。
また図４に示すように、Ｍｎ量が０．００１ｍｏｌの場合にはＭｎ量が０ｍｏｌの場合と同等の室温抵抗率を示すが、Ｍｎ量が０．００２ｍｏｌの場合には室温抵抗率が大幅に増加した。
したがって、低い室温抵抗率及び高いＰＴＣ特性を兼備するには、Ｍｎ量、つまりｚは０≦ｚ≦０．００１５、さらには０．０００５≦ｚ≦０．００１とすることが好ましい。

ＢａＣＯ_３、ＴｉＯ_２、ＳｒＣＯ_３、ＳｉＯ_２、Ｍｎ（ＮＯ_３）_２・６Ｈ_２Ｏ、Ｒｅの酸化物を表６の組成になるようにそれぞれ秤量した以外は、実施例１と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタについて、室温抵抗率、ＰＴＣジャンプ、空隙率を測定した。その結果を表６に示す。

表６に示すように、ＲｅとしてＳｍ、Ｌａ、Ｃｅ、Ｅｒ、Ｎｄ、Ｄｙを用いた場合にも、組成及び空隙率を本発明が推奨する範囲内とすることにより、室温抵抗率が低く、かつＰＴＣ特性が高いＰＴＣサーミスタを得ることができた。なかでも、ＲｅとしてＳｍを用いた場合に、室温抵抗率が低く、かつＰＴＣ特性が高いことが確認できた。

表７の組成になるように原料粉末をそれぞれ秤量し、還元焼成後の焼結体に表７に示す各条件で酸化処理を行った以外は実施例１と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタ（試料Ｎｏ．３１〜４０）について、２５〜２００℃における抵抗率を測定した。その結果を図５〜図８に示す。またＰＴＣジャンプを算出した。その結果を表７に示す。

図５は、酸化処理温度が８００℃である試料Ｎｏ．３１〜３３について、各温度における抵抗率を測定した結果を示している。図６は、酸化処理温度が７００℃である試料Ｎｏ．３４〜３６について、各温度における抵抗率を測定した結果を示している。図５及び図６に示すように、酸化処理温度が同じであれば、酸素濃度が高いほど室温抵抗率が高くなる。
また表７に示すように、酸化処理温度が８００℃のときには酸素濃度が２％のときにＰＴＣジャンプが大きくなり、酸化処理温度が７００℃のときには酸素濃度が２０％のときにＰＴＣジャンプが大きくなる。よって、酸化処理時の酸素濃度は酸化処理温度に応じて適宜設定する必要がある。
室温抵抗率が低く、かつＰＴＣ特性が良好であるという観点から、酸化処理温度が８００℃のときには酸素濃度を０．２〜２％、酸化処理温度が７００℃のときには酸素濃度を０．２〜２０％とすることが好ましい。

図７は、酸化処理温度が６００℃又は５００℃である試料Ｎｏ．３７〜４０について、各温度における抵抗率を測定した結果を示している。酸化処理温度が６００℃である試料Ｎｏ．３７及び試料Ｎｏ．３８は、表７に示すように、酸化処理時間が相違しても同等のＰＴＣ特性を示し、かつ図７に示すように室温抵抗率も同等である。
酸化処理温度が５００℃である試料Ｎｏ．３９（酸化処理時間：２ｈ）と試料Ｎｏ．４０（酸化処理時間：５ｈ）とを比較すると、酸化処理時間が長い試料Ｎｏ．４０の方が良好なＰＴＣ特性を示し、その特性は試料Ｎｏ．３７及び試料Ｎｏ．３８と同等であった。生産性を考慮すると、試料Ｎｏ．３８の酸化処理条件が好ましい。

図８は、試料Ｎｏ．３３、３６、３７、３９について、各温度における抵抗率を測定した結果を示している。試料Ｎｏ．３３、３６、３７、３９は、それぞれ酸化処理温度が異なる以外は同一の条件で酸化処理されたものである。室温抵抗率が小さく、かつＰＴＣ特性が良好であることから、６００℃近傍での酸化処理が好ましいことがわかった。

表８の組成になるように原料粉末をそれぞれ秤量し、還元焼成後の焼結体に表８に示す各条件で酸化処理を行った以外は実施例１と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタの端部にブラスト処理を施し、Ｎｉ内部電極を露出させた後、Ａｇペーストを塗布し、Ｎｉ内部電極の抵抗率を測定した。その結果を表８及び図９に示す。

表８及び図９に示すように、酸素濃度が０．２％、２．０％、２０．８％と高くなるにつれてＮｉ内部電極の抵抗率が上昇し、Ｎｉ内部電極の酸化が進むといえる。但し、酸化処理温度が５００℃又は６００℃の場合には酸素濃度が２０．８％と高くても、抵抗率の上昇を抑制することができた。よって、Ｎｉ内部電極の酸化を防止するには、酸化処理温度は５００〜６５０℃、さらには５５０〜６００℃とすることが好ましいことが確認できた。Ｎｉ内部電極の酸化防止かつＰＴＣ特性の改善効果が大きいという観点からは５５０〜６５０℃で酸化処理を行うことが好ましい。
酸化処理温度が８００℃又は７００℃の場合、酸素濃度が０．２％から２．０％になると急激に抵抗が増大するため、酸素濃度は１．０％以下、さらには０．１〜０．５％とすることが好ましい。

本実施の形態における、積層型サーミスタを説明するための断面図である。 試料Ｎｏ．１〜２２のα及びβをプロットしたグラフである。 実施例１で作製した積層型サーミスタの２５〜２００℃における抵抗率を示すグラフである。 実施例３で作製した積層型サーミスタの２５〜２００℃における抵抗率を示すグラフである。 実施例５で作製した積層型サーミスタ（試料Ｎｏ．３１〜３３）の２５〜２００℃における抵抗率を示すグラフである。 実施例５で作製した積層型サーミスタ（試料Ｎｏ．３４〜３６）の２５〜２００℃における抵抗率を示すグラフである。 実施例５で作製した積層型サーミスタ（試料Ｎｏ．３７〜４０）の２５〜２００℃における抵抗率を示すグラフである。 実施例５で作製した積層型サーミスタ（試料Ｎｏ．３３、３６、３７、３９）の２５〜２００℃における抵抗率を示すグラフである。 実施例６で作製した積層型サーミスタの電極抵抗率を示すグラフである。

符号の説明

１…積層型サーミスタ、２…半導体セラミック層、３…内部電極、４…焼結体、５…外部電極

Claims (6)

1. 半導体セラミック層と内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタであって、
   前記内部電極はＮｉ系金属から構成され、
   前記半導体セラミック層は、一般式（Ｂａ_{１-ｘ−ｙ}Ｓｒ_ｘＲｅ_ｙ）_αＴｉＯ_３＋βＳｉＯ_２＋ｚＭｎで示される化合物を含む焼結体から構成され、ＲｅはＹ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｒ、Ｎｄ、Ｄｙからなる群から選択される少なくとも１種で表されるとともに、
   ｘ、ｙ、αはそれぞれモル比で、
   ０≦ｘ≦０．３、
   ０．００２≦ｙ≦０．００８、
   １．０２≦α≦１．１であり、
   ｚは０≦ｚ［ｍｏｌ］≦０．００１５、
   βは、１．０２≦α≦１．１の範囲において２．３５α−２．３９＜β［ｍｏｌ］＜２．３５α−２．３２を満足し、
   前記焼結体の空隙率は５〜２５％であることを特徴とする積層型サーミスタ。
2. ０．０５≦ｘ≦０．３であることを特徴とする請求項１に記載の積層型サーミスタ。
3. ０．０００２≦ｚ≦０．００１３であることを特徴とする請求項１又は２に記載の積層型サーミスタ。
4. １．０２≦α≦１．０８であることを特徴とする請求項１〜３のいずれかに記載の積層型サーミスタ。
5. 半導体セラミック層とＮｉ系金属から構成される内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、
   前記半導体セラミック層形成用のシートと前記内部電極用材料とが交互に積層された積層体を得る工程と、
   前記積層体を還元雰囲気中、１１８０〜１２８０℃で焼結し、焼結体を得る工程と、
   前記焼結体を酸化雰囲気中、５００〜８５０℃で熱処理する工程と、を備え、
   前記半導体セラミック層は、一般式（Ｂａ_{１-ｘ−ｙ}Ｓｒ_ｘＲｅ_ｙ）_αＴｉＯ_３＋βＳｉＯ_２＋ｚＭｎで示される化合物を含む焼結体から構成され、ＲｅはＹ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｒ、Ｎｄ、Ｄｙからなる群から選択される少なくとも１種で表されるとともに、
   ｘ、ｙ、αはそれぞれモル比で、
   ０≦ｘ≦０．３、
   ０．００２≦ｙ≦０．００８、
   １．０２≦α≦１．１であり、
   ｚは０≦ｚ［ｍｏｌ］≦０．００１５、
   βは、１．０２≦α≦１．１の範囲において２．３５α−２．３９＜β［ｍｏｌ］＜２．３５α−２．３２を満足することを特徴とする積層型サーミスタの製造方法。
6. 前記焼結体を５５０〜６５０℃で前記熱処理することを特徴とする請求項５に記載の積層型サーミスタの製造方法。

Images