JP2976931B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2976931B2 JP2976931B2 JP9146478A JP14647897A JP2976931B2 JP 2976931 B2 JP2976931 B2 JP 2976931B2 JP 9146478 A JP9146478 A JP 9146478A JP 14647897 A JP14647897 A JP 14647897A JP 2976931 B2 JP2976931 B2 JP 2976931B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- plasma
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 44
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 41
- 229910052739 hydrogen Inorganic materials 0.000 claims description 39
- 239000001257 hydrogen Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000010408 film Substances 0.000 description 103
- 238000000137 annealing Methods 0.000 description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳＦＥＴ（メ
タル−オキサイド−シリコン電界効果型トランジスタ）
等の製造方法に関し、特にプラズマ工程により受けるダ
メージをアニールにより低減する方法に関する。
タル−オキサイド−シリコン電界効果型トランジスタ）
等の製造方法に関し、特にプラズマ工程により受けるダ
メージをアニールにより低減する方法に関する。
【０００２】
【従来の技術】従来より微細ＭＯＳ・ＬＳＩ製造プロセ
スにおいて金属配線材料をパターニングする工程では、
垂直加工性に優れることから反応性イオンエッチングが
通常用いられている。また、配線層間の絶縁膜の成膜に
は、埋め込み性に優れることから高密度プラズマ酸化膜
が用いられている。しかし、反応性イオンエッチング工
程またはプラズマ酸化膜の成膜工程中に、半導体基板は
プラズマ雰囲気に曝されることになる。このとき、ゲー
ト電極に接続された配線がプラズマに対する一種のアン
テナとして作用してＭＯＳＦＥＴに電荷が蓄積され、ゲ
ート絶縁膜が劣化したり、ゲート絶縁膜の界面準位が増
加する現象（以下、プラズマダメージという。）が起き
る。そこで、ゲート絶縁膜に加えられたダメージを緩和
させるために、従来より、この配線層の形成後、半導体
装置の最終製造工程において、水素ガス雰囲気中で半導
体基板を加熱する水素アニール処理が行われている。
スにおいて金属配線材料をパターニングする工程では、
垂直加工性に優れることから反応性イオンエッチングが
通常用いられている。また、配線層間の絶縁膜の成膜に
は、埋め込み性に優れることから高密度プラズマ酸化膜
が用いられている。しかし、反応性イオンエッチング工
程またはプラズマ酸化膜の成膜工程中に、半導体基板は
プラズマ雰囲気に曝されることになる。このとき、ゲー
ト電極に接続された配線がプラズマに対する一種のアン
テナとして作用してＭＯＳＦＥＴに電荷が蓄積され、ゲ
ート絶縁膜が劣化したり、ゲート絶縁膜の界面準位が増
加する現象（以下、プラズマダメージという。）が起き
る。そこで、ゲート絶縁膜に加えられたダメージを緩和
させるために、従来より、この配線層の形成後、半導体
装置の最終製造工程において、水素ガス雰囲気中で半導
体基板を加熱する水素アニール処理が行われている。
【０００３】しかしながら、通常配線層の下層や上層に
用いられるチタン等のバリア層は、水素を吸収する性質
を有するので、バリア層がＭＯＳＦＥＴを覆うように存
在する場合、水素アニールによりプラズマダメージが除
去される効果が十分に得られないという問題が生じる。
例えば、Ｓ・Ｈｉｒａｄｅ等は１９９５年のＶＭＩＣ
（ｐｒｏｃｅｅｄｉｎｇ Ｐ３７６）において、ＭＯＳ
ＦＥＴのゲート電極の直上に大面積の配線材が存在する
場合、配線材下部にバリアメタルとして存在するチタン
膜が水素を吸収し、十分なプラズマダメージの除去が行
えないことを報告している。
用いられるチタン等のバリア層は、水素を吸収する性質
を有するので、バリア層がＭＯＳＦＥＴを覆うように存
在する場合、水素アニールによりプラズマダメージが除
去される効果が十分に得られないという問題が生じる。
例えば、Ｓ・Ｈｉｒａｄｅ等は１９９５年のＶＭＩＣ
（ｐｒｏｃｅｅｄｉｎｇ Ｐ３７６）において、ＭＯＳ
ＦＥＴのゲート電極の直上に大面積の配線材が存在する
場合、配線材下部にバリアメタルとして存在するチタン
膜が水素を吸収し、十分なプラズマダメージの除去が行
えないことを報告している。
【０００４】例えば通常の半導体装置が具備する入出力
バッファー回路では、電源供給ラインには他の部分より
線幅の広い配線が通常用いられる。この場合、従来の方
法ではその電源ラインの直下に存在するＭＯＳＦＥＴの
ゲート絶縁膜近傍まで水素が拡散しないことがあり、プ
ラズマダメージの除去が不十分になり、所望の特性を有
するＭＯＳＦＥＴを得ることができなくなる。
バッファー回路では、電源供給ラインには他の部分より
線幅の広い配線が通常用いられる。この場合、従来の方
法ではその電源ラインの直下に存在するＭＯＳＦＥＴの
ゲート絶縁膜近傍まで水素が拡散しないことがあり、プ
ラズマダメージの除去が不十分になり、所望の特性を有
するＭＯＳＦＥＴを得ることができなくなる。
【０００５】また近年になり配線間容量を低減させて回
路遅延時間を抑えることを目的として、層間絶縁膜に低
誘電率膜を適用することが試みられている。しかし、こ
の低誘電率膜は、一般に有機分子より合成される膜であ
るために耐熱性が悪く、従来の４００〜５００℃の処理
温度で水素アニール処理を行うことが不可能である。例
えばフッ化アモルファスカーボンを層間絶縁膜に適用し
た場合、３００℃以上に加熱するとアモルファスカーボ
ン膜が分解してフッ化カーボン系のガスに気化すること
がＥｎｄｏ等によって報告されている（Ａｐｐｌ・Ｐｈ
ｙｓ・Ｌｅｔｔ・６８（２０），１３Ｍａｙ１９９
６）。従って、このような耐熱性の悪い層間絶縁膜を用
いる場合には、従来より低温でありながら十分にプラズ
マダメージを除去する方法が求められていた。
路遅延時間を抑えることを目的として、層間絶縁膜に低
誘電率膜を適用することが試みられている。しかし、こ
の低誘電率膜は、一般に有機分子より合成される膜であ
るために耐熱性が悪く、従来の４００〜５００℃の処理
温度で水素アニール処理を行うことが不可能である。例
えばフッ化アモルファスカーボンを層間絶縁膜に適用し
た場合、３００℃以上に加熱するとアモルファスカーボ
ン膜が分解してフッ化カーボン系のガスに気化すること
がＥｎｄｏ等によって報告されている（Ａｐｐｌ・Ｐｈ
ｙｓ・Ｌｅｔｔ・６８（２０），１３Ｍａｙ１９９
６）。従って、このような耐熱性の悪い層間絶縁膜を用
いる場合には、従来より低温でありながら十分にプラズ
マダメージを除去する方法が求められていた。
【０００６】特開昭５７−１１８６３５号公報には、従
来の水素ガスの代わりにプラズマ発生装置より発生させ
た水素イオンを用いてアニールする方法が記載されてい
る。この公報によれば、基板温度を比較的低い温度に設
定しても水素アニール効果が現れるとしている。しかし
ながら、この方法では、高周波電力により発生させた水
素イオンを用いることから、この工程で新たにプラズマ
ダメージを発生させる場合があり、その結果十分なダメ
ージ除去が行えない問題があった。
来の水素ガスの代わりにプラズマ発生装置より発生させ
た水素イオンを用いてアニールする方法が記載されてい
る。この公報によれば、基板温度を比較的低い温度に設
定しても水素アニール効果が現れるとしている。しかし
ながら、この方法では、高周波電力により発生させた水
素イオンを用いることから、この工程で新たにプラズマ
ダメージを発生させる場合があり、その結果十分なダメ
ージ除去が行えない問題があった。
【０００７】一方、特開平２−１７７５４２号公報に
は、シリコンウェハを水素雰囲気中加圧下でアニールす
ることにより、シリコンウェハ表面に形成される酸化膜
の耐圧特性を向上させる方法が記載されている。しかし
ながら、この方法は酸化膜形成時の熱誘起結晶欠陥を減
少させることを目的として、酸化膜形成前に加圧水素ア
ニールを行うものである。従って、ゲート酸化膜を形成
し、層間絶縁膜や配線まで形成した後にプラズマダメー
ジを減少させる方法は、依然としてまったく知られてい
なかったのである。
は、シリコンウェハを水素雰囲気中加圧下でアニールす
ることにより、シリコンウェハ表面に形成される酸化膜
の耐圧特性を向上させる方法が記載されている。しかし
ながら、この方法は酸化膜形成時の熱誘起結晶欠陥を減
少させることを目的として、酸化膜形成前に加圧水素ア
ニールを行うものである。従って、ゲート酸化膜を形成
し、層間絶縁膜や配線まで形成した後にプラズマダメー
ジを減少させる方法は、依然としてまったく知られてい
なかったのである。
【０００８】
【発明が解決しようとする課題】本発明は、上記の問題
点に鑑みてなされたものであり、ＭＯＳＦＥＴ等の半導
体装置において、金属配線層下部に、チタン膜あるいは
窒化チタン膜のような水素を吸収する物質でバリア層が
設けられ、それが絶縁膜の直上に大面積で存在する場合
でも、十分にプラズマダメージを除去し、ＭＯＳＦＥＴ
の特性および信頼性を向上する半導体装置の製造方法を
提供することを目的とする。
点に鑑みてなされたものであり、ＭＯＳＦＥＴ等の半導
体装置において、金属配線層下部に、チタン膜あるいは
窒化チタン膜のような水素を吸収する物質でバリア層が
設けられ、それが絶縁膜の直上に大面積で存在する場合
でも、十分にプラズマダメージを除去し、ＭＯＳＦＥＴ
の特性および信頼性を向上する半導体装置の製造方法を
提供することを目的とする。
【０００９】また、本発明は、従来より低いアニール温
度を用いても十分にプラズマダメージを除去しうる半導
体装置の製造方法を提供することを目的とする。
度を用いても十分にプラズマダメージを除去しうる半導
体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、製造工程中に
少なくとも１回のプラズマを用いる工程を有する製造工
程により、ゲート絶縁膜、電極、金属配線および層間絶
縁膜を形成した半導体基板を、加圧水素雰囲気中で加熱
することを特徴とする半導体装置の製造方法に関する。
少なくとも１回のプラズマを用いる工程を有する製造工
程により、ゲート絶縁膜、電極、金属配線および層間絶
縁膜を形成した半導体基板を、加圧水素雰囲気中で加熱
することを特徴とする半導体装置の製造方法に関する。
【００１１】
【発明の実施の形態】本発明では、半導体基板表面に、
ゲート絶縁膜、電極、金属配線および層間絶縁膜を形成
した後に、これらの工程中に受けたプラズマダメージを
除去するために加圧水素雰囲気中で水素アニールを行う
ものである。従って、加圧水素雰囲気中で加熱する工程
は、なるべく半導体製造の最終工程に近い工程で行うの
が好ましい。また、その半導体基板上には、ゲート絶縁
膜、電極、金属配線および層間絶縁膜の他に必要に応じ
てその他の層が形成されていてもよい。
ゲート絶縁膜、電極、金属配線および層間絶縁膜を形成
した後に、これらの工程中に受けたプラズマダメージを
除去するために加圧水素雰囲気中で水素アニールを行う
ものである。従って、加圧水素雰囲気中で加熱する工程
は、なるべく半導体製造の最終工程に近い工程で行うの
が好ましい。また、その半導体基板上には、ゲート絶縁
膜、電極、金属配線および層間絶縁膜の他に必要に応じ
てその他の層が形成されていてもよい。
【００１２】本発明では、水素アニールを加圧水素雰囲
気、好ましくは０．５ＭＰａ以上の加圧水素雰囲気で行
うことにより、従来より多量の水素を層間絶縁膜中およ
び半導体基板に供給する。この結果、線幅が広く、下層
および／または上層にチタン等の水素吸収性の材料を有
する配線の直下にＭＯＳＦＥＴが存在する場合において
もプラズマダメージを除去することができる。但し、あ
まりに水素分圧を上げると爆発等の危険性があるので、
通常は例えば５ＭＰａ程度以下で行うことが好ましい。
水素ガスは適当な不活性ガスで希釈されていてもよい。
気、好ましくは０．５ＭＰａ以上の加圧水素雰囲気で行
うことにより、従来より多量の水素を層間絶縁膜中およ
び半導体基板に供給する。この結果、線幅が広く、下層
および／または上層にチタン等の水素吸収性の材料を有
する配線の直下にＭＯＳＦＥＴが存在する場合において
もプラズマダメージを除去することができる。但し、あ
まりに水素分圧を上げると爆発等の危険性があるので、
通常は例えば５ＭＰａ程度以下で行うことが好ましい。
水素ガスは適当な不活性ガスで希釈されていてもよい。
【００１３】金属配線は、必要に応じてその下層および
／または上層に高融点金属または高融点金属の窒化物か
らなる膜を設けてもよい。このような材料は、通常水素
吸収性であるが、本発明はこのような材料を金属配線の
下層および／または上層に設けた場合に特に大きな効果
を発揮しうるものである。高融点金属または高融点金属
の窒化物としては、チタンおよび窒化チタン等を挙げる
ことができる。
／または上層に高融点金属または高融点金属の窒化物か
らなる膜を設けてもよい。このような材料は、通常水素
吸収性であるが、本発明はこのような材料を金属配線の
下層および／または上層に設けた場合に特に大きな効果
を発揮しうるものである。高融点金属または高融点金属
の窒化物としては、チタンおよび窒化チタン等を挙げる
ことができる。
【００１４】また、通常水素アニールの処理温度を低温
化すると、層間膜中の水素の拡散係数が低下し、ゲート
絶縁膜近傍まで水素を拡散しにくくなる。しかし本発明
においては、層間膜表面近傍の水素分圧を上げるので、
低温化しても拡散速度を高くすることで、水素を十分に
拡散させることができる。従って、処理温度を低温化し
てもプラズマダメージの除去ができる。
化すると、層間膜中の水素の拡散係数が低下し、ゲート
絶縁膜近傍まで水素を拡散しにくくなる。しかし本発明
においては、層間膜表面近傍の水素分圧を上げるので、
低温化しても拡散速度を高くすることで、水素を十分に
拡散させることができる。従って、処理温度を低温化し
てもプラズマダメージの除去ができる。
【００１５】また本発明ではプラズマが存在しない雰囲
気で水素アニール処理を行うので新たなダメージを加え
ることなく、十分なプラズマダメージ除去効果が得られ
る。
気で水素アニール処理を行うので新たなダメージを加え
ることなく、十分なプラズマダメージ除去効果が得られ
る。
【００１６】
［実施例１］次に本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１〜図４は本実施例の半導体装置の製造
方法を説明する図である。本実施例では第２層目の金属
配線１１が入出力バッファー回路への電源供給用に用い
られており、通常の線幅より広く、かつＭＯＳＦＥＴを
覆うように配置されている。図１がその平面図であり、
図２は、図１中のＡ−Ｂ間の断面図を示したものであ
る。
方法を説明する図である。本実施例では第２層目の金属
配線１１が入出力バッファー回路への電源供給用に用い
られており、通常の線幅より広く、かつＭＯＳＦＥＴを
覆うように配置されている。図１がその平面図であり、
図２は、図１中のＡ−Ｂ間の断面図を示したものであ
る。
【００１８】図２に示すように、シリコン基板１上に素
子分離膜２、ソース電極１４、ドレイン電極１５、ゲー
ト絶縁膜３０およびゲート電極１６が設けられており、
さらにその上を、プラズマＣＶＤ法により成膜された７
００ｎｍ厚のプラズマ酸化シリコン膜３が層間絶縁膜と
して形成されている。
子分離膜２、ソース電極１４、ドレイン電極１５、ゲー
ト絶縁膜３０およびゲート電極１６が設けられており、
さらにその上を、プラズマＣＶＤ法により成膜された７
００ｎｍ厚のプラズマ酸化シリコン膜３が層間絶縁膜と
して形成されている。
【００１９】このプラズマシリコン酸化膜３は所定位置
にソース電極１４およびドレイン電極１５に達する開孔
が設けられており、この開孔を通してソース電極１４お
よびドレイン電極１５とコンタクトをとるタングステン
プラグ４が設けられ、このタングステンプラグに第１層
金属配線３１が接続されている。第１層金属配線はチタ
ン膜５／窒化チタン膜６／アルミ・銅合金膜７／窒化チ
タン膜８の積層膜で構成されており、それぞれの膜厚は
６０ｎｍ／１００ｎｍ／５００ｎｍ／１００ｎｍであ
る。尚、ソース電極１４およびドレイン電極１５とのコ
ンタクト面は、シリサイド化しチタンシリサイド膜１７
が形成されている。
にソース電極１４およびドレイン電極１５に達する開孔
が設けられており、この開孔を通してソース電極１４お
よびドレイン電極１５とコンタクトをとるタングステン
プラグ４が設けられ、このタングステンプラグに第１層
金属配線３１が接続されている。第１層金属配線はチタ
ン膜５／窒化チタン膜６／アルミ・銅合金膜７／窒化チ
タン膜８の積層膜で構成されており、それぞれの膜厚は
６０ｎｍ／１００ｎｍ／５００ｎｍ／１００ｎｍであ
る。尚、ソース電極１４およびドレイン電極１５とのコ
ンタクト面は、シリサイド化しチタンシリサイド膜１７
が形成されている。
【００２０】この第１層金属配線の上を覆ってプラズマ
ＣＶＤ法により成膜された５００ｎｍ厚のプラズマ酸化
シリコン膜１３が層間絶縁膜として形成され、その上に
第２層金属配線３２が設けられている。第２層金属配線
も同様に、チタン膜９／窒化チタン膜１０／アルミ・銅
合金膜１１／窒化チタン膜１２の積層膜で構成されてお
り、それぞれの膜厚は６０ｎｍ／１００ｎｍ／５００ｎ
ｍ／１００ｎｍである。第２層金属配線３２の線幅は１
０μｍと広く、図１に示すように、ＭＯＳＦＥＴを大き
く覆っている。
ＣＶＤ法により成膜された５００ｎｍ厚のプラズマ酸化
シリコン膜１３が層間絶縁膜として形成され、その上に
第２層金属配線３２が設けられている。第２層金属配線
も同様に、チタン膜９／窒化チタン膜１０／アルミ・銅
合金膜１１／窒化チタン膜１２の積層膜で構成されてお
り、それぞれの膜厚は６０ｎｍ／１００ｎｍ／５００ｎ
ｍ／１００ｎｍである。第２層金属配線３２の線幅は１
０μｍと広く、図１に示すように、ＭＯＳＦＥＴを大き
く覆っている。
【００２１】このように形成された基板をアニールする
には次のように行う。
には次のように行う。
【００２２】図２の第２層金属配線までが形成された基
板上に、図３に示すように膜厚４００ｎｍのプラズマ酸
化シリコン膜１８を成膜し、引き続き１ＭＰａの加圧水
素ガス雰囲気中に導入し、４００℃で２０分間加熱して
アニールした。
板上に、図３に示すように膜厚４００ｎｍのプラズマ酸
化シリコン膜１８を成膜し、引き続き１ＭＰａの加圧水
素ガス雰囲気中に導入し、４００℃で２０分間加熱して
アニールした。
【００２３】次に図４に示すように膜厚３００ｎｍのプ
ラズマ窒化酸化シリコン膜１９を成膜する。プラズマ窒
化酸化シリコン膜１９を成膜する工程において配線層は
全て絶縁膜で覆われており、ＭＯＳＦＥＴは成膜雰囲気
に存在するプラズマによるダメージを受けない。
ラズマ窒化酸化シリコン膜１９を成膜する。プラズマ窒
化酸化シリコン膜１９を成膜する工程において配線層は
全て絶縁膜で覆われており、ＭＯＳＦＥＴは成膜雰囲気
に存在するプラズマによるダメージを受けない。
【００２４】この工程の後、カバー膜の成膜およびボン
ディングパッドの開口、組み立てを行うことにより所望
の半導体装置を得た。
ディングパッドの開口、組み立てを行うことにより所望
の半導体装置を得た。
【００２５】この実施例では、第２層金属配線の線幅が
広くしかも金属配線の下層にチタンおよび窒化チタンの
層が設けられているため、従来の水素アニールでは、層
間絶縁膜形成時に発生したプラズマダメージを十分に除
去することができなかったが、本実施例では、多量の水
素を層間膜中に拡散させることができプラズマダメージ
を除去することができた。
広くしかも金属配線の下層にチタンおよび窒化チタンの
層が設けられているため、従来の水素アニールでは、層
間絶縁膜形成時に発生したプラズマダメージを十分に除
去することができなかったが、本実施例では、多量の水
素を層間膜中に拡散させることができプラズマダメージ
を除去することができた。
【００２６】［実施例２］この実施例では、まず図５
（ａ）に示すようにシリコン基板１上に素子分離膜２、
ソース電極１４、ドレイン電極１５、ゲート絶縁膜３０
およびゲート電極１６を形成し、次に層間絶縁膜として
プラズマ酸化シリコン膜３を成膜し、引き続きリソグラ
フイーおよびエッチング技術を用いてコンタクトホール
を開孔した。次に、図５（ｂ）に示すようにチタンおよ
び窒化チタンをスパッタした後、タングステンプラグ４
をコンタクトホール開孔に埋め込み、続いて金属配線材
をスパッタし、フォトリソグラフイーおよびエッチング
技術を用いたパターニングにより第１層金属配線３１を
形成した。第１層金属配線は実施例１と同じ４層構造よ
りなるが図示は省略した。
（ａ）に示すようにシリコン基板１上に素子分離膜２、
ソース電極１４、ドレイン電極１５、ゲート絶縁膜３０
およびゲート電極１６を形成し、次に層間絶縁膜として
プラズマ酸化シリコン膜３を成膜し、引き続きリソグラ
フイーおよびエッチング技術を用いてコンタクトホール
を開孔した。次に、図５（ｂ）に示すようにチタンおよ
び窒化チタンをスパッタした後、タングステンプラグ４
をコンタクトホール開孔に埋め込み、続いて金属配線材
をスパッタし、フォトリソグラフイーおよびエッチング
技術を用いたパターニングにより第１層金属配線３１を
形成した。第１層金属配線は実施例１と同じ４層構造よ
りなるが図示は省略した。
【００２７】次に、図５（ｃ）に示すようにＣＶＤ法に
より酸化シリコン膜３５を堆積し、次にプラズマＣＶＤ
法によりフッ化アモルファスカーボン膜３６を堆積し
た。その上に、再度ＣＶＤ法により酸化シリコン膜３７
を堆積した後、化学機械研磨（ＣＭＰ）により酸化シリ
コン膜を研磨し表面を平坦化した。
より酸化シリコン膜３５を堆積し、次にプラズマＣＶＤ
法によりフッ化アモルファスカーボン膜３６を堆積し
た。その上に、再度ＣＶＤ法により酸化シリコン膜３７
を堆積した後、化学機械研磨（ＣＭＰ）により酸化シリ
コン膜を研磨し表面を平坦化した。
【００２８】次に図６（ａ）に示すように酸化シリコン
膜３５、フッ化アモルファスカーボン膜３６および酸化
シリコン膜３７からなる層間絶縁膜に、第１および第２
層金属配線を接続するスルーホールの開孔を行い、第１
層金属配線の形成と同様にして、タングステンプラグ２
０と第２層金属配線３２を形成した。第２層金属配線も
実施例１と同じ４層構造よりなるが図示は省略した。
膜３５、フッ化アモルファスカーボン膜３６および酸化
シリコン膜３７からなる層間絶縁膜に、第１および第２
層金属配線を接続するスルーホールの開孔を行い、第１
層金属配線の形成と同様にして、タングステンプラグ２
０と第２層金属配線３２を形成した。第２層金属配線も
実施例１と同じ４層構造よりなるが図示は省略した。
【００２９】次に、図６（ｂ）に示すように膜厚４００
ｎｍのプラズマ酸化シリコン膜２１を成膜し、この半導
体基板を２ＭＰａの加圧水素ガス雰囲気中に導入し、３
００℃で２０分間アニール処理を行った。引き続きプラ
ズマ窒化酸化シリコン膜およびポリイミド膜を成膜し、
続いてボンディングパッドの開孔を行い、更に組み立て
を行うことで所望の半導体装置を得た。
ｎｍのプラズマ酸化シリコン膜２１を成膜し、この半導
体基板を２ＭＰａの加圧水素ガス雰囲気中に導入し、３
００℃で２０分間アニール処理を行った。引き続きプラ
ズマ窒化酸化シリコン膜およびポリイミド膜を成膜し、
続いてボンディングパッドの開孔を行い、更に組み立て
を行うことで所望の半導体装置を得た。
【００３０】この場合も第１の実施例と同様に、プラズ
マ窒化酸化シリコン膜を成膜する工程において金属配線
層はすべての部分で絶縁膜に覆われており、ＭＯＳＦＥ
Ｔは成膜雰囲気に存在するプラズマによるダメージを受
けない。
マ窒化酸化シリコン膜を成膜する工程において金属配線
層はすべての部分で絶縁膜に覆われており、ＭＯＳＦＥ
Ｔは成膜雰囲気に存在するプラズマによるダメージを受
けない。
【００３１】このようにこの実施例では、配線間の容量
低減を目的として層間絶縁膜に低誘電率膜であるフッ化
アモルファスカーボン膜を用いたが、従来より低い温度
で水素アニールができたため、フッ化アモルファスカー
ボン膜を損傷することなく、十分にプラズマダメージを
低減することができた。
低減を目的として層間絶縁膜に低誘電率膜であるフッ化
アモルファスカーボン膜を用いたが、従来より低い温度
で水素アニールができたため、フッ化アモルファスカー
ボン膜を損傷することなく、十分にプラズマダメージを
低減することができた。
【００３２】
【発明の効果】本発明によれば、ＭＯＳＦＥＴ等の半導
体装置において、金属配線層上部および／または下部に
バリア層としてチタン膜、あるいは窒化チタン膜のよう
な水素を吸収する物質が用いられ、絶縁膜の直上に大面
積で存在する場合でも、十分にプラズマダメージを除去
し、ＭＯＳＦＥＴの特性および信頼性が向上した半導体
装置を製造することができる。
体装置において、金属配線層上部および／または下部に
バリア層としてチタン膜、あるいは窒化チタン膜のよう
な水素を吸収する物質が用いられ、絶縁膜の直上に大面
積で存在する場合でも、十分にプラズマダメージを除去
し、ＭＯＳＦＥＴの特性および信頼性が向上した半導体
装置を製造することができる。
【００３３】また、本発明によれば、従来より低いアニ
ール温度を用いても十分にプラズマダメージを除去した
半導体装置を製造することができる。
ール温度を用いても十分にプラズマダメージを除去した
半導体装置を製造することができる。
【図１】加圧水素雰囲気でアニールを行う半導体基板の
構造を示す平面図である。
構造を示す平面図である。
【図２】図１のＡ−Ｂ間の断面図である。
【図３】加圧水素雰囲気でアニールを行う半導体基板を
示す図である。
示す図である。
【図４】加圧水素雰囲気でアニール工程に続く半導体装
置の製造工程を示す図である。
置の製造工程を示す図である。
【図５】実施例２示した製造工程を示す図である。
【図６】図５に引き続き実施例２示した製造工程を示す
図である。
図である。
１ シリコン基板 ２ 素子分離膜 ３ プラズマ酸化シリコン膜 ４ タングステンプラグ ５ チタン膜 ６ 窒化チタン膜 ７ アルミ・銅合金膜 ８ 窒化チタン膜 ９ チタン膜 １０ 窒化チタン膜 １１ アルミ・銅合金膜 １２ 窒化チタン膜 １３ プラズマ酸化シリコン膜 １４ ソース電極 １５ ドレイン電極 １６ ゲート電極 １７ チタンシリサイド膜 １８ プラズマ酸化シリコン膜 １９ プラズマ窒化酸化シリコン膜 ２０ タングステンプラグ ２１ プラズマ酸化シリコン膜 ３０ ゲート絶縁膜 ３１ 第１層金属配線 ３２ 第２層金属配線 ３５ 酸化シリコン膜 ３６ フッ化アモルファスカーボン膜 ３７ 酸化シリコン膜
Claims (6)
- 【請求項１】 製造工程中に少なくとも１回のプラズマ
を用いる工程を有する製造工程により、ゲート絶縁膜、
電極、金属配線および層間絶縁膜を形成した半導体基板
を、加圧水素雰囲気中で加熱することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記金属配線は、下層および／または上
層に高融点金属または高融点金属の窒化物からなる層を
有する積層構造であることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記層間絶縁膜の少なくとも１つは、プ
ラズマシリコン酸化膜であることを特徴とする請求項１
または２に記載の半導体装置の製造方法。 - 【請求項４】 前記層間絶縁膜の少なくとも１つは、フ
ッ化アモルファスカーボン層を含む層間絶縁膜である請
求項１または２に記載の半導体装置の製造方法。 - 【請求項５】 前記加圧水素雰囲気の温度は、３００〜
４００℃であることを特徴とする請求項４記載の半導体
装置の製造方法。 - 【請求項６】 前記加圧水素雰囲気の水素分圧は０．５
ＭＰａ以上であることを特徴とする請求項１〜５のいず
れかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146478A JP2976931B2 (ja) | 1997-06-04 | 1997-06-04 | 半導体装置の製造方法 |
| KR1019980020614A KR19990006655A (ko) | 1997-06-04 | 1998-06-03 | 반도체 장치를 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146478A JP2976931B2 (ja) | 1997-06-04 | 1997-06-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335657A JPH10335657A (ja) | 1998-12-18 |
| JP2976931B2 true JP2976931B2 (ja) | 1999-11-10 |
Family
ID=15408558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9146478A Expired - Fee Related JP2976931B2 (ja) | 1997-06-04 | 1997-06-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2976931B2 (ja) |
| KR (1) | KR19990006655A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622214B2 (en) * | 2017-05-25 | 2020-04-14 | Applied Materials, Inc. | Tungsten defluorination by high pressure treatment |
| US10276411B2 (en) | 2017-08-18 | 2019-04-30 | Applied Materials, Inc. | High pressure and high temperature anneal chamber |
| KR102405723B1 (ko) | 2017-08-18 | 2022-06-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 고압 및 고온 어닐링 챔버 |
| JP7274461B2 (ja) | 2017-09-12 | 2023-05-16 | アプライド マテリアルズ インコーポレイテッド | 保護バリア層を使用して半導体構造を製造する装置および方法 |
| CN111357090B (zh) | 2017-11-11 | 2024-01-05 | 微材料有限责任公司 | 用于高压处理腔室的气体输送*** |
| KR20200075892A (ko) | 2017-11-17 | 2020-06-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 고압 처리 시스템을 위한 컨덴서 시스템 |
| KR20230079236A (ko) | 2018-03-09 | 2023-06-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 함유 재료들을 위한 고압 어닐링 프로세스 |
| US10950429B2 (en) | 2018-05-08 | 2021-03-16 | Applied Materials, Inc. | Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom |
| US10748783B2 (en) | 2018-07-25 | 2020-08-18 | Applied Materials, Inc. | Gas delivery module |
| KR20210077779A (ko) | 2018-11-16 | 2021-06-25 | 어플라이드 머티어리얼스, 인코포레이티드 | 강화된 확산 프로세스를 사용한 막 증착 |
| WO2020117462A1 (en) | 2018-12-07 | 2020-06-11 | Applied Materials, Inc. | Semiconductor processing system |
| US11901222B2 (en) | 2020-02-17 | 2024-02-13 | Applied Materials, Inc. | Multi-step process for flowable gap-fill film |
-
1997
- 1997-06-04 JP JP9146478A patent/JP2976931B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-03 KR KR1019980020614A patent/KR19990006655A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335657A (ja) | 1998-12-18 |
| KR19990006655A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP2976931B2 (ja) | 半導体装置の製造方法 | |
| JP2005175476A (ja) | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| JP2000021892A (ja) | 半導体装置の製造方法 | |
| US5436410A (en) | Method and structure for suppressing stress-induced defects in integrated circuit conductive lines | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| JP3326718B2 (ja) | 半導体装置の製造方法 | |
| JPH09252131A (ja) | 半導体装置の製法 | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09172150A (ja) | 半導体装置の製造方法 | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPS62154646A (ja) | 半導体装置の製造方法 | |
| JPH09326490A (ja) | 半導体装置の製法 | |
| KR20050107997A (ko) | 반도체 소자의 제조 방법 | |
| US6319812B1 (en) | Method of manufacturing a semiconductor device | |
| GB2381659A (en) | Contactless local interconnect process utilizing self-aligned silicide | |
| JPH08248441A (ja) | 液晶表示装置 | |
| JPH0377661B2 (ja) | ||
| KR19980025510A (ko) | 반도체소자의 금속배선 제조방법 | |
| JPH01251741A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |