JP2007236089A

JP2007236089A - 情報処理装置及び充電制御方法

Info

Publication number: JP2007236089A
Application number: JP2006053604A
Authority: JP
Inventors: Masanori Nakano; 昌則中野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-02-28
Filing date: 2006-02-28
Publication date: 2007-09-13

Abstract

【課題】二次電池への過充電を防止する情報処理装置及び充電制御方法を提供する。
【解決手段】第１の満充電電圧値を有する第１の二次電池または第２の満充電電圧値を有する第２の二次電池を情報処理装置に装着可能であり、過充電保護回路３０１は、第１の二次電池が情報処理装置に装着されている場合、第１の二次電池に設けられる第１の二次電池であることを示すハードウェア構成に応じて第１の二次電池の充電状態を示し、第２の二次電池が情報処理装置に装着されている場合、第２の二次電池に設けられる第２の二次電池であることを示すハードウェア構成に応じて第２の二次電池の充電状態を示す回路である。リセットＩＣ３０５は、第１または第２のの二次電池が情報処理装置に装着されている場合、回路が示す充電状態がそれぞれの満充電電圧値を超過している状態であることを検出した後にそれぞれの二次電池への充電を停止する。
【選択図】図３

Description

本発明は、例えば二次電池を内蔵可能な情報処理装置及び情報処理装置に内蔵される二次電池の充電制御方法に関する。

近年、外出先や移動中などに利用されることを前提としたバッテリ駆動可能なパーソナルコンピュータ（以後、パソコンと称す）が開発されている。ノートパソコンなどの携帯型電子機器には繰り返し充放電可能な二次電池が内蔵され、二次電池の充電方法についても様々なタイプの充電方法が開発されている。

例えば、特許文献１には、二次電池を充電するのに要する情報をソフトウェア的にリードし、二次電池の充電設定を行う技術が記載されている。
特開２００５−６５４２９号公報

上述した技術では、例えばソフトウェア的にリードした値に誤りがある場合、二次電池に対して過充電してしまう恐れがある。

本発明の目的は、二次電池への過充電を防止する情報処理装置及び充電制御方法を提供することにある。

上記目的を達成するために、請求項１に係わる情報処理装置は、第１の満充電電圧値を有する第１の二次電池または第２の満充電電圧値を有する第２の二次電池を装着可能な情報処理装置において、前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の二次電池に対して充電を行い、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の二次電池に対して充電を行う充電手段と、前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の二次電池に設けられる前記第１の二次電池であることを示すハードウェア構成に応じて第１の二次電池の充電状態を示し、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の二次電池に設けられる前記第２の二次電池であることを示すハードウェア構成に応じて第２の二次電池の充電状態を示す回路と、前記第１の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第１の満充電電圧値を超過している状態であることを検出した後に前記第１の二次電池への充電を停止し、前記第２の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第２の満充電電圧値を超過している状態であることを検出した後に前記第２の二次電池への充電を停止する手段と、を具備することを特徴とする。

また、請求項５に係わる充電制御方法は、情報処理装置に内蔵される二次電池の充電制御方法において、第１の二次電池が前記情報処理装置に装着されている場合、前記第１の二次電池に対して充電を行い、第２の二次電池が前記情報処理装置に装着されている場合、前記第２の二次電池に対して充電を行い、前記第１の二次電池が前記情報処理装置に装着されている場合、前記第１の二次電池に設けられる前記第１の二次電池であることを示すハードウェア構成に応じて第１の二次電池の充電状態を示し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記第２の二次電池に設けられる前記第２の二次電池であることを示すハードウェア構成に応じて第２の二次電池の充電状態を示し、前記第１の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第１の二次電池の第１の満充電電圧値を超過している状態であることを検出した後に前記第１の二次電池への充電を停止し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第２の二次電池の第２の満充電電圧値を超過している状態であることを検出した後に前記第２の二次電池への充電を停止することを特徴とする。

二次電池への過充電を防止する情報処理装置及び充電制御方法を提供することが可能となる。

以下本発明に係る実施の形態を、図面を参照して説明する。

図１および図２を参照して、本発明の一実施形態に係る情報処理装置の構成の一例について説明する。情報処理装置は、電力を充放電可能な二次電池を内蔵する情報処理装置であり、例えばノートブック型パーソナルコンピュータ（以下、コンピュータと称す。）１として実現されている。

図１はノートブック型パーソナルコンピュータ（以下、コンピュータと称す。）１のディスプレイユニット３を本体２に対して開いた状態の一例を示す斜視図である。

コンピュータ１は本体２とディスプレイユニット３とから構成される。ディスプレイユニット３には、ＬＣＤ（Liquid Crystal Display）４を有する表示装置が組み込まれており、ＬＣＤ４はディスプレイユニット３のほぼ中央に位置される。

ディスプレイユニット３は本体２に支持され、本体２に対して本体２の上面が露出される開放位置と本体２の上面を覆う閉塞位置との間を回動自由に取り付けられている。本体２は略箱形の形状を有しており、本体２の上面にはキーボード５、コンピュータ１の電源オン／オフするためのパワーボタン６等が配置される。パワーボタン６はコンピュータ１を使用開始する際、押し下げ操作される。次に、コンピュータ１のハードウェア構成の一例について説明する。

図２はコンピュータ１のハードウェア構成の一例を示す図である。

ホストハブ（第１のブリッジ回路）１１には、ＣＰＵ１０、メインメモリ１３、グラフィックスコントローラ１５およびＩ／Ｏ（Input/Output）ハブ２０が接続されている。

ホストハブ１１はシステムバス１２を介してＣＰＵ１０と接続される。ホストハブ１１にはメインメモリ１３へのアクセスを制御するメモリコントローラが内蔵される。

ＣＰＵ１０はコンピュータ１のシステムを制御するメインプロセッサである。ＣＰＵ１０は外部記憶装置であるＨＤＤ２１からメモリバス１４を介してメインメモリ１３にロードされる、オペレーティングシステム、アプリケーション等を実行する。

また、ＣＰＵ１０はＢＩＯＳ−ＲＯＭ２７からメインメモリ２３にロードされたＳｙｓｔｅｍＢＩＯＳ（Basic Input Output System）を実行する。

ホストハブ１１にバスを介して接続されるグラフィクスコントローラ１５はＬＣＤ４にデジタル表示信号を出力する。グラフィクスコントローラ１５にはビデオメモリ（ＶＲＡＭ）１７が接続されており、グラフィックスコントローラ１５はＯＳ／アプリケーションプログラムによってビデオメモリ１７に描画されたデータをＬＣＤ４に表示する。

ホストハブ１１と例えばハブインターフェイスといったバスで接続されるＩ／Ｏハブ（第二のブリッジ回路）２０は、ＬＰＣ（Low pin count）バス２６に接続される各デバイスに接続される各デバイスを制御する。

Ｉ／Ｏハブ２０には、ＨＤＤ１１７を制御するためのシリアルＡＴＡ（AT Attachment）コントローラが内蔵される。Ｉ／Ｏハブ２０は、シリアルＡＴＡ規格をサポートするシリアルＡＴＡバス２１ａを介して外部記憶装置でありシリアルＡＴＡ規格をサポートするＨＤＤ２１と接続される。

ＨＤＤ（磁気ディスクデバイス）２１は磁気ディスクデバイスである。ＨＤＤ２１にはオペレーティングシステム（ＯＳ）１３ｂ、アプリケーションプログラムを実行することで生成されたデータ等が記憶される。

また、Ｉ／Ｏハブ２０には、オーディオコーディック２３およびＣＭＯＳ２９が接続される。

オーディオコーディック２３はＩ／Ｏハブ２０と接続される。オーディオコーディック２３は、サウンド入出用のコーディックの一種である。オーディオコーディック２３は、入出力されるサウンドのコーディック部等を有する。

オーディオコーディック２３にはアンプ（ＡＭＰ）２５ａが接続される。ＡＭＰ２５ａはオーディオコーディック２３にて生成されたサウンド信号を増幅する。ＡＭＰ２５ａによって増幅されたサウンド信号はスピーカに送出され、スピーカは可聴周波数帯の音波を出力する。

ＬＰＣバス２６にはＢＩＯＳ−ＲＯＭ２７およびエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２３が接続される。

ＢＩＯＳ−ＲＯＭ２７はＳｙｓｔｅｍＢＩＯＳ１３ａ等を記憶する記憶媒体である。ＢＩＯＳ−ＲＯＭ２７として使用される記憶媒体は、プログラムの書き換えが可能である記憶媒体、例えばフラッシュメモリ等である。

ＳｙｓｔｅｍＢＩＯＳ１３ａは各種ハードウェアにアクセスするためのファンクション実行ルーチンを体系化したプログラムである。

エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２８は、電力管理等を行うためのエンベデッドコントローラと、キーボード（ＫＢ）ユニット５を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。

ＥＣ／ＫＢＣ２８にはキーボード５、パワーボタン６、およびＰＳＣ（Power Supply Controller）３０が接続される。

ＥＣ／ＫＢＣ２８は、ＰＳＣ３０と共同してシステム電源のオン／オフ等を制御する電源シーケンス制御機能、および電源ステータス通知機能等を有する。ＥＣ／ＫＢＣ２８とＰＳＣ３０との間の通信はＩ２Ｃバスを介して行われる。

電源制御部であるＰＳＣ３０は充電部３３と接続される。コンピュータ１の電源がＡＣアダプタ３１を介して供給される商用電源である場合、充電部３３はＡＣアダプタ３１から供給されるＤＣ電源を用いて二次電池３２を充電する。充電部３３については後述にて詳細に説明する。

ユーザがパワーボタン６を操作すると、ＥＣ／ＫＢＣ２８はパワーボタン６が操作されたことを検出する。ＥＣ／ＫＢＣ２８は、パワーボタン６が操作されたことを検出すると、例えば本コンピュータ１のシステムに対して電源供給を開始するようにＰＳＣ３０に通知する。ＰＳＣ３０はＥＣ／ＫＢＣ２８からの通知に基いて、ＡＣアダプタ３１または二次電池３２からコンピュータ１のシステムに対して電源供給を開始するように制御する。次に、充電部３３の詳細な構成について説明する。

図３は、充電部３３の詳細な構成の一例について説明した図である。

充電部３３は、マイクロプロセッサ３００、過充電保護回路３０１、ＤＣ／ＤＣコンバータ３０２、チャージＩＣ３０３、ＦＥＴスイッチ３０４およびリセットＩＣ３０５で構成されている。

図２を用いて説明したとおり、充電部３３はＡＣアダプタ３１から供給されるＤＣ電源を用いて二次電池３２を充電する。

マイクロプロセッサ３００は二次電池３２とＳＭバスを介して通信することが可能である。二次電池３２にはＲＯＭ３２０が設けられており、ＲＯＭ３２０には二次電池３２の充電電圧値が記憶されている。

マイクロプロセッサ３００はＲＯＭ３２０に記憶されている充電電圧値をリードし、チャージＩＣ３０３に充電電圧値を設定する。

チャージＩＣ３０３にはＤＣ／ＤＣコンバータ３０２が接続されている。ＤＣ／ＤＣコンバータ３０２はＡＣアダプタ３１と接続されており、ＤＣ／ＤＣコンバータ３０２はＡＣアダプタ３１から供給されるＤＣ電源の電圧値を所定の電圧値に調整する。

チャージＩＣ３０３はＤＣ／ＤＣコンバータ３２０から供給されるＤＣ電源の電圧をマイクロプロセッサ３００によって設定された充電電圧値に調整し、ＦＥＴスイッチ３０４を介してＤＣ電源を二次電池３２に供給することで二次電池３２を充電する。

ＦＥＴスイッチ３０４はマイクロプロセッサ３００によってオン／オフ制御される。二次電池３２の充電開始時はＦＥＴスイッチ３０４の状態はオン状態である。マイクロプロセッサ３００はＲＯＭ３００に記憶されている充電状態情報をリードし、二次電池３２が満充電状態であると判断した場合、ＦＥＴスイッチ３０４をオフ状態に制御する。

過充電保護回路３０１は二次電池３２への過充電を防止するために設けられる回路である。

過充電保護回路３０１内の抵抗ｒ２、抵抗ｒ３および抵抗ｒ４は並列に接続されている。また、抵抗ｒ２、抵抗ｒ３および抵抗ｒ４と抵抗ｒ１とは直列に接続されている。抵抗ｒ２、抵抗ｒ３および抵抗ｒ４と抵抗ｒ１との接続点と抵抗ｒ１を挟んで位置する側にチャージＩＣ３０３からのＤＣ電源が供給される。抵抗ｒ４にはスイッチｓｗ１が直列に接続されている。また、抵抗ｒ３にはスイッチｓｗ２が直列に接続されている。

スイッチｓｗ１およびスイッチｓｗ２の状態は、二次電池３２のポート１およびポート２の電位の状態に応じて、オン状態／オフ状態が切り換えられる。本体２に装着される二次電池３２に応じて二次電池３２のポート１およびポート２の電位の状態は異なる。

例えば、ポート１およびポート２の電位の状態がＨｉｇｈ状態である二次電池３２を本体２に装着した場合、ｓｗ１およびｓｗ２はオフ状態となる。ｓｗ１およびｓｗ２がオフ状態となる場合、ｄｖの電位値は抵抗ｒ１および抵抗ｒ２の値に応じた分圧値となる。また、ポート１およびポート２の電位の状態がＬｏｗ状態である二次電池３２を本体２に装着した場合、ｓｗ１およびｓｗ２はオン状態となる。ｓｗ１およびｓｗ２がオン状態となる場合、ｄｖの電位値は、抵抗ｒ２、抵抗ｒ３および抵抗ｒ４の合成抵抗の値と抵抗ｒ１の値に応じた分圧値となる。従って、チャージＩＣから供給されるＤＣ電源が同一であっても、本体２に装着された二次電池２の種類に応じて、ｄｖの電位値は異なることになる。

リセットＩＣ３０５は、抵抗ｒ２、抵抗ｒ３および抵抗ｒ４と抵抗ｒ１との接続点の電圧ｄｖを検出する。さらに、リセットＩＣ３０５は電圧ｄｖの値が所定の閾値に達した場合にＦＥＴ３０４のスイッチの状態をオン状態からオフ状態に切り換える。次に、コンピュータ１に装着された二次電池の種類に応じた、電位値ｄｖとチャージＩＣ３０３から供給されるＤＣ電源の電圧値Ｖｃｃとの関係について説明する。

図４は、電位値ｄｖとチャージＩＣ３０３から供給されるＤＣ電源の電圧値Ｖｃｃとの関係を示したグラフの一例である。

図４に示されるグラフには、ＢａｔｔｅｒｙＴｙｐｅ１およびＢａｔｔｅｒｙＴｙｐｅ２といった互いに異なる満充電電圧値を有する二次電池夫々について電位値ｄｖとチャージＩＣ３０３から供給されるＤＣ電源の電圧値Ｖｃｃとの関係が示されている。

ＢａｔｔｅｒｙＴｙｐｅ１は本体１に装着されるとｓｗ１およびｓｗ２をオフ状態にする二次電池である。また、ＢａｔｔｅｒｙＴｙｐｅ１の満充電電圧値は１２．６ｖである。

ＢａｔｔｅｒｙＴｙｐｅ２は本体１に装着されるとｓｗ１およびｓｗ２をオン状態にする二次電池である。また、ＢａｔｔｅｒｙＴｙｐｅ１の満充電電圧値は１６．８ｖである。

ＢａｔｔｅｒｙＴｙｐｅ１が本体１に装着されｓｗ１およびｓｗ２がオフ状態された場合、ｄｖの電位値は抵抗ｒ１および抵抗ｒ２の値に応じた分圧値となる。一方、ＢａｔｔｅｒｙＴｙｐｅ２が本体２に装着されｓｗ１およびｓｗ２がオン状態された場合、ｄｖの電位値は、抵抗ｒ２、抵抗ｒ３および抵抗ｒ４の並列合成抵抗の値と抵抗ｒ１の値に応じた分圧値となる。抵抗ｒ２の値と抵抗ｒ２、抵抗ｒ３および抵抗ｒ４の並列合成抵抗の値とを比較した場合、抵抗ｒ２の値の方が大きい値なので、チャージＩＣ３０３から供給されるＤＣ電源の電圧値が同じという条件のもとでＢａｔｔｅｒｙＴｙｐｅ１が本体２に装着されたときのｄｖの電位値とＢａｔｔｅｒｙＴｙｐｅ２が本体２に装着されたときのｄｖの電位値とを比較すると、ＢａｔｔｅｒｙＴｙｐｅ１が本体２に装着されたときのｄｖの電位値の方がＢａｔｔｅｒｙＴｙｐｅ２が本体１に装着されたときのｄｖの電位値よりも大きい値となる。従って、図４に示されるようなグラフとなる。

ここで、まず、ＢａｔｔｅｒｙＴｙｐｅ１を本体２に装着した場合を考える。ＢａｔｔｅｒｙＴｙｐｅ１への充電が進むにつれ、チャージＩＣ３０３から供給されるＤＣ電源の電圧値およびｄｖの電位値は増加する。チャージＩＣ３０３から供給されるＤＣ電源の電圧値が１２．６ｖに達するとＢａｔｔｅｒｙＴｙｐｅ１の満充電電圧値に達したことになるので、ＢａｔｔｅｒｙＴｙｐｅ１への充電は停止される。しかしながら、なんらかの不具合によりチャージＩＣ３０３から供給されるＤＣ電源の電圧値が１２．６ｖ以上に達してもＢａｔｔｅｒｙＴｙｐｅ１への充電が停止されない場合、チャージＩＣ３０３から供給されるＤＣ電源の電圧値の増加と伴って増加するｄｖの電位値がｄｖ１に達すると、リセットＩＣ３０５がｄｖの電位値がｄｖ１に達したことを検出し、ＦＥＴスイッチ３０４をオン状態からオフ状態へと切り替える。ＦＥＴスイッチ３０４がオフ状態になるとＢａｔｔｅｒｙＴｙｐｅ１への充電が停止される。

一方、ＢａｔｔｅｒｙＴｙｐｅ２を本体１に装着した場合もＢａｔｔｅｒｙＴｙｐｅ１の場合と同様であり、ＢａｔｔｅｒｙＴｙｐｅ２への充電が進むにつれ、チャージＩＣ３０３から供給されるＤＣ電源の電圧値およびｄｖの電位値は増加する。チャージＩＣ３０３から供給されるＤＣ電源の電圧値が１６．８ｖに達するとＢａｔｔｅｒｙＴｙｐｅ２の満充電電圧値に達したことになるので、ＢａｔｔｅｒｙＴｙｐｅ２への充電は停止される。しかしながら、なんらかの不具合によりチャージＩＣ３０３から供給されるＤＣ電源の電圧値が１６．８ｖ以上に達してもＢａｔｔｅｒｙＴｙｐｅ２への充電が停止されない場合、チャージＩＣ３０３から供給されるＤＣ電源の電圧値の増加と伴って増加するｄｖの電位値がｄｖ１に達すると、リセットＩＣ３０５がｄｖの電位値がｄｖ１に達したことを検出し、ＦＥＴスイッチ３０４をオン状態からオフ状態へと切り替える。ＦＥＴスイッチ３０４がオフ状態になるとＢａｔｔｅｒｙＴｙｐｅ２への充電が停止される。次に、コンピュータ１に二次電池３２を装着した場合に過充電保護回路３０１およびリセットＩＣ３０５によって行われる処理の一例について説明する。

図５は、コンピュータ１に二次電池３２を装着した場合に過充電保護回路３０１およびリセットＩＣ３０５によって行われる処理の一例を示す流れ図である。

コンピュータ１に二次電池３２が装着されると二次電池３２の種類に応じて、過充電保護回路３０１内に設けられるスイッチｓｗ１およびスイッチｓｗ２のオン／オフ状態が設定される（ステップＳ１００）。コンピュータ１に二次電池３２が装着されると、コンピュータ１に接続されているＡＣアダプタを介して供給されるＤＣ電源によって二次電池３２への充電が開始される。

リセットＩＣ３０５が、ｄｖの電位値としてｄｖ１を検出した場合（ステップＳ１０１）、リセットＩＣ３０５はＦＥＴスイッチ３０４をオフ状態にする（ステップＳ１０２）。

上述にて説明したとおり、二次電池３２のポート１およびポート２の電位の状態を二次電池３２の種類に応じて異ならせることで二次電池３２の種類をハードウェア的に判別可能な構成とし、二次電池３２の種類すなわち二次電池３２のポート１およびポート２の電位の状態に応じて過充電保護回路の抵抗を変化させることで、二次電池３２の種類に応じた過充電保護機能を実現することが可能となる。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本発明の一実施形態に係る情報処理装置としてのコンピュータの一例を示す斜視図。本発明の一実施形態に係わるコンピュータのハードウェア構成の一例を示すブロック図。充電部３３の詳細な構成の一例について説明した図。電位値ｄｖとチャージＩＣ３０３から供給されるＤＣ電源の電圧値Ｖｃｃとの関係を示したグラフの一例を示す図。コンピュータ１に二次電池３２を装着した場合に過充電保護回路３０１およびリセットＩＣ３０５によって行われる処理の一例を示す流れ図。

符号の説明

１…コンピュータ、２…本体、３…表示ユニット、４…ＬＣＤ、
５…キーボード、６…パワーボタン、１０…ＣＰＵ、
２８…ＥＣ／ＫＢＣ、３０… 、３１…ＡＣアダプタ、３２…二次電池、
３００…マイクロプロセッサ、３０１…過充電保護回路、
３０２…ＤＣ／ＤＣコンバータ、３０３…チャージＩＣ、３０４…ＦＥＴスイッチ、
３０５…リセットＩＣ、

Claims

第１の満充電電圧値を有する第１の二次電池または第２の満充電電圧値を有する第２の二次電池を装着可能な情報処理装置において、
前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の二次電池に対して充電を行い、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の二次電池に対して充電を行う充電手段と、
前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の二次電池に設けられる前記第１の二次電池であることを示すハードウェア構成に応じて第１の二次電池の充電状態を示し、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の二次電池に設けられる前記第２の二次電池であることを示すハードウェア構成に応じて第２の二次電池の充電状態を示す回路と、
前記第１の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第１の満充電電圧値を超過している状態であることを検出した後に前記第１の二次電池への充電を停止し、前記第２の二次電池が本情報処理装置に装着されている場合、前記回路が示す充電状態が前記第２の満充電電圧値を超過している状態であることを検出した後に前記第２の二次電池への充電を停止する手段と、
を具備することを特徴とする情報処理装置。
前記第１の二次電池であることを示すハードウェア構成は前記第１の二次電池に設けられる端子に印加される電圧値であり、前記第２の二次電池であることを示すハードウェア構成は前記第２の二次電池に設けられる端子に印加される電圧値であることを特徴とする請求項１記載の情報処理装置。
前記回路は、前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第１の二次電池の充電状態を示し、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第２の二次電池の充電状態を示すことを特徴とする請求項１記載の情報処理装置。
前記回路は、前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第１の二次電池の充電時に前記第１の二次電池に供給される電源の電圧を分圧した第１の分圧値を示し、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第２の二次電池の充電時に前記第２の二次電池に供給される電源の電圧を分圧した第２の分圧値を示す回路であり、
前記停止手段は、前記第１の二次電池が本情報処理装置に装着されている場合、前記第１の分圧値が所定の値に達すると前記第１の二次電池への充電を停止し、前記第２の二次電池が本情報処理装置に装着されている場合、前記第２の分圧値が前記所定の値に達すると前記第２の二次電池への充電を停止することを特徴とする請求項１記載の情報処理装置。
情報処理装置に内蔵される二次電池の充電制御方法において、
第１の二次電池が前記情報処理装置に装着されている場合、前記第１の二次電池に対して充電を行い、第２の二次電池が前記情報処理装置に装着されている場合、前記第２の二次電池に対して充電を行い、
前記第１の二次電池が前記情報処理装置に装着されている場合、前記第１の二次電池に設けられる前記第１の二次電池であることを示すハードウェア構成に応じて第１の二次電池の充電状態を示し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記第２の二次電池に設けられる前記第２の二次電池であることを示すハードウェア構成に応じて第２の二次電池の充電状態を示し
前記第１の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第１の二次電池の第１の満充電電圧値を超過している状態であることを検出した後に前記第１の二次電池への充電を停止し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記示される充電状態が前記第２の二次電池の第２の満充電電圧値を超過している状態であることを検出した後に前記第２の二次電池への充電を停止することを特徴とする充電制御方法。
前記第１の二次電池であることを示すハードウェア構成は前記第１の二次電池に設けられる端子に印加される電圧値であり、前記第２の二次電池であることを示すハードウェア構成は前記第２の二次電池に設けられる端子に印加される電圧値であることを特徴とする請求項５記載の充電制御方法。
前記第１の二次電池が前記情報処理装置に装着されている場合、前記第１の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第１の二次電池の充電状態を示し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記第２の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第２の二次電池の充電状態を示すことを特徴とする請求項５記載の充電制御方法。
前記第１の二次電池が前記情報処理装置に装着されている場合、前記第１の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第１の二次電池の充電時に前記第１の二次電池に供給される電源の電圧を分圧した第１の分圧値を示し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記第２の二次電池であることを示すハードウェア構成に応じて構成される抵抗値に基づいて前記第２の二次電池の充電時に前記第２の二次電池に供給される電源の電圧を分圧した第２の分圧値を示し、
前記第１の二次電池が前記情報処理装置に装着されている場合、前記第１の分圧値が所定の値に達すると前記第１の二次電池への充電を停止し、前記第２の二次電池が前記情報処理装置に装着されている場合、前記第２の分圧値が前記所定の値に達すると前記第２の二次電池への充電を停止することを特徴とする請求項５記載の充電制御装置。