JP2007235128A - 相変化メモリ素子及びその製造方法 - Google Patents

相変化メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2007235128A
JP2007235128A JP2007036467A JP2007036467A JP2007235128A JP 2007235128 A JP2007235128 A JP 2007235128A JP 2007036467 A JP2007036467 A JP 2007036467A JP 2007036467 A JP2007036467 A JP 2007036467A JP 2007235128 A JP2007235128 A JP 2007235128A
Authority
JP
Japan
Prior art keywords
phase change
lower electrode
adhesive interface
interface layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007036467A
Other languages
English (en)
Inventor
Jin-Seo Noh
振瑞 盧
Ki-Joon Kim
基俊 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007235128A publication Critical patent/JP2007235128A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】相変化物質層の粘着性を改善させることができるように、その構造の改善された相変化メモリ素子及びその製造方法を提供する。
【解決手段】スイッチング素子及びスイッチング素子に連結されるストレージノードを具備し、ストレージノードは、下部電極及び上部電極、下部電極と上部電極間との間に介在された相変化物質層、及び、下部電極と相変化物質層との間に介在される粘着界面層を有する相変化メモリ素子である。前記粘着界面層は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質から形成される。
【選択図】図１

Description

本発明は、半導体メモリ素子に係り、さらに詳細には、相変化物質層の粘着性を改善させることができるように、その構造の改善された相変化メモリ素子及びその製造方法に関する。
相変化メモリ素子（ＰＲＡＭ：Phase-change Random Access Memory）は、ＧｅＳｂＴｅのような相変化物質が電気的なパルスによる局部的な熱発生により、結晶質と非晶質（アモルファス）との状態に変化する特性を利用し、二進情報を記憶する素子である。このようなＰＲＡＭで、二進情報を記憶するメモリセルは、相変化層、ヒータ及びスイッチトランジスタにより構成される。トランジスタは、一般的にシリコンウェーハ上に設けられ、ヒータと相変化層は、前記トランジスタ上に設けられる。相変化層は、いわゆるＧＳＴ（ＧｅＳｂＴｅ）ベースの物質であるが、これは、ＤＶＤやＣＤ−ＲＷのような光記録装置に使われるようなタイプの物質であり、カルコゲナイドという名称と呼ばれる。ヒータの用途は、相変化層を加熱する目的に使われる。その加熱される程度により、相変化層が結晶質と非晶質との状態に相変化を起こし、抵抗値が変わり、抵抗によって電流または電圧が変わるので、二進情報を保存及び判読できることとなる。揮発性メモリであるＤＲＡＭや不揮発性メモリであるフラッシュメモリは、二進情報の保存を「電荷」の形態で保存する一方（電荷ベースのメモリ）、ＰＲＡＭの二進情報の保存は、「抵抗値」の形態で保存するので（抵抗ベースのメモリ）、前記ＰＲＡＭ素子は、他のメモリ素子とは区別されうる。
このようなＰＲＡＭは、二進情報を保存する記憶装置としての機能性を判別する基準の一つである二進状態の信号比が他のメモリ素子より大きく、回路で二進情報を判別しやすいだけではなく、その動作に高電圧が不要である。前記比率を抵抗比で表せば４０倍以上なので、広いダイナミックレンジが確保され、メモリノードのサイズに大きく影響されない。従って、このようなＰＲＡＭは、半導体回路の集積化技術が進み続けても、その拡張性（スケーラビリティ）に強みを有している。また、ＰＲＡＭは、相変化層の相変化速度が速く、フラッシュメモリ対比の書き込み速度が１０倍以上速いという強みも有している。
しかし、従来のＰＲＡＭの製造工程において、ＧＳＴ薄膜とその下部物質層との間の粘着性にすぐれないという問題点があった。その結果、ＧＳＴ薄膜を蒸着した後、相変化層のパターン形成のための現像／リフト・オフ工程の進行中に、前記相変化層をなすＧＳＴ薄膜がその下部物質層から離脱するピーリング現象が発生した。前記ピーリング現象が発生する場合、後続するＰＲＡＭの製造工程が困難になることがあり、その製造において信頼性及び再現性が落ちることがある。また、前記ピーリング現象は、ＰＲＡＭのスイッチング特性を低下させることがあり、特に、ＰＲＡＭのスイッチング動作時に、初期抵抗値を増大させることがあるという問題点を引き起こす。従って、ＰＲＡＭの製造工程において、前記ＧＳＴ薄膜のピーリング現象を抑制するためのＰＲＡＭの構造改善が要求されている。
本発明がなそうとする技術的課題は、前述の従来技術の問題点を改善するためのものであり、相変化物質層の粘着性を改善することができるように、その構造の改善された相変化メモリ素子及びその製造方法を提供するところにある。
本発明による相変化メモリ素子は、スイッチング素子と、前記スイッチング素子に連結されるストレージノードとを具備し、前記ストレージノードは、下部電極及び上部電極、前記下部電極と上部電極との間に介在された相変化物質層、及び、前記下部電極と相変化物質層との間に介在される粘着界面層を有する。
ここで、前記粘着界面層は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質により形成され、３０Å以内の厚さ、望ましくは、１０Åないし３０Å範囲の厚さに形成されうる。そして、前記下部電極は、その上部に前記粘着界面層との接触面積を小さくするための下部電極コンタクトをさらに有することができる。望ましくは、前記粘着界面層は、前記下部電極コンタクトと相変化物質層との間に介在される。そして、前記相変化物質層は、ＧｅＳｂＴｅ系のカルコゲナイド物質から形成される。
本発明による相変化メモリ素子の製造方法は、基板上にスイッチング素子を形成する段階と、前記スイッチング素子に連結されるストレージノードを形成する段階とを含み、前記ストレージノードを形成する段階は、下部電極を形成する段階と、前記下部電極上に粘着界面層を形成する段階と、前記粘着界面層上に相変化物質層を形成する段階と、前記相変化物質層上に上部電極を形成する段階とを含む。
ここで、前記粘着界面層は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質により形成され、３０Å以内の厚さ、望ましく１０Åないし３０Å範囲の厚さに形成されうる。そして、前記下部電極を形成した後に、前記下部電極の上部に、下部電極コンタクトをさらに形成できる。望ましくは、前記相変化物質層は、ＧｅＳｂＴｅ系のカルコゲナイド物質から形成される。
前記粘着界面層は、気相蒸着法により形成されうる。望ましくは、前記気相蒸着法は、反応性スパッタリングを含み、ＡｒとＮ２との混合ガス雰囲気で、Ｇｅターゲットをスパッタリングし、前記粘着界面層を形成できる。このとき、前記ＡｒとのＮ２の混合比は、５〜１００：１範囲に制御されることが望ましい。そして、前記混合ガスは、酸素をさらに含むことができる。そして、前記スパッタリングパワーは、１０ないし８０ワット（Ｗ）範囲内に制御されることが望ましく、前記粘着界面層の蒸着温度は、１５０℃ないし３５０℃範囲に制御されることが望ましい。
本発明によれば、ＰＲＡＭのストレージノードで、相変化物質層とその下部物質層との間での粘着性が改善され、特に、ＰＲＡＭの製造工程において、前記相変化物質層のピーリング現象が抑制されうる。
本発明によれば、ＰＲＡＭのストレージノードで、相変化物質層とその下部物質層との間に粘着性が従来より２０％ほど向上され、特に、ＰＲＡＭの製造工程において、前記相変化物質層のピーリング現象が抑制されうる。従って、ＰＲＡＭの製造において、信頼性及び再現性を高めることができる。特に、ＰＲＡＭの初期抵抗値を従来のＰＲＡＭ素子の１／２レベルに下げることができ、スイッチング特性も従来より改善されうる。
以下では、本発明によるＰＲＡＭ素子及びその製造方法の実施例を添付された図面を参照しつつ、詳細に説明する。この過程で図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されている。
図１は、本発明の実施例によるＰＲＡＭ素子の概略的な断面図である。
図１を参照すれば、本発明によるＰＲＡＭ素子は、スイッチング素子２０、及び前記スイッチング素子２０に連結されるストレージノードＳを具備する。ここで、前記スイッチング素子２０の例として、基板１０上にトランジスタが具現されている。前記トランジスタは、導電性不純物、例えば、ｎ型不純物のドーピングされたソース１２及びドレイン１４、ソース１２及びドレイン１４間のチャンネル領域１６、及び、前記チャンネル領域１６上に形成されたゲート積層物１８，１９を有する。前記ゲート積層物１８，１９は、順次に積層されたゲート絶縁膜１８とゲート電極１９とを備える。このようなトランジスタ上に、第１層間絶縁層２２が積層され、前記第１層間絶縁層２２に前記ドレイン１４を露出させる第１コンタクトホールｈ１が設けられる。そして、前記第１コンタクトホールｈ１に導電性プラグ２４が形成され、前記導電性プラグ２４が前記ドレイン１４とストレージノードＳとを連結する。ここで、前記第１層間絶縁層２２は、ＳｉＯｘまたはＳｉＯｘＮｙのような誘電体物質により形成されうる。
前記ストレージノードＳは、下部電極（ＢＥ：Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ）３０及び上部電極（ＴＥ：Ｔｏｐ Ｅｌｅｃｔｒｏｄｅ）４０、前記下部電極３０と上部電極４０との間に介在された相変化物質層（ＰＣＭ：Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍａｔｅｒｉａｌ ｌａｙｅｒ）３８、そして前記下部電極３０と相変化物質層３８との間に介在された粘着界面層（ａｄｈｅｓｉｏｎ ｉｎｔｅｒｆａｃｉａｌ ｌａｙｅｒ）３６を有することを特徴とする。望ましくは、前記下部電極３０は、その上部に前記粘着界面層３６との接触面積を小さくするための下部電極コンタクト（ＢＥＣ：Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ Ｃｏｎｔａｃｔ）３０ａをさらに有することができる。具体的に、前記下部電極３０上に第２層間絶縁層３２が積層され、前記第２層間絶縁層３２に前記下部電極３０の一部領域を露出させる第２コンタクトホールｈ２が設けられる。そして、前記第２コンタクトホールｈ２にＴｉＮまたはＴｉＡｌＮのような導電性物質が充填され、前記下部電極コンタクト３０ａが設けられる。ここで、前記第２層間絶縁層３２は、ＳｉＯｘまたはＳｉＯｘＮｙのような誘電体物質により形成されうる。
前記粘着界面層３６は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質により形成され、前記下部電極３０または下部電極コンタクト３０ａと、相変化物質層３８との間に介在され、前記相変化物質層３８の粘着性を改善させる役割を行うことができる。ここで、前記粘着界面層３６は、３０Å以内、望ましくは、１０Åないし３０Å範囲の厚さに形成されうる。本発明によれば、前記ストレージノードＳに粘着界面層３６を適用することにより、相変化物質層３８及びその下部物質層、具体的に相変化物質層３８と下部電極コンタクト３０ａとの間、相変化物質層３８と第２層間絶縁層３２との間で優秀な粘着性を維持できている。特に、ＰＲＡＭの製造工程において、前記相変化物質層３８のピーリング現象が抑制でき、従って、ＰＲＡＭの製造において、信頼性及び再現性を高めることができている。また、ＰＲＡＭのスイッチング動作時に、初期抵抗値を従来のＰＲＡＭ素子の１／２レベルに下げるという効果を得ることができ、ＰＲＡＭのスイッチング特性も従来より改善できた。
前記相変化物質層３８は、ＧＳＴ（ＧｅＳｂＴｅ）基盤のカルコゲナイド物質により形成されうる。例えば、前記相変化物質層３８は、ゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ）、窒素−ゲルマニウム−アンチモン−テルル（Ｎ−Ｇｅ−Ｓｂ−Ｔｅ）、ヒ素−アンチモン−テルル（Ａｓ−Ｓｂ−Ｔｅ）、インジウム−アンチモン−テルル（Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−ビスマス−テルル（Ｇｅ−Ｂｉ−Ｔｅ）、スズ−アンチモン−テルル（Ｓｎ−Ｓｂ−Ｔｅ）、銀−インジウム−アンチモン−テルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、金−インジウム−アンチモン−テルル（Ａｕ−Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−インジウム−アンチモン−テルル（Ｇｅ−Ｉｎ−Ｓｂ−Ｔｅ）、セレン−アンチモン−テルル（Ｓｅ−Ｓｂ−Ｔｅ）、スズ−インジウム−アンチモン−テルル（Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ）またはヒ素−ゲルマニウム−アンチモン−テルル（Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ）のようなカルコゲナイド合金を含むことができる。また他の例として、前記相変化物質層３８は、タンタル−アンチモン−テルル（Ｔａ−Ｓｂ−Ｔｅ）、ニオビウム−アンチモン−テルル（Ｎｂ−Ｓｂ−Ｔｅ）またはバナジウム−アンチモン−テルル（Ｖ−Ｓｂ−Ｔｅ）のような５Ａ族元素−アンチモン−テルルを含み、またはタンタル−アンチモン−セレン（Ｔａ−Ｓｂ−Ｓｅ）、ニオビウム−アンチモン−セレン（Ｎｂ−Ｓｂ−Ｓｅ）またはバナジウム−アンチモン−セレン（Ｖ−Ｓｂ−Ｓｅ）のような５Ａ族元素−アンチモン−セレンを含むことができる。また他の例として、前記相変化物質層３８は、タングステン−アンチモン−テルル（Ｗ−Ｓｂ−Ｔｅ）、モリブデン−アンチモン−テルル（Ｍｏ−Ｓｂ−Ｔｅ）、またはクロム−アンチモン−テルル（Ｃｒ−Ｓｂ−Ｔｅ）のような６Ａ族元素−アンチモン−テルルを含み、またはタングステン−アンチモン−セレン（Ｗ−Ｓｂ−Ｓｅ）、モリブデン−アンチモン−セレン（Ｍｏ−Ｓｂ−Ｓｅ）またはクロム−アンチモン−セレン（Ｃｒ−Ｓｂ−Ｓｅ）のような６Ａ族元素−アンチモン−セレンを含むことができる。
以上では、優先的に前記相変化物質層３８が三元系相変化カルコゲナイド合金から形成されるということが記述されたが、前記相変化物質層３８は、二元系相変化カルコゲナイド合金または四元系相変化カルコゲナイド合金から形成されもする。例として、前記二元系相変化カルコゲナイド合金は、Ｇａ−Ｓｂ、Ｇｅ−Ｓｂ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｅ、Ｓｂ２−Ｔｅ３またはＧｅ−Ｔｅ合金のうち、一つまたはそれ以上を含むことができる。また、前記四元系相変化カルコゲナイド合金は、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、（Ｇｅ−Ｓｎ）−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−（Ｓｅ−Ｔｅ）またはＴｅ８１−Ｇｅ１５−Ｓｂ２−Ｓ２合金のうち、一つまたはそれ以上を含むことができる。
以上のように記述された本発明の実施例で、前記相変化物質層３８は、複数の抵抗状態を有する遷移金属酸化物に代替されもする。例えば、前記相変化物質層３８は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＷＯ３、ＣｏＯ及びＰＣＭＯ（ＰｒｘＣａ（１−ｘ）ＭｎＯ３）からなるグループから選択された少なくともいずれか１つの物質から形成されもする。
図２は、図１のＰＲＡＭ素子での二進情報保存動作を示すグラフである。図２を参照すれば、ＰＲＡＭ素子のストレージノードにデータを記憶及び消去させる方法が説明されている。ここで、横軸は時間（ｔ）を表し、縦軸は相変化物質層３８に誘発される温度（単位は℃）を表す。ＰＲＡＭにパルス形態の電流を印加して二進情報を記録するが、目的によってセットパルスとリセットパルスとに分けられる。セットパルスは、相変化物質層３８、例えば、ＧＳＴ薄膜を結晶質状態にするためのものであり、ほぼ５０ｎｓ以下の幅を有し、材料の結晶化温度以上の発熱量を誘発するのに要求される大きさの電流が印加される。リセットパルスは、前記ＧＳＴ薄膜を非晶質状態にするためのパルスであり、材料の溶融温度以上の発熱量を誘発するほどの大きさの電流が要求される。前記グラフで、相変化物質層３８を溶融温度Ｔｍより高い温度まで短時間（Ｔ１）加熱した後、急冷（クエンチ）すれば、前記相変化物質層３８は、非晶質状態に変わる（第１曲線）。これに対し、相変化物質層３８を溶融温度Ｔｍより低く、結晶化温度Ｔｃより高い温度でＴ１時間より長いＴ２時間加熱した後に徐々に冷却させれば、相変化物質層３８は、結晶質状態に変わる（第２曲線）。非晶質状態を有する相変化物質層３８の比抵抗は、結晶質状態を有する相変化物質層３８の比抵抗より高い。従って、読み取りモードで、前記相変化物質層３８を介して流れる電流を感知することにより、前記ＰＲＡＭストレージノードに保存された情報が論理「１」であるか、または論理「０」であるかを判別できる。
図３は、ＧｅＮ界面層上に蒸着されたＧＳＴ薄膜（ＧｅＮ−ＧＳＴ）の粘着性をテストした結果であり、図４は、ＧｅＮ界面層上に蒸着されたＧＳＴ薄膜を適用したＰＲＡＭ素子の初期抵抗値（Ｒｉｎｉｔｉａｌ）を測定した結果である。図５Ａ及び図５Ｂは、それぞれ従来のＰＲＡＭ素子（ｎｏｒｍａｌ−ＧＳＴ）と本発明によるＰＲＡＭ素子（ＧｅＮ−ＧＳＴ）とのスイッチング特性を測定した結果である。
図３を参照すれば、グラフの縦軸（Ｋａｐｐ）は、破壊強度であり、その単位は、ＭＰａ・（√ｍ）である。これは、加えた応力により結合を破壊する有効エネルギーと解釈できる。ＧｅＮ界面層を含まない従来のＧＳＴ薄膜（ｎｏｒｍａｌ−ＧＳＴ）の粘着性に対するテスト結果が共に比較されている。図３から、ＧｅＮ−ＧＳＴ薄膜でｎｏｒｍａｌ−ＧＳＴより粘着性が２０％ほど向上していることが分かる。図４を参照すれば、グラフの縦軸は、ＰＲＡＭ素子の初期抵抗値（Ｒｉｎｉｔｉａｌ）を表し、その単位はオーム（Ω）である。ＧｅＮ界面層を含まない従来のＧＳＴ薄膜（ｎｏｒｍａｌ−ＧＳＴ）の初期抵抗値の測定結果が共に比較されている。図４、図５Ａ及び図５Ｂを共に比較してみれば、本発明によるＰＲＡＭ素子（ＧｅＮ−ＧＳＴ）で、第一に、初期抵抗値が従来のＰＲＡＭ素子の１／２レベルに低くなっているという事実と、第二に、スイッチング特性が改善されているという事実を確認することができる。
図６Ａないし図６Ｅは、本発明によるＰＲＡＭ素子の製造方法を示す工程図である。本発明の実施例で、それぞれの物質層は、半導体メモリ素子の製造工程で一般的に利用される気相蒸着法、すなわちＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）とＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）との範疇に入る反応性スパッタリングまたはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、エバポレーションのような方法により形成され、それらの工程は周知であるので、それらについての詳細な説明は省略する。
図６Ａを参照すれば、基板１０上にスイッチング素子２０、例えば、トランジスタを形成する。一般的に、シリコンウェーハ基板１０に導電性不純物をドーピングしてソース１２とドレイン１４とを形成し、それらの間にチャンネル領域１６を設ける。そして、前記チャンネル領域１６上に、ゲート絶縁膜１８とゲート電極１９とを順次に積層してトランジスタが形成されうる。かようなトランジスタの形成物質及び形成方法は、すでに広く公知されているので、これについての詳細な説明は省略する。
図６Ｂを参照すれば、トランジスタ２０上に、ＳｉＯｘまたはＳｉＯｘＮのような誘電体物質で前記トランジスタを埋め込む第１層間絶縁層２２を形成する。その次に、前記第１層間絶縁層２２に、ソース１２またはドレイン１４を露出させる第１コンタクトホールｈ１を形成する。その後、前記第１コンタクトホールｈ１に導電性物質を充填して導電性プラグ２４を形成する。その次に、前記導電性プラグ２４にコンタクトされるように、下部電極３０を形成する。ＰＲＡＭ素子において、下部電極３０の材質及び形成方法は、広く公知されているので、これについての詳細な説明は省略する。
図６Ｃを参照すれば、前記第１層間絶縁層２２上に、ＳｉＯｘまたはＳｉＯｘＮｙのような誘電体物質で前記下部電極３０を埋め込む第２層間絶縁層３２を形成する。その次に、前記第２層間絶縁層３２に、前記下部電極３０の一部領域を露出させる第２コンタクトホールｈ２を形成する。その後、前記第２コンタクトホールｈ２にＴｉＮまたはＴｉＡｌＮ物質で、抵抗性発熱体、すなわち下部電極コンタクト３０ａを形成する。前記下部電極コンタクト３０ａの上面は、前記下部電極３０の上面よりさらに狭幅に形成されるために、前記下部電極コンタクト３０ａの上面で、さらに小さな接触面積を有することができる。
図６Ｄを参照すれば、前記第２層間絶縁層３２上に、下部電極コンタクト３０ａの上面を覆う粘着界面層３６を形成する。前記粘着界面層３６は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質により形成され、前記第２層間絶縁層３２または下部電極コンタクト３０ａと優秀な粘着性を有する。前記粘着界面層３６は、３０Å以内、望ましくは、１０Åないし３０Å範囲の厚さに形成されうる。前記粘着界面層３２は、気相蒸着法により形成されうるが、前記気相蒸着法として、反応性スパッタリング、ＭＯＣＶＤ、エバポレーションのような多様な方法が適用されうる。例えば、ＡｒとＮ２との混合ガス雰囲気で、Ｇｅターゲットをスパッタリングし、前記粘着界面層３６を形成できる。このとき、前記ＡｒとＮ２との混合比は、５〜１００：１範囲に制御されることが望ましく、さらに望ましくは、５〜２５：１範囲に制御されうる。そして、前記スパッタリングパワーは、１０ないし８０ワット（Ｗ）範囲内に制御されることが望ましく、さらに望ましくは、４０ワット（Ｗ）に制御できるが、その適正数値はターゲットの大きさによって決定されるものである。そして、前記粘着界面層３６の蒸着温度は、１５０℃ないし３５０℃範囲に制御されることが望ましく、さらに望ましくは、２００℃に制御されうる。それら工程変数は実験的結果に基づき、それら変数を例示された範囲で制御し、優秀な膜質の粘着界面層３６を得ることができた。ここで、前記混合ガスは、酸素をさらに含むことができ、酸素を含む混合ガス雰囲気で、Ｇｅ−Ｏ−Ｎ物質の粘着界面層３６を形成できる。下記の表１は、それぞれの工程変数（バリエーション）（三種の条件で実施）による前記粘着界面層３６の面抵抗（シート抵抗）を測定した結果である。ここで、面抵抗の単位はｋΩ／ｓｑである。
図６Ｅを参照すれば、前記粘着界面層３６上に、順に相変化物質層３８及び上部電極４０を形成する。前記相変化物質層３８は、ＧＳＴ（ＧｅＳｂＴｅ）ベースのカルコゲナイド物質により形成されうる。例えば、前記相変化物質層３８は、ゲルマニウム−アンチモン−テルル（Ｇｅ−Ｓｂ−Ｔｅ）、窒素−ゲルマニウム−アンチモン−テルル（Ｎ−Ｇｅ−Ｓｂ−Ｔｅ）、ヒ素−アンチモン−テルル（Ａｓ−Ｓｂ−Ｔｅ）、インジウム−アンチモン−テルル（Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−ビスマス−テルル（Ｇｅ−Ｂｉ−Ｔｅ）、スズ−アンチモン−テルル（Ｓｎ−Ｓｂ−Ｔｅ）、銀−インジウム−アンチモン−テルル（Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ）、金−インジウム−アンチモン−テルル（Ａｕ−Ｉｎ−Ｓｂ−Ｔｅ）、ゲルマニウム−インジウム−アンチモン−テルル（Ｇｅ−Ｉｎ−Ｓｂ−Ｔｅ）、セレン−アンチモン−テルル（Ｓｅ−Ｓｂ−Ｔｅ）、スズ−インジウム−アンチモン−テルル（Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ）またはヒ素−ゲルマニウム−アンチモン−テルル（Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ）のようなカルコゲナイド合金を含むことができる。また他の例として、前記相変化物質層３８は、タンタル−アンチモン−テルル（Ｔａ−Ｓｂ−Ｔｅ）、ニオビウム−アンチモン−テルル（Ｎｂ−Ｓｂ−Ｔｅ）またはバナジウム−アンチモン−テルル（Ｖ−Ｓｂ−Ｔｅ）のような５Ａ族元素−アンチモン−テルルを含み、またはタンタル−アンチモン−セレン（Ｔａ−Ｓｂ−Ｓｅ）、ニオビウム−アンチモン−セレン（Ｎｂ−Ｓｂ−Ｓｅ）またはバナジウム−アンチモン−セレン（Ｖ−Ｓｂ−Ｓｅ）のような５Ａ族元素−アンチモン−セレンを含むことができる。また他の例として、前記相変化物質層３８は、タングステン−アンチモン−テルル（Ｗ−Ｓｂ−Ｔｅ）、モリブデン−アンチモン−テルル（Ｍｏ−Ｓｂ−Ｔｅ）、またはクロム−アンチモン−テルル（Ｃｒ−Ｓｂ−Ｔｅ）のような６Ａ族元素−アンチモン−テルルを含み、またはタングステン−アンチモン−セレン（Ｗ−Ｓｂ−Ｓｅ）、モリブデン−アンチモン−セレン（Ｍｏ−Ｓｂ−Ｓｅ）またはクロム−アンチモン−セレン（Ｃｒ−Ｓｂ−Ｓｅ）のような６Ａ族元素−アンチモン−セレンを含むことができる。
以上では、優先的に前記相変化物質層３８が三元系相変化カルコゲナイド合金から形成されることが記述されたが、前記相変化物質層３８は、二元系相変化カルコゲナイド合金、または四元系相変化カルコゲナイド合金から形成されもする。例として、前記二元系相変化カルコゲナイド合金は、Ｇａ−Ｓｂ、Ｇｅ−Ｓｂ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｅ、Ｓｂ２−Ｔｅ３またはＧｅ−Ｔｅ合金のうち、一つまたはそれ以上を含むことができる。また、前記四元系相変化カルコゲナイド合金は、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、（Ｇｅ−Ｓｎ）−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−（Ｓｅ−Ｔｅ）またはＴｅ８１−Ｇｅ１５−Ｓｂ２−Ｓ２合金のうち、一つまたはそれ以上を含むことができる。
以上のように記述された本発明の実施例で、前記相変化物質層３８は、複数の抵抗状態を有する遷移金属酸化物に代替されもする。例えば、前記相変化物質層３８は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＷＯ３、ＣｏＯ、及びＰＣＭＯ（ＰｒｘＣａ（１−ｘ）ＭｎＯ３）からなるグループから選択された少なくともいずれか１つの物質から形成されもする。
そして、ＰＲＡＭ素子において、上部電極４０の材質及び形成方法は、広く公知されているので、これについての詳細な説明は省略する。かような工程過程を介し、ストレージノードＳで、相変化物質層とその下部物質層との間の粘着性の改善されたＰＲＡＭ素子を得ることができる。
以上、本発明の理解を助けるために、いくつかのの模範的な実施例が説明され、かつ添付された図面に図示されたが、かような実施例は例示的なものに過ぎず、当分野で当業者ならば、前記実施例から多様な変形及び均等な他実施例が可能であるという点を理解することができるであろう。従って、本発明は、図示されて説明された構造と工程順序とだけに限定されるものではなく、特許請求の範囲に記載された発明の技術思想を中心に保護されるのである。
本発明の相変化メモリ素子及びその製造方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
本発明の実施例によるＰＲＡＭ素子の概略的断面図である。 図１のＰＲＡＭ素子で、二進情報の保存動作を示すグラフである。 ＧｅＮ界面層上に蒸着されたＧＳＴ薄膜の粘着性をテストした結果を示すグラフである。 ＧｅＮ界面層上に蒸着されたＧＳＴ薄膜を適用したＰＲＡＭ素子の初期抵抗値を測定した結果を示すグラフである。 本発明によるＰＲＡＭ素子のスイッチング特性を測定した結果を示すグラフである。 従来技術によるＰＲＡＭ素子のスイッチング特性を測定した結果を示すグラフである。 本発明によるＰＲＡＭ素子の製造方法を示す工程図である。 本発明によるＰＲＡＭ素子の製造方法を示す工程図である。 本発明によるＰＲＡＭ素子の製造方法を示す工程図である。 本発明によるＰＲＡＭ素子の製造方法を示す工程図である。 本発明によるＰＲＡＭ素子の製造方法を示す工程図である。
符号の説明
１０ 基板
１２ ソース
１４ ドレイン
１６ チャンネル領域
１８ ゲート絶縁膜
１９ ゲート電極
２０ スイッチング素子
２２ 第１層間絶縁膜
２４ 導電性プラグ
３０ 下部電極
３０ａ 下部電極コンタクト
３２ 第２層間絶縁膜
３６ 粘着界面層
３８ 相変化物質層
４０ 上部電極
Ｓ ストレージノード
ｈ１ 第１コンタクトホール
ｈ２ 第２コンタクトホール

Claims (21)

  1. スイッチング素子と、
    前記スイッチング素子に連結されるストレージノードと、を具備し、
    前記ストレージノードは、下部電極及び上部電極、前記下部電極と上部電極との間に介在された相変化物質層、及び、前記下部電極と相変化物質層との間に介在される粘着界面層を備えることを特徴とする相変化メモリ素子。
  2. 前記粘着界面層は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質から形成されたことを特徴とする請求項１に記載の相変化メモリ素子。
  3. 前記粘着界面層は、３０Å以内の厚さに形成されたことを特徴とする請求項２に記載の相変化メモリ素子。
  4. 前記下部電極は、その上部に前記粘着界面層との接触面積を小さくするための下部電極コンタクトを有することを特徴とする請求項１に記載の相変化メモリ素子。
  5. 前記粘着界面層は、前記下部電極コンタクトと相変化物質層との間に介在されることを特徴とする請求項４に記載の相変化メモリ素子。
  6. 前記相変化物質層は、カルコゲナイド物質から形成されたことを特徴とする請求項１に記載の相変化メモリ素子。
  7. 前記カルコゲナイド物質は、ＧｅＳｂＴｅ系の物質であることを特徴とする請求項６に記載の相変化メモリ素子。
  8. 基板上にスイッチング素子を形成する段階と、
    前記スイッチング素子に連結されるストレージノードを形成する段階と、を含み、
    前記ストレージノードを形成する段階は、
    下部電極を形成する段階と、
    前記下部電極上に粘着界面層を形成する段階と、
    前記粘着界面層上に相変化物質層を形成する段階と、
    前記相変化物質層上に上部電極を形成する段階と、を含むことを特徴とする相変化メモリ素子の製造方法。
  9. 前記粘着界面層は、Ｇｅ−ＮまたはＧｅ−Ｏ−Ｎ物質から形成されることを特徴とする請求項８に記載の相変化メモリ素子の製造方法。
  10. 前記粘着界面層は、３０Å以内の厚さに形成されることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
  11. 前記粘着界面層は、気相蒸着法により形成されることを特徴とする請求項１０に記載の相変化メモリ素子の製造方法。
  12. 前記気相蒸着法は、反応性スパッタリングを含むことを特徴とする請求項１１に記載の相変化メモリ素子の製造方法。
  13. ＡｒとＮ２との混合ガス雰囲気で、Ｇｅターゲットをスパッタリングし、前記粘着界面層を形成することを特徴とする請求項１２に記載の相変化メモリ素子の製造方法。
  14. 前記ＡｒとＮ２との混合比は、５〜１００：１範囲に制御されることを特徴とする請求項１３に記載の相変化メモリ素子の製造方法。
  15. 前記混合ガスは、酸素をさらに含むことを特徴とする請求項１３に記載の相変化メモリ素子の製造方法。
  16. 前記スパッタリングパワーは、１０ないし８０ワット（Ｗ）の範囲内に制御されることを特徴とする請求項１３に記載の相変化メモリ素子の製造方法。
  17. 前記粘着界面層の蒸着温度は、１５０℃ないし３５０℃範囲に制御されることを特徴とする請求項１３に記載の相変化メモリ素子の製造方法。
  18. 前記下部電極を形成した後に、前記下部電極の上部に、下部電極コンタクトをさらに形成することを特徴とする請求項８に記載の相変化メモリ素子の製造方法。
  19. 前記相変化物質層は、カルコゲナイド物質から形成されることを特徴とする請求項８に記載の相変化メモリ素子の製造方法。
  20. 前記カルコゲナイド物質は、ＧｅＳｂＴｅ系の物質であることを特徴とする請求項１９に記載の相変化メモリ素子の製造方法。
  21. 請求項８から請求項２０のうちいずれか１項に記載の方法で製造された相変化メモリ素子。
JP2007036467A 2006-02-27 2007-02-16 相変化メモリ素子及びその製造方法 Withdrawn JP2007235128A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018886A KR100718156B1 (ko) 2006-02-27 2006-02-27 상전이 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2007235128A true JP2007235128A (ja) 2007-09-13

Family

ID=38270738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007036467A Withdrawn JP2007235128A (ja) 2006-02-27 2007-02-16 相変化メモリ素子及びその製造方法

Country Status (4)

Country Link
US (1) US20070200108A1 (ja)
JP (1) JP2007235128A (ja)
KR (1) KR100718156B1 (ja)
CN (1) CN101030593A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012517102A (ja) * 2009-02-04 2012-07-26 マイクロン テクノロジー， インク． ガスクラスターイオンビームを用いてメモリセルを形成する方法
US11877525B2 (en) 2021-03-23 2024-01-16 Kioxia Corporation Storage device having a resistance change memory element and writing method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309111B1 (ko) * 2006-07-27 2013-09-17 삼성전자주식회사 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법
US7599211B2 (en) * 2007-04-10 2009-10-06 Infineon Technologies Ag Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
EP2153477B1 (en) * 2007-05-01 2014-06-04 Imec Non-volatile memory device
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR100891523B1 (ko) 2007-07-20 2009-04-06 주식회사 하이닉스반도체 상변화 기억 소자
KR100905420B1 (ko) 2007-08-06 2009-07-02 재단법인서울대학교산학협력재단 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법
US20110002161A1 (en) * 2009-07-06 2011-01-06 Seagate Technology Llc Phase change memory cell with selecting element
KR20130142520A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자 및 그 제조 방법
CN103682089A (zh) * 2012-09-11 2014-03-26 中国科学院上海微***与信息技术研究所 高速、高密度、低功耗的相变存储器单元及制备方法
US11152569B2 (en) * 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. PCRAM structure with selector device
FR3107138B1 (fr) * 2020-02-06 2022-02-11 Commissariat Energie Atomique Cellule mémoire à changement de phase
FR3116644B1 (fr) * 2020-11-23 2022-10-28 Commissariat Energie Atomique Dispositif mémoire à changement de phase

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
KR20050031733A (ko) * 2003-09-30 2005-04-06 삼성전자주식회사 상변환 기억소자의 가변저항체 및 그 형성 방법
TW200525531A (en) * 2004-01-30 2005-08-01 Victor Company Of Japan Optical recording method, optical recording apparatus and optical storage medium
WO2005112118A1 (ja) * 2004-05-14 2005-11-24 Renesas Technology Corp. 半導体記憶装置
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012517102A (ja) * 2009-02-04 2012-07-26 マイクロン テクノロジー， インク． ガスクラスターイオンビームを用いてメモリセルを形成する方法
US8614499B2 (en) 2009-02-04 2013-12-24 Micron Technology, Inc. Memory cell having heater material and variable resistance material embedded within insulating material
US11877525B2 (en) 2021-03-23 2024-01-16 Kioxia Corporation Storage device having a resistance change memory element and writing method thereof

Also Published As

Publication number Publication date
CN101030593A (zh) 2007-09-05
KR100718156B1 (ko) 2007-05-14
US20070200108A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100718156B1 (ko) 상전이 메모리 소자 및 그 제조방법
KR101503188B1 (ko) 위상 변화 메모리 구조 및 방법
KR100763916B1 (ko) ＧｅＳｂＴｅ 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법
US7718990B2 (en) Active material devices with containment layer
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7569844B2 (en) Memory cell sidewall contacting side electrode
Yoon et al. Sb-Se-based phase-change memory device with lower power and higher speed operations
US8003970B2 (en) Phase-change random access memory and method of manufacturing the same
JP6062155B2 (ja) ＧｅリッチなＧＳＴ−２１２相変化材料
US7919766B2 (en) Method for making self aligning pillar memory cell device
EP1667244A2 (en) Phase change memory device having phase change material layer containing phase change nano particles and method of fabricating the same
US20120287706A1 (en) Isolation device free memory
JP2008141199A (ja) 拡散防止膜を備える相変化メモリ素子及びその製造方法
US8350661B2 (en) Breakdown layer via lateral diffusion
US7884342B2 (en) Phase change memory bridge cell
US20080203375A1 (en) Memory Cell with Memory Element Contacting Ring-Shaped Upper End of Bottom Electrode
CN101241756B (zh) 具有不同读取与程序化路径的存储单元
KR20080016120A (ko) 상변화 메모리 소자 및 이의 제조방법
US8049202B2 (en) Phase change memory device having phase change material layer containing phase change nano particles
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
Gyanathan et al. Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack
TWI825579B (zh) 半導體記憶裝置
KR101010169B1 (ko) 상변화 메모리 장치 및 그 형성 방법
KR100968448B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR20060002615A (ko) 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090220