JP2007235128A - 相変化メモリ素子及びその製造方法 - Google Patents
相変化メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2007235128A JP2007235128A JP2007036467A JP2007036467A JP2007235128A JP 2007235128 A JP2007235128 A JP 2007235128A JP 2007036467 A JP2007036467 A JP 2007036467A JP 2007036467 A JP2007036467 A JP 2007036467A JP 2007235128 A JP2007235128 A JP 2007235128A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- lower electrode
- adhesive interface
- interface layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 19
- 239000012782 phase change material Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 38
- 239000000853 adhesive Substances 0.000 claims description 37
- 230000001070 adhesive effect Effects 0.000 claims description 37
- 230000008859 change Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 33
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 27
- 150000004770 chalcogenides Chemical class 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 110
- 239000011669 selenium Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 229910052787 antimony Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910052714 tellurium Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052711 selenium Inorganic materials 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000763 AgInSbTe Inorganic materials 0.000 description 2
- 229910005936 Ge—Sb Inorganic materials 0.000 description 2
- 229910005939 Ge—Sn Inorganic materials 0.000 description 2
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001215 Te alloy Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- IJZFMIZHOVETME-UHFFFAOYSA-N [Se].[Sb].[Cr] Chemical compound [Se].[Sb].[Cr] IJZFMIZHOVETME-UHFFFAOYSA-N 0.000 description 2
- VVXPQNFADNRLBU-UHFFFAOYSA-N [Se].[Sb].[Mo] Chemical compound [Se].[Sb].[Mo] VVXPQNFADNRLBU-UHFFFAOYSA-N 0.000 description 2
- KSUGJTPDOMBFRL-UHFFFAOYSA-N [Se].[Sb].[Nb] Chemical compound [Se].[Sb].[Nb] KSUGJTPDOMBFRL-UHFFFAOYSA-N 0.000 description 2
- ALRPRZUTRIETCM-UHFFFAOYSA-N [Se].[Sb].[Ta] Chemical compound [Se].[Sb].[Ta] ALRPRZUTRIETCM-UHFFFAOYSA-N 0.000 description 2
- XRDJLAHKSWHHLX-UHFFFAOYSA-N [Se].[Sb].[V] Chemical compound [Se].[Sb].[V] XRDJLAHKSWHHLX-UHFFFAOYSA-N 0.000 description 2
- IQGPRYIXOVXPRY-UHFFFAOYSA-N [Se].[Sb].[W] Chemical compound [Se].[Sb].[W] IQGPRYIXOVXPRY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化物質層の粘着性を改善させることができるように、その構造の改善された相変化メモリ素子及びその製造方法を提供する。
【解決手段】スイッチング素子及びスイッチング素子に連結されるストレージノードを具備し、ストレージノードは、下部電極及び上部電極、下部電極と上部電極間との間に介在された相変化物質層、及び、下部電極と相変化物質層との間に介在される粘着界面層を有する相変化メモリ素子である。前記粘着界面層は、Ge−NまたはGe−O−N物質から形成される。
【選択図】図1
【解決手段】スイッチング素子及びスイッチング素子に連結されるストレージノードを具備し、ストレージノードは、下部電極及び上部電極、下部電極と上部電極間との間に介在された相変化物質層、及び、下部電極と相変化物質層との間に介在される粘着界面層を有する相変化メモリ素子である。前記粘着界面層は、Ge−NまたはGe−O−N物質から形成される。
【選択図】図1
Description
本発明は、半導体メモリ素子に係り、さらに詳細には、相変化物質層の粘着性を改善させることができるように、その構造の改善された相変化メモリ素子及びその製造方法に関する。
相変化メモリ素子(PRAM:Phase-change Random Access Memory)は、GeSbTeのような相変化物質が電気的なパルスによる局部的な熱発生により、結晶質と非晶質(アモルファス)との状態に変化する特性を利用し、二進情報を記憶する素子である。このようなPRAMで、二進情報を記憶するメモリセルは、相変化層、ヒータ及びスイッチトランジスタにより構成される。トランジスタは、一般的にシリコンウェーハ上に設けられ、ヒータと相変化層は、前記トランジスタ上に設けられる。相変化層は、いわゆるGST(GeSbTe)ベースの物質であるが、これは、DVDやCD−RWのような光記録装置に使われるようなタイプの物質であり、カルコゲナイドという名称と呼ばれる。ヒータの用途は、相変化層を加熱する目的に使われる。その加熱される程度により、相変化層が結晶質と非晶質との状態に相変化を起こし、抵抗値が変わり、抵抗によって電流または電圧が変わるので、二進情報を保存及び判読できることとなる。揮発性メモリであるDRAMや不揮発性メモリであるフラッシュメモリは、二進情報の保存を「電荷」の形態で保存する一方(電荷ベースのメモリ)、PRAMの二進情報の保存は、「抵抗値」の形態で保存するので(抵抗ベースのメモリ)、前記PRAM素子は、他のメモリ素子とは区別されうる。
このようなPRAMは、二進情報を保存する記憶装置としての機能性を判別する基準の一つである二進状態の信号比が他のメモリ素子より大きく、回路で二進情報を判別しやすいだけではなく、その動作に高電圧が不要である。前記比率を抵抗比で表せば40倍以上なので、広いダイナミックレンジが確保され、メモリノードのサイズに大きく影響されない。従って、このようなPRAMは、半導体回路の集積化技術が進み続けても、その拡張性(スケーラビリティ)に強みを有している。また、PRAMは、相変化層の相変化速度が速く、フラッシュメモリ対比の書き込み速度が10倍以上速いという強みも有している。
しかし、従来のPRAMの製造工程において、GST薄膜とその下部物質層との間の粘着性にすぐれないという問題点があった。その結果、GST薄膜を蒸着した後、相変化層のパターン形成のための現像/リフト・オフ工程の進行中に、前記相変化層をなすGST薄膜がその下部物質層から離脱するピーリング現象が発生した。前記ピーリング現象が発生する場合、後続するPRAMの製造工程が困難になることがあり、その製造において信頼性及び再現性が落ちることがある。また、前記ピーリング現象は、PRAMのスイッチング特性を低下させることがあり、特に、PRAMのスイッチング動作時に、初期抵抗値を増大させることがあるという問題点を引き起こす。従って、PRAMの製造工程において、前記GST薄膜のピーリング現象を抑制するためのPRAMの構造改善が要求されている。
本発明がなそうとする技術的課題は、前述の従来技術の問題点を改善するためのものであり、相変化物質層の粘着性を改善することができるように、その構造の改善された相変化メモリ素子及びその製造方法を提供するところにある。
本発明による相変化メモリ素子は、スイッチング素子と、前記スイッチング素子に連結されるストレージノードとを具備し、前記ストレージノードは、下部電極及び上部電極、前記下部電極と上部電極との間に介在された相変化物質層、及び、前記下部電極と相変化物質層との間に介在される粘着界面層を有する。
ここで、前記粘着界面層は、Ge−NまたはGe−O−N物質により形成され、30Å以内の厚さ、望ましくは、10Åないし30Å範囲の厚さに形成されうる。そして、前記下部電極は、その上部に前記粘着界面層との接触面積を小さくするための下部電極コンタクトをさらに有することができる。望ましくは、前記粘着界面層は、前記下部電極コンタクトと相変化物質層との間に介在される。そして、前記相変化物質層は、GeSbTe系のカルコゲナイド物質から形成される。
本発明による相変化メモリ素子の製造方法は、基板上にスイッチング素子を形成する段階と、前記スイッチング素子に連結されるストレージノードを形成する段階とを含み、前記ストレージノードを形成する段階は、下部電極を形成する段階と、前記下部電極上に粘着界面層を形成する段階と、前記粘着界面層上に相変化物質層を形成する段階と、前記相変化物質層上に上部電極を形成する段階とを含む。
ここで、前記粘着界面層は、Ge−NまたはGe−O−N物質により形成され、30Å以内の厚さ、望ましく10Åないし30Å範囲の厚さに形成されうる。そして、前記下部電極を形成した後に、前記下部電極の上部に、下部電極コンタクトをさらに形成できる。望ましくは、前記相変化物質層は、GeSbTe系のカルコゲナイド物質から形成される。
前記粘着界面層は、気相蒸着法により形成されうる。望ましくは、前記気相蒸着法は、反応性スパッタリングを含み、ArとN2との混合ガス雰囲気で、Geターゲットをスパッタリングし、前記粘着界面層を形成できる。このとき、前記ArとのN2の混合比は、5〜100:1範囲に制御されることが望ましい。そして、前記混合ガスは、酸素をさらに含むことができる。そして、前記スパッタリングパワーは、10ないし80ワット(W)範囲内に制御されることが望ましく、前記粘着界面層の蒸着温度は、150℃ないし350℃範囲に制御されることが望ましい。
本発明によれば、PRAMのストレージノードで、相変化物質層とその下部物質層との間での粘着性が改善され、特に、PRAMの製造工程において、前記相変化物質層のピーリング現象が抑制されうる。
本発明によれば、PRAMのストレージノードで、相変化物質層とその下部物質層との間に粘着性が従来より20%ほど向上され、特に、PRAMの製造工程において、前記相変化物質層のピーリング現象が抑制されうる。従って、PRAMの製造において、信頼性及び再現性を高めることができる。特に、PRAMの初期抵抗値を従来のPRAM素子の1/2レベルに下げることができ、スイッチング特性も従来より改善されうる。
以下では、本発明によるPRAM素子及びその製造方法の実施例を添付された図面を参照しつつ、詳細に説明する。この過程で図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されている。
図1は、本発明の実施例によるPRAM素子の概略的な断面図である。
図1を参照すれば、本発明によるPRAM素子は、スイッチング素子20、及び前記スイッチング素子20に連結されるストレージノードSを具備する。ここで、前記スイッチング素子20の例として、基板10上にトランジスタが具現されている。前記トランジスタは、導電性不純物、例えば、n型不純物のドーピングされたソース12及びドレイン14、ソース12及びドレイン14間のチャンネル領域16、及び、前記チャンネル領域16上に形成されたゲート積層物18,19を有する。前記ゲート積層物18,19は、順次に積層されたゲート絶縁膜18とゲート電極19とを備える。このようなトランジスタ上に、第1層間絶縁層22が積層され、前記第1層間絶縁層22に前記ドレイン14を露出させる第1コンタクトホールh1が設けられる。そして、前記第1コンタクトホールh1に導電性プラグ24が形成され、前記導電性プラグ24が前記ドレイン14とストレージノードSとを連結する。ここで、前記第1層間絶縁層22は、SiOxまたはSiOxNyのような誘電体物質により形成されうる。
前記ストレージノードSは、下部電極(BE:Bottom Electrode)30及び上部電極(TE:Top Electrode)40、前記下部電極30と上部電極40との間に介在された相変化物質層(PCM:Phase Change Material layer)38、そして前記下部電極30と相変化物質層38との間に介在された粘着界面層(adhesion interfacial layer)36を有することを特徴とする。望ましくは、前記下部電極30は、その上部に前記粘着界面層36との接触面積を小さくするための下部電極コンタクト(BEC:Bottom Electrode Contact)30aをさらに有することができる。具体的に、前記下部電極30上に第2層間絶縁層32が積層され、前記第2層間絶縁層32に前記下部電極30の一部領域を露出させる第2コンタクトホールh2が設けられる。そして、前記第2コンタクトホールh2にTiNまたはTiAlNのような導電性物質が充填され、前記下部電極コンタクト30aが設けられる。ここで、前記第2層間絶縁層32は、SiOxまたはSiOxNyのような誘電体物質により形成されうる。
前記粘着界面層36は、Ge−NまたはGe−O−N物質により形成され、前記下部電極30または下部電極コンタクト30aと、相変化物質層38との間に介在され、前記相変化物質層38の粘着性を改善させる役割を行うことができる。ここで、前記粘着界面層36は、30Å以内、望ましくは、10Åないし30Å範囲の厚さに形成されうる。本発明によれば、前記ストレージノードSに粘着界面層36を適用することにより、相変化物質層38及びその下部物質層、具体的に相変化物質層38と下部電極コンタクト30aとの間、相変化物質層38と第2層間絶縁層32との間で優秀な粘着性を維持できている。特に、PRAMの製造工程において、前記相変化物質層38のピーリング現象が抑制でき、従って、PRAMの製造において、信頼性及び再現性を高めることができている。また、PRAMのスイッチング動作時に、初期抵抗値を従来のPRAM素子の1/2レベルに下げるという効果を得ることができ、PRAMのスイッチング特性も従来より改善できた。
前記相変化物質層38は、GST(GeSbTe)基盤のカルコゲナイド物質により形成されうる。例えば、前記相変化物質層38は、ゲルマニウム−アンチモン−テルル(Ge−Sb−Te)、窒素−ゲルマニウム−アンチモン−テルル(N−Ge−Sb−Te)、ヒ素−アンチモン−テルル(As−Sb−Te)、インジウム−アンチモン−テルル(In−Sb−Te)、ゲルマニウム−ビスマス−テルル(Ge−Bi−Te)、スズ−アンチモン−テルル(Sn−Sb−Te)、銀−インジウム−アンチモン−テルル(Ag−In−Sb−Te)、金−インジウム−アンチモン−テルル(Au−In−Sb−Te)、ゲルマニウム−インジウム−アンチモン−テルル(Ge−In−Sb−Te)、セレン−アンチモン−テルル(Se−Sb−Te)、スズ−インジウム−アンチモン−テルル(Sn−In−Sb−Te)またはヒ素−ゲルマニウム−アンチモン−テルル(As−Ge−Sb−Te)のようなカルコゲナイド合金を含むことができる。また他の例として、前記相変化物質層38は、タンタル−アンチモン−テルル(Ta−Sb−Te)、ニオビウム−アンチモン−テルル(Nb−Sb−Te)またはバナジウム−アンチモン−テルル(V−Sb−Te)のような5A族元素−アンチモン−テルルを含み、またはタンタル−アンチモン−セレン(Ta−Sb−Se)、ニオビウム−アンチモン−セレン(Nb−Sb−Se)またはバナジウム−アンチモン−セレン(V−Sb−Se)のような5A族元素−アンチモン−セレンを含むことができる。また他の例として、前記相変化物質層38は、タングステン−アンチモン−テルル(W−Sb−Te)、モリブデン−アンチモン−テルル(Mo−Sb−Te)、またはクロム−アンチモン−テルル(Cr−Sb−Te)のような6A族元素−アンチモン−テルルを含み、またはタングステン−アンチモン−セレン(W−Sb−Se)、モリブデン−アンチモン−セレン(Mo−Sb−Se)またはクロム−アンチモン−セレン(Cr−Sb−Se)のような6A族元素−アンチモン−セレンを含むことができる。
以上では、優先的に前記相変化物質層38が三元系相変化カルコゲナイド合金から形成されるということが記述されたが、前記相変化物質層38は、二元系相変化カルコゲナイド合金または四元系相変化カルコゲナイド合金から形成されもする。例として、前記二元系相変化カルコゲナイド合金は、Ga−Sb、Ge−Sb、In−Sb、In−Se、Sb2−Te3またはGe−Te合金のうち、一つまたはそれ以上を含むことができる。また、前記四元系相変化カルコゲナイド合金は、Ag−In−Sb−Te、(Ge−Sn)−Sb−Te、Ge−Sb−(Se−Te)またはTe81−Ge15−Sb2−S2合金のうち、一つまたはそれ以上を含むことができる。
以上のように記述された本発明の実施例で、前記相変化物質層38は、複数の抵抗状態を有する遷移金属酸化物に代替されもする。例えば、前記相変化物質層38は、NiO、TiO2、HfO、Nb2O5、ZnO、WO3、CoO及びPCMO(PrxCa(1−x)MnO3)からなるグループから選択された少なくともいずれか1つの物質から形成されもする。
図2は、図1のPRAM素子での二進情報保存動作を示すグラフである。図2を参照すれば、PRAM素子のストレージノードにデータを記憶及び消去させる方法が説明されている。ここで、横軸は時間(t)を表し、縦軸は相変化物質層38に誘発される温度(単位は℃)を表す。PRAMにパルス形態の電流を印加して二進情報を記録するが、目的によってセットパルスとリセットパルスとに分けられる。セットパルスは、相変化物質層38、例えば、GST薄膜を結晶質状態にするためのものであり、ほぼ50ns以下の幅を有し、材料の結晶化温度以上の発熱量を誘発するのに要求される大きさの電流が印加される。リセットパルスは、前記GST薄膜を非晶質状態にするためのパルスであり、材料の溶融温度以上の発熱量を誘発するほどの大きさの電流が要求される。前記グラフで、相変化物質層38を溶融温度Tmより高い温度まで短時間(T1)加熱した後、急冷(クエンチ)すれば、前記相変化物質層38は、非晶質状態に変わる(第1曲線)。これに対し、相変化物質層38を溶融温度Tmより低く、結晶化温度Tcより高い温度でT1時間より長いT2時間加熱した後に徐々に冷却させれば、相変化物質層38は、結晶質状態に変わる(第2曲線)。非晶質状態を有する相変化物質層38の比抵抗は、結晶質状態を有する相変化物質層38の比抵抗より高い。従って、読み取りモードで、前記相変化物質層38を介して流れる電流を感知することにより、前記PRAMストレージノードに保存された情報が論理「1」であるか、または論理「0」であるかを判別できる。
図3は、GeN界面層上に蒸着されたGST薄膜(GeN−GST)の粘着性をテストした結果であり、図4は、GeN界面層上に蒸着されたGST薄膜を適用したPRAM素子の初期抵抗値(Rinitial)を測定した結果である。図5A及び図5Bは、それぞれ従来のPRAM素子(normal−GST)と本発明によるPRAM素子(GeN−GST)とのスイッチング特性を測定した結果である。
図3を参照すれば、グラフの縦軸(Kapp)は、破壊強度であり、その単位は、MPa・(√m)である。これは、加えた応力により結合を破壊する有効エネルギーと解釈できる。GeN界面層を含まない従来のGST薄膜(normal−GST)の粘着性に対するテスト結果が共に比較されている。図3から、GeN−GST薄膜でnormal−GSTより粘着性が20%ほど向上していることが分かる。図4を参照すれば、グラフの縦軸は、PRAM素子の初期抵抗値(Rinitial)を表し、その単位はオーム(Ω)である。GeN界面層を含まない従来のGST薄膜(normal−GST)の初期抵抗値の測定結果が共に比較されている。図4、図5A及び図5Bを共に比較してみれば、本発明によるPRAM素子(GeN−GST)で、第一に、初期抵抗値が従来のPRAM素子の1/2レベルに低くなっているという事実と、第二に、スイッチング特性が改善されているという事実を確認することができる。
図6Aないし図6Eは、本発明によるPRAM素子の製造方法を示す工程図である。本発明の実施例で、それぞれの物質層は、半導体メモリ素子の製造工程で一般的に利用される気相蒸着法、すなわちPVD(Physical Vapor Deposition)とCVD(Chemical Vapor Deposition)との範疇に入る反応性スパッタリングまたはMOCVD(Metal Organic Chemical Vapor Deposition)、エバポレーションのような方法により形成され、それらの工程は周知であるので、それらについての詳細な説明は省略する。
図6Aを参照すれば、基板10上にスイッチング素子20、例えば、トランジスタを形成する。一般的に、シリコンウェーハ基板10に導電性不純物をドーピングしてソース12とドレイン14とを形成し、それらの間にチャンネル領域16を設ける。そして、前記チャンネル領域16上に、ゲート絶縁膜18とゲート電極19とを順次に積層してトランジスタが形成されうる。かようなトランジスタの形成物質及び形成方法は、すでに広く公知されているので、これについての詳細な説明は省略する。
図6Bを参照すれば、トランジスタ20上に、SiOxまたはSiOxNのような誘電体物質で前記トランジスタを埋め込む第1層間絶縁層22を形成する。その次に、前記第1層間絶縁層22に、ソース12またはドレイン14を露出させる第1コンタクトホールh1を形成する。その後、前記第1コンタクトホールh1に導電性物質を充填して導電性プラグ24を形成する。その次に、前記導電性プラグ24にコンタクトされるように、下部電極30を形成する。PRAM素子において、下部電極30の材質及び形成方法は、広く公知されているので、これについての詳細な説明は省略する。
図6Cを参照すれば、前記第1層間絶縁層22上に、SiOxまたはSiOxNyのような誘電体物質で前記下部電極30を埋め込む第2層間絶縁層32を形成する。その次に、前記第2層間絶縁層32に、前記下部電極30の一部領域を露出させる第2コンタクトホールh2を形成する。その後、前記第2コンタクトホールh2にTiNまたはTiAlN物質で、抵抗性発熱体、すなわち下部電極コンタクト30aを形成する。前記下部電極コンタクト30aの上面は、前記下部電極30の上面よりさらに狭幅に形成されるために、前記下部電極コンタクト30aの上面で、さらに小さな接触面積を有することができる。
図6Dを参照すれば、前記第2層間絶縁層32上に、下部電極コンタクト30aの上面を覆う粘着界面層36を形成する。前記粘着界面層36は、Ge−NまたはGe−O−N物質により形成され、前記第2層間絶縁層32または下部電極コンタクト30aと優秀な粘着性を有する。前記粘着界面層36は、30Å以内、望ましくは、10Åないし30Å範囲の厚さに形成されうる。前記粘着界面層32は、気相蒸着法により形成されうるが、前記気相蒸着法として、反応性スパッタリング、MOCVD、エバポレーションのような多様な方法が適用されうる。例えば、ArとN2との混合ガス雰囲気で、Geターゲットをスパッタリングし、前記粘着界面層36を形成できる。このとき、前記ArとN2との混合比は、5〜100:1範囲に制御されることが望ましく、さらに望ましくは、5〜25:1範囲に制御されうる。そして、前記スパッタリングパワーは、10ないし80ワット(W)範囲内に制御されることが望ましく、さらに望ましくは、40ワット(W)に制御できるが、その適正数値はターゲットの大きさによって決定されるものである。そして、前記粘着界面層36の蒸着温度は、150℃ないし350℃範囲に制御されることが望ましく、さらに望ましくは、200℃に制御されうる。それら工程変数は実験的結果に基づき、それら変数を例示された範囲で制御し、優秀な膜質の粘着界面層36を得ることができた。ここで、前記混合ガスは、酸素をさらに含むことができ、酸素を含む混合ガス雰囲気で、Ge−O−N物質の粘着界面層36を形成できる。下記の表1は、それぞれの工程変数(バリエーション)(三種の条件で実施)による前記粘着界面層36の面抵抗(シート抵抗)を測定した結果である。ここで、面抵抗の単位はkΩ/sqである。
図6Eを参照すれば、前記粘着界面層36上に、順に相変化物質層38及び上部電極40を形成する。前記相変化物質層38は、GST(GeSbTe)ベースのカルコゲナイド物質により形成されうる。例えば、前記相変化物質層38は、ゲルマニウム−アンチモン−テルル(Ge−Sb−Te)、窒素−ゲルマニウム−アンチモン−テルル(N−Ge−Sb−Te)、ヒ素−アンチモン−テルル(As−Sb−Te)、インジウム−アンチモン−テルル(In−Sb−Te)、ゲルマニウム−ビスマス−テルル(Ge−Bi−Te)、スズ−アンチモン−テルル(Sn−Sb−Te)、銀−インジウム−アンチモン−テルル(Ag−In−Sb−Te)、金−インジウム−アンチモン−テルル(Au−In−Sb−Te)、ゲルマニウム−インジウム−アンチモン−テルル(Ge−In−Sb−Te)、セレン−アンチモン−テルル(Se−Sb−Te)、スズ−インジウム−アンチモン−テルル(Sn−In−Sb−Te)またはヒ素−ゲルマニウム−アンチモン−テルル(As−Ge−Sb−Te)のようなカルコゲナイド合金を含むことができる。また他の例として、前記相変化物質層38は、タンタル−アンチモン−テルル(Ta−Sb−Te)、ニオビウム−アンチモン−テルル(Nb−Sb−Te)またはバナジウム−アンチモン−テルル(V−Sb−Te)のような5A族元素−アンチモン−テルルを含み、またはタンタル−アンチモン−セレン(Ta−Sb−Se)、ニオビウム−アンチモン−セレン(Nb−Sb−Se)またはバナジウム−アンチモン−セレン(V−Sb−Se)のような5A族元素−アンチモン−セレンを含むことができる。また他の例として、前記相変化物質層38は、タングステン−アンチモン−テルル(W−Sb−Te)、モリブデン−アンチモン−テルル(Mo−Sb−Te)、またはクロム−アンチモン−テルル(Cr−Sb−Te)のような6A族元素−アンチモン−テルルを含み、またはタングステン−アンチモン−セレン(W−Sb−Se)、モリブデン−アンチモン−セレン(Mo−Sb−Se)またはクロム−アンチモン−セレン(Cr−Sb−Se)のような6A族元素−アンチモン−セレンを含むことができる。
以上では、優先的に前記相変化物質層38が三元系相変化カルコゲナイド合金から形成されることが記述されたが、前記相変化物質層38は、二元系相変化カルコゲナイド合金、または四元系相変化カルコゲナイド合金から形成されもする。例として、前記二元系相変化カルコゲナイド合金は、Ga−Sb、Ge−Sb、In−Sb、In−Se、Sb2−Te3またはGe−Te合金のうち、一つまたはそれ以上を含むことができる。また、前記四元系相変化カルコゲナイド合金は、Ag−In−Sb−Te、(Ge−Sn)−Sb−Te、Ge−Sb−(Se−Te)またはTe81−Ge15−Sb2−S2合金のうち、一つまたはそれ以上を含むことができる。
以上のように記述された本発明の実施例で、前記相変化物質層38は、複数の抵抗状態を有する遷移金属酸化物に代替されもする。例えば、前記相変化物質層38は、NiO、TiO2、HfO、Nb2O5、ZnO、WO3、CoO、及びPCMO(PrxCa(1−x)MnO3)からなるグループから選択された少なくともいずれか1つの物質から形成されもする。
そして、PRAM素子において、上部電極40の材質及び形成方法は、広く公知されているので、これについての詳細な説明は省略する。かような工程過程を介し、ストレージノードSで、相変化物質層とその下部物質層との間の粘着性の改善されたPRAM素子を得ることができる。
以上、本発明の理解を助けるために、いくつかのの模範的な実施例が説明され、かつ添付された図面に図示されたが、かような実施例は例示的なものに過ぎず、当分野で当業者ならば、前記実施例から多様な変形及び均等な他実施例が可能であるという点を理解することができるであろう。従って、本発明は、図示されて説明された構造と工程順序とだけに限定されるものではなく、特許請求の範囲に記載された発明の技術思想を中心に保護されるのである。
本発明の相変化メモリ素子及びその製造方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
10 基板
12 ソース
14 ドレイン
16 チャンネル領域
18 ゲート絶縁膜
19 ゲート電極
20 スイッチング素子
22 第1層間絶縁膜
24 導電性プラグ
30 下部電極
30a 下部電極コンタクト
32 第2層間絶縁膜
36 粘着界面層
38 相変化物質層
40 上部電極
S ストレージノード
h1 第1コンタクトホール
h2 第2コンタクトホール
12 ソース
14 ドレイン
16 チャンネル領域
18 ゲート絶縁膜
19 ゲート電極
20 スイッチング素子
22 第1層間絶縁膜
24 導電性プラグ
30 下部電極
30a 下部電極コンタクト
32 第2層間絶縁膜
36 粘着界面層
38 相変化物質層
40 上部電極
S ストレージノード
h1 第1コンタクトホール
h2 第2コンタクトホール
Claims (21)
- スイッチング素子と、
前記スイッチング素子に連結されるストレージノードと、を具備し、
前記ストレージノードは、下部電極及び上部電極、前記下部電極と上部電極との間に介在された相変化物質層、及び、前記下部電極と相変化物質層との間に介在される粘着界面層を備えることを特徴とする相変化メモリ素子。 - 前記粘着界面層は、Ge−NまたはGe−O−N物質から形成されたことを特徴とする請求項1に記載の相変化メモリ素子。
- 前記粘着界面層は、30Å以内の厚さに形成されたことを特徴とする請求項2に記載の相変化メモリ素子。
- 前記下部電極は、その上部に前記粘着界面層との接触面積を小さくするための下部電極コンタクトを有することを特徴とする請求項1に記載の相変化メモリ素子。
- 前記粘着界面層は、前記下部電極コンタクトと相変化物質層との間に介在されることを特徴とする請求項4に記載の相変化メモリ素子。
- 前記相変化物質層は、カルコゲナイド物質から形成されたことを特徴とする請求項1に記載の相変化メモリ素子。
- 前記カルコゲナイド物質は、GeSbTe系の物質であることを特徴とする請求項6に記載の相変化メモリ素子。
- 基板上にスイッチング素子を形成する段階と、
前記スイッチング素子に連結されるストレージノードを形成する段階と、を含み、
前記ストレージノードを形成する段階は、
下部電極を形成する段階と、
前記下部電極上に粘着界面層を形成する段階と、
前記粘着界面層上に相変化物質層を形成する段階と、
前記相変化物質層上に上部電極を形成する段階と、を含むことを特徴とする相変化メモリ素子の製造方法。 - 前記粘着界面層は、Ge−NまたはGe−O−N物質から形成されることを特徴とする請求項8に記載の相変化メモリ素子の製造方法。
- 前記粘着界面層は、30Å以内の厚さに形成されることを特徴とする請求項9に記載の相変化メモリ素子の製造方法。
- 前記粘着界面層は、気相蒸着法により形成されることを特徴とする請求項10に記載の相変化メモリ素子の製造方法。
- 前記気相蒸着法は、反応性スパッタリングを含むことを特徴とする請求項11に記載の相変化メモリ素子の製造方法。
- ArとN2との混合ガス雰囲気で、Geターゲットをスパッタリングし、前記粘着界面層を形成することを特徴とする請求項12に記載の相変化メモリ素子の製造方法。
- 前記ArとN2との混合比は、5〜100:1範囲に制御されることを特徴とする請求項13に記載の相変化メモリ素子の製造方法。
- 前記混合ガスは、酸素をさらに含むことを特徴とする請求項13に記載の相変化メモリ素子の製造方法。
- 前記スパッタリングパワーは、10ないし80ワット(W)の範囲内に制御されることを特徴とする請求項13に記載の相変化メモリ素子の製造方法。
- 前記粘着界面層の蒸着温度は、150℃ないし350℃範囲に制御されることを特徴とする請求項13に記載の相変化メモリ素子の製造方法。
- 前記下部電極を形成した後に、前記下部電極の上部に、下部電極コンタクトをさらに形成することを特徴とする請求項8に記載の相変化メモリ素子の製造方法。
- 前記相変化物質層は、カルコゲナイド物質から形成されることを特徴とする請求項8に記載の相変化メモリ素子の製造方法。
- 前記カルコゲナイド物質は、GeSbTe系の物質であることを特徴とする請求項19に記載の相変化メモリ素子の製造方法。
- 請求項8から請求項20のうちいずれか1項に記載の方法で製造された相変化メモリ素子。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060018886A KR100718156B1 (ko) | 2006-02-27 | 2006-02-27 | 상전이 메모리 소자 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007235128A true JP2007235128A (ja) | 2007-09-13 |
Family
ID=38270738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036467A Withdrawn JP2007235128A (ja) | 2006-02-27 | 2007-02-16 | 相変化メモリ素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070200108A1 (ja) |
JP (1) | JP2007235128A (ja) |
KR (1) | KR100718156B1 (ja) |
CN (1) | CN101030593A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012517102A (ja) * | 2009-02-04 | 2012-07-26 | マイクロン テクノロジー, インク. | ガスクラスターイオンビームを用いてメモリセルを形成する方法 |
US11877525B2 (en) | 2021-03-23 | 2024-01-16 | Kioxia Corporation | Storage device having a resistance change memory element and writing method thereof |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101309111B1 (ko) * | 2006-07-27 | 2013-09-17 | 삼성전자주식회사 | 폴리실리콘 패턴의 형성방법과 폴리실리콘 패턴을 포함한다층 교차점 저항성 메모리 소자 및 그의 제조방법 |
US7599211B2 (en) * | 2007-04-10 | 2009-10-06 | Infineon Technologies Ag | Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit |
US7940552B2 (en) * | 2007-04-30 | 2011-05-10 | Samsung Electronics Co., Ltd. | Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices |
EP2153477B1 (en) * | 2007-05-01 | 2014-06-04 | Imec | Non-volatile memory device |
KR100914267B1 (ko) * | 2007-06-20 | 2009-08-27 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그것의 형성방법 |
KR101308549B1 (ko) * | 2007-07-12 | 2013-09-13 | 삼성전자주식회사 | 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법 |
KR100891523B1 (ko) | 2007-07-20 | 2009-04-06 | 주식회사 하이닉스반도체 | 상변화 기억 소자 |
KR100905420B1 (ko) | 2007-08-06 | 2009-07-02 | 재단법인서울대학교산학협력재단 | 저항변화기록소자, 그 제조방법, 정보기록방법 및정보판독방법 |
US20110002161A1 (en) * | 2009-07-06 | 2011-01-06 | Seagate Technology Llc | Phase change memory cell with selecting element |
KR20130142520A (ko) * | 2012-06-19 | 2013-12-30 | 에스케이하이닉스 주식회사 | 저항성 메모리 소자 및 그 제조 방법 |
CN103682089A (zh) * | 2012-09-11 | 2014-03-26 | 中国科学院上海微***与信息技术研究所 | 高速、高密度、低功耗的相变存储器单元及制备方法 |
US11152569B2 (en) * | 2017-11-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | PCRAM structure with selector device |
FR3107138B1 (fr) * | 2020-02-06 | 2022-02-11 | Commissariat Energie Atomique | Cellule mémoire à changement de phase |
FR3116644B1 (fr) * | 2020-11-23 | 2022-10-28 | Commissariat Energie Atomique | Dispositif mémoire à changement de phase |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744088B1 (en) | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
KR20050031733A (ko) * | 2003-09-30 | 2005-04-06 | 삼성전자주식회사 | 상변환 기억소자의 가변저항체 및 그 형성 방법 |
TW200525531A (en) * | 2004-01-30 | 2005-08-01 | Victor Company Of Japan | Optical recording method, optical recording apparatus and optical storage medium |
WO2005112118A1 (ja) * | 2004-05-14 | 2005-11-24 | Renesas Technology Corp. | 半導体記憶装置 |
KR100655796B1 (ko) * | 2004-08-17 | 2006-12-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
-
2006
- 2006-02-27 KR KR1020060018886A patent/KR100718156B1/ko not_active IP Right Cessation
- 2006-10-10 CN CNA2006101423475A patent/CN101030593A/zh active Pending
-
2007
- 2007-01-17 US US11/654,004 patent/US20070200108A1/en not_active Abandoned
- 2007-02-16 JP JP2007036467A patent/JP2007235128A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012517102A (ja) * | 2009-02-04 | 2012-07-26 | マイクロン テクノロジー, インク. | ガスクラスターイオンビームを用いてメモリセルを形成する方法 |
US8614499B2 (en) | 2009-02-04 | 2013-12-24 | Micron Technology, Inc. | Memory cell having heater material and variable resistance material embedded within insulating material |
US11877525B2 (en) | 2021-03-23 | 2024-01-16 | Kioxia Corporation | Storage device having a resistance change memory element and writing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN101030593A (zh) | 2007-09-05 |
KR100718156B1 (ko) | 2007-05-14 |
US20070200108A1 (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100718156B1 (ko) | 상전이 메모리 소자 및 그 제조방법 | |
KR101503188B1 (ko) | 위상 변화 메모리 구조 및 방법 | |
KR100763916B1 (ko) | GeSbTe 박막의 제조방법 및 이를 이용한 상변화메모리 소자의 제조방법 | |
US7718990B2 (en) | Active material devices with containment layer | |
KR100782482B1 (ko) | GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 | |
US7569844B2 (en) | Memory cell sidewall contacting side electrode | |
Yoon et al. | Sb-Se-based phase-change memory device with lower power and higher speed operations | |
US8003970B2 (en) | Phase-change random access memory and method of manufacturing the same | |
JP6062155B2 (ja) | GeリッチなGST−212相変化材料 | |
US7919766B2 (en) | Method for making self aligning pillar memory cell device | |
EP1667244A2 (en) | Phase change memory device having phase change material layer containing phase change nano particles and method of fabricating the same | |
US20120287706A1 (en) | Isolation device free memory | |
JP2008141199A (ja) | 拡散防止膜を備える相変化メモリ素子及びその製造方法 | |
US8350661B2 (en) | Breakdown layer via lateral diffusion | |
US7884342B2 (en) | Phase change memory bridge cell | |
US20080203375A1 (en) | Memory Cell with Memory Element Contacting Ring-Shaped Upper End of Bottom Electrode | |
CN101241756B (zh) | 具有不同读取与程序化路径的存储单元 | |
KR20080016120A (ko) | 상변화 메모리 소자 및 이의 제조방법 | |
US8049202B2 (en) | Phase change memory device having phase change material layer containing phase change nano particles | |
CN102610745B (zh) | 用于相变存储器的Si-Sb-Te基硫族化合物相变材料 | |
Gyanathan et al. | Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack | |
TWI825579B (zh) | 半導體記憶裝置 | |
KR101010169B1 (ko) | 상변화 메모리 장치 및 그 형성 방법 | |
KR100968448B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
KR20060002615A (ko) | 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090220 |