TWI825579B - 半導體記憶裝置 - Google Patents

半導體記憶裝置 Download PDF

Info

Publication number
TWI825579B
TWI825579B TW111104477A TW111104477A TWI825579B TW I825579 B TWI825579 B TW I825579B TW 111104477 A TW111104477 A TW 111104477A TW 111104477 A TW111104477 A TW 111104477A TW I825579 B TWI825579 B TW I825579B
Authority
TW
Taiwan
Prior art keywords
phase change
change memory
atomic
memory film
film
Prior art date
Application number
TW111104477A
Other languages
English (en)
Other versions
TW202314714A (zh
Inventor
張潔瓊
小松克伊
大坊忠臣
岩崎剛之
徳平弘毅
河合宏樹
竹平裕
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202314714A publication Critical patent/TW202314714A/zh
Application granted granted Critical
Publication of TWI825579B publication Critical patent/TWI825579B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Semiconductor Memories (AREA)

Abstract

實施形態，係提供一種能夠謀求重置電流之抑制的具備有相變化記憶體膜之半導體記憶裝置。 實施形態之半導體記憶裝置，係為相變化記憶體膜，其係為至少包含有Ge、Sb、Te、Se之組成，並作為在藉由至少Ge、Sb、Te之3元素來展現相變化記憶體性之組成比中的相對於Te之設計組成比例而包含有Se。前述Se之組成比係為33.6原子%以下。

Description

半導體記憶裝置
實施形態，係有關於半導體記憶裝置。 [關連申請案之參照]
本申請案，係享受以日本專利申請2021-153083號(申請日：2021年9月21日)作為基礎申請之優先權。本申請案，係藉由參照此基礎申請案，而包含基礎申請案之所有的內容。
作為記憶大容量資料之半導體記憶裝置，係周知有使記憶體胞之電阻值改變而記憶資訊的電阻變化型之半導體記憶裝置。
本發明所欲解決之課題，係在於提供一種能夠謀求重置電流之降低的半導體記憶裝置。
實施形態之半導體記憶裝置，係具備有相變化記憶體膜，該相變化記憶體膜，係為至少包含有Ge、Sb、Te、Se之組成，並具備有在藉由至少Ge、Sb、Te之3元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含有Se之組成。前述Se之組成比係為22.4原子%以下。
以下，參考圖面，針對具備有實施形態之相變化記憶體膜與相變化記憶體元件之半導體記憶裝置作說明。圖面係為作模式性或概念性展示者，各部分之厚度與寬幅間的關係、各部分間之大小的比例等，係並非絕對會與現實之物相同。在以下之說明中，對於具備有相同或相類似之功能的構成，係附加相同之元件符號。又，係會有將該些構成之相互重複的說明作省略的情形。
(實施形態) 被設置在實施形態之半導體記憶裝置處之相變化記憶體膜PCM，例如，係如同圖1中所示一般，被設置在第1電極1與第2電極2之間。在圖1之例中，於層狀之第1電極1之其中一面上，係被層積有相變化記憶體膜PCM，在相變化記憶體膜PCM處，係於與第1電極1之側相反側之面處，被設置有第2電極2。第2電極2，係為與相變化記憶體膜PCM之中央部相接之柱狀之電極。 第2電極2之周圍，係被絕緣膜3所覆蓋。絕緣膜3，係覆蓋第2電極2之側面側，並在第2電極2之周圍側處而與相變化記憶體膜PCM相接。在第2電極2處，於與相變化記憶體膜PCM側相反側處，係被連接有電極層5。電極層5，係以與第2電極2以及絕緣膜3相接的方式而被作設置。 相變化記憶體元件6，係包含有第1電極1、第2電極2、相變化記憶體膜PCM、絕緣膜3以及電極層5。
第1電極1和第2電極2以及電極層5，係由金屬材料或半導體材料等之導電材料所成。例如係可例示有鎢(W)、鈦(Ti)、多晶矽等之導電材料。相變化記憶體膜PCM，係為基於溫度等之條件而使相構造發生變化之膜。
相變化記憶體膜PCM，作為第1例，係至少包含有Ge(鍺)、Sb、Te、Se，並具備有在藉由至少Ge、Sb、Te之3元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含有Se之組成，較理想，前述Se之組成比係為33.6原子%以下。作為相變化記憶體膜PCM之第1例，係可例示有GeSbTeSe系之記憶體膜。另外，Se係亦能夠以將Te之一部分作了置換的狀態而被作包含。
相變化記憶體膜PCM，作為第2例，係為至少包含有Ge、Sb、Te、Se、N之組成，並具備有在藉由至少Ge、Sb、Te之3元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含有Se之組成，較理想，前述Se之組成比係為22.4原子%以下。作為相變化記憶體膜PCM之第2例，係可例示有GeSbTeSeN系之記憶體膜。另外，Se係亦能夠以將Te之一部分作了置換的狀態而被作包含。
相變化記憶體膜PCM，作為第3例，係至少包含有Sb、Te、Se，並具備有在藉由至少Sb、Te之2元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含有Se之組成比，較理想，前述Se之組成比係為33.6原子%以下。作為相變化記憶體膜PCM之第3例，係可例示有SbTeSe系之記憶體膜。另外，Se係亦能夠以將Te之一部分作了置換的狀態而被作包含。
相變化記憶體膜PCM，作為第4例，係為至少包含有Sb、Te、Se、N之組成，並具備有在藉由至少Sb、Te之2元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含Se之組成比，較理想，前述Se之組成比係為22.4原子%以下。作為相變化記憶體膜PCM之第4例，係可例示有SbTeSeN系之記憶體膜。另外，Se係亦能夠以將Te之一部分作了置換的狀態而被作包含。
在GeSbTeSe系之相變化記憶體膜PCM的情況時，較理想，係設為藉由以下之化學式所示之組成。但是，Se含有量，係指在作為在藉由Ge、Sb、Te之3元素來展現相變化記憶體性之組成範圍中的相對於Te之設計組成比例而包含有Se的情況時之Se含有量。代表組成比之數值係指原子%。Ge 22+xSb 22+yTe 56-x-y，係指在藉由Ge、Sb、Te之3元素來展現相變化記憶體性的情況時之組成範圍。又，關於Ge與Sb之含有量，係亦可設為相對於22原子%而作了±5原子%之範圍之增減後的範圍。亦即是，Ge與Sb之各者，係能夠以17原子%以上27原子%以下之範圍來作包含。
Ge 22+xSb 22+yTe 56-x-ySe Z(-5＜x＜+5、-5＜y＜+5、Z=x+y、Z≦33.6) 關於Se含有量之上限，係以33.6原子%以下為理想，但是，係以28原子%以下為更理想，又以16.8原子%以下為更加理想。關於Se含有量之下限，係有必要超過0原子%，而以1原子%以上為理想，又以5.6原子%以上為更理想。例如，係能夠在5.6原子%以上16.8原子%以下之範圍中作選擇。 在上述之組成比之相變化記憶體膜PCM的情況時，在後述之試驗例中，係能夠確認到：於在成膜後並未施加熱處理之狀態下，藉由將Se含有量設為16.8原子%以下之範圍，係能夠作為相變化記憶體膜而起作用。又，在後述之試驗例中，係能夠確認到：若是在成膜後以250℃而進行30分鐘之熱處理，則藉由將Se含有量設為28.0原子%以下之範圍，係會作為相變化記憶體膜而起作用。
在GeSbTeSe系之相變化記憶體膜PCM的情況時，係亦可採用藉由以下之化學式所示之組成。但是，Se含有量，係指在藉由Ge、Sb、Te之3元素來展現相變化記憶體性之組成範圍中的作為相對於Te含有量之設計組成比例之Se含有量。代表組成比之數值係指原子%。Ge 14+xSb 28+yTe 58-x-y，係指在藉由Ge、Sb、Te之3元素來展現相變化記憶體性的情況時之組成範圍。又，關於Ge之含有量，係亦可設為相對於14原子%而作了±5原子%之範圍之增減後的範圍，關於Sb之含有量，係亦可設為相對於28原子%而作了±5原子%之範圍之增減後的範圍。亦即是，Ge係能夠以9原子%以上19原子%以下之範圍來作包含，Sb係能夠以22原子%以上33原子%以下之範圍來作包含。
Ge 14+xSb 28+yTe 58-x-ySe Z(-5＜x＜+5、-5＜y＜+5、Z=x+y、Z≦33.6) 關於Se含有量之上限，係以33.6原子%以下為理想，但是，係以28原子%以下為更理想，又以16.8原子%以下為更加理想。關於Se含有量之下限，係有必要超過0原子%，而以1原子%以上為理想，又以5.6原子%以上為更理想。
在GeSbTeSe系之相變化記憶體膜PCM的情況時，係亦可採用藉由以下之化學式所示之組成。但是，Se含有量，係指在藉由Ge、Sb、Te之3元素來展現相變化記憶體性之組成範圍中的作為相對於Te含有量之設計組成比例之Se含有量，代表組成比之數值，係指原子%，Ge 8+xSb 33+yTe 59-x-y，係指在藉由Ge、Sb、Te之3元素來展現相變化記憶體性的情況時之組成範圍。又，關於Ge之含有量，係亦可設為相對於8原子%而作了±5原子%之範圍之增減後的範圍，關於Sb之含有量，係亦可設為相對於33原子%而作了±5原子%之範圍之增減後的範圍。亦即是，Ge係能夠以3原子%以上13原子%以下之範圍來作包含，Sb係能夠以28原子%以上38原子%以下之範圍來作包含。
Ge 8+xSb 33+yTe 59-x-ySe Z(-5＜x＜+5、-5＜y＜+5、Z=x+y、Z≦33.6) 關於Se含有量之上限，係以33.6原子%以下為理想，但是，係以28原子%以下為更理想，又以16.8原子%以下為更加理想。關於Se含有量之下限，係有必要超過0原子%，而以1原子%以上為理想，又以5.6原子%以上為更理想。
藉由本發明者之研究，係得知了，在前述之GeSbTe系之3元系或者是SbTe系之2元系的相變化記憶體膜中，就算是設為作為相對於Te之設計組成比例而包含有Se之組成，也能夠發揮相變化記憶體性。並且，係得知了，藉由將Se之含有量設為特定量之範圍，係能夠實現重置電流之降低。因此，係能夠在相變化記憶體膜中而採用前述之組成範圍。 在GeSbTeSe系或者是SbTeSe系之相變化記憶體膜PCM的情況時，係亦可包含有硫(S)。關於硫，係可對於Se而以0～100原子%之範圍來作置換。能夠以上述之廣範圍來添加硫的理由，是因為Se與S係在週期表中為同族元素，在相變化記憶體膜PCM中，Se與S係展現有相同之添加效果之故。
在GeSbTeSe系或者是SbTeSe系之相變化記憶體膜PCM的情況時，係亦可除了前述之組成比之外，而更進而包含有從Al(鋁)、Si(矽)、C(碳)、B(硼)、Ti(鈦)、O之中所選擇的1種或2種以上。 Al、Si、C、B、Ti、O，係為對於相變化記憶體膜PCM而促進非晶質化的元素，此些之元素，係為就算是在被包含於上述之相變化記憶體膜PCM中也不會發生問題的元素。
在GeSbTeSe系或者是SbTeSe系之相變化記憶體膜PCM的情況時，係亦可除了前述之組成以外，而更進而包含有N。當在GeSbTeSeN系或者是SbTeSeN系之相變化記憶體膜PCM中而含有N的情況時，係可採用「在成膜氛圍中而供給氮氣，並在氮氣流氛圍中成膜」之製造方法。當在氮氣流氛圍中而成膜的情況時，作為其中一例，係可採用在5%氮氣流氛圍中而成膜之條件。
若是GeSbTeSeN系之相變化記憶體膜PCM，則係可採用「係為至少包含有Ge、Sb、Te、Se、N之組成，並具備有在藉由至少Ge、Sb、Te之3元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含有Se之組成，較理想，前述Se之組成比係為22.4原子%以下」之構成。 若是SbTeSeN系之相變化記憶體膜PCM，則係可採用「係為至少包含有Sb、Te、Se、N之組成，並具備有在藉由至少Sb、Te之2元素來展現相變化記憶體性之組成比中的作為相對於Te之設計組成比例而包含有Se之組成比，較理想，前述Se之組成比係為22.4原子%以下」之構成。
若是GeSbTeSeN系之相變化記憶體膜PCM，則係能夠確認到：於並未施加有熱處理之剛成膜後的狀態下，就算是將Se以22.4原子%以下之範圍來作添加，亦係如同在後述之試驗結果中所示一般，能夠作為相變化記憶體膜而動作。 若是GeSbTeSeN系之相變化記憶體膜PCM，則係能夠確認到：於以250℃而進行30分鐘之熱處理後的試料中，就算是將Se以22.4原子%以下之範圍來作添加，亦係如同在後述之試驗結果中所示一般，能夠作為相變化記憶體膜而動作。
若是圖1中所示之相變化記憶體元件6，則係能夠藉由一面對於從省略圖示之電源來經由第1電極1、第2電極2所施加在相變化記憶體膜PCM處之電壓作調整一面進行施加，而使用之。 相變化記憶體膜PCM，係展現在臨限值電壓處而急遽地變化之現象。利用起因於通電所產生的焦耳熱，來使相變化記憶體膜PCM變遷至熔融狀態，之後，進行電壓之降下。若是於此時進行急速冷卻處理，則係能夠變遷至維持為高電阻狀態的非晶質狀態(重置(reset)狀態)。又，若是能夠藉由緩慢冷卻處理來使其結晶化，則係能夠變遷至維持為低電阻狀態的結晶狀態(設置(set)狀態)。又，作為從維持於高電阻狀態之非晶質狀態(重置狀態)而變遷至維持於低電阻狀態之結晶狀態(設置狀態)的方法，係亦存在有「藉由加熱至較熔融溫度而更低並且較結晶化溫度而更高之溫度並平緩地冷卻，而實現結晶化狀態(設置狀態)」之方法。相變化記憶體膜PCM，係可說明為「能夠藉由以通電所致之加熱來切換為高電阻狀態之電阻率與低電阻狀態之電阻率的記憶物質」。
利用此些之現象，係可藉由通電而得到由相變化記憶體膜PCM所致之記憶體性。係可將使電阻降低之覆寫動作稱作「設置動作」，並將電阻為低之狀態稱作「設置狀態」，並將使電阻提高之覆寫動作稱作「重置動作」，並將電阻為高之狀態稱作「重置狀態」 設置狀態、重置狀態，由於均為就算是不存在有從外部而來之能量供給也能夠持續保持狀態，因此，相變化記憶體元件6係作為非揮發性記憶體而起作用。
若是圖1中所示之構成的相變化記憶體元件6，則與第2電極2作了接觸的相變化記憶體膜PCM係如同上述一般地而作電阻變化。係能夠藉由焦耳熱而使與第2電極2作了接觸的相變化記憶體膜PCM之中央部作部分性的熔融，並藉由從熔融狀態起之急速冷卻處理來維持相變化記憶體膜PCM之高電阻狀態。 若是圖1中所示之相變化記憶體元件6，則由於係具有對於GeSbTe系之3元系或者是SbTe系之2元系之相變化記憶體膜而包含有Se之組成，因此，係能夠將進行重置動作的情況時之重置電流降低。
本發明者，係發現到，起因於具備有在GeSbTe系或者是SbTe系之相變化記憶體材料中而含有Se之組成，係會導致設置電阻(Rset)以及重置電阻(Rreset)之增加。因此，係能夠有效率地進行焦耳發熱，故而，係能夠容易地作出熔融狀態。故而，係能夠使重置電流(Ireset)減少。
作為關於由「作為相對於Te之設計組成比例而包含有Se」一事所導致的設置電阻(Rset)以及重置電阻(Rreset)之增加的機制之其中一例，係存在有由「起因於添加有Se而導致被形成有高能帶隙物質Ge-Se」所致之效果。或者是，係亦可推測到會有來自「經由起因於非晶質構造所導致的能帶隙中之局部存在狀態而造成的電傳導機構」的效果。 於此，實際在圖11、圖12中對於相對於Se組成之在非晶質狀態下的電阻值以及在結晶狀態下的電阻值作展示。起因於Se組成增加一事，不論是在何者之狀態下，電阻值均係增加，而可確認到Se之效果。
於此，所謂重置電流(Ireset)，係指為了經由熔融狀態而變遷至維持為高電阻狀態的非晶質狀態(重置狀態)所需要的電流之上限值。但是，在經由熔融狀態而變遷至維持為低電阻狀態的結晶狀態(設置狀態)的情況時所需要的電流之上限值，也同樣是為了實現熔融狀態所需之電流值。故而，在本發明中所被期待之效果，係並不被限定於經由熔融狀態而變遷至維持為高電阻狀態的非晶質狀態(重置狀態)的情形。例如，在經由熔融所被實現的朝向設置狀態之變遷中，也能夠期待有電流值降低之效果。
又，藉由在GeSbTeSe系或者是SbTeSe系之相變化記憶體膜中添加Al、Si、C、B、Ti、Si，也能夠期待有相同之效果。因此，只要是身為在上述之相變化記憶體膜PCM中將Al、Si、C、B、Ti、Si之任1種或者是2種以上作了添加的相變化記憶體材料，則也會導致設置電阻(Rset)以及重置電阻(Rreset)之增加，故而，例如，係能夠達成重置電流(Ireset)之削減。
藉由在上述之相變化記憶體膜PCM中添加N(氮)，在結晶狀態中係能夠使結晶小粒徑化。又，係被形成有Ge、Sb、Se之氮化物。根據第一原理計算，係確認到Ge、Sb、Se之氮化物係具有大的能帶隙。故而，由於N之添加係會導致設置電阻(Rset)以及重置電阻(Rreset)之增加(圖11、圖12)，而能夠有效率地進行焦耳發熱，因此，例如，係能夠達成重置電流(Ireset)之削減。 〈半導體記憶裝置之實施形態〉 以下，參考圖面，針對具備有前述之組成之相變化記憶體膜的半導體記憶裝置之具體例作說明。 在以下之說明中，對於具備有相同或相類似之功能的構成，係附加相同之元件符號。又，係會有將該些構成之相互重複的說明作省略的情形。在本說明書中，所謂「連接」，係並不被限定於被物理性連接的情況，而亦包含有被作電性連接的情況。在本說明書中，所謂「相鄰」，係並不被限定於相互鄰接的情況，而亦包含有在成為對象的2個要素之間存在於其他之要素的情況。在本說明書中，所謂「xx被設置於yy上」，係並不被限定於xx與yy相接的情況，而亦包含有在xx與yy之間中介存在於其他之構件的情況。在本說明書中，所謂「平行」以及「正交」，係分別亦包含有「略平行」以及「略正交」的情況。
又，首先，針對X方向、Y方向、Z方向作定義。X方向以及Y方向，係為沿著後述之半導體基板SB之表面的方向。X方向，係為後述之字元線WL所延伸之方向。Y方向，係為與X方向相交叉(例如相正交)之方向。Y方向，係為後述之位元線BL所延伸之方向。Z方向(第1方向)，係為與X方向以及Y方向相交叉(例如相正交)之方向，並為半導體基板SB之厚度方向。在本說明書中，係亦會有將「+Z方向」稱作「上」，並將「-Z方向」稱作「下」的情況。+Z方向與-Z方向，係為180°相異之方向。但是，此些之表現，係僅為為了方便說明，而並非為對於重力方向作規定。又，係會有將X方向與Y方向一同記載為XY方向(第2方向)的情況。
〈1.半導體記憶裝置之全體構成〉 圖2，係為對於實施形態之半導體記憶裝置的全體構成作展示之區塊圖。 實施形態之半導體記憶裝置A，係具備有記憶體胞陣列11、和從記憶體胞陣列11而選擇所期望之記憶體胞MC之行解碼器12以及列解碼器13。又，半導體記憶裝置A，係具備有對於此些之解碼器12、13而賦予行位址以及列位址之上位區塊解碼器14、和對於半導體記憶裝置A之各部供給電力之電源15、以及對於此些作控制之控制電路16。
記憶體胞陣列11，係分別具備有記憶1位元或複數位元之資料的複數之記憶體胞MC。記憶體胞陣列11，係構成為能夠藉由對於藉由行解碼器12以及列解碼器13所選擇的所期望之位元線BL以及字元線WL施加特定之電壓，來對於所期望之記憶體胞MC進行存取(資料之刪除／寫入／讀出)。
圖3，係為對於記憶體胞陣列11之一部分之構成作展示之等價電路圖。 記憶體胞陣列11，係具備有複數之位元線BL、和複數之字元線線WL1、WL2、以及被與此些之位元線BL和字元線WL1、WL2作了連接的複數之記憶體胞MC1、MC2。 此些之記憶體胞MC1、MC2，係經由字元線WL1、WL2而被與行解碼器12作連接，並且經由位元線BL而被與列解碼器13作連接。記憶體胞MC1、MC2，係分別例如記憶1個位元之量的資料。又，被與共通之字元線WL1、WL2作了連接的複數之記憶體胞MC1、MC2，例如係記憶1個頁面之量的資料。
記憶體胞MC1、MC2，係包含有相變化記憶體膜23與選擇器SEL之串聯電路。相變化記憶體膜23，由於係為能夠因應於電流形態(加熱形態)來成為低電阻之結晶狀態與高電阻之非晶質狀態之2種類的狀態之膜，因此係作為相變化記憶體膜而起作用。藉由使此些之2種類的電阻值之狀態對應於"0"、"1"之資訊，係能夠使相變化記憶體膜PCM作為記憶體胞而起作用。故而，相變化記憶體膜23係作為記憶層而起作用。又，當在記憶體胞MC1、MC2處被設置有選擇器SEL的情況時，各選擇器SEL係作為整流元件而起作用。故而，在除了被選擇了的字元線WL1、WL2以外之字元線WL1、WL2處，係幾乎不會流動有電流。
另外，於以下，係可將包含有與記憶體胞陣列11之第1層相對應的複數之位元線BL、複數之字元線WL1以及複數之記憶體胞MC1之構成，稱作記憶體墊MM0。同樣的，係可將包含有與記憶體胞陣列11之第2層相對應的複數之位元線BL、複數之字元線WL2以及複數之記憶體胞MC2之構成，稱作記憶體墊MM1。
圖4，係為對於記憶體胞陣列11之一部分之構成作展示之概略性的立體圖。 記憶體胞陣列11，在此例中，係為所謂的交差點型之記憶體胞陣列。亦即是，在半導體基板SB之上方處，係在與半導體基板SB之上面相平行之Y方向上空出有特定間隔地而配置有複數之字元線WL1，並且此些之字元線WL1係以在與半導體基板SB之上面相平行且與Y方向相交叉之X方向上而平行地延伸的方式而被作設置。又，在此些之複數之字元線WL1之上方處，係在X方向上空出有特定間隔地而被配置有複數之位元線BL，並且此些之複數之位元線BL係以與Y方向相平行地而延伸的方式而被作設置。
進而，在複數之位元線BL之上方處，係在Y方向上空出有特定間隔地而被配置有複數之字元線WL2，此些之複數之字元線WL2係以與X方向相平行地而延伸的方式而被作設置。又，在複數之字元線WL1與複數之位元線BL之交叉部處，係分別被設置有記憶體胞MC1。同樣的，在複數之位元線BL與複數之字元線WL2之交叉部處，係分別被設置有記憶體胞MC2。另外，在圖4所示之例中，雖然記憶體胞MC1、MC2係分別被描繪為角柱狀，但是，記憶體胞MC1、MC2係亦可為圓柱狀或其他之形狀，並且並不被限定於該些之形狀。
圖5與圖6，係為對於記憶體墊MM0之一部分之構成作展示之剖面圖。圖5，係對於與X方向相正交之剖面作例示，圖6，係對於與Y方向相正交之剖面作例示。圖5、圖6，係對於相鄰接之3個的記憶體胞MC1與該些之周圍部分之剖面作展示。 記憶體墊MM0，係具備有被配置在半導體基板SB側處之朝向X方向而延伸之字元線WL1、和相對於此字元線WL1而被配置於與半導體基板SB相反側處的朝向Y方向而延伸之位元線BL。又，係具備有被配置在此些之字元線WL1與位元線BL之間之記憶體胞MC1、和被設置在複數之記憶體胞MC1之XY方向(第2方向)之側面間的絕緣層18。
記憶體胞MC1，係從字元線WL1側起朝向位元線BL側地，而具備有在Z方向(第1方向)上依序被作了層積的下部電極層(第2電極)20、選擇器SEL、中間電極層22、相變化記憶體膜(電阻變化記憶體膜、記憶層)23、上部電極層(第1電極)25。在相變化記憶體膜23的XY方向(第2方向)之側面(周面)處，係被形成有將此些之側面作覆蓋之保護層(側壁層)26。
字元線WL1、位元線BL，例如，係包含有鎢(W)、鈦(Ti)、多晶矽(Si)等之導電材料。在圖5、圖6之例中，於字元線WL1之上係被層積有下部電極層20。 絕緣層18，例如，係包含有氧化矽(SiO 2)、氮化矽(Si 3N 4)等之絕緣材料。
選擇器SEL，例如係亦可為2端子間開關元件。當施加於2端子間之電壓係為臨限值以下的情況時，該開關元件係為"高電阻"狀態，例如為電性非導通狀態。當施加於2端子間之電壓係為臨限值以上的情況時，開關元件係改變為"低電阻"狀態，例如改變為電性導通狀態。開關元件，係亦可不論電壓為何者之極性均具備有此功能。在此開關元件中，係包含有從由碲(Te)、硒(Se)以及硫(S)而成之群中所選擇之至少一種以上的硫族元素。或者是，係亦可包含有身為包含上述硫族元素之化合物的硫屬化物。此開關元件，除此之外，係亦可包含有從由B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sb而成之群中所選擇之至少1種以上之元素。 相變化記憶體膜23，係由與適用在上述之相變化記憶體膜PCM中之材料同等的材料所成。
保護層(側壁層)26，例如，係在與相變化記憶體膜23同等之材料中包含有從氮(N)、碳(C)、硼(B)以及氧(O)中所選擇之至少1種之元素地而被構成。 氮(N)、碳(C)、硼(B)以及氧(O)等之元素，係使保護層26之熔融溫度提昇。故而，在實施形態中，例如，保護層26之熔融溫度，係較相變化記憶體膜23之熔融溫度而更高。更具體而言，保護層26之熔融溫度，係較在進行對於記憶體胞MC1之存取時而被施加於相變化記憶體膜23處之熱而更高，例如係較500℃而更高。故而，保護層26，係並不會起因於針對記憶體胞MC1之存取而被熔融，並維持於固化狀態。又，保護層26，係被設為高電阻之非晶質狀態。因此，保護層26之結晶化溫度，係較相變化記憶體膜23之熔融溫度而更高。
相變化記憶體膜23，係藉由熔融溫度以上之加熱和急速冷卻，而成為非晶質狀態(重置狀態)。又，相變化記憶體膜23，係藉由被加熱至較熔融溫度而更低並且較結晶化溫度而更高之溫度並平緩地冷卻，而成為結晶化狀態(設置狀態)。因此，相變化記憶體膜23，係藉由重置、設置而反覆進行熔融、固化。 故而，相變化記憶體膜23，係可說明為「能夠藉由以通電所致之加熱來切換為高電阻狀態之電阻率與低電阻狀態之電阻率的記憶物質」。
在圖2～圖6所示之半導體記憶裝置A中，相變化記憶體膜PCM，係藉由被施加有電壓或者是被供給有電流，而能夠在室溫下將至少2值之電阻值以雙安定狀態來取得。藉由將此2個的安定之電阻值作寫入以及讀出，係至少能夠實現2值之記憶體動作。在使其進行2值之記憶體動作的情況時，例如，係能夠使相變化記憶體膜PCM之低電阻狀態對應於"1"，並使高電阻狀態對應於"0"。
半導體記憶裝置A，由於係具備有複數之相變化記憶體膜PCM，因此，係能夠在各個的相變化記憶體膜PCM處而記憶資訊。 半導體記憶裝置A，由於係具備有與上述之相變化記憶體膜PCM同等之相變化記憶體膜23，因此，係能夠達成設置電阻(Rset)之增加與重置電流(Ireset)之削減。 除此之外，半導體記憶裝置A，由於係具備有與於前所述之相變化記憶體膜PCM同等材料之相變化記憶體膜23，因此，係能夠得到與從相變化記憶體膜PCM所能夠得到的效果同等之效果。 [實施例]
以下，針對實施例作說明。 圖7～圖16，係展示有使用主要於以下所說明之實施例之相變化記憶體元件而進行了通電試驗的結果所得到之特性。 此些之試驗，係使用圖17中所示之構造的相變化記憶體元件，並藉由實施對於此相變化記憶體元件而以圖18中所示之試驗機制而施加脈衝電壓的通電試驗，來進行之。 圖17中所示之相變化記憶體元件30，係具備有與在圖1中所示之相變化記憶體元件6同等之構成。相變化記憶體元件30，係具備有在層狀之第1電極31與柱狀之第2電極32之間而將相變化記憶體膜33作了挾持之構造。在絕緣膜35的中央部處，係被形成有柱狀之第2電極32。第2電極32，係被與被形成於絕緣膜35之外面處的電極層36作連接，並經由電極層36而被與省略圖示之電源作連接，此電源係被與第1電極31作連接。
利用第1電極31和第2電極32來進行通電處理，而在相變化記憶體膜33處使第2電極32所作了接觸的部份之周圍熔融，而能夠藉由在熔融後而使其急速冷卻或者是緩慢地冷卻，來將高電阻狀態與低電阻狀態作切換。 相變化記憶體膜33之膜厚係為約50nm、第2電極係形成為直徑100～200nm之圓柱狀，第1電極係使用由W、TiN、C、Ti所成之電極層，第2電極係使用由W所成之電極。 相變化記憶體膜33之構成材料，係由後述之材料所構成。圖18中所示之試驗機制，係供給短脈衝，並藉由低電壓(Vread)來進行了電阻之讀取。
圖7、圖8，係為對於在將GeSbTe系之相變化記憶體膜適用於圖17中所示之構造的情況時，針對組成為相異之複數之試料而對於電阻值與電流值之關係作了測定的結果作展示之圖表。圖9，係對於在同樣之試料中而針對重置電流與Se含有量(原子%)之關係作了測定的結果作展示
組成為相異之複數之試料，係使用有Ge 22Sb 22Te 56、Ge 22Sb 22Te 50.4Se 5.6、Ge 22Sb 22Te 44.8Se 11.2、Ge 22Sb 22Te 39.2Se 16.8、Ge 22Sb 22Te 33.6Se 22.4、Ge 22Sb 22Te 28Se 28、Ge 22Sb 22Te 22.4Se 33.6、Ge 22Sb 22Te 56+N、 Ge 22Sb 22Te 44.8Se 11.2+N、Ge 22Sb 22Te 44.8Se 11.2+N、 Ge 22Sb 22Te 33.6Se 22.4+N之其中一者。另外，在上述之化學式中，標記為「+N」之試料，係指其為在成膜時一面流動5%氮氣一面進行成膜的試料。 又，在此些之試料之形成中，例如係可適用濺鍍法或蒸鍍法、原子層沈積法(ALD：Atomic layer deposition)、CVD法(Chemical Vapor Deposition：化學氣相成膜法)等之成膜方法。
在藉由濺鍍法來形成由Ge、Sb、Te、Se所成之相變化記憶體膜的情況時，例如係能夠使用使組成被作了調整的GeSbTeSe靶材來形成之。或者是，係可藉由對於GeSb靶材與TeSe靶材同時進行濺鍍(共濺鍍)、或者是將GeSb靶材與TeSe靶材交互作層積，來形成之。
藉由對於所使用的靶材之組成，成膜時之投入電力、成膜氣體壓力、基板與靶材間之距離、成膜時間進行調整，係能夠對於構成元素之組成作控制。此時所使用的靶材之組合，係依存於所構成之元素，而並不被限定於在此透過其中一例所列舉出的靶材之組合。又，由Ge、Sb、Te、Se、N而成之包含有氮之相變化記憶體膜，係亦可藉由使用有被作了組成調整之GeSbTeSeN濺鍍靶材之手法、或者是藉由在以上述手法來成膜GeSbTeSe時或者是成膜後而使其曝露在氮氛圍或者是氮電漿中、或者是藉由該些手法之組合，來形成GeSbTeSeN膜。
若是對於「作為相對於Te之設計組成比例而包含Se」一事有所考慮，則係可將Se含有量以原子%來作標記，並以Ge 22Sb 22Te 56-xSe x之化學式來作表現。在此化學式中，在將Se之含有量設為6原子%的情況時，係成為Ge 22Sb 22Te 50Se 6，在將Se之含有量設為11原子%的情況時，係成為Ge 22Sb 22Te 45Se 11。
在Ge 22Te 22Te 56-xSe x之組成中，可以推測到，伴隨著Se含有量之增加，電阻以及Eg係會增加。此係起因於「藉由Ge-Se鍵結之形成，組成全體之鍵能(Bond energy)係會增加」一事所導致者。 如同圖7、圖8中所示一般，不論是在何者之組成的相變化記憶體膜中，均明顯可見，係因應於電流值，而展現有電阻之低狀態與高狀態，而可得知係能夠作為電阻變化記憶體膜來利用。另外，在圖7之後的圖表中，arb.units係代表任意單位。 如同圖9中所示一般，可以得知，相較於Ge 22Sb 22Te 56之試料，在Ge 22Sb 22Te 56-xSe x之試料中，若是使Se之含有量從5.6原子%起而增加至16.8原子%，則係能夠將重置電流(Ireset)作42%～55%之降低。
如同圖9中所示一般，相對於Ge 22Sb 22Te 56-xSe x(x=0、11.2、22.4原子%)，在作了氮摻雜(相對於Ar氣流之5%之氮氣流)的試料中，係能夠使重置電流(Ireset)作更進一步的減少。此些之試料，基於與Ge 22Sb 22Te 56之間之比較，可以得知係能夠將重置電流作53%～61%之降低。 關於以Ge 22Sb 22Te 28Se 28以及Ge 22Sb 22Te 22.4Se 33.6所標示的組成範圍之試料，其重置電流(Ireset)之降低係為少。在以Ge 22Sb 22Te 56-xSe x所標示的組成範圍之試料中，若是超過28原子%地而含有Se，則重置電流(Ireset)之降低係為少。在作為「於GeSbTe系與SbTe系中而含有Se」的相變化記憶體膜來作利用的情況時，於作了氮摻雜之試料中，係得知Se含有量係以22.4原子%以下為理想，在並未作氮摻雜之試料中，係得知Se含有量係以16.8原子%以下為理想。
圖10，係對於「關於GeSbTe系之相變化記憶體膜，而針對組成為相異之複數之試料來對於相對於Se含有量(原子%)之結晶狀態之電阻之依存性作了測定」的結果作展示。根據圖10，可以得知，若是設置電阻(Rset)增加，則係能夠將重置電流(Ireset)降低。 圖11，係對於「針對GeSbTe系之組成為相異之複數之試料，來對於相對於Se含有量(原子%)之非晶質狀態之電阻依存性作了測定」的結果作展示。 在以Ge 22Sb 22Te 56-xSe x所標示的組成範圍之試料中，係得知了，若是將Te作置換的Se之含有量增加，則試料之非晶質狀態之電阻係增加。係得知了，藉由針對以Ge 22Sb 22Te 56-xSe x(x=0、11.2、22.4原子%)所標示的組成範圍之試料，而進行氮摻雜(相對於Ar氣流之5%之氮氣流)，係能夠使非晶質狀態之電阻更進一步提升。
圖12，係對於「關於GeSbTe系之相變化記憶體膜，而針對組成為相異之複數之試料來對於相對於重置電流之結晶狀態之電阻之依存性作了測定」的結果作展示。可以得知，針對以Ge 22Sb 22Te 56-xSe x所標示的組成範圍之試料與以Ge 22Sb 22Te 56-xSe x+N所標示的組成範圍之試料，若是Se之含有量增加，則結晶狀態之電阻係增加，重置電流係減少。
圖13，係對於「在無進行熱處理之試料中，針對以Ge 22Sb 22Te 56-xSe x所標示的組成範圍之試料與以Ge 22Sb 22Te 56-xSe xN所標示的組成範圍之試料而對於R-I特性作了測定」的結果作展示，圖14，係對於「在以250℃來進行了30分鐘之熱處理之試料中而對於R-I特性作了測定」的結果作展示。 圖15，係對於「針對具有以Ge 22Sb 22Te 22.4Se 33.6所標示的組成範圍之試料(無進行熱處理之試料)而對於R-I特性作了測定」的結果作展示。 圖16，係對於「針對具有以Ge 22Sb 22Te 22.4Se 33.6所標示的組成範圍之試料，而在以250℃來進行了30分鐘之熱處理後，對於R-I特性作了測定」的結果作展示。
針對以Ge 22Sb 22Te 56-xSe x所標示的組成範圍之試料，係得知了，Se含有量為0原子%以上、16.8原子%以下之試料，係作為相變化記憶體膜而動作，並且若是使Se含有量逐漸增加，則相較於0原子%，Ireset電流係降低。 又，係確認到，就算是對此而更進而施加250℃×30分鐘之熱處理，相對於Se含有量之增加的相較於0原子%之Ireset電流降低效果也會一直維持至Se含有量16.8原子%為止(圖14)。又，係得知了，無關於熱處理之有無，均會直到Se含有量33.6原子%為止地而作為相變化記憶體膜來動作(圖15)。
針對將氮作了摻雜的以Ge 22Sb 22Te 56-xSe xN所標示之試料，係得知了，將Se以22.4原子%以下之範圍來作了添加的試料，係作為相變化記憶體膜而動作，並且相較於Se含有量0原子%，Ireset電流係降低(圖13)。 又，係確認到，就算是對此而更進而施加250℃×30分鐘之熱處理，相對於Se含有量之增加的相較於0原子%之Ireset電流降低效果也會一直維持至Se含有量22.4原子%為止(圖14)。
以上，雖係針對複數之實施形態以及變形例作了說明，但是，各實施形態係並不被限定於上述之例。例如，係亦可將上述之複數之實施形態以及變形例相互作組合並實現之。
若依據以上所作了說明的至少1個的實施形態，則係為GeSbTeSe系之展現有相變化記憶體性之相變化記憶體膜，藉由具有Se之組成比係為28原子%以下之構成，係能夠將重置電流降低。 若依據以上所作了說明的至少1個的實施形態，則係為SbTeSe系之展現有相變化記憶體性之相變化記憶體膜，藉由具有Se之組成比係為28原子%以下之構成，係能夠將重置電流降低。
以上，雖係針對本發明之實施形態作了說明，但是，此些之實施形態係僅為作為例子所提示者，而並非為對於發明之範圍作限定。此些之實施形態，係可藉由其他之各種形態來實施，在不脫離發明之要旨的範圍內，係可進行各種之省略、置換、變更。此些之實施形態或其變形例，係亦被包含於發明之範圍或要旨中，並且亦同樣的被包含在申請專利範圍中所記載的發明及其均等範圍內。
1:第1電極 2:第2電極 PCM:相變化記憶體膜 3:絕緣膜 5:電極層 6:相變化記憶體元件 A:半導體記憶裝置 20:下部電極層(第2電極) 23:相變化記憶體膜 25:上部電極層(第1電極) 30:相變化記憶體元件 31:第1電極 32:第2電極 33:相變化記憶體膜
[圖1]係為實施形態的具備有相變化記憶體膜之相變化記憶體元件之剖面圖。 [圖2]係為適用有該相變化記憶體膜之實施形態之半導體記憶裝置之區塊圖。 [圖3]係為對於實施形態的半導體記憶裝置之記憶體胞陣列之構成作展示之電路圖。 [圖4]係為對於實施形態的半導體記憶裝置之記憶體胞陣列之構成作展示之立體圖。 [圖5]係為沿著圖3之AA線的剖面圖。 [圖6]係為沿著圖3之BB線的剖面圖。 [圖7]係為在實施例之試驗結果中而對於熱處理前之其中一例作展示的圖表。 [圖8]係為在實施例之試驗結果中而對於熱處理後之其中一例作展示的圖表。 [圖9]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖10]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖11]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖12]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖13]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖14]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖15]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖16]係為對於實施例之試驗結果之其中一例作展示的圖表。 [圖17]係為為了得到實施例之試驗結果所使用的相變化記憶體元件之剖面圖。 [圖18]係為針對對於在實施例中而作了使用的相變化記憶體元件所施加之測試機制作展示之波形圖。
1:第1電極
2:第2電極
PCM:相變化記憶體膜
3:絕緣膜
5:電極層
6:相變化記憶體元件

Claims (6)

  1. 一種半導體記憶裝置，係具備有相變化記憶體膜，該相變化記憶體膜，係由至少包含有Ge、Sb、Te、Se之組成所成，前述Se之組成比，係為33.6原子%以下，前述相變化記憶體膜，係具有以Ge22+xSb22+yTe56-x-ySeZ(-5<x<+5、-5<y<+5、Z=x+y、Z≦33.6)之化學式所示的組成比，其中，代表組成比之數值係指原子%。
  2. 一種半導體記憶裝置，係具備有相變化記憶體膜，該相變化記憶體膜，係由至少包含有Ge、Sb、Te、Se之組成所成，前述Se之組成比，係為33.6原子%以下，前述相變化記憶體膜，係具有以Ge14+xSb28+yTe58-x-ySeZ(-5<x<+5、-5<y<+5、Z=x+y、Z≦33.6)之化學式所示的組成比，其中，代表組成比之數值係指原子%。
  3. 一種半導體記憶裝置，係具備有相變化記憶體膜，該相變化記憶體膜，係由至少包含有Ge、Sb、Te、Se之組成所成，前述Se之組成比，係為33.6原子%以下，前述相變化記憶體膜，係具有以Ge8+xSb33+yTe59-x-ySeZ(-5<x<+5、-5<y<+5、Z=x+y、Z≦33.6)之化學式所示的組成比， 其中，代表組成比之數值係指原子%。
  4. 一種半導體記憶裝置，係具備有第1電極和第2電極以及被配置在前述第1電極與前述第2電極之間之相變化記憶體膜，前述相變化記憶體膜，係由至少包含有Ge、Sb、Te、Se之組成所成，前述Se之組成比，係為33.6原子%以下，前述相變化記憶體膜，係具有以Ge22+xSb22+yTe56-x-ySeZ(-5<x<+5、-5<y<+5、Z=x+y、Z≦33.6)之化學式所示的組成比。
  5. 一種半導體記憶裝置，係具備有第1電極和第2電極以及被配置在前述第1電極與前述第2電極之間之相變化記憶體膜，前述相變化記憶體膜，係由至少包含有Ge、Sb、Te、Se之組成所成，前述Se之組成比，係為33.6原子%以下，前述相變化記憶體膜，係具有以Ge14+xSb28+yTe58-x-ySeZ(-5<x<+5、-5<y<+5、Z=x+y、Z≦33.6)之化學式所示的組成比。
  6. 一種半導體記憶裝置，係具備有第1電極和第2電極以及被配置在前述第1電極與前述第2電極之間之相變化記憶體膜，前述相變化記憶體膜，係由至少包含有Ge、Sb、Te、Se之組成所成，前述Se之組成比，係為33.6原子%以 下，前述相變化記憶體膜，係具有以Ge8+xSb33+yTe59-x-ySeZ(-5<x<+5、-5<y<+5、Z=x+y、Z≦33.6)之化學式所示的組成比。
TW111104477A 2021-09-21 2022-02-08 半導體記憶裝置 TWI825579B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-153083 2021-09-21
JP2021153083A JP2023044946A (ja) 2021-09-21 2021-09-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
TW202314714A TW202314714A (zh) 2023-04-01
TWI825579B true TWI825579B (zh) 2023-12-11

Family

ID=85572890

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104477A TWI825579B (zh) 2021-09-21 2022-02-08 半導體記憶裝置

Country Status (4)

Country Link
US (1) US20230085722A1 (zh)
JP (1) JP2023044946A (zh)
CN (1) CN115867117A (zh)
TW (1) TWI825579B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080273371A1 (en) * 2007-05-04 2008-11-06 Jan Boris Philipp Memory including write circuit for providing multiple reset pulses
US20080285333A1 (en) * 2004-03-26 2008-11-20 Koninklijke Philips Electronics, N.V. Electric Device Comprising Phase Change Material
US20090154226A1 (en) * 2007-12-17 2009-06-18 Qimonda North America Corp. Integrated circuit including quench devices
US20100226163A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Method of resistive memory programming and associated devices and materials

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097871B2 (en) * 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8374019B2 (en) * 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
US8426242B2 (en) * 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US20210249600A1 (en) * 2020-02-11 2021-08-12 Macronix International Co., Ltd. Phase change memory with a carbon buffer layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285333A1 (en) * 2004-03-26 2008-11-20 Koninklijke Philips Electronics, N.V. Electric Device Comprising Phase Change Material
US20080273371A1 (en) * 2007-05-04 2008-11-06 Jan Boris Philipp Memory including write circuit for providing multiple reset pulses
US20090154226A1 (en) * 2007-12-17 2009-06-18 Qimonda North America Corp. Integrated circuit including quench devices
US20100226163A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Method of resistive memory programming and associated devices and materials

Also Published As

Publication number Publication date
US20230085722A1 (en) 2023-03-23
JP2023044946A (ja) 2023-04-03
CN115867117A (zh) 2023-03-28
TW202314714A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
EP0947005B1 (en) Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5933365A (en) Memory element with energy control mechanism
EP0843901B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7872908B2 (en) Phase change memory devices and fabrication methods thereof
JP6062155B2 (ja) ＧｅリッチなＧＳＴ−２１２相変化材料
US20060077741A1 (en) Multilevel phase-change memory, manufacturing and status transferring method thereof
JP2007235128A (ja) 相変化メモリ素子及びその製造方法
KR101854023B1 (ko) 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
US7884342B2 (en) Phase change memory bridge cell
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US20200350498A1 (en) Storage device and storage unit
TWI704705B (zh) 半導體記憶裝置
TWI825579B (zh) 半導體記憶裝置
JP2020155560A (ja) 記憶装置
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
TWI789818B (zh) 半導體記憶裝置
KR101480942B1 (ko) 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법
CN117835701A (zh) 一种相变存储器、其制作方法及电子设备
JP2023044271A (ja) 抵抗変化素子及び記憶装置
JP2023073854A (ja) 記憶素子及び記憶装置
JP2021019090A (ja) 不揮発性メモリ素子およびその製造方法
KR20080102895A (ko) 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법
KR20080102894A (ko) 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법
KR20100115880A (ko) 상변화 메모리 소자 및 그 제작 방법