JP2007235062A - Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal - Google Patents
Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal Download PDFInfo
- Publication number
- JP2007235062A JP2007235062A JP2006058203A JP2006058203A JP2007235062A JP 2007235062 A JP2007235062 A JP 2007235062A JP 2006058203 A JP2006058203 A JP 2006058203A JP 2006058203 A JP2006058203 A JP 2006058203A JP 2007235062 A JP2007235062 A JP 2007235062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- compound semiconductor
- ingap
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）等の電子デバイスに用いられるエピタキシャルウェハ及び電子デバイス並びにIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法に関するものである。 The present invention relates to an epitaxial wafer and an electronic device used in an electronic device such as a high electron mobility transistor (HEMT), and a vapor phase epitaxial growth method of a III-V compound semiconductor crystal.
ＧａＡｓ（ガリウム砒素）やＩｎＧａＡｓ（インジウムガリウム砒素）などの化合物半導体は、Ｓｉ（シリコン）半導体に比べて電子移動度が高いという特長がある。この特長をいかして、ＧａＡｓやＩｎＧａＡｓは高速動作や高効率動作を要求されるデバイスに多く用いられている。代表例としてＨＥＭＴが挙げられ、携帯電話の送信用マイクロ波増幅器や高周波スイッチング素子、衛星放送用受信アンテナの高周波増幅器に用いられている。 Compound semiconductors such as GaAs (gallium arsenide) and InGaAs (indium gallium arsenide) have a feature of higher electron mobility than Si (silicon) semiconductors. Taking advantage of this feature, GaAs and InGaAs are often used in devices that require high-speed operation and high-efficiency operation. A typical example is HEMT, which is used for a microwave amplifier for transmitting a mobile phone, a high-frequency switching element, and a high-frequency amplifier for a satellite broadcast receiving antenna.
最近では、ＨＥＭＴデバイス製作のプロセス工程内で容易な選択エッチングが行えるように、エッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハが製作されるようになっている。 Recently, an epitaxial wafer for HEMT having an etching stopper layer is manufactured so that selective etching can be easily performed within the process steps of manufacturing the HEMT device.
エッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハは、半絶縁性化合物半導体基板上に、結晶成長したバッファ層、電子走行層、スペーサ層、電子供給層、ショットキー層、エッチングストッパ層及びコンタクト層よりなるエピタキシャル層が設けられる。 An HEMT epitaxial wafer having an etching stopper layer is an epitaxial layer comprising a buffer layer, an electron transit layer, a spacer layer, an electron supply layer, a Schottky layer, an etching stopper layer, and a contact layer grown on a semi-insulating compound semiconductor substrate. A layer is provided.
基板は単結晶成長するための下地である。バッファ層は基板表面の残留不純物によるデバイス特性劣化を防ぐ働きや、電子走行層からのリーク電流を防ぐ働きをもつ半絶縁性のＧａＡｓ層またはＡｌＧａＡｓ（アルミニウムガリウム砒素）層である。電子走行層は自由電子が流れる半絶縁性のＩｎＧａＡｓ層であり、高純度である必要がある。スペーサ層は、電子走行層の自由電子が電子供給層のｎ型不純物によってイオン散乱されるのを抑止する働きをもつ半絶縁性のＧａＡｓ層またはＡｌＧａＡｓ層である。電子供給層はｎ型不純物がドーピングされており、発生した自由電子を電子走行層へ供給する働きをもつｎ型のＡｌＧａＡｓ層である。ショットキー層はゲート電極を付けるためにショットキー接合される半絶縁性のＧａＡｓ層またはＡｌＧａＡｓ層である。エッチングストッパ層はショットキー層までエッチングで削り込む際に、ＧａＡｓ層またはＡｌＧａＡｓ層とはエッチング選択比が大きく異なり選択エッチングが出来る働きをもつ半絶縁性またはｎ型のＩｎＧａＰ（インジウムガリウムリン）層である。コンタクト層は金属電極とのオーミックコンタクトを形成するキャリア濃度の大きなｎ型のＧａＡｓ層である。 The substrate is a base for single crystal growth. The buffer layer is a semi-insulating GaAs layer or AlGaAs (aluminum gallium arsenide) layer that has a function of preventing deterioration of device characteristics due to residual impurities on the substrate surface and a function of preventing leakage current from the electron transit layer. The electron transit layer is a semi-insulating InGaAs layer through which free electrons flow and needs to be highly pure. The spacer layer is a semi-insulating GaAs layer or AlGaAs layer having a function of suppressing free electrons in the electron transit layer from being ion-scattered by n-type impurities in the electron supply layer. The electron supply layer is an n-type AlGaAs layer doped with an n-type impurity and having a function of supplying the generated free electrons to the electron transit layer. The Schottky layer is a semi-insulating GaAs layer or AlGaAs layer that is Schottky-bonded for attaching a gate electrode. The etching stopper layer is a semi-insulating or n-type InGaP (indium gallium phosphide) layer that has a function of enabling selective etching, which is greatly different from the GaAs layer or AlGaAs layer when etching to the Schottky layer. is there. The contact layer is an n-type GaAs layer having a high carrier concentration that forms an ohmic contact with the metal electrode.
エッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハの構造例を図４に示す。結晶成長のことをエピタキシャルと言う。エピタキシャル層名称のｎ−はエピタキシャル層がｎ型であることを表し、ｎ+−はキャリア濃度が大きいｎ型であることを表している。また、ｉ−はエピタキシャル層が半絶緑性であることを表している。厚さの単位はｎｍ（１０-9ｍ)である。キャリア濃度の単位はｃｍ-3である。 An example of the structure of an HEMT epitaxial wafer having an etching stopper layer is shown in FIG. Crystal growth is called epitaxial. The epitaxial layer name n− represents that the epitaxial layer is n-type, and n + − represents n-type having a high carrier concentration. Further, i− represents that the epitaxial layer is semi-green. The unit of thickness is nm (10 -9 m). The unit of carrier concentration is cm −3 .
図４に示したエッチングストッパ層２１を有するＨＥＭＴ用エピタキシャルウェハの成長方法を以下に述べる。 A method for growing an HEMT epitaxial wafer having the etching stopper layer 21 shown in FIG. 4 will be described below.
エピタキシャル層を成長させる半絶縁性化合物半導体基板を成長炉内にセットし加熱する。成長炉内に原料ガスを供給すると、原料ガスが熱により分解し、基板上にエピタキシャル層が形成される。 A semi-insulating compound semiconductor substrate on which an epitaxial layer is grown is set in a growth furnace and heated. When the source gas is supplied into the growth furnace, the source gas is decomposed by heat, and an epitaxial layer is formed on the substrate.
ｉ−ＧａＡｓ層を成長させる場合には、Ｇａ原料のＧａ（ＣＨ3）3（トリメチルガリウム（ＴＭＧ））とＡｓ原料のＡｓＨ3（アルシン）を基板に供給する。なお、Ｇａ原料としては他にＧａ（ＣＨ3ＣＨ2）3（トリエチルガリウム（ＴＥＧ））がある。Ａｓ原料としては他にＡｓ（ＣＨ3）3（トリメチル砒素）、ＴＢＡ（ターシャリーブチルアルシン）がある。 When growing an i-GaAs layer, Ga source material Ga (CH 3 ) 3 (trimethylgallium (TMG)) and As source material AsH 3 (arsine) are supplied to the substrate. In addition, Ga (CH 3 CH 2 ) 3 (triethylgallium (TEG)) is another example of the Ga raw material. Other As raw materials include As (CH 3 ) 3 (trimethylarsenic) and TBA (tertiary butylarsine).
ｉ−Ａｌ0.25Ｇａ0.75Ａｓ層を成長させる場合には、Ｇａ（ＣＨ3）3、ＡｓＨ3、及びＡｌ原料のＡｌ（ＣＨ3）3（トリメチルアルミニウム）を基板に供給する。なお、Ａｌ原料としては他にＡｌ（ＣＨ3ＣＨ2）3（トリエチルアルミニウム）がある。 In the case of growing an i-Al 0.25 Ga 0.75 As layer, Ga (CH 3 ) 3 , AsH 3 and Al source material Al (CH 3 ) 3 (trimethylaluminum) are supplied to the substrate. In addition, Al (CH 3 CH 2 ) 3 (triethylaluminum) is another example of the Al raw material.
ｉ−Ｉｎ0.20Ｇａ0.80Ａｓ層を成長させる場合には、Ｇａ（ＣＨ3）3、ＡｓＨ3、及びＩｎ原料のＩｎ（ＣＨ3）3（トリメチルインジウム（ＴＭＩ））を基板に供給する。なお、Ｉｎ原料としては他にＩｎ（ＣＨ3ＣＨ2）3（トリエチルインジウム）がある。 When growing an i-In 0.20 Ga 0.80 As layer, Ga (CH 3 ) 3 , AsH 3 , and In source material In (CH 3 ) 3 (trimethylindium (TMI)) are supplied to the substrate. In addition, In (CH 3 CH 2 ) 3 (triethylindium) is another example of the In raw material.
ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層を成長させる場合には、Ａｌ（ＣＨ3）3、Ｇａ（ＣＨ3）3、ＡｓＨ3、及びｎ型ドーパントを基板に供給する。ｎ型ドーパントの元素としてはＳｉ（シリコン）がある。Ｓｉ原料としてはＳｉＨ4（モノシラン）、Ｓｉ2Ｈ6（ジシラン）がある。 When growing an n-Al 0.25 Ga 0.75 As layer, Al (CH 3 ) 3 , Ga (CH 3 ) 3 , AsH 3 , and an n-type dopant are supplied to the substrate. There is Si (silicon) as an element of the n-type dopant. Si raw materials include SiH 4 (monosilane) and Si 2 H 6 (disilane).
ｉ−Ｉｎ0.49Ｇａ0.51Ｐ層を成長させる場合には、Ｉｎ（ＣＨ3）3、Ｇａ（ＣＨ3ＣＨ2）3、Ｐ原料のＰＨ3（ホスフィン）を基板に供給する。なお、Ｐ原料としては他にＴＢＰ（ターシャリーブチルホスフィン）、Ｉｎ原料としては他にＩｎ（ＣＨ3）3がある。 When growing an i-In 0.49 Ga 0.51 P layer, In (CH 3 ) 3 , Ga (CH 3 CH 2 ) 3 , and P source PH 3 (phosphine) are supplied to the substrate. In addition, TBP (tertiary butylphosphine) is another example of the P raw material, and In (CH 3 ) 3 is another example of the In raw material.
ｎ+−ＧａＡｓ層を成長させる場合には、Ｇａ（ＣＨ3）3、ＡｓＨ3、及びｎ型ドーパントを基板に供給する。ｎ型ドーパントの元素としてはＳｉやＳｅ（セレン）がある。Ｓｉ原料としてはＳｉＨ4、Ｓｉ2Ｈ6がある。Ｓｅ原料としてはＨ2Ｓｅ（セレン化水素）がある。 When growing an n + -GaAs layer, Ga (CH 3 ) 3 , AsH 3 , and an n-type dopant are supplied to the substrate. Examples of the n-type dopant element include Si and Se (selenium). Si raw materials include SiH 4 and Si 2 H 6 . Se raw material includes H 2 Se (hydrogen selenide).
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。 The prior art document information related to the invention of this application includes the following.
図４に示す構造のエッチングストッパ層２１を有するＨＥＭＴ用エピタキシャルウェハでは、エッチングストッパ層２１にＩｎＧａＰ層が用いられており、エッチングの際にＧａＡｓやＡｌＧａＡｓとはエッチング選択比が大きく異なるエッチャントを使用することで、ＩｎＧａＰ層表面までを選択エッチングすることができる。これによりＨＥＭＴデバイス製作のプロセス工程において簡略化が図れるようになる。 In the HEMT epitaxial wafer having the etching stopper layer 21 having the structure shown in FIG. 4, an InGaP layer is used for the etching stopper layer 21, and an etchant having a significantly different etching selectivity from GaAs or AlGaAs is used for the etching. Thus, selective etching can be performed up to the surface of the InGaP layer. This simplifies the HEMT device manufacturing process.
ここで、ＧａＡｓ基板上に格子整合するＩｎＧａＰ混晶層はｏｒｄｅｒ／ｄｉｓｏｒｄｅｒ（規則／不規則）構造を示す混晶であり、成長温度などのエピタキシャル成長条件により、ＧａＡｓ基板上に格子整合するＩｎＧａＰ結晶のエネルギーバンドギャップ（Ｅｇ）が変化することが知られている。 Here, the InGaP mixed crystal layer lattice-matched on the GaAs substrate is a mixed crystal having an order / disorder (regular / irregular) structure, and the InGaP crystal lattice-matched on the GaAs substrate depends on the epitaxial growth conditions such as the growth temperature. It is known that the energy band gap (Eg) changes.
成長温度とＩｎＧａＰエネルギーバンドギャップの関係の一例を図５に示す。図５中における成長温度６２０〜６７０℃付近の約１．８５ｅＶのエネルギーバンドギャップをもつＩｎＧａＰ結晶をｏｒｄｅｒ（規則）構造と呼び、成長温度５５０〜５８０℃付近の約１．９０ｅＶのエネルギーバンドギャップをもつＩｎＧａＰ結晶をｄｉｓｏｒｄｅｒ（不規則）構造と呼んでいる。ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶は、フォトルミネッセンス（ＰＬ）法でのＰＬピーク波長の半値幅が小さいため、ｏｒｄｅｒ構造のＩｎＧａＰ結晶よりも結晶性が良いと言われている。 An example of the relationship between the growth temperature and the InGaP energy band gap is shown in FIG. An InGaP crystal having an energy band gap of about 1.85 eV near a growth temperature of 620 to 670 ° C. in FIG. 5 is called an order (regular) structure, and an energy band gap of about 1.90 eV around a growth temperature of 550 to 580 ° C. The InGaP crystal having this is called a disorder (irregular) structure. The disordered InGaP crystal is said to have better crystallinity than the ordered InGaP crystal because the half-value width of the PL peak wavelength in the photoluminescence (PL) method is small.
従来技術では、ｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層が通常５ｎｍ以上で設計されている。これはエッチングストッパ層のエピタキシャル成長を、エッチングストッパ層以外のエピタキシャル層と同じ温度（６２０〜６７０℃）で行うためである。ただし、エピタキシャル層の膜厚が厚くなればなるほどエピタキシャル層に対する縦方向の抵抗が大きくなってしまうため、ＨＥＭＴデバイスを製作した場合にｏｎ抵抗の増大や高周波特性が劣化してしまう、といった問題がある。 In the prior art, an etching stopper layer using an InGaP crystal having an order structure is usually designed with a thickness of 5 nm or more. This is because the epitaxial growth of the etching stopper layer is performed at the same temperature (620 to 670 ° C.) as the epitaxial layers other than the etching stopper layer. However, as the thickness of the epitaxial layer increases, the resistance in the vertical direction with respect to the epitaxial layer increases. Therefore, when a HEMT device is manufactured, there is a problem that on-resistance increases and high-frequency characteristics deteriorate. .
しかしながら、従来技術で通常５ｎｍのエッチングストッパ層の厚さをさらに薄くしようとすると、エッチング時に選択エッチングとはいえオーバーエッチングされてＩｎＧａＰ層が耐えられずに削られてしまい、エッチングストッパ層本来の役割を果たさなくなってしまう。このため、従来技術ではＩｎＧａＰ結晶を用いたエッチングストッパ層を通常５ｎｍよりも薄くすることができず、デバイスメーカー側からのプロセス工程簡略化かつ電気的特性向上という要望を満足するエピタキシャル成長方法を見出せなかった。 However, if an attempt is made to further reduce the thickness of the etching stopper layer, which is usually 5 nm in the prior art, the InGaP layer is etched without being able to withstand the over-etching even though selective etching is performed during etching, and the original role of the etching stopper layer Will not be fulfilled. For this reason, the conventional technique cannot make the etching stopper layer using InGaP crystal thinner than 5 nm, and cannot find an epitaxial growth method that satisfies the demands of simplifying process steps and improving electrical characteristics from the device manufacturer. It was.
図４に示した従来技術であるｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層２１について、膜厚を５ｎｍ、３ｎｍ、１ｎｍと薄膜化させて成長させ、図４に示した評価用構造エピタキシャル層表面をエッチングで出した際のそれぞれのシート抵抗を渦電流法により測定した。具体的には、励振用コイルでウェハ中に渦電流を流し、その大きさを検出用コイルで検出して導電率を求め、この導電率から抵抗率を求める。シート抵抗とはエピタキシャルウェハ表面での抵抗であり、単位はΩ／ｓｑ．である。それぞれのシート抵抗を表１に示す。 The etching stopper layer 21 using the order structure InGaP crystal shown in FIG. 4 is grown to a thickness of 5 nm, 3 nm, and 1 nm, and the structure epitaxial layer surface for evaluation shown in FIG. 4 is grown. Each sheet resistance when the film was etched was measured by an eddy current method. Specifically, an eddy current is caused to flow through the wafer with the excitation coil, the magnitude of the eddy current is detected with the detection coil, the conductivity is obtained, and the resistivity is obtained from this conductivity. The sheet resistance is the resistance on the surface of the epitaxial wafer, and the unit is Ω / sq. It is. Table 1 shows the respective sheet resistances.
表１に示すように、エッチングストッパ層を３ｎｍ、１ｎｍと薄膜化させてエッチングで評価用構造エピタキシャル層表面を出した場合、基準となる評価用構造エピタキシャルウェハと比較して、シート抵抗が高いことが分かる。これは、ＩｎＧａＰ結晶のエッチングストッパ層２１が耐えられずにオーバーエッチングされてしまい、エッチングストッパ層２１の下層にあるショットキー層２２のｉ−Ａｌ0.25Ｇａ0.75Ａｓ層までエッチングされているためと考えられる。また、エッチング後のウェハ表面に曇りが見られたため、これではＨＥＭＴデバイスの製作は困難となってしまう。
As shown in Table 1, when the thickness of the etching stopper layer is reduced to 3 nm and 1 nm and the surface of the structural epitaxial layer for evaluation is exposed by etching, the sheet resistance is higher than that of the standard structural epitaxial wafer for evaluation. I understand. This is thought to be because the etching stopper layer 21 of InGaP crystal was not endured and was overetched, and the Schottky
本発明の目的は、エッチングストッパ層を有するエピタキシャルウェハの、ＩｎＧａＰ結晶を用いたエッチングストッパ層を５ｎｍよりも薄膜化し、かつ薄膜化してもＩｎＧａＰ層表面で選択エッチングによるエッチングストップが可能なエピタキシャルウェハ及び電子デバイス並びにIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法を提供することにある。 An object of the present invention is to provide an epitaxial wafer having an etching stopper layer that has an etching stopper layer using an InGaP crystal made thinner than 5 nm and that can be etched by selective etching on the surface of the InGaP layer even when the thickness is reduced. It is an object to provide a vapor phase epitaxial growth method of an electronic device and a III-V compound semiconductor crystal.
上記の目的を達成するために、
請求項１の発明は、半絶縁性化合物半導体基板上に、III−Ｖ族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエッチングストッパ層を有し、かつ、そのエッチングストッパ層を結晶状態が不規則構造のＩｎＧａＰ混晶層で構成したことを特徴とするエピタキシャルウェハである。
To achieve the above objective,
The invention of
請求項２の発明は、半絶縁性化合物半導体基板上に、III−Ｖ族化合物半導体結晶のエピタキシャル層を設けたエピタキシャルウェハにおいて、上記エピタキシャル層がエミッタ層を有し、かつ、そのエミッタ層を結晶状態が不規則構造のＩｎＧａＰ混晶層で構成したことを特徴とするエピタキシャルウェハである。 The invention according to claim 2 is an epitaxial wafer in which an epitaxial layer of a III-V compound semiconductor crystal is provided on a semi-insulating compound semiconductor substrate, the epitaxial layer has an emitter layer, and the emitter layer is crystallized. An epitaxial wafer characterized in that it is composed of an InGaP mixed crystal layer having an irregular structure.
請求項３の発明は、ＩｎＧａＰ混晶層を用いたエッチングストッパ層を１ｎｍ〜１５ｎｍの膜厚で形成する請求項１記載のエピタキシャルウェハである。
The invention according to
請求項４の発明は、不規則構造のＩｎＧａＰ混晶層のエネルギーバンドギャップ（Ｅｇ）が１．８９ｅＶ〜１．９１ｅＶである請求項１〜３いずれか記載のエピタキシャルウェハである。
The invention according to
請求項５の発明は、ＩｎＧａＰ混晶層を用いたエッチングストッパ層の上層及び下層のエピタキシャル層を、ＧａＡｓ（ガリウム砒素）、ＡｌＧａＡｓ（アルミニウムガリウム砒素）、ＩｎＧａＡｓ（インジウムガリウム砒素）などのＩｎＧａＰ以外の層を用いて形成する請求項１，３，４いずれか記載のエピタキシャルウェハである。
In the invention of
請求項６の発明は、請求項１〜５いずれか記載のエピタキシャルウェハを用いて製造したことを特徴とする電子デバイスである。 A sixth aspect of the present invention is an electronic device manufactured using the epitaxial wafer according to any one of the first to fifth aspects.
請求項７の発明は、反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とＶ族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がＩｎＧａＰ（インジウムガリウムリン）混晶層で構成されるエッチングストッパ層を有し、そのエッチングストッパ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法である。 According to the invention of claim 7, a desired epitaxial layer is formed on the substrate by heating a semi-insulating compound semiconductor substrate installed in the reaction furnace, and flowing each group III and group V raw material into the reaction furnace. In the vapor phase epitaxial growth method for epitaxial growth, the epitaxial layer has an etching stopper layer composed of an InGaP (indium gallium phosphide) mixed crystal layer, and the crystal state becomes an irregular structure when the etching stopper layer is formed. It is a vapor phase epitaxial growth method of a III-V compound semiconductor crystal characterized by epitaxial growth.
請求項８の発明は、反応炉内に設置した半絶縁性化合物半導体基板を加熱し、その反応炉内にIII族とＶ族の各原料を流すことにより、上記基板上に所望のエピタキシャル層をエピタキシャル成長させる気相エピタキシャル成長法において、上記エピタキシャル層がＩｎＧａＰ（インジウムガリウムリン）混晶層で構成されるエミッタ層を有し、そのエミッタ層を形成する際、結晶状態が不規則構造となるようにエピタキシャル成長させることを特徴とするIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法である。 In the invention of claim 8, a semi-insulating compound semiconductor substrate installed in a reaction furnace is heated, and a desired epitaxial layer is formed on the substrate by flowing respective Group III and Group V raw materials into the reaction furnace. In the vapor phase epitaxial growth method for epitaxial growth, the epitaxial layer has an emitter layer composed of an InGaP (indium gallium phosphide) mixed crystal layer, and when the emitter layer is formed, the epitaxial growth is performed so that the crystal state becomes an irregular structure. A vapor phase epitaxial growth method of a III-V compound semiconductor crystal.
請求項９の発明は、不規則構造のＩｎＧａＰ混晶層をエピタキシャル成長させる時の成長温度を５３０℃〜５９０℃に調整する請求項７又は８記載のIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法である。 The invention according to claim 9 is a vapor phase epitaxial growth method of a III-V group compound semiconductor crystal according to claim 7 or 8, wherein the growth temperature when epitaxially growing the InGaP mixed crystal layer having a disordered structure is epitaxially adjusted to 530 ° C to 590 ° C. It is.
請求項１０の発明は、Ｖ族原料としてＰＨ3（ホスフィン）、ＴＢＰ（ターシャリーブチルホスフィン）、ＡｓＨ3（アルシン）、Ａｓ（ＣＨ3）3（トリメチル砒素）又はＴＢＡ（ターシャリーブチルアルシン）を用いる請求項７〜９いずれか記載のIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法である。
In the invention of
請求項１１の発明は、III族原料としてＧａ（ＣＨ3）3（トリメチルガリウム）、Ｇａ（ＣＨ3ＣＨ2）3（トリエチルガリウム）、Ｉｎ（ＣＨ3）3（トリメチルインジウム）、Ｉｎ（ＣＨ3ＣＨ2）3（トリエチルインジウム）、Ａｌ（ＣＨ3）3（トリメチルアルミニウム）又はＡｌ（ＣＨ3ＣＨ2）3（トリエチルアルミニウム）を用いる請求項７〜１０いずれか記載のIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法である。
In the invention of
請求項１２の発明は、半絶縁性化合物半導体基板としてＧａＡｓ基板を用いる請求項７〜１１いずれか記載のIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法である。 A twelfth aspect of the present invention is a vapor phase epitaxial growth method of a III-V compound semiconductor crystal according to any one of the seventh to eleventh aspects, wherein a GaAs substrate is used as the semi-insulating compound semiconductor substrate.
本発明では、エッチングストッパ層を有するエピタキシャルウェハにおいて、エッチングストッパ層を構成するＩｎＧａＰ結晶をｄｉｓｏｒｄｅｒ構造でエピタキシャル成長させ、これにより、ＩｎＧａＰ結晶を用いたエッチングストッパ層を従来技術の通常５ｎｍよりも薄くでき、かつ選択エッチングの際にＩｎＧａＰ層表面でエッチングストップが可能となる。 In the present invention, in an epitaxial wafer having an etching stopper layer, an InGaP crystal constituting the etching stopper layer is epitaxially grown with a disorder structure, whereby the etching stopper layer using the InGaP crystal can be made thinner than the conventional 5 nm, In addition, the etching can be stopped on the surface of the InGaP layer during selective etching.
以下本発明の実施の形態を添付図面により説明する。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
本発明を図４に示したＨＥＭＴ用エピタキシャルウェハに適用し、本発明の好適一実施の形態に係るエッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハの縦断面構造図を図１に示す。 FIG. 1 is a longitudinal sectional structural view of an HEMT epitaxial wafer having the etching stopper layer according to a preferred embodiment of the present invention applied to the HEMT epitaxial wafer shown in FIG.
図１に示すＨＥＭＴ用エピタキシャルウェハは、ＧａＡｓ基板（半絶縁性化合物半導体基板）１上に、ｉ−Ｉｎ0.49Ｇａ0.51Ｐ層（ＩｎＧａＰ混晶層）３で構成されるエッチングストッパ層を有するエピタキシャル層２を設けてなるものである。このｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３のエネルギーバンドギャップ（Ｅｇ）は１．８９ｅＶ〜１．９１ｅＶであり、１ｎｍ〜１５ｎｍの膜厚に形成される。また、半絶縁性化合物半導体基板１の比抵抗は約１０7〜１０8Ω・ｃｍとされる。
The epitaxial wafer for HEMT shown in FIG. 1 has an epitaxial layer having an etching stopper layer composed of an i-In 0.49 Ga 0.51 P layer (InGaP mixed crystal layer) 3 on a GaAs substrate (semi-insulating compound semiconductor substrate) 1. 2 is provided. The i-In 0.49 Ga 0.51 P layer 3 has an energy band gap (Eg) of 1.89 eV to 1.91 eV and is formed to a thickness of 1 nm to 15 nm. The specific resistance of the semi-insulating
本実施の形態に係るIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法は、エピタキシャル層２としてｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３で構成されるエッチングストッパ層を形成する際、ＩｎＧａＰの結晶状態が不規則構造となるようにエピタキシャル成長させることに特徴を有している。 In the vapor phase epitaxial growth method of the group III-V compound semiconductor crystal according to the present embodiment, when the etching stopper layer composed of the i-In 0.49 Ga 0.51 P layer 3 is formed as the epitaxial layer 2, the crystal state of InGaP is It is characterized by epitaxial growth so as to have an irregular structure.
このｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３で構成されるエッチングストッパ層は、成長温度を５３０℃〜５９０℃に調整した状態でエピタキシャル成長される。これによって、結晶状態が不規則構造のｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３で構成されるエッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハが得られる。 The etching stopper layer composed of the i-In 0.49 Ga 0.51 P layer 3 is epitaxially grown with the growth temperature adjusted to 530 ° C. to 590 ° C. As a result, an HEMT epitaxial wafer having an etching stopper layer composed of the i-In 0.49 Ga 0.51 P layer 3 having an irregular crystal structure is obtained.
エピタキシャル層２の成長方法としては、従来、慣用的に用いられているIII−Ｖ族化合物半導体結晶の気相エピタキシャル成長法を用いることができ、エッチングストッパ層は不規則構造のｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３で形成され、エッチングストッパ層の上層及び下層の各エピタキシャル層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどのＩｎＧａＰ以外のIII−Ｖ族化合物半導体結晶の層を用いて形成される。
As a growth method of the epitaxial layer 2, a conventionally used vapor phase epitaxial growth method of a III-V compound semiconductor crystal can be used, and the etching stopper layer has an irregular structure i-In 0.49 Ga 0.51. Each of the upper and lower epitaxial layers formed of the
Ｖ族原料としては、ＰＨ3、ＴＢＰ、ＡｓＨ3、Ａｓ（ＣＨ3）3又はＴＢＡを用いることができる。 As the group V raw material, PH 3 , TBP, AsH 3 , As (CH 3 ) 3 or TBA can be used.
III族原料としては、Ｇａ（ＣＨ3）3、Ｇａ（ＣＨ3ＣＨ2）3、Ｉｎ（ＣＨ3）3、Ｉｎ（ＣＨ3ＣＨ2）3、Ａｌ（ＣＨ3）3又はＡｌ（ＣＨ3ＣＨ2）3を用いることができる。 Group III materials include Ga (CH 3 ) 3 , Ga (CH 3 CH 2 ) 3 , In (CH 3 ) 3 , In (CH 3 CH 2 ) 3 , Al (CH 3 ) 3 or Al (CH 3 CH 2 ) 3 can be used.
次に、本実施の形態の作用を説明する。 Next, the operation of the present embodiment will be described.
図４に示したｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層を有する従来のＨＥＭＴ用エピタキシャルウェハでは、エッチングストッパ層を薄膜化すると、表１に示したように評価用構造エピタキシャル層表面をエッチングで出した際のシート抵抗が、基準となる評価用構造エピタキシャルウェハのシート抵抗よりも高くなってしまう。これではエッチングストッパ層がエッチングストップをするという本来の役割を果たしていないことになる。 In the conventional HEMT epitaxial wafer having an etching stopper layer using an InGaP crystal having the order structure shown in FIG. 4, when the etching stopper layer is thinned, the surface of the evaluation structure epitaxial layer is etched as shown in Table 1. The sheet resistance at the time of taking out becomes higher than the sheet resistance of the reference structure epitaxial wafer for evaluation. This means that the etching stopper layer does not play the original role of stopping etching.
そこで、本実施の形態では、エッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハにおいて、ＩｎＧａＰ結晶を用いたエッチングストッパ層を従来技術での通常５ｎｍよりも薄膜化し、かつ薄膜化してもＩｎＧａＰ層表面で選択エッチングによるエッチングストップを可能にするため、ＩｎＧａＰ結晶をｄｉｓｏｒｄｅｒ構造にエピタキシャル成長させている。ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶をエピタキシャル成長させるために、具体的には、エッチングストッパ層のエピタキシャル成長温度を、エッチングストッパ層以外のエピタキシャル層の成長温度（例えば、６２０〜６７０℃）と同じ温度ではなく、温度を変えて低温（５３０℃〜５９０℃）で行っている。 Therefore, in this embodiment, in an HEMT epitaxial wafer having an etching stopper layer, the etching stopper layer using InGaP crystal is made thinner than the usual 5 nm in the prior art, and selective etching is performed on the surface of the InGaP layer even if the thickness is reduced. In order to enable the etching stop by the InGaP crystal, the InGaP crystal is epitaxially grown in the disorder structure. In order to epitaxially grow the InGaP crystal having the disorder structure, specifically, the epitaxial growth temperature of the etching stopper layer is not the same as the growth temperature of the epitaxial layers other than the etching stopper layer (for example, 620 to 670 ° C.), It is carried out at a low temperature (530 ° C. to 590 ° C.).
このｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶は、膜厚を１ｎｍまで薄膜化しても、ＩｎＧａＰ層表面で選択エッチングによるエッチングストップが可能となる。また、本実施の形態に係るエピタキシャルウェハは、図４に示した従来のエピタキシャルウェハと比べて、エピタキシャル層の膜厚を薄くすることができるため、エピタキシャル層に対する縦方向の抵抗を小さくすることができる。その結果、エッチングストッパ層の膜厚を薄膜化したＨＥＭＴ用エピタキシャルウェハが提供できるので、デバイスメーカー側においてＨＥＭＴデバイスを製作する場合に、ｏｎ抵抗の低減や高周波特性の向上及びプロセス工程の簡略化につながる。 The InGaP crystal with the disorder structure can be etched off by selective etching on the surface of the InGaP layer even if the film thickness is reduced to 1 nm. In addition, since the epitaxial wafer according to the present embodiment can reduce the film thickness of the epitaxial layer as compared with the conventional epitaxial wafer shown in FIG. 4, the longitudinal resistance to the epitaxial layer can be reduced. it can. As a result, an HEMT epitaxial wafer with a reduced thickness of the etching stopper layer can be provided, so when a HEMT device is manufactured on the device manufacturer side, on-resistance is reduced, high-frequency characteristics are improved, and process steps are simplified. Connected.
ここで、エッチングストッパ層の膜厚下限を１ｎｍに規定した根拠を以下に述べる。本実施の形態において、ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層の膜厚を、１ｎｍ未満の０．５ｎｍまで薄膜化してみたが、この場合、図１に示した評価用構造エピタキシャル層表面をエッチングで出した際のシート抵抗が３５０Ω／ｓｑ．と高くなった。また、エッチング後のウェハ表面に若干の曇りが見られた。つまり、ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶であっても、膜厚が０．５ｎｍだと、エッチングストッパ層が耐えられずにオーバーエッチングされてしまい、エッチングストッパ層の下層にあるショットキー層のｉ−Ａｌ0.25Ｇａ0.75Ａｓ層までエッチングされてしまう。また、エッチング後のウェハ表面に曇りが見られるため、これではＨＥＭＴデバイスの製作は困難である。 Here, the grounds for defining the lower limit of the thickness of the etching stopper layer to 1 nm will be described below. In the present embodiment, the thickness of the etching stopper layer using the disordered InGaP crystal was reduced to 0.5 nm, which is less than 1 nm. In this case, the surface of the structure epitaxial layer for evaluation shown in FIG. The sheet resistance when being etched is 350 Ω / sq. It became high. Moreover, some fogging was seen on the wafer surface after etching. That is, even with the disordered structure of InGaP crystal, if the film thickness is 0.5 nm, the etching stopper layer cannot be endured and is overetched, and i-Al 0.25 of the Schottky layer under the etching stopper layer. Etching is performed up to the Ga 0.75 As layer. In addition, since fogging is observed on the wafer surface after etching, it is difficult to manufacture a HEMT device.
よって、本実施の形態にて、ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層の膜厚は、最小１ｎｍとすることが最適であると考える。エッチングストッパ層の膜厚上限は１５ｎｍ以下、好ましくは従来技術では不可能であった５ｎｍ未満である。 Therefore, in this embodiment, it is considered optimal that the film thickness of the etching stopper layer using the InGaP crystal having the disorder structure is set to a minimum of 1 nm. The upper limit of the thickness of the etching stopper layer is 15 nm or less, preferably less than 5 nm, which was impossible with the prior art.
また、本実施の形態に係るエピタキシャルウェハは、エッチングストッパ層を不規則構造のｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３で形成し、エッチングストッパ層の上層及び下層の各エピタキシャル層をＩｎＧａＰ以外の層を用いて形成し、エッチングの際にＧａＡｓやＡｌＧａＡｓとはエッチング選択比が大きく異なるエッチャントを使用することで、ｉ−Ｉｎ0.49Ｇａ0.51Ｐ層３（エッチングストッパ層）の表面までを確実に選択エッチングすることができる。 In the epitaxial wafer according to the present embodiment, the etching stopper layer is formed of an irregular structure i-In 0.49 Ga 0.51 P layer 3, and the upper and lower epitaxial layers of the etching stopper layer are made of layers other than InGaP. By using an etchant having a significantly different etching selectivity from GaAs or AlGaAs at the time of etching, selective etching is reliably performed up to the surface of the i-In 0.49 Ga 0.51 P layer 3 (etching stopper layer). be able to.
本実施の形態では、ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層を有する電子デバイスとしてＨＥＭＴを挙げ、ＨＥＭＴ用エピタキシャルウェハについて説明を行ったが、特にこれに限定するものではない。例えば、ＩｎＧａＰ結晶を用いたエッチングストッパ層を有する電子デバイスとして、図２に示すヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ Ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）や、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）などが挙げられ、これらの電子デバイスにもｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶を用いたエッチングストッパ層を適用可能である。 In the present embodiment, HEMT is cited as an electronic device having an etching stopper layer using an InGaP crystal having a disorder structure, and an HEMT epitaxial wafer is described. However, the present invention is not limited to this. For example, as an electronic device having an etching stopper layer using an InGaP crystal, a heterojunction bipolar transistor (HBT) and a field effect transistor (Field Effect Transistor: FET) shown in FIG. An etching stopper layer using an InGaP crystal having a disorder structure can also be applied to the electronic device.
また、ＨＢＴ用エピタキシャルウェハにおいて、図３に示すように、エミッタ層にｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶を適用することも可能である。これによって、電流利得や長期信頼性の向上が期待される。ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶をエミッタ層に適用する場合は、その膜厚は１５ｎｍ超であってもよく、好ましくは２０〜６０ｎｍとされる。エミッタ層の膜厚が薄すぎると、ＨＢＴとしての電気的役割を果たせなくなり、また、膜厚が厚すぎるとトランジスタの高周波特性の悪化とデバイスプロセス加工性の低下に繋がる。 Further, in the epitaxial wafer for HBT, as shown in FIG. 3, it is also possible to apply an InGaP crystal having a disorder structure to the emitter layer. This is expected to improve current gain and long-term reliability. When an InGaP crystal having a disorder structure is applied to the emitter layer, the film thickness may be more than 15 nm, preferably 20 to 60 nm. If the thickness of the emitter layer is too thin, the electrical role as the HBT cannot be achieved, and if the thickness is too thick, the high frequency characteristics of the transistor are deteriorated and the device processability is lowered.
図１に示した構造の、本発明の一実施例であるｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶からなるエッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハを作製する。エッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハの成長条件を下記する。成長炉内圧力は７０Ｔｏｒｒ（約９．３３×１０3Ｐａ）、希釈用ガスは水素である。基板には半絶縁性ＧａＡｓ基板を用いた。 An HEMT epitaxial wafer having an etching stopper layer made of an InGaP crystal having a disorder structure, which is an embodiment of the present invention, having the structure shown in FIG. 1 is produced. The growth conditions of the HEMT epitaxial wafer having the etching stopper layer are described below. The growth furnace pressure is 70 Torr (about 9.33 × 10 3 Pa), and the dilution gas is hydrogen. A semi-insulating GaAs substrate was used as the substrate.
i−ＧａＡｓ層の成長にはＧａ（ＣＨ3）3とＡｓＨ3を用いた。Ｇａ（ＣＨ3）3の流量は７０ｃｃ／分、ＡｓＨ3の流量は２５０ｃｃ／分とした。また、成長温度は６６０℃とした。厚さは下層側から順に５００ｎｍ，１００ｎｍ，１００ｎｍ、キャリア濃度は下層側から順に１×１０13ｃｍ-3以下，１×１０15ｃｍ-3以下，１×１０15ｃｍ-3以下とした。 Ga (CH 3 ) 3 and AsH 3 were used for the growth of the i-GaAs layer. The flow rate of Ga (CH 3 ) 3 was 70 cc / min, and the flow rate of AsH 3 was 250 cc / min. The growth temperature was 660 ° C. The thickness was 500 nm, 100 nm, and 100 nm in order from the lower layer side, and the carrier concentration was 1 × 10 13 cm −3 or lower, 1 × 10 15 cm −3 or lower, and 1 × 10 15 cm −3 or lower in this order from the lower layer side.
ｉ−Ａｌ0.25Ｇａ0.75Ａｓ層の成長にはＧａ（ＣＨ3）3、Ａｌ（ＣＨ3）3、及びＡｓＨ3を用い、それらの流量はそれぞれ３０ｃｃ／分、６０ｃｃ／分及び５００ｃｃ／分とし、また、成長温度は６６０℃とした。厚さは下層側から順に１００ｎｍ，１００ｎｍ，５ｎｍ，３０ｎｍ、キャリア濃度はいずれも１×１０16ｃｍ-3以下とした。 The growth of the i-Al 0.25 Ga 0.75 As layer uses Ga (CH 3 ) 3 , Al (CH 3 ) 3 , and AsH 3 , and their flow rates are 30 cc / min, 60 cc / min, and 500 cc / min, respectively. The growth temperature was 660 ° C. The thickness was 100 nm, 100 nm, 5 nm, and 30 nm in order from the lower layer side, and the carrier concentration was 1 × 10 16 cm −3 or less.
ｉ−Ｉｎ0.20Ｇａ0.80Ａｓ層の成長にはＧａ（ＣＨ3）3、Ｉｎ（ＣＨ3）3、及びＡｓＨ3を用い、それらの流量はそれぞれ４０ｃｃ／分、１５０ｃｃ／分、及び５００ｃｃ／分とし、また、成長温度は６６０℃とした。厚さは２０ｎｍとした。 The growth of the i-In 0.20 Ga 0.80 As layer uses Ga (CH 3 ) 3 , In (CH 3 ) 3 , and AsH 3 , and their flow rates are 40 cc / min, 150 cc / min, and 500 cc / min, respectively. The growth temperature was 660 ° C. The thickness was 20 nm.
ｎ−Ａｌ0.25Ｇａ0.75Ａｓ層の成長には、ｉ−Ａｌ0.25Ｇａ0.75Ａｓ層の成長に使用したＧａ（ＣＨ3）3、Ａｌ（ＣＨ3）3、ＡｓＨ3に加えてＳｉ2Ｈ6を使用した。Ｓｉ2Ｈ6の流量は５０ｃｃ／分とした。Ｓｉ2Ｈ6以外の流量はｉ−Ａｌ0.25Ｇａ0.75Ａｓ層の場合と同じであり、成長温度は６６０℃とした。厚さは２５ｎｍ、キャリア濃度は３×１０18ｃｍ-3（Ｓｉドープ）とした。 For the growth of the n-Al 0.25 Ga 0.75 As layer, Si 2 H 6 was added in addition to Ga (CH 3 ) 3 , Al (CH 3 ) 3 and AsH 3 used for the growth of the i-Al 0.25 Ga 0.75 As layer. used. The flow rate of Si 2 H 6 was 50 cc / min. The flow rates other than Si 2 H 6 were the same as in the i-Al 0.25 Ga 0.75 As layer, and the growth temperature was 660 ° C. The thickness was 25 nm and the carrier concentration was 3 × 10 18 cm −3 (Si-doped).
ｉ−Ｉｎ0.49Ｇａ0.51Ｐ（ｄｉｓｏｒｄｅｒ）層の成長には、Ｉｎ（ＣＨ3）3、Ｇａ（ＣＨ3ＣＨ2）3、及びＰＨ3を用い、それらの流量はそれぞれ１２０ｃｃ／分、３００ｃｃ／分、及び７００ｃｃ／分とした。この層のみ成長温度は５７０℃とし、ＩｎＧａＰ結晶がｄｉｓｏｒｄｅｒ構造となるようにした。また、エピタキシャル膜厚は１ｎｍと、薄く成長させた。 In (CH 3 ) 3 , Ga (CH 3 CH 2 ) 3 , and PH 3 are used for growing the i-In 0.49 Ga 0.51 P (disorder) layer, and their flow rates are 120 cc / min and 300 cc / min, respectively. And 700 cc / min. Only this layer was grown at a temperature of 570 ° C. so that the InGaP crystal had a disorder structure. Further, the epitaxial film was grown as thin as 1 nm.
ｎ+−ＧａＡｓ層の成長には、ｉ−ＧａＡｓ層の成長に使用したＧａ（ＣＨ3）3、ＡｓＨ3に加えてＳｉ2Ｈ6を用いた。Ｓｉ2Ｈ6の流量は１００ｃｃ／分とした。Ｓｉ2Ｈ6以外の流量はｉ−ＧａＡｓ層の場合と同じであり、成長温度は６６０℃とした。厚さは５０ｎｍ、キャリア濃度は３×１０18ｃｍ-3（Ｓｉドープ）とした。 For the growth of the n + -GaAs layer, Si 2 H 6 was used in addition to Ga (CH 3 ) 3 and AsH 3 used for the growth of the i-GaAs layer. The flow rate of Si 2 H 6 was 100 cc / min. The flow rates other than Si 2 H 6 were the same as in the i-GaAs layer, and the growth temperature was 660 ° C. The thickness was 50 nm and the carrier concentration was 3 × 10 18 cm −3 (Si doped).
上記成長条件で、図１に示したエッチングストッパ層を有するＨＥＭＴ用エピタキシャルウェハを成長し、評価用構造エピタキシャル層表面をエッチングで出した際のシート抵抗を測定したものを表２に示す。 Table 2 shows the sheet resistance measured when the HEMT epitaxial wafer having the etching stopper layer shown in FIG. 1 was grown under the above growth conditions and the surface of the evaluation structure epitaxial layer was etched.
表２に示すように、基準となる評価用構造エピタキシャルウェハと比較しても変わらないシート抵抗が得られていることが分かる。シート抵抗が同じであれば、ＨＥＭＴの他の電気的特性であるピンチオフ電圧やシートキャリア濃度、電子移動度も同じ特性が得られていると言える。なお、Ａｓを含む層のエッチングにはリン酸系のエッチャントを用い、Ｐを含む層のエッチングには塩酸系のエッチャントを用いた。 As shown in Table 2, it can be seen that a sheet resistance that does not change even when compared with the reference evaluation structure epitaxial wafer is obtained. If the sheet resistance is the same, it can be said that the other characteristics of the HEMT such as the pinch-off voltage, the sheet carrier concentration, and the electron mobility are the same. Note that a phosphoric acid-based etchant was used for etching the layer containing As, and a hydrochloric acid-based etchant was used for etching the layer containing P.
上記実施例から、ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶を、エッチングストッパ層として成長させることにより、エッチングストッパ層を１ｎｍまで薄膜化させても、ＩｎＧａＰ層表面で選択エッチングによるエッチングストップが可能となった。また、エッチング後のウェハ表面に曇りも見られなかった。これは、ｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶の結晶性の良さが影響しているためと考えられる。 From the above example, by growing an InGaP crystal having a disorder structure as an etching stopper layer, etching can be stopped by selective etching on the surface of the InGaP layer even if the etching stopper layer is thinned to 1 nm. Further, no fogging was observed on the wafer surface after etching. This is presumably because the good crystallinity of the InGaP crystal having the disorder structure is affected.
図２に示した構造の、本発明の一実施例であるｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶からなるエッチングストッパ層を有するＨＢＴ用エピタキシャルウェハを作製する。エッチングストッパ層を有するＨＢＴ用エピタキシャルウェハの成長条件を下記する。基板には半絶縁性ＧａＡｓ基板を用いた。 An epitaxial wafer for HBT having the structure shown in FIG. 2 and having an etching stopper layer made of an InGaP crystal having a disorder structure according to an embodiment of the present invention is manufactured. The growth conditions of the epitaxial wafer for HBT having the etching stopper layer will be described below. A semi-insulating GaAs substrate was used as the substrate.
ストッパ層であるｎ+−Ｉｎ0.48Ｇａ0.52Ｐ（ｄｉｓｏｒｄｅｒ）層の成長には、ＴＥＧ、ＴＭＩ、ＰＨ3、及びＳｉ2Ｈ6を用い、それらの流量はそれぞれ２００ｃｃ／分、２００ｃｃ／分、５００ｃｃ／分、及び５００ｃｃ／分とした。この層の成長温度は５５０℃とし、ＩｎＧａＰ結晶がｄｉｓｏｒｄｅｒ構造となるようにした。厚さは１ｎｍ、キャリア濃度は５×１０16ｃｍ-3（Ｓｉドープ）とした。 The growth of the n + -In 0.48 Ga 0.52 P (disorder) layer, which is a stopper layer, uses TEG, TMI, PH 3 , and Si 2 H 6 , and their flow rates are 200 cc / min, 200 cc / min, and 500 cc, respectively. / Min and 500 cc / min. The growth temperature of this layer was set to 550 ° C. so that the InGaP crystal had a disorder structure. The thickness was 1 nm and the carrier concentration was 5 × 10 16 cm −3 (Si doped).
サブコレクタ層であるｎ+−ＧａＡｓ層の成長には、ＴＭＧ、ＡｓＨ3、及びＳｉ2Ｈ6を用いた。それらの流量はそれぞれ２００ｃｃ／分、５０ｃｃ／分、４００ｃｃ／分とした。また、成長温度は６５０℃とした。厚さは６００ｎｍ、キャリア濃度は５×１０18ｃｍ-3（Ｓｉドープ）とした。 TMG, AsH 3 , and Si 2 H 6 were used for the growth of the n + -GaAs layer as the subcollector layer. Their flow rates were 200 cc / min, 50 cc / min, and 400 cc / min, respectively. The growth temperature was 650 ° C. The thickness was 600 nm and the carrier concentration was 5 × 10 18 cm −3 (Si-doped).
コレクタ層であるｎ-−ＧａＡｓ層の成長には、ＴＭＧ、ＡｓＨ3、及びＳｉ2Ｈ6を用いた。それらの流量はそれぞれ２００ｃｃ／分、６００ｃｃ／分、１０ｃｃ／分とした。また、成長温度は６５０℃とした。厚さは６００ｎｍ、キャリア濃度は１×１０16ｃｍ-3（Ｓｉドープ）とした。 TMG, AsH 3 , and Si 2 H 6 were used for the growth of the n − -GaAs layer as the collector layer. Their flow rates were 200 cc / min, 600 cc / min, and 10 cc / min, respectively. The growth temperature was 650 ° C. The thickness was 600 nm and the carrier concentration was 1 × 10 16 cm −3 (Si-doped).
ベース層であるｐ+−ＧａＡｓ層の成長には、ＴＥＧ、ＡｓＨ3、及びＣＢｒ4を用いた。それらの流量はそれぞれ２００ｃｃ／分、２０ｃｃ／分、２０ｃｃ／分とした。また、成長温度は５３０℃とした。厚さは８０ｎｍ、キャリア濃度は４×１０19ｃｍ-3（Ｃドープ）とした。 TEG, AsH 3 , and CBr 4 were used for the growth of the p + -GaAs layer as the base layer. Their flow rates were 200 cc / min, 20 cc / min, and 20 cc / min, respectively. The growth temperature was 530 ° C. The thickness was 80 nm and the carrier concentration was 4 × 10 19 cm −3 (C dope).
エミッタ層であるｎ−Ｉｎ0.48Ｇａ0.52Ｐ（ｏｒｄｅｒ）層の成長には、ＴＥＧ、ＴＭＩ、ＰＨ3、及びＳｉ2Ｈ6を用い、それらの流量はそれぞれ２００ｃｃ／分、２００ｃｃ／分、５００ｃｃ／分、及び５０ｃｃ／分とした。この層の成長温度は６３０℃とした。厚さは５０ｎｍ、キャリア濃度は５×１０17ｃｍ-3（Ｓｉドープ）とした。 For the growth of the n-In 0.48 Ga 0.52 P (order) layer as the emitter layer, TEG, TMI, PH 3 , and Si 2 H 6 were used, and their flow rates were 200 cc / min, 200 cc / min, and 500 cc / min, respectively. Min and 50 cc / min. The growth temperature of this layer was 630 ° C. The thickness was 50 nm and the carrier concentration was 5 × 10 17 cm −3 (Si-doped).
エミッタコンタクト層であるｎ+−ＧａＡｓ層の成長には、ＴＭＧ、ＡｓＨ3、及びＳｉ2Ｈ6を用いた。それらの流量はそれぞれ２００ｃｃ／分、３００ｃｃ／分、３００ｃｃ／分とした。また、成長温度は６３０℃とした。厚さは１００ｎｍ、キャリア濃度は５×１０18ｃｍ-3（Ｓｉドープ）とした。 TMG, AsH 3 , and Si 2 H 6 were used for the growth of the n + -GaAs layer as the emitter contact layer. Their flow rates were 200 cc / min, 300 cc / min, and 300 cc / min, respectively. The growth temperature was 630 ° C. The thickness was 100 nm and the carrier concentration was 5 × 10 18 cm −3 (Si doped).
ノンアロイ層であるｎ+−Ｉｎ0→0.50Ｇａ1→0.50Ａｓ層の成長には、ＴＥＧ、ＴＭＩ、ＡｓＨ3、及びＨ2Ｓｅを用い、それらの流量はそれぞれ２００ｃｃ／分、２０ｃｃ／分、５００ｃｃ／分、及び１００ｃｃ／分とし、また、成長温度は５３０℃とした。厚さは５０ｎｍ、キャリア濃度は１×１０19ｃｍ-3（Ｓｅドープ）とした。同じくノンアロイ層であるｎ+−Ｉｎ0.50Ｇａ0.50Ａｓ層の成長には、ＴＥＧ、ＴＭＩ、ＡｓＨ3、及びＨ2Ｓｅを用い、それらの流量はそれぞれ４００ｃｃ／分、２００ｃｃ／分、５００ｃｃ／分、及び１００ｃｃ／分とし、また、成長温度は５３０℃とした。厚さは５０ｎｍ、キャリア濃度は１×１０19ｃｍ-3（Ｓｅドープ）とした。 TEG, TMI, AsH 3 , and H 2 Se are used to grow the n + -In 0 → 0.50 Ga 1 → 0.50 As layer that is a non-alloy layer, and their flow rates are 200 cc / min, 20 cc / min, and 500 cc, respectively. / Min and 100 cc / min, and the growth temperature was 530 ° C. The thickness was 50 nm and the carrier concentration was 1 × 10 19 cm −3 (Se doped). TEG, TMI, AsH 3 , and H 2 Se are used for the growth of the n + -In 0.50 Ga 0.50 As layer, which is also a non-alloy layer, and their flow rates are 400 cc / min, 200 cc / min, 500 cc / min, And the growth temperature was 530 ° C. The thickness was 50 nm and the carrier concentration was 1 × 10 19 cm −3 (Se doped).
本実施例のＨＢＴ用エピタキシャルウェハにおいても、実施例１と同様の効果が得られた。 The effect similar to Example 1 was acquired also in the epitaxial wafer for HBTs of a present Example.
図３に示した構造の、本発明の一実施例であるｄｉｓｏｒｄｅｒ構造のＩｎＧａＰ結晶からなるエミッタ層を有するＨＢＴ用エピタキシャルウェハを作製する。エミッタ層を有するＨＢＴ用エピタキシャルウェハの成長条件を下記する。基板には半絶縁性ＧａＡｓ基板を用いた。 An epitaxial wafer for HBT having an emitter layer made of an InGaP crystal having a disorder structure, which is an embodiment of the present invention, having the structure shown in FIG. 3 is produced. The growth conditions of the epitaxial wafer for HBT having the emitter layer will be described below. A semi-insulating GaAs substrate was used as the substrate.
サブコレクタ層であるｎ+−ＧａＡｓ層の成長には、ＴＭＧ、ＡｓＨ3、及びＳｉ2Ｈ6を用いた。それらの流量はそれぞれ２００ｃｃ／分、５０ｃｃ／分、４００ｃｃ／分とした。また、成長温度は６５０℃とした。厚さは６００ｎｍ、キャリア濃度は５×１０18ｃｍ-3（Ｓｉドープ）とした。 TMG, AsH 3 , and Si 2 H 6 were used for the growth of the n + -GaAs layer as the subcollector layer. Their flow rates were 200 cc / min, 50 cc / min, and 400 cc / min, respectively. The growth temperature was 650 ° C. The thickness was 600 nm and the carrier concentration was 5 × 10 18 cm −3 (Si-doped).
コレクタ層であるｎ-−ＧａＡｓ層の成長には、ＴＭＧ、ＡｓＨ3、及びＳｉ2Ｈ6を用いた。それらの流量はそれぞれ２００ｃｃ／分、６００ｃｃ／分、１０ｃｃ／分とした。また、成長温度は６５０℃とした。厚さは６００ｎｍ、キャリア濃度は１×１０16ｃｍ-3（Ｓｉドープ）とした。 TMG, AsH 3 , and Si 2 H 6 were used for the growth of the n − -GaAs layer as the collector layer. Their flow rates were 200 cc / min, 600 cc / min, and 10 cc / min, respectively. The growth temperature was 650 ° C. The thickness was 600 nm and the carrier concentration was 1 × 10 16 cm −3 (Si-doped).
ベース層であるｐ+−ＧａＡｓ層の成長には、ＴＥＧ、ＡｓＨ3、及びＣＢｒ4を用いた。それらの流量はそれぞれ２００ｃｃ／分、２０ｃｃ／分、２０ｃｃ／分とした。また、成長温度は５３０℃とした。厚さは８０ｎｍ、キャリア濃度は４×１０19ｃｍ-3（Ｃドープ）とした。 TEG, AsH 3 , and CBr 4 were used for the growth of the p + -GaAs layer as the base layer. Their flow rates were 200 cc / min, 20 cc / min, and 20 cc / min, respectively. The growth temperature was 530 ° C. The thickness was 80 nm and the carrier concentration was 4 × 10 19 cm −3 (C dope).
エミッタ層であるｎ+−Ｉｎ0.48Ｇａ0.52Ｐ（ｄｉｓｏｒｄｅｒ）層の成長には、ＴＥＧ、ＴＭＩ、ＰＨ3、及びＳｉ2Ｈ6を用い、それらの流量はそれぞれ２００ｃｃ／分、２００ｃｃ／分、５００ｃｃ／分、及び２００ｃｃ／分とした。この層の成長温度は５５０℃とし、ＩｎＧａＰ結晶がｄｉｓｏｒｄｅｒ構造となるようにした。厚さは５０ｎｍ、キャリア濃度は５×１０17ｃｍ-3（Ｓｉドープ）とした。 For the growth of the n + -In 0.48 Ga 0.52 P (disorder) layer as the emitter layer, TEG, TMI, PH 3 , and Si 2 H 6 are used, and their flow rates are 200 cc / min, 200 cc / min, and 500 cc, respectively. / Min and 200 cc / min. The growth temperature of this layer was set to 550 ° C. so that the InGaP crystal had a disorder structure. The thickness was 50 nm and the carrier concentration was 5 × 10 17 cm −3 (Si-doped).
エミッタコンタクト層であるｎ+−ＧａＡｓ層の成長には、ＴＭＧ、ＡｓＨ3、及びＳｉ2Ｈ6を用いた。それらの流量はそれぞれ２００ｃｃ／分、３００ｃｃ／分、３００ｃｃ／分とした。また、成長温度は６３０℃とした。厚さは１００ｎｍ、キャリア濃度は５×１０18ｃｍ-3（Ｓｉドープ）とした。 TMG, AsH 3 , and Si 2 H 6 were used for the growth of the n + -GaAs layer as the emitter contact layer. Their flow rates were 200 cc / min, 300 cc / min, and 300 cc / min, respectively. The growth temperature was 630 ° C. The thickness was 100 nm and the carrier concentration was 5 × 10 18 cm −3 (Si doped).
ノンアロイ層であるｎ+−Ｉｎ0→0.50Ｇａ1→0.50Ａｓ層の成長には、ＴＥＧ、ＴＭＩ、ＡｓＨ3、及びＨ2Ｓｅを用い、それらの流量はそれぞれ２００ｃｃ／分、２０ｃｃ／分、５００ｃｃ／分、及び１００ｃｃ／分とし、また、成長温度は５３０℃とした。厚さは５０ｎｍ、キャリア濃度は１×１０19ｃｍ-3（Ｓｅドープ）とした。同じくノンアロイ層であるｎ+−Ｉｎ0.50Ｇａ0.50Ａｓ層の成長には、ＴＥＧ、ＴＭＩ、ＡｓＨ3、及びＨ2Ｓｅを用い、それらの流量はそれぞれ４００ｃｃ／分、２００ｃｃ／分、５００ｃｃ／分、及び１００ｃｃ／分とし、また、成長温度は５３０℃とした。厚さは５０ｎｍ、キャリア濃度は１×１０19ｃｍ-3（Ｓｅドープ）とした。 TEG, TMI, AsH 3 , and H 2 Se are used to grow the n + -In 0 → 0.50 Ga 1 → 0.50 As layer that is a non-alloy layer, and their flow rates are 200 cc / min, 20 cc / min, and 500 cc, respectively. / Min and 100 cc / min, and the growth temperature was 530 ° C. The thickness was 50 nm and the carrier concentration was 1 × 10 19 cm −3 (Se doped). TEG, TMI, AsH 3 , and H 2 Se are used for the growth of the n + -In 0.50 Ga 0.50 As layer, which is also a non-alloy layer, and their flow rates are 400 cc / min, 200 cc / min, 500 cc / min, And the growth temperature was 530 ° C. The thickness was 50 nm and the carrier concentration was 1 × 10 19 cm −3 (Se doped).
本実施例のＨＢＴ用エピタキシャルウェハにおいては、電流利得や長期信頼性が向上した。 In the HBT epitaxial wafer of this example, the current gain and long-term reliability were improved.
１ ＧａＡｓ基板（半絶縁性化合物半導体基板）
２ エピタキシャル層
３ ｉ−Ｉｎ0.49Ｇａ0.51Ｐ層（ＩｎＧａＰ混晶層）
1 GaAs substrate (semi-insulating compound semiconductor substrate)
2 Epitaxial layer 3 i-In 0.49 Ga 0.51 P layer (InGaP mixed crystal layer)
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006058203A JP2007235062A (en) | 2006-03-03 | 2006-03-03 | Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006058203A JP2007235062A (en) | 2006-03-03 | 2006-03-03 | Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007235062A true JP2007235062A (en) | 2007-09-13 |
Family
ID=38555299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006058203A Pending JP2007235062A (en) | 2006-03-03 | 2006-03-03 | Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007235062A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263018A (en) * | 2009-04-30 | 2010-11-18 | Hitachi Cable Ltd | Method of manufacturing epitaxial wafer for transistor element |
| WO2016114260A1 (en) * | 2015-01-15 | 2016-07-21 | 住友化学株式会社 | Group iii-v compound semiconductor epitaxial wafer, and method for manufacturing same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243058A (en) * | 1998-02-24 | 1999-09-07 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JP2002334841A (en) * | 2001-05-08 | 2002-11-22 | Hitachi Cable Ltd | Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor |
| JP2003297849A (en) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | Heterojunction bipolar transistor and manufacture method therefor |
| JP2004266266A (en) * | 2003-02-10 | 2004-09-24 | Matsushita Electric Ind Co Ltd | Field effect transistor, integrated circuit device using it, and switch circuit |
| WO2005055322A1 (en) * | 2003-11-24 | 2005-06-16 | Triquint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
-
2006
- 2006-03-03 JP JP2006058203A patent/JP2007235062A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11243058A (en) * | 1998-02-24 | 1999-09-07 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JP2002334841A (en) * | 2001-05-08 | 2002-11-22 | Hitachi Cable Ltd | Epitaxial compound semiconductor wafer, manufacturing method therefor, and field effect transistor |
| JP2003297849A (en) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | Heterojunction bipolar transistor and manufacture method therefor |
| JP2004266266A (en) * | 2003-02-10 | 2004-09-24 | Matsushita Electric Ind Co Ltd | Field effect transistor, integrated circuit device using it, and switch circuit |
| WO2005055322A1 (en) * | 2003-11-24 | 2005-06-16 | Triquint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010263018A (en) * | 2009-04-30 | 2010-11-18 | Hitachi Cable Ltd | Method of manufacturing epitaxial wafer for transistor element |
| WO2016114260A1 (en) * | 2015-01-15 | 2016-07-21 | 住友化学株式会社 | Group iii-v compound semiconductor epitaxial wafer, and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3311414B1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| WO2012164750A1 (en) | Nitride electronic device and method for manufacturing nitride electronic device | |
| JP2008205146A (en) | Compound semiconductor device and its manufacturing method | |
| JP2007165431A (en) | Field effect transistor, and method of fabrication same | |
| US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
| JP2003297849A (en) | Heterojunction bipolar transistor and manufacture method therefor | |
| JP2010199597A (en) | Method of manufacturing compound semiconductor device | |
| JP5427623B2 (en) | Semiconductor substrate manufacturing method and semiconductor substrate | |
| JP2009016867A (en) | Thin-film crystal wafer having pn junction and its manufacturing method | |
| JP2013021024A (en) | Transistor element | |
| JP3843884B2 (en) | Bipolar transistor manufacturing method | |
| TW200421614A (en) | Compound semiconductor epitaxial substrate and method for production thereof | |
| JP2007235062A (en) | Epitaxial wafer, electronic device, and vapor phase epitaxial growth method of iii-v compound semiconductor crystal | |
| JP5119644B2 (en) | III-V compound semiconductor epitaxial wafer | |
| US20040113143A1 (en) | Semiconductor device having a lattice-mismatched semiconductor layer on a substrate | |
| JP2013062442A (en) | Nitride semiconductor electronic device and nitride semiconductor electronic device manufacturing method | |
| JP2007258258A (en) | Nitride semiconductor element, and its structure and forming method | |
| JP2007042936A (en) | Group iii-v compound semiconductor epitaxial wafer | |
| JP2011054685A (en) | Semiconductor substrate | |
| JP2009060043A (en) | Method of manufacturing field-effect transistor, and the field-effect transistor | |
| EP1553618A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
| CN117012814B (en) | Epitaxial structure of InP-based heterojunction bipolar transistor and preparation method thereof | |
| JP3277809B2 (en) | Compound semiconductor crystal growth method and heterojunction bipolar transistor | |
| JP2007103925A (en) | Semiconductor device and method for manufacturing the same | |
| JP3592922B2 (en) | Compound semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20111122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A02 | Decision of refusal |
Effective date: 20120807 Free format text: JAPANESE INTERMEDIATE CODE: A02 |