以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお、本発明において表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
図1に本発明の基本構成について示す。図1に示す表示装置は、基板100上に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子104が形成された接続端子部105、検査回路106を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。画素部103における画素109は、ゲートライン107及びソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。また、接続端子部105には、外部からの信号を入力するためのFPC(Flexible Printed Circuit:フレキシブルプリントサーキット、図示せず)が接続される。そして基板100は、画素109に設けられた発光素子または液晶素子を封止するための対向基板110を貼り付けることにより、表示モジュールとして完成する。
検査回路106は、ゲートラインと平行方向に形成されたダミーのゲートライン(第1の配線ともいう)117がゲート信号線駆動回路101と、ソースラインと平行方向に形成されたダミーのソースライン(第2の配線ともいう)118がソース信号線駆動回路102とそれぞれ接続された部分と画素部103を挟んで反対側に設けられ、ダミーのゲートライン117と、ダミーのソースライン118と接続されている。本実施の形態において、ダミーのゲートライン117は、ゲートラインの一つを表示装置において表示に寄与する画素とは異なる画素に接続させたダミーラインであり、ゲートライン107と同時に形成され、ゲートライン107と同様の信号が供給される。またダミーのソースライン118は、ソースライン108の一つを表示装置において表示に寄与する画素とは異なる画素に接続させたダミーラインであり、ソースライン108と同時に形成され、ソースライン108と同様の信号が供給される。また、本実施の形態において、他の画素と同ラインに設けられ表示に寄与しない画素をダミー画素という。前述のダミー画素、ダミーのゲートライン117及びダミーのソースライン118は、検査回路106に接続されることで表示に影響を与えないように設けられるものである。ダミー画素については表示面を遮光することで、他の画素表示に影響を与えることなく検査が可能にすることができる。なお、ゲートラインと同様の信号が供給されるとは、ゲートライン107と同時に形成される、つまり同じ材料で構成されるものであるとする。またソースラインと同様の信号が供給されるとは、ソースライン108と同時に形成される、つまり同じ材料で構成されるものであるとする。
また、検査回路106は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、ソースライン108のLow電位とゲートライン107のLow電位との差がソースライン108からの信号の書き込みをおこなうためのトランジスタの閾値の電圧(Vth)分の値未満になった場合に起因する不良を検出する。具体的に検査回路106には、ダミーのゲートライン117の電位と、ダミーのソースライン118の電位を比較し、ダミーのゲートライン117の電位をダミーのソースライン118の電位が下回ったときにHigh電位を出力する第1の回路111(第1の比較回路ともいう)と、ダミーのソースライン118の電位から基準となる電位を減算し、出力する第2の回路112(減算回路ともいう)と、ダミーのゲートライン117の電位を第2の回路112の出力と比較し、出力する第3の回路113(第2の比較回路ともいう)が設けられている。そして検査回路106は、引き回された配線により、第1の回路111で比較した結果を出力するための接続端子114、第2の回路112に基準となる電位が入力される接続端子115、第3の回路113からの信号を出力するための接続端子116がそれぞれ接続端子部105から検査回路106に接続される。なお第2の回路112に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値の電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
また、画素109の画素構成について図2、図3に具体的な例を挙げる。本実施の形態では表示媒体として、図2に発光素子、図3に液晶素子を用いた代表的な画素構成について説明する。
図2では表示媒体に発光素子を用い、ソースラインからの信号の書き込みをおこなう第1のトランジスタ201(書き込みトランジスタともいう)にNチャネル型トランジスタ、発光素子の駆動を行うための第2のトランジスタ202(駆動トランジスタともいう)にPチャネル型トランジスタを用いた場合の画素構成について示す。
図2において、ゲートライン107がHigh電位となるとき、第1のトランジスタ201がオンし、ソースライン108の電位が保持容量203に保持され、節点Ngの電位に反映される。またゲートライン107がLow電位となるときは、第1のトランジスタ201がオフし、ソースライン108の電位にかかわらず保持容量203に保持された電位が節点Ngの電位に反映される。節点Ndの電位は、節点Ngの電位がHigh電位のとき、第2のトランジスタ202がオフしているので、Low電位となる。また、節点Ndの電位は、節点Ngの電位がLow電位のとき、第2のトランジスタ202がオンしているので、電源線204から電流が流れ、High電位となる。この節点Ndの電位は、発光素子205を通り、対向電極206へと流れる。
なお、本明細書中において、トランジスタがオンしているとは、トランジスタのゲートとソースの間の電圧がその閾値電圧を超え、ソースとドレインの間に電流が流れる状態を指し、トランジスタがオフしているとは、トランジスタのゲートとソースの間の電圧がその閾値電圧を下回り、ソースとドレインの間に電流が流れていない状態を指す。
また、本明細書において、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上用いてもよく、例えば、RGBW(Wは白)がある。また、別の例としては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。なお、一画素(三色分)と記載する場合は、RとGとBの三画素分を一画素と考える場合であるとする。一画素(一色分)と記載する場合は、一つの色要素につき、複数の画素がある場合、それらをまとめて一画素と考える場合であるとする。
また、図3では表示媒体に液晶素子を用い、ソースラインの信号を書き込むためのトランジスタ301をNチャネル型トランジスタとした場合の画素構成について示す。
図3において、ゲートライン107がHigh電位となるとき、トランジスタ301がオンし、ソースライン108の電位が保持容量302に保持され、節点Neの電位に反映される。また、ゲートライン107がLow電位となるときは、トランジスタ301がオフし、ソースライン108の電位にかかわらず保持容量302に保持された電位が節点Neの電位に反映される。この節点Neの電位と対向電極304の電位によって、液晶素子303は駆動される。
次に図4に本発明にかかる表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用したものを示す。各画素には、その構成として図2で示した第1のトランジスタと第2のトランジスタ、保持容量、発光素子を有する構成を示す。また図4においては、図1において述べた検査回路106における第1の回路111、第2の回路112、第3の回路113における接続について説明する。そして、図5、図6、図7において、第1の回路111、第2の回路112、及び第3の回路113の回路構成を説明する。
図4は図1の本発明の基本構成をさらに詳しく示したものである。なお、図4において図1と同一部分については同じ符号を付け、その説明について省略する。図4に示す表示装置は、基板上(図示せず)に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子(図示せず)が形成された接続端子部(図示せず)、検査回路106を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。なおソース信号線駆動回路には、書き込み制御信号SWEが接続端子401より入力される。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。そして基板は、画素109に設けられた発光素子または液晶素子を封止するための対向基板(図示せず)を貼り付けることにより、表示モジュールとして完成する。
また、検査回路106は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、第1のトランジスタ201の閾値電圧(Vth)未満になった場合に起因する不良を検出する。具体的に検査回路には、ダミーのゲートライン117の電位と、ダミーのソースライン118の電位を比較し、ダミーのゲートライン117の電位をダミーのソースライン118の電位が下回ったときHigh電位を出力する第1の回路111(第1の比較回路ともいう)と、ダミーのソースライン118の電位から基準となる電位を減算し、出力する第2の回路112(減算回路ともいう)と、ダミーのゲートライン117の電位を第2の回路112の出力と比較し、出力する第3の回路113(第2の比較回路ともいう)が設けられている。そして検査回路106は、引き回された配線により、第1の回路111で比較した結果を出力するための接続端子114、第2の回路112に基準となる電位が入力される接続端子115、第3の回路113からの信号を出力するための接続端子116の接続端子部105にそれぞれ接続される。
図4における検査回路106において、第1の回路111にはダミーのゲートライン117、ダミーのソースライン118、及び接続端子114が接続される。また、第2の回路112には、ダミーのソースライン118、基準となる電位が入力される接続端子115、及び第3の回路113が接続されている。また、第3の回路113には、第2の回路112、ダミーのゲートライン117、及び第3の回路113から信号を出力するための接続端子116が接続されている。なお第2の回路112に入力される基準となる電位とは、本明細書では、画素に設けられた第1のトランジスタ201の閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
なお、図4において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係以外のものも含むものとする。例えば、ある回路A(以下回路Aという)がある回路B(以下回路Bという)と電気的に接続されているとは、回路Aが回路Bとの間に回路Aと回路Bとの電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。あるいは、回路Aが回路Bと直接接続されているとは、回路Aと回路Bとの間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、回路Aが回路Bと直接接続されている場合のみを含む場合であって、回路Aが回路Bと電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。
次に図5、図6,図7において、第1の回路111、第2の回路112、第3の回路113の回路構成及び接続について説明する。
図5においては、図1、図4における第1の回路111のブロック図及び回路図について示す。第1の回路111は図5に示すオペアンプの非反転入力端子にダミーのゲートライン117を、反転入力端子にダミーのソースライン118を接続し、ダミーのゲートライン117の電位と、ダミーのソースライン118の電位を比較する比較回路である。第1の回路111によってダミーのゲートライン117とダミーのソースライン118の電位関係について、ダミーのソースライン118の電位がダミーのゲートライン117の電位を下回っていないかを検知することができ、ゲートライン107とソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位を下回っていないかを検知することができる。ソースライン108の電位がゲートライン107の電位を下回った場合、オペアンプの出力端子からHigh電位が接続端子114に出力される。なお、第1の回路111においてオペアンプの電源で使用する負電源はゲートライン107のLow電位より2V低い電位の電源を用いることが好適である。
次に図6においては、図1,図4における第2の回路112のブロック図及び回路図について示す。第2の回路112はオペアンプと抵抗により構成された減算回路により構成される。第2の回路112において、ダミーのソースライン118の電位は、オペアンプの非反転入力端子に接続され、接続端子115に入力される基準となる電位は、オペアンプの反転入力端子に接続される。第2の回路112は、ダミーのソースライン118の電位から基準の電位を減算した電位を第3の回路113に出力する。この時、第2の回路112における減算回路の抵抗は全て等しいことが好ましい。また、前述の基準となる電位は、画素に設けられた第1のトランジスタの閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
次に図7においては、図1、図4における第3の回路113のブロック図、及び回路図について示す。第3の回路113は、オペアンプにより構成される比較回路であり、第2の回路112の出力の電位とダミーのゲートライン117の電位を比較する。第3の回路において、第2の回路112の出力はオペアンプの反転入力端子に接続され、ダミーのゲートライン117の電位は非反転入力端子に入力される。そしてダミーのゲートライン117の電位と第2の回路112の出力電位を比較し、第2の回路112の出力電位がダミーのゲートライン117の電位を下回った場合、オペアンプの出力端子からHigh電位が接続端子116に出力される。そしてダミーのソースライン118の電位から第1のトランジスタ201の閾値電圧(Vth)を減算した電位がダミーのゲートライン117の電位を下回る寸前を検知することができ、ゲートライン107の電位を下回る寸前を検知することができる。
その結果、同じ基板上に検査回路106と画素部103を具備し、図1における対向基板110により検査回路と画素部が封止された表示装置を作製することができる。本実施形態の表示装置は、接続端子114が対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、検査回路106の出力である第1の回路111から接続端子114への出力された信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて表示装置の不良を検知することができる。また接続端子116は、対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、第3の回路113より出力されたダミーのソースライン118の電位から画素の第1のトランジスタの閾値電圧を減算した信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することができる。なお、接続端子114、接続端子115、及び接続端子116は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に配線を引き回しておいて、その先に接続端子を設ける構成としてもよい。
次に図1、図4の具体的な動作について、図8に示すタイミングチャート等を用いて説明する。
図8に示すタイミングチャートは、書き込み制御信号(SWE)、ソースラインの電位(SL)、ゲートラインの電位(GL)、接続端子114、接続端子116の各信号及び各配線の電位についてのタイミングチャートである。なお図8におけるSL、GLは互いの電位関係を示すものであり、ここでは通常GLよりもSLの方が高いと読み取れ得るものとする。図8において、書き込み制御信号の電位がLow電位で入力され続ける期間、例えば表示装置における帰線期間においてソースラインに信号が入力されない。そのため、帰線期間においてSLは、降下する。そしてGLを下回る電位となり、図2で示した画素における第1のトランジスタは所望の動作を維持できないため、表示装置は不良であるといえる(図8のSLを参照)。
図8において、上述の検査回路の説明で説明したように、検査回路106における第1の回路111より出力される信号が接続端子114でHigh電位であった際には、SLがGLを下回ったときである。また、第2の回路112に入力される基準となる電位は、図8における矢印801で示される。このときSLから第1のトランジスタ201の閾値電圧(Vth)分である矢印801の電位差を減算した電位をGLが下回った際は、接続端子116からHigh電位が出力される。なお本実施の形態では、図8において各配線の信号の遅延が実際の動作に影響を与えないものであるため、各配線の電位は信号の立ち上がり、立ち下がりに同期して記載することにする。
なお、本実施の形態において表示素子として発光素子を例として説明したが、ゲートライン及びソースラインによる駆動を行うアクティブマトリクス型の表示装置において、表示を行う表示素子であればよい。例えば、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、プラズマディスプレイパネル(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を表示素子として適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
なお、本実施の形態は、本明細書中の他の実施の形態とも適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態においては、上記実施の形態とは別の構成について説明する。なお、実施の形態1と同一の機能を有する構成については同じ符号を付し、実施の形態1の説明を援用する。
図9に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお本発明において表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
図9に本実施の形態の構成について示す。図9に示す表示装置は、基板100上に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子104が形成された接続端子部105、検査回路106、補正回路901を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。また、接続端子部105には、外部からの信号を入力するためのFPC(Frexible Printed Circuit:フレキシブルプリントサーキット、図示せず)が接続される。そして基板100は、画素109に設けられた発光素子または液晶素子を封止するための対向基板110を貼り付けることにより、表示モジュールとして完成する。
検査回路106は、ダミーのゲートライン117、ダミーのソースライン118がゲート信号線駆動回路101、ソース信号線駆動回路102と接続された反対側に設けられ、ダミーのゲートライン117、ダミーのソースライン118と接続される。なお、図9において検査回路において接続されるダミーのゲートライン117、ダミーのソースライン118は、表示装置において表示に寄与する画素とは異なる画素に接続されるゲートライン、ソースラインである。本実施の形態においては、表示に寄与する画素と同ラインに設けられた表示に寄与しない画素をダミー画素、ダミー画素に接続されるソースライン、ゲートラインをソースライン方向のダミーライン、ゲートライン方向のダミーラインという。前述のダミー画素及びダミーラインは、検査回路106に接続されることで表示に影響が与えられないように設けられるものである。よって、本実施の形態においては、ダミー画素に接続されたダミーラインが検査回路106に接続されている。ダミー画素については表示面を遮光することで、表示に寄与する画素表示に影響を与えることなく検査が可能にすることができる。本実施の形態においては、ゲートラインと同時に形成され、ゲートラインと同様の信号が供給されるダミーラインを第1の配線、またソースラインと同時に形成され、ソースラインと同様の信号が供給されるダミーラインを第2の配線と呼ぶ。なお、ゲートラインと同様の信号が供給されるとは、ゲートラインと同時に形成される、つまり同じ材料で構成されるものであるとする。またソースラインを同様の信号が供給されるとは、ソースラインと同時に形成される、つまり同じ材料で構成されるものであるとする。
また、検査回路106は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、ソースライン108のLow電位とゲートライン107のLow電位との差がソースライン108からの信号の書き込みを行うためのトランジスタの閾値電圧(Vth)分の値未満になった場合に起因する不良を検出する。具体的に検査回路106には、ダミーのゲートライン117の電位と、ダミーのソースライン118の電位を比較しダミーのゲートライン117の電位をダミーのソースライン118の電位が下回ったときHigh電位を出力する第1の回路111(第1の比較回路ともいう)と、ダミーのソースライン118の電位から基準となる電位を減算し出力する第2の回路112(減算回路ともいう)と、ダミーのゲートライン117の電位を第2の回路112の出力と比較し出力する第3の回路113(第2の比較回路ともいう)が設けられている。そして検査回路106には、引き回された配線により、第1の回路111で比較した結果を出力するための接続端子114、第2の回路に基準となる電位が入力される接続端子115、第3の回路113からの信号を出力するための接続端子116の接続端子部105にそれぞれ接続される。なお第2の回路112に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
また、補正回路901は、検査回路106から接続端子116に引き回される配線、接続端子401、接続端子902に接続されている。なお、検査回路106に接続された接続端子116には第3の回路113より出力された信号が入力され、接続端子401には書き込み制御信号SWEが入力され、接続端子902には書き込み制御信号を制御するための信号SWEWEが入力されている。そして補正回路901により制御される書き込み制御信号が、ソース信号線駆動回路に入力される。
なお、図9において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。また図9において書き込み制御信号を制御するための信号SWEWEとは、ソース信号線駆動回路への書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号SWEWEのLow電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号SWEWEのHigh電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEの出力が供給、または停止かを選択するものであるとする。
なお、画素109の画素構成については、実施の形態1において図2、図3で示した例の説明を援用することにする。
次に図10において、図9において述べた検査回路106における第1の回路111、第2の回路112、第3の回路113における接続について説明する。なお、図10においては、図4と同様に表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用し、第1のトランジスタと第2のトランジスタ、保持容量、発光素子を有する構成として説明するものとし、本実施の形態においては、以下同様の説明として述べる。なお、第1の回路111、第2の回路112、及び第3の回路113の回路構成については、実施の形態1において図5、図6、図7を用いて示した例の説明を援用する。その構成として図2で示した第1のトランジスタと第2のトランジスタ、保持容量、発光素子を有する構成を示す。
図10に図9の本発明の基本構成をさらに詳しく示したものである。なお、図10において図9と同一部分については同じ符号を付け、その説明について省略する。図10に示す表示装置は、基板上(図示せず)に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子(図示せず)が形成された接続端子部(図示せず)、検査回路106、補正回路901を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。なおソース信号線駆動回路には、書き込み制御信号SWEが接続端子401より入力される。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。そして基板は、画素109に設けられた発光素子または液晶素子を封止するための対向基板(図示せず)を貼り付けることにより、表示モジュールとして完成する。
また、検査回路106は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、第1のトランジスタ201の閾値電圧(Vth)未満になった場合に起因する不良を検出する。具体的に検査回路には、ダミーのゲートライン117の電位と、ダミーのソースライン118の電位を比較し、ダミーのゲートライン117の電位をダミーのソースライン118の電位が下回ったときHigh電位を出力する第1の回路111(第1の比較回路ともいう)と、ダミーのソースライン118の電位から基準となる電位を減算し、出力する第2の回路112(減算回路ともいう)と、ダミーのゲートライン117の電位と第2の回路112の出力を比較し、出力する第3の回路113(第2の比較回路ともいう)が設けられている。そして検査回路106には、引き回された配線により、第1の回路111で比較した結果を出力するための接続端子114、第2の回路112に基準となる電位が入力される接続端子115、第3の回路113からの信号を出力するための接続端子116の接続端子部105にそれぞれ接続される。
図10における検査回路106において、第1の回路111にはダミーのゲートライン117、ダミーのソースライン118、及び接続端子114が接続される。また、第2の回路112には、ダミーのソースライン118、基準となる電位が入力される接続端子115、第3の回路113に接続されている。また、第3の回路113には、第2の回路112、ダミーのゲートライン117、第3の回路113から信号を出力するための接続端子116に接続されている。なお第2の回路112に入力される基準となる電位とは、本明細書では、画素に設けられた第1のトランジスタ201の閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
また、補正回路901は、検査回路106から接続端子116に引き回される配線、接続端子401、接続端子902に接続されている。なお、検査回路106に接続された接続端子116には第3の回路113より出力された信号が入力され、接続端子401には書き込み制御信号SWEが入力され、接続端子902には書き込み制御信号を制御するための信号SWEWEが入力されている。そして補正回路901により制御される書き込み制御信号が、ソース信号線駆動回路に入力される。
なお、図10において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。また、図10において書き込み制御信号を制御するための信号SWEWEとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号SWEWEのLow電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号SWEWEのHigh電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEの出力が供給、または停止が選択されるものであるとする。
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。
次に図11において、補正回路901の回路構成及び接続について説明する。
図11においては、図9、図10における補正回路901のブロック図及び回路図について示す。補正回路901は検査回路106より接続端子116に出力される信号を一定期間保持するためのメモリ回路1101、メモリ回路からの信号を反転させるための第1のインバータ回路1102、書き込み制御信号を制御するための信号SWEWEと第1のインバータ回路の出力の否定論理積を取るためのNAND回路1103、NAND回路1103の出力信号を反転させるための第2のインバータ回路1104、第2のインバータ回路からの出力を反転させるための第3のインバータ回路1105と、第2のインバータ回路1104からの出力及び第3のインバータ回路1105からの出力により制御されるアナログスイッチ1106、及び第2のインバータ回路からの信号により制御されるトランジスタ1107を有する。またNAND回路1103の出力端子の節点をN(NAND)とする。
メモリ回路1101は信号切り替え回路1101A、信号保持回路1101Bを有する。信号切り替え回路1101Aは、検査回路106からの信号の入力または非入力を切り替える回路である。また信号保持回路1101Bは、信号切り替え回路1101Aからの出力を一定期間保持する回路である。なお、信号切り替え回路1101Aの入力端子の節点をN(116)、信号保持回路1101Bの入力端子の節点をN(in)、信号保持回路1101Bの出力端子の節点をN(out)とする。
また、補正回路901には書き込み制御信号SWEが入力されている。補正回路901において書き込み制御信号SWEは、信号切り替え回路1101A、信号保持回路1101B、アナログスイッチ1106の入力端子に入力される。
また、本実施の形態においてトランジスタ1107はNチャネル型トランジスタであり、第2のインバータ回路1104からの出力は当該トランジスタ1107のゲートに出力される。そして第2のインバータ回路1104からの信号がLow信号であるとき、トランジスタ1107はオフ、アナログスイッチ1106がオンし、アナログスイッチ1106の出力端子より書き込み制御信号がソース信号線駆動回路に出力される。また、第2のインバータ回路1104からの信号がHigh信号であるとき、アナログスイッチ1106がオフ、トランジスタ1107がオンし、トランジスタ1107の第1端子に接続されたGND電位がトランジスタ1107の第2端子よりソース信号線駆動回路に出力される。
なお本明細書において、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明においては、ソース及びドレインとして機能する領域を、それぞれ第1端子、第2端子と表記する。トランジスタにおいて、ゲートとは、ゲート電極とゲート配線(ゲート線またはゲート信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。なお、ソースとは、ソース領域とソース電極とソース配線(ソース線またはソース信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。なお、ドレインについては、ソースと同様である。
次に図22においては、図11における信号切り替え回路1101A、信号保持回路1101Bの回路構成について述べる。なお、図22に示す回路構成はあくまで一例であってこれに限定されないことを付記する。
図22(A)は、図11における信号切り替え回路1101Aの一例であり、インバータ回路2201、アナログスイッチ2202、トランジスタ2203を有する。図22(A)におけるトランジスタ2203はNチャネル型トランジスタであり、インバータ回路2201を介して書き込み制御信号SWEがトランジスタ2203のゲートに出力される。そして書き込み制御信号SWEの信号がHigh信号であるとき、トランジスタ2203はオフ、アナログスイッチ2202がオンし、アナログスイッチ2202の出力端子より節点N(116)の電位が節点N(in)に出力される。また、書き込み制御信号SWEの信号がLow信号であるとき、アナログスイッチ2202がオフ、トランジスタ2203がオンし、トランジスタ2203の第1端子よりGND電位がトランジスタ2203の第2端子より節点N(in)に出力される。
図22(B)は、図11における信号保持回路1101Bの一例であり、端子Q、端子QB、端子CLK、端子D、端子XRを有するDフリップフロップ回路である。そして図22(B)’は図22(B)のDフリップフロップ回路における回路構成について示す。Dフリップフロップ回路は複数のNAND回路により構成されている。また、図22(B)におけるDフリップフロップ回路において、端子Qは節点N(out)に接続され、端子QBは端子Dに接続され、端子CLKは節点N(in)に接続され、端子XRに書き込み制御信号が入力されている。
また、図22(C)には、図22(B)で示したDフリップフロップ回路の基本的な動作について説明する。端子CLKに入力される信号の立ち上がりにおいて、端子Qの電位がHigh電位及び端子QBの電位がLow電位に切り替わる。そして端子Q及び端子QBの電位は、次の端子CLKにおける電位の立ち上がり、または端子XRにLow電位が入力されるまで電位が保持される。
次に図10、図11の具体的な動作について、図12に示すタイミングチャート等を用いて説明する。
図12に示すタイミングチャートは、書き込み制御信号SWE、書き込み制御信号を制御するための信号SWEWE、節点N(out)、節点N(NAND)、接続端子114、接続端子116、節点N(in)、ソースラインの電位SL、ゲートラインの電位GLの各信号及び各配線の電位についてのタイミングチャートである。なお図12におけるソースラインの電位SL、ゲートラインの電位GLは互いの電位関係をも示すものであり、ここでは通常GLの電位よりもSLの電位の方が高いと読み取れ得るものとする。図12において、書き込み制御信号SWEは、書き込み制御信号を制御するための信号SWEWEがLow電位であるときソースラインの電位SLに書き込み制御信号SWEの電位が反映され、書き込み制御信号を制御するための信号SWEWEがHigh電位であるときソースラインの電位SLに書き込み制御信号SWEの電位が反映されない。そのためソースラインの電位は書き込み制御信号を制御するための信号SWEWEがHigh電位のとき降下する。そしてソースラインの電位SLが第1のトランジスタ201の閾値電圧(Vth)の分を下回ると上述の検査回路106よりHigh電位が出力され、接続端子116の電位が上昇する。そして接続端子116の電位が上昇することにより、補正回路901が動作して書き込み制御信号がHigh電位の時の電位をソースラインが取り込むことによって、ソースラインの電位SLはゲートラインの電位GLを下回る前に上昇させることができる。そのため、ソースラインの電位SLがゲートラインの電位を下回る際に出力される接続端子114のHigh電位は検出されることはない。すなわち表示装置は良好な表示を保持することができる。なお、接続端子116の電位は、書き込み制御信号SWEの出力波形の一波長分の長さより画素部及び検査回路を経由している分遅延しているため、書き込み制御信号SWEの電位を保持することができ、補正回路901は検査回路のHigh電位を用いて補正を行うことができる。
図12において、上述の検査回路の回路を説明したように、検査回路106における第1の回路111より出力される信号が接続端子114でHigh電位を検出した際には、ソースラインの電位SLがゲートラインの電位GLを下回ったときである。また、第2の回路112に入力される基準となる電位は、実施の形態1で示した図8における矢印801で示される。このときソースラインの電位SLから第1のトランジスタ201の閾値電圧(Vth)分である矢印801の電位差を減算した電位をゲートラインの電位GLが下回った際は、接続端子116からHigh電位が出力される。
その結果、検査回路106の出力である第1の回路111から接続端子114への出力によっては、補正回路901により常に補正することでソースラインの電位SLがゲートラインの電位GLを下回ることなく、表示を良好に行うことができる。また補正は、第3の回路113から接続端子116への出力される信号にて行うことにより、表示装置に内蔵された補正回路で補正を行うことができる。もちろん実施の形態1で示した効果である表示パネルが表示中であっても、接続端子より出力されたソースラインの電位SLから画素の第1のトランジスタの閾値電圧を減算した信号を対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することもできる。なお、接続端子114、接続端子115、及び接続端子116は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に配線を引き回しておいて、その先に接続端子を設ける構成としてもよい。
なお、本実施の形態において表示素子として発光素子を例として説明したが、ゲートライン及びソースラインによる駆動を行うアクティブマトリクス型の表示装置において、表示を行う表示素子であればよい。例えば、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、プラズマディスプレイパネル(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を表示素子として適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
なお、本実施の形態は、本明細書中の他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態においては、上記実施の形態とは別の構成について説明する。なお、実施の形態1、実施の形態2と同一の機能を有する構成については同じ符号を付し、実施の形態1、実施の形態2の説明を援用する。
図13に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお本発明において表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
図13に本実施の形態の構成について示す。図13に示す表示装置は、基板100上に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子104が形成された接続端子部105、検査回路126、切り替え回路1301を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。また、接続端子部105には、外部からの信号を入力するためのFPC(Frexible Printed Circuit:フレキシブルプリントサーキット、図示せず)が接続される。そして基板100は、画素109に設けられた発光素子または液晶素子を封止するための対向基板110を貼り付けることにより、表示モジュールとして完成する。
切り替え回路1301は、ゲートライン107、ソースライン108がゲート信号線駆動回路101、ソース信号線駆動回路102と接続された反対側に設けられ、ゲートライン107、ソースライン108と接続される。なお、切り替え回路1301は、切り替え回路1301に入力される書き込み制御信号を制御するための信号SWEWE、及び検査回路106に接続端子1302から定電位の信号が入力される。そして切り替え回路1301は、検査回路106において非検査時には接続端子1302から定電位の信号を検査回路に出力し、検査回路106においてゲートライン及びソースラインの電位の検査を行う際には、ゲートラインの電位及びソースラインの電位に出力するように切り替えて検査回路に信号を出力する。
なお、図13において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。また図13において書き込み制御信号を制御するための信号SWEWEとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号SWEWEのLow電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEが供給されるものとする。
検査回路126は、ゲートライン107、ソースライン108がゲート信号線駆動回路101、ソース信号線駆動回路102と接続された反対側に設けられ、ゲートライン107、ソースライン108と接続される。なお、図13において切り替え回路1301を介して検査回路に接続されるゲートライン107、ソースライン108は、表示装置において表示に寄与する画素に接続されるゲートライン、ソースラインであり、この点で上記実施の形態1及び実施の形態2とは異なる。本実施の形態においては、表示に寄与する画素に接続されるソースライン、ゲートラインの電位を検査回路126において評価することにより、より正確な表示に寄与する画素の評価を行う点で上記実施の形態1及び実施の形態2より正確な検査を行うことが可能にすることができる。
また、検査回路126は、切り替え回路1301を介して入力される画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、ソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧(Vth)未満になった場合に起因する不良を検出する。具体的に検査回路126には、ゲートライン107、ソースライン108の電位を比較しゲートライン107の電位をソースライン108の電位が下回ったときHigh電位を出力する第1の回路121(第1の比較回路ともいう)と、ソースライン108の電位から基準となる電位を減算し出力する第2の回路122と、ゲートライン107の電位を第2の回路122の出力と比較し、出力する第3の回路123が設けられている。そして検査回路106には、引き回された配線により第1の回路121で比較した結果を出力するための接続端子114、第2の回路122に基準となる電位が入力される接続端子115、第3の回路123からの信号を出力するための接続端子116の接続端子部105にそれぞれ接続される。なお第2の回路122に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
なお、画素109の画素構成については、実施の形態1において図2、図3で示した例の説明を援用することにする。
次に切り替え回路1301の一構成について図14を用いて説明する。
切り替え回路1301は、書き込み制御信号を制御するための信号SWEWEがHigh電位、すなわちソースラインに信号が供給されないときに、ゲートライン107の電位を検査回路に供給するためのアナログスイッチ1401、インバータ回路1402を有する。また、書き込み制御信号を制御するための信号SWEWEがLow電位、すなわちソースラインに信号が供給されているときに、検査回路126が誤作動を起こさないような電位を検査回路126に供給するためのトランジスタ1403を有する。また、書き込み制御信号を制御するための信号SWEWEがHigh電位、すなわちソースラインに信号が供給されないときに、ソースライン108の電位を検査回路に供給するためのアナログスイッチ1404、インバータ回路1405を有する。また、書き込み制御信号を制御するための信号SWEWEがLow電位、すなわちソースラインに信号が供給されているときに、検査回路126が誤作動を起こさないような電位を検査回路126に供給するためのトランジスタ1406を有する。
切り替え回路1301の動作について簡単に説明する。接続端子902より書き込み制御信号を制御するための信号SWEWEとしてHigh電位が入力される場合、切り替え回路1301ではゲートライン107、ソースライン108の電位が検査回路106にそれぞれ出力される。また、接続端子902より書き込み制御信号を制御するための信号SWEWEとしてLow電位が入力される場合、ゲートライン107に接続される検査回路106にはGND電位が入力され、ソースライン108側に接続される検査回路106には、GND電位よりも高い電位が接続端子1302より入力されている。これは、検査回路106がゲートライン107、ソースライン108に接続されていない間に、検査回路106に入力される電位がゲートライン107、ソースライン108の電位が不良であると判定するのを防止するためであり、検査回路126に入力される電位がゲートライン107、ソースライン108の電位を不良であると判定しない程度の電位であるならば良い。
なお、表示装置においてゲートライン107、ソースライン108に検査回路106を直接接続して検査を行うことは、ゲートライン107、ソースライン108から検査回路126に電流が流れてしまい、表示が不良になり、都合が悪い。本発明は切り替え回路により書き込み制御信号を制御するための信号がHigh電位であるソースライン非書き込み時に着目して検査を行うことで、より正確な検査を行うことができる。
次に図15に本発明にかかる表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用したものを示す。各画素には、その構成として実施の形態1において示した図2の第1のトランジスタと第2のトランジスタ、保持容量、発光素子を有する構成を示す。また図15においては、図13において述べた検査回路126における第1の回路121、第2の回路122、第3の回路123における接続について説明する。
図15に図1の本発明の基本構成をさらに詳しく示したものである。なお、図15において図1と同一部分については同じ符号を付け、その説明について省略する。図15に示す表示装置は、基板上(図示せず)に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子(図示せず)が形成された接続端子部(図示せず)、検査回路126を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。なおソース信号線駆動回路には、書き込み制御信号SWEが接続端子401より入力される。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。そして基板100は、画素109に設けられた発光素子または液晶素子を封止するための対向基板(図示せず)を貼り付けることにより、表示モジュールとして完成する。
また、検査回路126は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、第1のトランジスタ201の閾値電圧(Vth)未満になった場合に起因する不良を検出する。具体的に検査回路126には、ゲートライン107、ソースライン108の電位を比較しゲートライン107の電位をソースライン108の電位が下回ったときHigh電位を出力する第1の回路121(第1の比較回路ともいう)と、ソースライン108の電位から基準となる電位を減算し出力する第2の回路122(減算回路ともいう)と、ゲートライン107の電位を第2の回路122の出力と比較し、出力する第3の回路123(第2の比較回路ともいう)が設けられている。そして検査回路126には、配線を介して第1の回路121で比較した結果を出力するための接続端子114、第2の回路122に基準となる電位が入力される接続端子115、第3の回路123からの信号を出力するための接続端子116がそれぞれ接続される。
図15における検査回路126において、第1の回路121にはゲートライン107、ソースライン108、及び接続端子114が接続される。また、第2の回路122には、ソースライン108、基準となる電位が入力される接続端子115、第3の回路123に接続されている。また、第3の回路123には、第2の回路122、ゲートライン107、第3の回路123から信号を出力するための接続端子116に接続されている。なお第2の回路122に入力される基準となる電位とは、本明細書では、画素に設けられた第1のトランジスタ201の閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
次に図23、図24,図25において、第1の回路121、第2の回路122、第3の回路123の回路構成及び接続について説明する。
図23においては、図13、図15における第1の回路121のブロック図及び回路図について示す。第1の回路121はゲートライン107とソースライン108に対し、図5に示すオペアンプの非反転入力端子にゲートライン107を、反転入力端子にソースライン108を接続し、ゲートライン107の電位と、ソースライン108の電位を比較する比較回路である。第1の回路121によってゲートライン107とソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位が下回っていないかを検知することができる。ソースライン108の電位がゲートライン107の電位が下回った場合、オペアンプの出力端子からHigh電位が接続端子114に出力される。なお、第1の回路121において、オペアンプの電源で使用する負電源はゲートライン107のLow電位より2V低い電位の電源を用いることが好適である。
次に図24においては、図13,図15における第2の回路122のブロック図及び回路図について示す。第2の回路122はオペアンプと抵抗により構成された減算回路により構成される。第2の回路122において、ソースライン108の電位は、オペアンプの非反転入力端子に接続され、接続端子115に入力される基準となる電位は、オペアンプの反転入力端子に接続される。第2の回路122は、ソースライン108の電位から基準の電位を減算した電位を第3の回路123に出力する。この時、第2の回路122における減算回路の抵抗は全て等しいことが好ましい。また、前述の基準となる電位は、画素に設けられた第1のトランジスタの閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
次に図25においては、図13、図15における第3の回路123のブロック図、及び回路図について示す。第3の回路123は、オペアンプにより構成される比較回路であり、第2の回路122の出力の電位とゲートライン107の電位を比較する。第3の回路123において、第2の回路122の出力はオペアンプの反転入力端子に接続され、ゲートライン107の電位は非反転入力端子に入力される。そしてゲートライン107の電位と第2の回路122の出力電位を比較し、第2の回路122の出力電位がゲートライン107の電位を下回った場合、オペアンプの出力端子からHigh電位が接続端子116に出力される。そしてソースライン108の電位に第1のトランジスタ201の閾値電圧(Vth)を減算した電位がゲートライン107の電位を下回る寸前を検知することができ、ゲートライン107の電位を下回る寸前を検知することができる。
なお、検査回路126の動作についても実施の形態1の検査回路106の動作と同様であるため、ここでは実施の形態1における図8の説明を援用する。
本実施形態により、同じ基板上に検査回路126と画素部103を具備し、対向基板110により検査回路と画素部が封止された表示装置を作製することができる。本実施形態の表示装置は、接続端子114が対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、検査回路126の出力である第1の回路121から接続端子114への出力された信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて表示装置の不良を検知することができる。また接続端子116は、対向基板に封止された領域の外側にあるため、表示パネルが表示中であっても、第3の回路123より出力された画素の第1のトランジスタの閾値電圧を減算した信号を、対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することができる。特に本実施の形態においては、実際の表示に寄与するゲートライン及びソースラインの電位を切り替え回路で切り替えながら検査回路に出力することにより検査を行うことができるため、より表示装置における正確な検査を行うことができる。なお、接続端子114、接続端子115、及び接続端子116は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に配線を引き回しておいて、その先に接続端子を設ける構成としてもよい。
なお、本実施の形態は、本明細書中の他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態においては、上記実施の形態とは別の構成について説明する。なお、実施の形態1乃至実施の形態3と同一の機能を有する構成については同じ符号を付し、実施の形態1乃至実施の形態3の説明を援用する。
図16に本実施の形態における表示装置のブロック図について示し、以下詳細に説明する。なお本発明において表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、基板上に液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたものも含んでもよい。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
図16に本実施の形態の構成について示す。図16に示す表示装置は、基板100上に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子104が形成された接続端子部105、検査回路106、補正回路901、切り替え回路1301を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。また、接続端子部105には、外部からの信号を入力するためのFPC(Frexible Print Cercuit:フレキシブルプリントサーキット、図示せず)が接続される。そして基板100は、画素109に設けられた発光素子または液晶素子を封止するための対向基板110を貼り付けることにより、表示モジュールとして完成する。
切り替え回路1301は、ゲートライン107、ソースライン108がゲート信号線駆動回路101、ソース信号線駆動回路102と接続された反対側に設けられ、ゲートライン107、ソースライン108と接続される。なお、切り替え回路1301には、接続端子1302から入力される定電位の信号、及び書き込み制御信号を制御するための信号SWEWEが入力される。そして切り替え回路1301は、検査回路126において非検査時には接続端子1302から定電位の信号を検査回路に出力し、検査回路126においてゲートライン及びソースラインの電位の検査を行う際には、ゲートラインの電位及びソースラインの電位に出力するように切り替えて検査回路に信号を出力する。
なお、図16において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。また図13において書き込み制御信号を制御するための信号SWEWEとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号SWEWEのLow電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEが供給されるものとする。
検査回路126は、ゲートライン107、ソースライン108がゲート信号線駆動回路101、ソース信号線駆動回路102と接続された反対側に設けられ、ゲートライン107、ソースライン108と接続される。なお、図16において切り替え回路1301を介して検査回路に接続されるゲートライン107、ソースライン108は、表示装置において表示に寄与する画素に接続されるゲートライン、ソースラインであり、この点で上記実施の形態1及び実施の形態2とは異なる。本実施の形態においては、表示に寄与する画素に接続されるソースライン、ゲートラインの電位を検査回路126において評価することにより、より正確な表示に寄与する画素の評価を行う点で上記実施の形態1及び実施の形態2より正確な検査を行うことが可能にすることができる。その上で本実施の形態においては、さらに補正回路901により、ソースラインの電位の補正を行うことができる。
また、検査回路126は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、ソースライン108のLow電位とゲートライン107のLow電位との差がソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧(Vth)分の値未満になった場合に起因する不良を検出する。具体的に検査回路126には、ゲートライン107、ソースライン108の電位を比較し、ゲートライン107の電位をソースライン108の電位が下回ったときHigh電位を出力する第1の回路121(第1の比較回路ともいう)と、ソースライン108の電位から基準となる電位を減算し、出力する第2の回路122(減算回路ともいう)と、ゲートライン107の電位を第2の回路122の出力と比較し、出力する第3の回路123(第2の比較回路ともいう)が設けられている。そして検査回路126には、引き回された配線により、第1の回路121で比較した結果を出力するための接続端子114、第2の回路122に基準となる電位が入力される接続端子115、第3の回路123からの信号を出力するための接続端子116の接続端子部105にそれぞれ接続される。なお第2の回路122に入力される基準となる電位とは、本明細書では、画素に設けられたソースラインからの信号の書き込みをおこなうためのトランジスタの閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
また、補正回路901は、検査回路126から接続端子116に引き回される配線、接続端子401、接続端子902に接続されている。なお、検査回路126に接続された接続端子116には第3の回路123より出力された信号が入力され、接続端子401には書き込み制御信号SWEが入力され、接続端子902には書き込み制御信号を制御するための信号SWEWEが入力されている。そして補正回路901により制御される書き込み制御信号が、ソース信号線駆動回路に入力される。
なお、図16において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路102に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路102に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。また図16において書き込み制御信号を制御するための信号SWEWEとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号SWEWEのLow電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号SWEWEのHigh電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEの出力が供給、または停止か選択するものであるとする。
なお、画素109の画素構成については、実施の形態1において図2、図3で示した例の説明を援用することにする。
次に図17において、図16において述べた検査回路126における第1の回路121、第2の回路122、第3の回路123における接続について説明する。なお、図17においては、図4と同様に表示媒体として、各画素に有機材料を発光層に用いた発光素子を採用し、第1のトランジスタと第2のトランジスタ、保持容量、発光素子を有する構成として説明するものとし、本実施の形態においては、以下同様の説明として述べる。なお、第1の回路121、第2の回路122、及び第3の回路123の回路構成については、実施の形態3において図23、図24、図25を用いて示した例の説明を援用する。その構成とて図2で示した第1のトランジスタと第2のトランジスタ、保持容量、発光素子を有する構成を示す。
図17に図16の本発明の基本構成をさらに詳しく示したものである。なお、図17において図16と同一部分については同じ符号を付け、その説明について省略する。図17に示す表示装置は、基板上(図示せず)に、ゲート信号線駆動回路101、ソース信号線駆動回路102、画素部103、及び複数の接続端子(図示せず)が形成された接続端子部(図示せず)、検査回路126、補正回路901、切り替え回路1301を有する。ゲート信号線駆動回路101にはゲートライン107、ソース信号線駆動回路102にはソースライン108が接続されている。なおソース信号線駆動回路には、書き込み制御信号SWEが接続端子401より入力される。画素部103における画素109は、ゲートライン107、ソースライン108に接続されている。そして、画素109には、ソースライン108からの信号をゲートライン107の信号により画素に設けられた発光素子または液晶素子に信号を書き込むためのトランジスタが設けられており、それぞれの画素においてトランジスタの各端子はゲートライン107、ソースライン108に接続されている。そして基板は、画素109に設けられた発光素子または液晶素子を封止するための対向基板(図示せず)を貼り付けることにより、表示モジュールとして完成する。
また、検査回路126は、画素部におけるゲートライン107及びソースライン108の電位関係について、ソースライン108の電位がゲートライン107の電位より低く、且つ、第1のトランジスタ201の閾値電圧(Vth)未満になった場合に起因する不良を検出する。具体的に検査回路には、ゲートライン107、ソースライン108の電位を比較しゲートライン107の電位をソースライン108の電位が下回ったときHigh電位を出力する第1の回路121(第1の比較回路ともいう)と、ソースライン108の電位から基準となる電位を減算し出力する第2の回路122(減算回路ともいう)と、ゲートライン107の電位を第2の回路122の出力と比較し出力する第3の回路123(第2の比較回路ともいう)が設けられている。そして検査回路126には、引き回された配線により、第1の回路121で比較した結果を出力するための接続端子114、第2の回路122に基準となる電位が入力される接続端子115、第3の回路123からの信号を出力するための接続端子116の接続端子部105にそれぞれ接続される。
図17における検査回路126において、第1の回路121にはゲートライン107、ソースライン108、及び接続端子114が接続される。また、第2の回路122には、ソースライン108、基準となる電位が入力される接続端子115、第3の回路123に接続されている。また、第3の回路123には、第2の回路122、ゲートライン107、第3の回路123から信号を出力するための接続端子116が接続されている。なお第2の回路122に入力される基準となる電位とは、本明細書では、画素に設けられた第1のトランジスタ201の閾値電圧(Vth)とほぼ同じ電位が望ましく、0.1〜2.0V程度であることが望ましい。
また、補正回路901は、検査回路126から接続端子116に引き回される配線、接続端子401、接続端子902に接続されている。なお、検査回路126に接続された接続端子116には第3の回路123より出力された信号が入力され、接続端子401には書き込み制御信号SWEが入力され、接続端子902には書き込み制御信号を制御するための信号SWEWEが入力されている。そして補正回路901により制御される書き込み制御信号が、ソース信号線駆動回路102に入力される。
なお、図17において書き込み制御信号SWE(ソース ライト イネーブル信号)とは、ソースラインの信号の書き込みまたは消去を選択するための信号であり、ソース信号線駆動回路に書き込み制御信号SWEのHigh電位が入力されることで、ソースラインにHigh電位が書き込まれ、ソース信号線駆動回路に書き込み制御信号SWEのLow電位が入力されることでソースラインにLow電位が書き込まれるものとする。また、図17において書き込み制御信号を制御するための信号SWEWEとは、ソース信号線駆動回路に書き込み制御信号の供給を選択するための信号であり、補正回路に書き込み制御信号を制御するための信号SWEWEのLow電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEが供給されるものとする。また、補正回路に書き込み制御信号を制御するための信号SWEWEのHigh電位が入力されることで、ソース信号線駆動回路への書き込み制御信号SWEの出力が供給、または停止が選択されるものであるとする。
なお、本実施の形態においては、検査回路126における第1の回路121、第2の回路122、及び第3の回路123の回路構成については、実施の形態3において図23、図24、図25を用いて示した例の説明を援用する。また補正回路901の回路構成については、実施の形態2について図11、図22を用いて示した例の説明を援用する。また検査回路126の動作についても実施の形態1の検査回路106の動作と同様であるためここでは実施の形態1における図8の説明を援用する。また補正回路901の動作についても実施の形態2と同様であるため、ここでは実施の形態2における図12の説明を援用する。
その結果、検査回路126の出力である第1の回路121から接続端子114への出力は、補正回路901により常に補正することでソースラインの電位SLがゲートラインの電位を下回ることなく、表示を良好に行うことができる。また補正は、第3の回路123から接続端子116への出力される信号にて行うことにより、表示装置に内蔵された補正回路901で補正を行うことができる。もちろん実施の形態1で示した効果である表示パネルが表示中であっても接続端子に出力されたソースラインの電位SLから画素の第1のトランジスタの閾値電圧を減算した信号を対向基板に封止された領域の外側から測定機器に接続されたプローブを用いて検査することもできる。特に本発明の実施の形態においては、実際の表示に寄与するゲートライン及びソースラインの電位を切り替え回路1301で切り替えながら検査回路126に出力することにより検査を行うことができるため、より表示装置における正確な表示を行うことができる。なお、接続端子114、接続端子115、及び接続端子116は、表示を行うための映像信号やタイミング信号が入力される接続端子と同じ箇所に併設して設けても良いし、別の場所に新たに配線を引き回しておいて、その先に新たに接続端子を設ける構成としてもよい。
なお、本実施の形態は、本明細書中の他の実施の形態と適宜組み合わせて実施することが可能である。