JP2007228468A - マルチキャリア周波数ホッピングシステム、送信回路及び受信回路 - Google Patents

Abstract

【課題】マルチキャリアＦＨの符号誤り率の劣化を防止し、スループットを向上させる。
【解決手段】変調部において、送信データＳＤは、符号マッピング部１１で搬送波毎に割り当てられ、乗算器１２_０〜１２_３でホッピングパターン生成器１３から与えられる搬送波と乗算され、更に、係数演算器１５で制御されて各搬送波を中心とするＢＰＦ１４_０〜１４_３で通過帯域が制御された後、合成されて送信信号となる。復調部において、搬送波毎に設けられたＢＰＦ２２_０〜２２_３で送信信号に対応する搬送波を中心とする情報帯域が抽出され、各乗算器２４_０〜２４_３で対応する搬送波と乗算され、更に、デコーダ２６によってデータの順序の並べ替えが行われて受信データＲＤが生成される。
【選択図】図１

Description

本発明は、多値周波数シフトキーイング変復調方式を利用したマルチキャリア周波数ホッピングシステム（以下、「マルチキャリアＦＨ」という）に関するものである。

図２（ａ）〜（ｃ）は、従来の周波数シフト（以下、「ＦＳＫ」という）変復調システムの構成を示すブロック図である。

図２（ａ）に示す変調ブロックでは、符号列ＩＮが２つの乗算器１_０，１_１に入力され、これらの乗算器１_０，１_１によってそれぞれ異なる搬送波周波数ｆ０，ｆ１で変調される。乗算器１_０，１_１で変調されて出力される被変調信号は、加算器２で加算された後、ディジタル・アナログ変換器（以下、「ＤＡＣ」という）３でアナログ信号に変換され、中間周波数（ＩＦ）帯、または高周波（ＲＦ）帯のアナログの送信信号ＳＮＤとなる。

図２（ｂ）に示す同期検波による復調ブロックでは、図示しないアンテナに入力された信号が、ゲインアンプやフィルタ等のアナログ回路を通過し、アナログ・ディジタル変換器（以下、「ＡＤＣ」という）４に受信信号ＲＣＶとして入力する。受信信号ＲＣＶは、ＡＤＣ４によってディジタルデータに変換され、２つの乗算器５_０，５_１に入力され、これらの乗算器５_０，５_１によってそれぞれ異なる搬送波周波数ｆ０，ｆ１で復調される。乗算器５_０，５_１で復調されて出力される復調信号は、それぞれ帯域通過フィルタ（以下、「ＢＰＦ」という）６_０，６_１を通って出力信号ＯＵＴとなる。ＦＳＫ変復調では、２つの搬送波周波数ｆ０，ｆ１の内の片方のみが有効な搬送波となるので、無効な被変調信号は、復調操作後のＢＰＦ６_０（または，６_１）によって除去され、有効な搬送波に対応する信号が出力信号ＯＵＴとして出力される。

なお、図２（ｃ）に示す非同期検波による復調ブロックは、受信信号ＲＣＶが入力されるＡＤＣ４、包絡線検波器７、及び最大値判別器８で構成され、この最大値判別器８から出力信号ＯＵＴが出力されるようになっている。

特開平８−２７４７５２号公報

しかしながら、従来のＦＳＫ変復調システムでは、搬送周波数ｆ０，ｆ１の値をＭＳＫ(Minimum Shift Keying)変調の場合は被変調周波数が直交する条件を満たす周波数間隔で定義する。このとき、搬送周波数ｆ０，ｆ１の値は不変値となる。２ビット伝送のＦＳＫの場合には、搬送波が４つ必要になり、搬送波の間の中心周波数は一定の値となる。この場合、送信周波数と符号との間に１対１のマッピングがされるため、送信信号ＳＮＤの符号配列とスループットが大きく関わりを持つことになる。

１次変調で多値化ＦＳＫ変調を行った場合、各搬送波の直交性が保証されない限り、搬送波間の干渉を受け符号誤り率（ＢＥＲ）が劣化してしまう。また、従来のＦＨは、１つの基準搬送波に対してホッピング周波数を可変にするため、スループットを向上することができないという課題があった。

本発明は、符号配列に依存するシステムの符号誤り率の劣化を防止し、スループットを向上することができるマルチキャリアＦＨを提供すること目的としている。

本発明は、送信側で複数の搬送周波数を使用して周波数シフト変調を行って送信するデータを変調し、受信側では前記複数の搬送周波数で受信した信号を復調してデータを再生するマルチキャリアＦＨの送信側と受信側を、次のように構成している。

即ち、送信側は、送信するデータを複数の搬送波に割り当てる符号マッピング部と、送信タイミングに合わせて複数の搬送波の搬送周波数を生成する送信側ホッピングパターン生成器と、搬送波毎に設けられて送信側ホッピングパターン生成器から出力される搬送波と符号マッピング部で割り当てられたデータを乗算する複数の送信側乗算器と、送信側乗算器毎に設けられて送信側乗算器から出力される信号の中から対応する搬送波を中心とする情報帯域を通過させる複数の送信側フィルタと、送信タイミングに合わせて複数の送信側フィルタに対する通過帯域の制御を行う送信側係数演算器と、複数の送信側フィルタから出力される信号を合成して送信信号を出力する出力部とを備えている。

また、受信側は、搬送波毎に設けられて送信側から送られてくる送信信号の中からそれぞれ対応する搬送波を中心とする情報帯域を通過させる複数の受信側フィルタと、受信タイミングに合わせて複数の受信側フィルタに対する通過帯域の制御を行う受信側係数演算器と、受信タイミングに合わせて複数の搬送波の搬送周波数を生成する受信側ホッピングパターン生成器と、搬送波毎に設けられて受信側フィルタから出力される信号と受信側ホッピングパターン生成器から出力される搬送波を乗算する複数の受信側乗算器と、複数の受信側乗算器から出力される信号をデコードして受信データを生成するデコーダとを備えている。

本発明では、被変調信号の直交性を保つように複数の搬送波の周波数を設定し、同時に複数の周波数帯に信号をホッピングすることにより、符号配列に依存するシステムの符号誤り率を劣化させずに、スループットが向上できるという効果がある。

多値化ＦＳＫ変復調において２つの被変調信号間の相関を０にすることによって、変調指数０．５に相当する最小送信持続時間の最小公倍数を用い、同時に複数の周波数帯に信号をホッピングすることにより、スループットを向上させる。また、受信側に同時に到達する信号を再構成する復号情報を別途受信することにより、セキュリティの向上が可能になる。

この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。

図１（ａ），（ｂ）は、本発明の実施例を示すＦＳＫ変復調システムの構成図であり、同図（ａ）は変調部、及び同図（ｂ）は復調部を示している。

このＦＳＫ変復調システムの変調部は、図１（ａ）に示すように、送信データＳＤを各搬送波ｆ０〜ｆ３に割り当てる符号マッピング部１１を有している。符号マッピング部１１の出力側には、割り当てられたデータと対応する搬送波ｆ０〜ｆ３をそれぞれ乗算する乗算器１２_０〜１２_３が接続されている。また、搬送波ｆ０〜ｆ３は、送信タイミングであるメインクロックＣＬＫに合わせて、ホッピングパターン生成器１３から与えられるようになっている。なお、搬送波ｆ０〜ｆ３の周波数は、一定間隔を有するように、ｆ１＝ｆ０＋ａ，ｆ２＝ｆ０＋２ａ，ｆ３＝ｆ０＋３ａに設定されている。

乗算器１２_０〜１２_３の出力側は、それぞれＢＰＦ１４_０〜１４_３に接続されている。これらのＢＰＦ１４_０〜１４_３は、係数演算器１５から与えられるそれぞれの係数に従って、通過させる周波数帯域が制御されるものである。即ち、各ＢＰＦ１４_０〜１４_３は、それぞれに対応する搬送波の中心周波数から情報の片側帯域に同等するカットオフ周波数を有するように制御されるようになっている。

ＢＰＦ１４_０〜１４_３の出力側には、それぞれＤＡＣ１６_０〜１６_３が接続されている。そして、ＤＡＣ１６_０〜１６_３の出力側には、送信信号を生成するための図示しない合成・増幅・フィルタ等の出力回路が接続されている。

一方、このＦＳＫ変復調システムの復調部は、図１（ｂ）に示すように、受信信号をディジタル信号に変換するＡＤＣ２１_０〜２１_３と、送信時の変調周波数を中心に情報信号の帯域に相当する通過帯域を有するＢＰＦ２２_０〜２２_３と、ＢＰＦ２２_０〜２２_３の係数を、受信タイミングであるメインクロックＣＬＫに合わせて制御する係数演算器２３と、ＢＰＦ２２_０〜２２_３の出力信号と搬送波ｆ０〜ｆ３を乗算する乗算器２４_０〜２４_３と、メインクロックＣＬＫに合わせて搬送波ｆ０〜ｆ３を生成するホッピングパターン生成器２５と、乗算器２４_０〜２４_３の出力信号をデコードして受信データＲＤを生成するデコーダ２６と、デコーダ２６の出力信号に基づいてシンボル同期を検出してホッピングパターン生成器２５のタイミング制御を行う同期検出部２７で構成されている。

図３は、ホッピングパターン生成器１３，２５の一部を示す構成図である。
このホッピングパターン生成器は、位相比較器（ＣＭＰ）３１、ループフィルタ（ＬＰＦ）３２、ＶＣＯ(Voltage Controlled Oscillator) ３３、分周器（ＤＩＶ）３４及び電圧制御部３５で構成され、基準信号ＲＥＦのｎ倍の周波数を生成する共に、メインクロックＣＬＫに対する自動周波数制御機能を有し、更にＶＣＯに対して発振周波数に応じて電圧制御することが可能なものである。発振周波数がメインクロックＣＬＫの逓倍ではない場合、電圧制御部３５によりＶＣＯを直接制御することができるようになっている。なお、図３には、１つの周波数に対する回路を示しているが、複数の搬送波を生成する場合には、同様の回路を搬送波の数だけ使用することになる。

図４は、デコーダ２６の一部を示す構成図である。
このデコーダは、データ再構成情報のデータが格納された復号情報格納部４１と、入力する４チャネルの信号から復号情報に従って２チャネルを選択するセレクタ４２と、選択された２チャネルのデータを復号情報に従って並べ替える並べ替え部４３で構成されている。

次に動作を説明する。
変調部では、ホッピングパターン生成器１３によって生成される４個の搬送波ｆ０〜ｆ３を用いて変調が行われる。発生される搬送波ｆ０〜ｆ３の周波数は、ホッピングパターン生成器１３によって制御される。変調後、ホッピングパターン生成器１３から得られるカットオフ周波数ＣＯＦから、係数演算器１５によってＢＰＦ１４_０〜１４_３の係数が算出され、これらのＢＰＦ１４_０〜１４_３の係数が１シンボル毎に逐次決定される。カットオフ周波数ＣＯＦは、Ｆ−Ｆｂ，Ｆ＋Ｆｂ（但し、Ｆは搬送波中心周波数、Ｆｂは情報信号の片側帯域）により決定される。

一方、復調部では、変調部と同様に、ホッピングパターン生成器２５によって制御される発振周波数によって、送信側と同期した周波数を生成する。また、復調部の入力信号に対して、係数演算器２３により次シンボルのカットオフ周波数をシンボル単位で変更することにより、ＢＰＦ２２_０〜２２_３の係数を決定する。ここで、受信した信号をＡＤＣ２１_０〜２１_３によりディジタル信号に変換後、各搬送波ｆ０〜ｆ３の中心周波数から情報信号の片側帯域に相当するカットオフを有するＢＰＦ２２_０〜２２_３が、受信信号と同期して確立される。各搬送波ｆ０〜ｆ３により変調された周波数は、デコーダ２６でデータが再構成され、受信データＲＤが得られる。
係数演算器２３では、次の式（１）の処理が行われる。

ここで、αｍはフィルタ係数、Ｎはサンプル数、ｍはサンプル数に番号を付加したものを示す。

各搬送波ｆ０〜ｆ３によって変調された被変調信号ｖ０（ｔ）〜ｖ３（ｔ）は、次の式（２）で表される。
ｖ０（ｔ）＝Ａｃｏｓ（２πｆ０ｔ）
ｖ１（ｔ）＝Ａｃｏｓ（２πｆ１ｔ）
ｖ２（ｔ）＝Ａｃｏｓ（２πｆ２ｔ）
ｖ３（ｔ）＝Ａｃｏｓ（２πｆ３ｔ） ・・・（２）
なお、各搬送波の周波数は、前述の通り、次の関係を有している。
ｆ１＝ｆ０＋ａ
ｆ２＝ｆ０＋２ａ
ｆ３＝ｆ０＋３ａ

式（２）で被変調信号の互いの干渉を最小限に抑えるためには、_４Ｃ_２通りの組み合わせですべての直交条件を満たす必要がある。各被変調信号による相関が０になるための条件を、次の式（３）に示す。なお、式（３）中のＴ０〜Ｔ５は、１シンボルデータの送信持続時間を表している。

式（３）の計算式の結果で、最小の値（周波数間隔が最小のもの：変調指数＝０．５）を、次の式（４）に示す。

被変調信号ｖ０（ｔ）〜ｖ３（ｔ）の直交性を常に保つためには、式（４）でＴ０〜Ｔ５をすべて満たす必要がある。従って、式（４）におけるＴ０〜Ｔ５の最小公倍数Ｔ（ＬＣＭ）が、式（４）を満足する最小送信持続時間となる。また、最小公倍数Ｔ（ＬＣＭ）が最小となる条件は、搬送波の周波数間隔が一定の場合となる。この最小持続時間を満足する多値ＦＳＫ変復調が、本実施例における多値ＭＳＫ変復調となる。４値ＭＳＫ変復調の場合には、変調部の各搬送波ｆ０〜ｆ３に、符号００，０１，１０，１１が割り当てられる。

次に、復調部のデコーダ２６におけるデータの再編成を説明する。
送信側で２つの搬送波周波数によって同時に変調された信号は、理論的に受信側に同時に到着する。従って、復調後のデータを再構成するためには、同時に到着した信号の順番を判断する必要がある。

図５は、送信側から受信側へ送られるフレームフォーマットを示す図である。
このフレームフォーマットは、Bluetooth （登録商標）を例にしたもので、従来と同様のデータフレームを送信する前に、制御フレームを送信するものである。

データフレームは、フレームの先頭部に同期を確立するためのアクセス・コードが配置され、続くヘッダ部にデータ長等の情報を配置し、その後のペイロード部にデータと誤り検出符号等を配置したものである。一方、制御フレームは、フレームの先頭部に同期を確立するためのアクセス・コードが配置され、その後にデータフレームのペイロード部におけるデータを再構成するためのデータ再構成情報を予め数シンボル分配置したものである。なお、データ再構成情報に必要なビット数は、ペイロード部のデータ長に依存する。また、符号マッピング部１１では、データ再構成情報と一致した変調が行われるように、変調周波数を選択する。

図６は、データ再構成情報の一例を示す図である。データ再構成情報では、変調周波数に対して復調されたデータが００，１０の場合と０１，１１の場合に対して、データ再構成情報が０または１によるデータ再構成例を示している。

データ再構成情報では、「符号０＝周波数の高い信号が先のデータ」、「符号１＝周波数の高い信号が後のデータ」というように、周波数の高低関係で定義する。図４のデコーダでは、セレクタ４２に入力される４チャネルのうち、データ再構成情報に基づいて選択された２チャネルが、復調後のデータとして並べ替え部４３に与えられる。更に、並べ替え部４３において、データ再構成情報に基づいて出力する順番が決定される。また、同期を確立するときは、特定の搬送波を使用することを定義することにより、同期を確立することが可能になる。

以上のように、本実施例のＦＳＫ変復調システムは、次のような利点がある。
（１） 従来のＭＳＫ変復調では、変調指数を０．５とした２値伝送の場合のみ適用されていた。そのため、伝送レートを上げることができなかった。本実施例では、多値化を行った場合でも、被変調信号の直交性を保つことができるので、伝送レートとスループットの向上が実現できる。
（２） ＨＦシンセサイザのステップ幅を１ＭＨｚ以下にする場合も生じるため、周波数利用効率の面で有利となる。図７は、本実施例の効果を説明する変調イメージである。例えば、Bluetooth
に適用した場合、ＢＰＦは１Ｍｂｐｓのレートで切り替える必要がある。また、ＨＦシンセサイザのステップ幅は１ＭＨｚ×実数となり、周波数帯域は２．４〜２．４８ＭＨｚの範囲で選択される。また、ベースバンドのメインクロックＣＬＫは、ＢＰＦの係数を１ＭＨｚのレートで切り替えるための演算処理が間に合う程度となる。例えば、ＢＰＦの次数を４次とした場合、１０ＭＨｚ程度あれば処理は間に合う。
（３） 図５のフレームフォーマットに示すように、送信フレームを、データ再構成情報を送信する制御フレームと、データを送信するデータフレームに分離して送信している。これにより、セキュリティに強固なシステムとなる。

なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） ２ビットの多値化を行う変復調システムを例に説明したので、２^２＝４個の搬送波ｆ０〜ｆ３を使用しているが、ｋビットの多値化を行う場合には、２^ｋ個の搬送波ｆ０〜ｆ２^ｋ−１を使用してディジタル周波数変調を行うように構成する。
（ｂ） ＢＰＦや乗算器による処理をディジタル処理で行うように構成しているが、アナログ回路を用いて処理するようにしても良い。

本発明の実施例を示すＦＳＫ変復調システムの構成図である。 ＦＳＫ変復調システムの構成を示すブロック図である。 ホッピングパターン生成器１３，２５の一部を示す構成図である。 デコーダ２６の一部を示す構成図である。 送信側から受信側へ送られるフレームフォーマットを示す図である。 データ再構成情報の一例を示す図である。 本実施例の効果を説明する変調イメージである。

符号の説明

１１ 符号マッピング部
１２，２４ 乗算器
１３，２５ ホッピングパターン生成器
１４，２２ ＢＰＦ
１５，２３ 係数演算器
１６ ＤＡＣ
２１ ＡＤＣ
２６ デコーダ
２７ 同期検出部

Claims (5)

1. 送信側で複数の搬送周波数を使用して周波数シフトキーイング変調を行って送信するデータを変調し、受信側では前記複数の搬送周波数で受信した信号を復調してデータを再生するマルチキャリア周波数ホッピングシステムであって、
   前記送信側は、
   前記送信するデータを複数の搬送波に割り当てる符号マッピング部と、
   送信タイミングに合わせて前記複数の搬送波の搬送周波数を生成する送信側ホッピングパターン生成器と、
   前記搬送波毎に設けられ、前記送信側ホッピングパターン生成器から出力される搬送波と前記符号マッピング部で割り当てられたデータを乗算する複数の送信側乗算器と、
   前記送信側乗算器毎に設けられ、該送信側乗算器から出力される信号の中から対応する搬送波を中心とする情報帯域を通過させる複数の送信側フィルタと、
   前記送信タイミングに合わせて前記複数の送信側フィルタに対する通過帯域の制御を行う送信側係数演算器と、
   前記複数の送信側フィルタから出力される信号を合成して送信信号を出力する出力部とを備え、
   前記受信側は、
   前記搬送波毎に設けられ、前記送信側から送られてくる送信信号の中からそれぞれ対応する搬送波を中心とする情報帯域を通過させる複数の受信側フィルタと、
   受信タイミングに合わせて前記複数の受信側フィルタに対する通過帯域の制御を行う受信側係数演算器と、
   前記受信タイミングに合わせて前記複数の搬送波の搬送周波数を生成する受信側ホッピングパターン生成器と、
   前記搬送波毎に設けられ、前記受信側フィルタから出力される信号と前記受信側ホッピングパターン生成器から出力される搬送波を乗算する複数の受信側乗算器と、
   前記複数の受信側乗算器から出力される信号をデコードして受信データを生成するデコーダとを備えたことを、
   特徴とするマルチキャリア周波数ホッピングシステム。
2. 前記複数の搬送波の周波数は、一定の周波数間隔に設定されていることを特徴とする請求項１記載のマルチキャリア周波数ホッピングシステム。
3. 前記デコーダは、前記送信側からの送信データに先立って送信された制御信号に従って、複数の搬送波で受信したデータの順序を並べ替えて前記受信データを生成することを特徴とする請求項１記載のマルチキャリア周波数ホッピングシステム。
4. 送信するデータを複数の搬送波に割り当てる符号マッピング回路と、
   送信タイミングにあわせて前記複数の搬送波の搬送周波数を生成するホッピングパターン生成回路と、
   前記搬送波ごとに設けられ、前記ホッピングパターン生成回路から出力される搬送波と前記符号マッピング回路で割り当てされるデータとを乗算する複数の乗算回路と、
   前記乗算回路ごとに設けられ、前記乗算回路から出力される信号のうち、所望の周波数帯域を通過させる複数のフィルタと、
   前記複数のフィルタごとに設けられ、前記送信タイミングにあわせて前記フィルタの通過帯域を制御する係数演算回路と、
   前記複数のフィルタから出力される信号を合成して出力する出力回路とを備えたことを特徴とする送信回路。
5. 受信信号のうち、所望の周波数帯域を通過させる複数のフィルタと、
   前記複数のフィルタごとに設けられ、受信タイミングにあわせて前記フィルタの通過帯域を制御する係数演算回路と、
   受信タイミングにあわせて前記複数の搬送波の搬送周波数を生成するホッピングパターン生成回路と、
   前記フィルタごとに設けられ、前記フィルタから出力される信号と前記ホッピングパターン生成回路から出力される搬送波とを乗算する複数の乗算回路と、
   前記複数の乗算回路から出力される信号をデコードして受信データを生成するデコーダとを備えたことを特徴とする受信回路。

Images