JP2007227495A

JP2007227495A - Fabrication process of sic semiconductor device, and sic semiconductor device

Info

Publication number: JP2007227495A
Application number: JP2006044793A
Authority: JP
Inventors: Kenichi Kuroda; 研一黒田; Yoshinori Matsuno; 吉徳松野; Hiroshi Sugimoto; 博司杉本; Kenichi Otsuka; 健一大塚
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-02-22
Filing date: 2006-02-22
Publication date: 2007-09-06
Anticipated expiration: 2026-02-22
Also published as: JP4978024B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a fabrication process of an SiC semiconductor device in which a clean Schottky junction interface can be formed and thereby good Schottky junction electric characteristics and good withstand voltage can be ensured. <P>SOLUTION: On the surface of an epitaxial layer 2 of SiC formed on one major surface of an SiC substrate 1, a metal layer of a metal exhibiting electrical insulation upon oxidation, i.e. a Ti layer 5, is formed and then a resist layer 6 is formed to cover the diode forming region on the surface of the Ti layer 5. Furthermore, the Ti layer 5 not covered with at least the resist layer 6 is oxidized to form a Schottky electrode 8 composed of the above-mentioned metal of Ti, and a protective layer 7 composed of an oxide of the above-mentioned metal of Ti. Finally, the resist layer 6 is removed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、ショットキーバリアダイオードを有するＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置に関するものである。 The present invention relates to a method for manufacturing a SiC semiconductor device having a Schottky barrier diode and a SiC semiconductor device.

従来のショットキーバリアダイオードを有するＳｉＣ半導体装置の製造方法においては、清浄なショットキー接合界面を形成するために、ＳｉＣ基板上にエピタキシャル成長させたＳｉＣのエピタキシャル層の表面に熱酸化層を形成し、ショットキーバリアダイオードを形成しようとする領域の熱酸化層を除去することで清浄なエピタキシャル層の表面を露出させ、その表面上にショットキー接合を形成するための金属層を堆積し、さらに、形状加工することで、ショットキー電極を形成していた（例えば、非特許文献１参照）。 In a method of manufacturing a SiC semiconductor device having a conventional Schottky barrier diode, in order to form a clean Schottky junction interface, a thermal oxide layer is formed on the surface of an epitaxial layer of SiC epitaxially grown on a SiC substrate, The surface of the clean epitaxial layer is exposed by removing the thermal oxide layer in the region where the Schottky barrier diode is to be formed, and a metal layer for forming a Schottky junction is deposited on the surface. The Schottky electrode was formed by processing (for example, refer nonpatent literature 1).

ＩＥＥＥＴｒａｎｓ．ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，Ｖ．４６，ｐ４５６，１９９９（ｐ４５７、Ｆｉｇ．１）IEEE Trans. Electron Devices, V.D. 46, p456, 1999 (p457, FIG. 1)

ショットキーバリアダイオードを形成しようとする領域の熱酸化層を除去するためには、熱酸化層上に写真製版処理で前記領域が開口したレジスト層を設けて、その開口領域の熱酸化層をエッチング液でウェットエッチングし、レジスト剥離液で不要となったレジスト層を除去する。 In order to remove the thermal oxide layer in the region where the Schottky barrier diode is to be formed, a resist layer having the region opened by photolithography is provided on the thermal oxide layer, and the thermal oxide layer in the aperture region is etched. Wet etching is performed with a solution, and the resist layer which is no longer necessary with a resist stripping solution is removed.

したがって、従来の非特許文献１に記載のＳｉＣ半導体装置の製造方法においては、ウェットエッチングやレジスト層除去の際に、レジスト層表面やＳｉＣ基板裏面等に付着している汚れがエッチング液中やレジスト剥離液中に混入し、熱酸化層を除去することで局部的に露出された清浄なエピタキシャル層の表面をそれらの汚れによって汚染してしまったり、自然酸化膜の形成を引き起こされたりすることにより、逆バイアス時のリーク電流増加等のショットキバリアダイオードのショットキー接合電気特性の劣化や、耐電圧の低下が生じるという問題があった。 Therefore, in the conventional method for manufacturing an SiC semiconductor device described in Non-Patent Document 1, dirt that adheres to the resist layer surface, the back surface of the SiC substrate, or the like during wet etching or resist layer removal is present in the etching solution or resist. By contaminating the stripping solution and removing the thermal oxide layer, the surface of the clean epitaxial layer that is locally exposed is contaminated by such dirt, or the formation of a natural oxide film is caused. There are problems such as deterioration of Schottky junction electrical characteristics of the Schottky barrier diode such as increase of leakage current at the time of reverse bias and reduction of withstand voltage.

この発明は、上記のような課題を解決するために為されたもので、清浄なショットキー接合界面が形成でき、その結果、良好なショットキー接合電気特性と良好な耐電圧を有するＳｉＣ半導体装置を製造できるＳｉＣ半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and can form a clean Schottky junction interface. As a result, the SiC semiconductor device has good Schottky junction electrical characteristics and good withstand voltage. It is an object of the present invention to provide a method of manufacturing a SiC semiconductor device capable of manufacturing a semiconductor device.

この発明に係るＳｉＣ半導体装置の製造方法では、ＳｉＣ基板の一主面上に形成されたＳｉＣのエピタキシャル層の表面に、酸化されると電気的絶縁性を示す金属からなる金属層を形成した後、前記金属層の表面のダイオード形成領域上を覆うレジスト層を形成し、さらに、少なくとも前記レジスト層で覆われていない領域の前記金属層を酸化して前記金属からなるショットキー電極と前記金属の金属酸化物からなる保護層とを形成し、最後に、レジスト層を除去するようにした。 In the method for manufacturing a SiC semiconductor device according to the present invention, after forming a metal layer made of a metal that exhibits electrical insulation when oxidized on the surface of the SiC epitaxial layer formed on one main surface of the SiC substrate. Forming a resist layer covering the diode formation region on the surface of the metal layer, and further oxidizing the metal layer at least in a region not covered with the resist layer to form the Schottky electrode made of the metal and the metal A protective layer made of a metal oxide was formed, and finally the resist layer was removed.

この発明によれば、清浄なＳｉＣのエピタキシャル層の表面に金属層を形成した後は、一切、エピタキシャル層の表面を露出させること無しに、前記金属からなるショットキー電極と前記金属の金属酸化物からなる保護層を形成するようにしたので、エピタキシャル層の表面が汚染されたり自然酸化されることが無く、その結果、清浄なショットキー接合界面が形成でき、逆バイアス時のリーク電流が小さく良好なショットキー接合電気特性と良好な耐電圧を有するＳｉＣ半導体装置を製造できるという効果を得ることができる。 According to the present invention, after the metal layer is formed on the surface of the clean SiC epitaxial layer, the Schottky electrode made of the metal and the metal oxide of the metal are formed without exposing the surface of the epitaxial layer. Since the protective layer made of is formed, the surface of the epitaxial layer is not contaminated or naturally oxidized. As a result, a clean Schottky junction interface can be formed, and the leakage current at the time of reverse bias is small and good. It is possible to obtain an effect that a SiC semiconductor device having excellent Schottky junction electric characteristics and a good withstand voltage can be manufactured.

以下、この発明の実施の形態によるＳｉＣ半導体装置の製造方法を、既に一主面上にＳｉＣのエピタキシャル層が成長されたＳｉＣ基板を用いる場合を例に説明する。 Hereinafter, a method of manufacturing an SiC semiconductor device according to an embodiment of the present invention will be described by taking as an example the case of using an SiC substrate in which an SiC epitaxial layer is already grown on one main surface.

実施の形態１．
Ｔｉは、ＳｉＣのエピタキシャル層と接することでショットキー接合が形成でき、酸化されると電気的絶縁性を示す金属であるが、酸化する手法として、希フッ酸の溶液に浸漬することで酸化することが可能である。Ｔｉを熱酸化によって酸化する場合は、通常酸素を含む雰囲気で少なくとも５００℃以上（例えば厚さが２００ｎｍ程度のＴｉ層であれば６５０℃程度）に加熱する必要があるが、この希フッ酸の溶液に浸漬する方法は低温で酸化することができる。
図１は、この発明に係るＳｉＣ半導体装置の製造方法の実施の形態１の工程を説明するための工程フロー図である。ここでは、ＳｉＣ基板は導電型がｎ型でドーパントが高濃度に添加された低抵抗のｎ^＋−ＳｉＣ基板の場合を例に説明する。 Embodiment 1 FIG.
Ti is a metal that can form a Schottky junction by being in contact with the SiC epitaxial layer and is electrically insulative when oxidized. However, as a method of oxidizing, Ti is oxidized by being immersed in a dilute hydrofluoric acid solution. It is possible. When Ti is oxidized by thermal oxidation, it is usually necessary to heat to at least 500 ° C. in an atmosphere containing oxygen (for example, about 650 ° C. for a Ti layer having a thickness of about 200 nm). The method of immersing in a solution can be oxidized at a low temperature.
FIG. 1 is a process flow diagram for illustrating the process of the first embodiment of the method of manufacturing an SiC semiconductor device according to the present invention. Here, a case where the SiC substrate is an n ⁺ -SiC substrate having a conductivity type of n type and a low resistance in which a dopant is added at a high concentration will be described as an example.

図１（ａ）に示すように、ｎ^＋−ＳｉＣ基板１の一主面上には導電型がｎ型のＳｉＣのｎ−エピタキシャル層２が形成されている。このｎ−エピタキシャル層２の表面を高温の酸化性雰囲気に暴露して、図１（ｂ）に示す熱酸化層３を形成する。 As shown in FIG. 1A, an n-epitaxial layer 2 of SiC of n type conductivity is formed on one main surface of an n ⁺ -SiC substrate 1. The surface of the n-epitaxial layer 2 is exposed to a high-temperature oxidizing atmosphere to form a thermal oxide layer 3 shown in FIG.

次に、図１（ｃ）に示すように、ｎ^＋−ＳｉＣ基板１の裏面にＮｉを例えばスパッタリング法により成膜し、熱処理をして裏面オーミック電極４を形成し、さらに、フッ酸溶液で熱酸化層３を除去して、図１（ｄ）に示すように、ｎ−エピタキシャル層２を露出させる。この際、熱酸化層３は犠牲酸化膜として働き、ｎ−エピタキシャル層２の表面や極最表層に付着していた汚れが熱酸化層３とともに除去されることとなり、その結果、エピタキシャル層２の表面は極めて清浄な状態となる。 Next, as shown in FIG. 1C, a film of Ni is formed on the back surface of the n ⁺ -SiC substrate 1 by, for example, a sputtering method, heat treatment is performed to form the back ohmic electrode 4, and further, a hydrofluoric acid solution is used. The thermal oxide layer 3 is removed to expose the n-epitaxial layer 2 as shown in FIG. At this time, the thermal oxide layer 3 functions as a sacrificial oxide film, and the dirt adhering to the surface of the n-epitaxial layer 2 and the extreme outermost layer is removed together with the thermal oxide layer 3. The surface is extremely clean.

次に、この清浄なｎ−エピタキシャル層２の上に、酸化されると電気的絶縁性を示す金属であるＴｉを例えばスパッタリング法により成膜し、図１（ｅ）に示すように、膜厚２００ｎｍのＴｉ層５を形成し、さらに、図１（ｆ）に示すように、通常の写真製版処理を用いて、ダイオードを形成しようとする領域上を覆うレジスト層６を形成する。 Next, on this clean n-epitaxial layer 2, Ti, which is a metal that exhibits electrical insulation when oxidized, is formed by sputtering, for example, and as shown in FIG. A Ti layer 5 having a thickness of 200 nm is formed, and a resist layer 6 is formed to cover a region where a diode is to be formed, using a normal photolithography process, as shown in FIG.

この状態で、常温（２５℃）で１％の濃度の希フッ酸の溶液に３０秒間浸漬すると、図１（ｇ）に示すように、レジスト層６に覆われていない領域のＴｉ層５は酸化され、電気的絶縁性を有するＴｉ酸化物に変わり、保護層７が形成される。一方、レジスト層６で覆われている領域のＴｉ層５は、酸化されずに金属であるＴｉのままであり、ショットキー電極８となる。なお、このような酸化反応はＴｉ層５に対して等方的に働くこととなるので、図１（ｇ）に示すように、レジスト層６の端の部分で覆われているＴｉ層５の部分も酸化されることとなって、保護層７はレジスト層６の下側に一部潜り込むように形成される。 In this state, when immersed in a dilute hydrofluoric acid solution having a concentration of 1% at room temperature (25 ° C.) for 30 seconds, the Ti layer 5 in the region not covered with the resist layer 6 is formed as shown in FIG. The protective layer 7 is formed by being oxidized and changed to a Ti oxide having electrical insulation. On the other hand, the Ti layer 5 in the region covered with the resist layer 6 is not oxidized but remains as Ti, which is a metal, and becomes a Schottky electrode 8. Since such an oxidation reaction isotropically acts on the Ti layer 5, as shown in FIG. 1 (g), the Ti layer 5 covered by the end portion of the resist layer 6 is exposed. The portion is also oxidized, and the protective layer 7 is formed so as to partly sink under the resist layer 6.

最後に、不要となったレジスト層６を有機溶剤等のレジスト剥離液で除去することにより、図１（ｈ）に示すように、ｎ−エピタキシャル層２の表面には、Ｔｉからなりｎ−エピタキシャル層２との界面にショットキー接合を形成するショットキー電極８と、Ｔｉ酸化物からなりエピタキシャル層界面の電気的安定性が得られるように保護する保護層７が形成され、ＳｉＣショットキーバリアダイオードを構成する。 Finally, the unnecessary resist layer 6 is removed with a resist stripping solution such as an organic solvent, so that the surface of the n-epitaxial layer 2 is made of Ti and is n-epitaxial as shown in FIG. A Schottky electrode 8 forming a Schottky junction at the interface with the layer 2 and a protective layer 7 made of Ti oxide and protecting the epitaxial layer interface for electrical stability are formed, and a SiC Schottky barrier diode is formed. Configure.

このＳｉＣショットキーバリアダイオードは、清浄なｎ−エピタキシャル層２にＴｉ層５を形成した後は、一切、そのｎ−エピタキシャル層２の表面を露出させること無しに製造するようにしたので、ショットキー接合界面が極めて清浄であり、逆バイアス時のリーク電流が小さく良好なショットキー接合電気特性と良好な耐電圧を有するＳｉＣ半導体装置を製造することができる。 Since this SiC Schottky barrier diode is manufactured without exposing the surface of the n-epitaxial layer 2 after the Ti layer 5 is formed on the clean n-epitaxial layer 2, the Schottky barrier diode is manufactured. A SiC semiconductor device having a very clean junction interface, a small leakage current at the time of reverse bias, good Schottky junction electrical characteristics, and good withstand voltage can be manufactured.

なお、上記では、エピタキシャル層の導電型がｎ型の場合についてのみ説明したが、エピタキシャル層の導電型がｐ型であっても、この発明に係る実施の形態１の製造方法を適用できることはいうまでもない。 In the above description, only the case where the conductivity type of the epitaxial layer is n type has been described. However, even if the conductivity type of the epitaxial layer is p type, the manufacturing method of the first embodiment according to the present invention can be applied. Not too long.

実施の形態２．
実施の形態１のＳｉＣ半導体装置の製造方法においては、金属がＴｉからなるショットキー電極とＴｉ酸化物からなる保護層を形成するために、希フッ酸の溶液に浸漬することで金属であるＴｉを酸化するようにしたが、ＳｉＣのエピタキシャル層の導電型がｐ型であれば、陽極酸化法によって金属を酸化することが可能である。陽極酸化法は、熱酸化法のように高温に加熱する必要が無く、低温で酸化できる方法である。 Embodiment 2. FIG.
In the manufacturing method of the SiC semiconductor device of the first embodiment, in order to form a Schottky electrode made of Ti and a protective layer made of Ti oxide, Ti which is a metal is immersed in a dilute hydrofluoric acid solution. However, if the conductivity type of the SiC epitaxial layer is p-type, the metal can be oxidized by an anodic oxidation method. The anodizing method is a method that does not require heating to a high temperature unlike the thermal oxidation method, and can be oxidized at a low temperature.

以下では、一例として金属がＡｌの場合を例にして説明する。ただし、ＳｉＣのエピタキシャル層と接することでショットキー接合が形成でき、陽極酸化が可能で金属酸化物が電気的絶縁性を有するような金属であれば、例えばＴｉのようにＡｌ以外の金属であっても良いことはいうまでもない。 Below, the case where a metal is Al as an example is demonstrated. However, if it is a metal that can form a Schottky junction by being in contact with the SiC epitaxial layer, can be anodized, and the metal oxide has electrical insulation, it may be a metal other than Al, such as Ti. It goes without saying.

図２は、この発明に係るＳｉＣ半導体装置の製造方法の実施の形態２の酸化方法として陽極酸化法を用いた製造方法を説明するための構成図である。図１と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 2 is a configuration diagram for explaining a manufacturing method using an anodic oxidation method as an oxidation method of the second embodiment of the manufacturing method of the SiC semiconductor device according to the present invention. The same reference numerals as those in FIG. 1 denote the same or corresponding parts, and thus description thereof is omitted.

図２において、半絶縁性ＳｉＣ基板９の一主面には導電型がｐ型でドーパントが高濃度に添加された低抵抗のｐ^＋−エピタキシャル層１０が形成され、さらに、その上には導電型がｐ型のｐ−エピタキシャル層１１が形成されている。 In FIG. 2, a low resistance p ⁺ -epitaxial layer 10 having a p-type conductivity and a dopant added at a high concentration is formed on one main surface of a semi-insulating SiC substrate 9, and further a conductive layer is formed thereon. A p-type epitaxial layer 11 of p-type is formed.

まず、ｐ−エピタキシャル層１１の表面を清浄にするために、実施の形態１で説明した製造方法と同様に、ｐ-エピタキシャル層１１の表面を熱酸化して熱酸化層を形成し、フッ酸溶液でこの熱酸化層を除去する。 First, in order to clean the surface of the p-epitaxial layer 11, the surface of the p-epitaxial layer 11 is thermally oxidized to form a thermally oxidized layer in the same manner as in the manufacturing method described in the first embodiment. The thermal oxide layer is removed with a solution.

一方、オーミック電極については、実施の形態１ではｎ^＋−ＳｉＣ基板１の裏面に裏面オーミック電極４を設けるようにしていたが、実施の形態２では半絶縁性ＳｉＣ基板９を用いるため、オーミック電極を裏面に設ける代わりに、ｐ^＋−エピタキシャル層１１の一部を露出させて例えばＡｌ／Ｔｉ積層膜をその露出部に積層し熱処理することで局部オーミック電極１２を形成する。 On the other hand, as for the ohmic electrode, the back surface ohmic electrode 4 is provided on the back surface of the n ⁺ -SiC substrate 1 in the first embodiment. However, since the semi-insulating SiC substrate 9 is used in the second embodiment, the ohmic electrode is used. The local ohmic electrode 12 is formed by exposing a part of the p ⁺ -epitaxial layer 11 and laminating, for example, an Al / Ti laminated film on the exposed portion and performing heat treatment.

次に、この清浄なｐ−エピタキシャル層１１の上に、酸化されると電気的絶縁性を示す
金属であるＡｌを例えばスパッタリング法により成膜し、膜厚２００ｎｍのＡｌ層１３を形成する。さらに、通常の写真製版処理を用いて、ダイオードを形成しようとする領域上を覆うレジスト層６を形成する。 Next, on this clean p-epitaxial layer 11, Al, which is a metal that exhibits electrical insulation when oxidized, is formed by, for example, a sputtering method to form an Al layer 13 having a thickness of 200 nm. Further, a resist layer 6 is formed to cover a region where a diode is to be formed by using a normal photolithography process.

さらに、陽極酸化をしようとするレジスト層６で覆われていないＡｌ層１３の領域を残して、それ以外全体を保護するレジスト層１４を形成した上で、図２の電解液１５の中に浸漬する。なお、電解液１５に対してＡｌ層１３を陽極側、白金電極１６を陰極側にして、電流が流せるように、定電流電源１７の陽極と局部オーミック電極１２との間、及び、定電流電源１７の陰極と白金電極１６との間を、それぞれ、絶縁導線１８と絶縁導線１９で接続する。 Further, a resist layer 14 that protects the entire region except for the region of the Al layer 13 that is not covered with the resist layer 6 to be anodized is formed, and then immersed in the electrolytic solution 15 of FIG. To do. In addition, between the anode of the constant current power source 17 and the local ohmic electrode 12 and the constant current power source so that a current can flow with the Al layer 13 on the anode side and the platinum electrode 16 on the cathode side with respect to the electrolyte solution 15. The cathode 17 and the platinum electrode 16 are connected by an insulated conductor 18 and an insulated conductor 19, respectively.

ところで、電解液１５としては、例えば、ホウ酸アンモニウム水溶液とエチレングリコールを混合した陽極酸化液を用いることができる。 By the way, as the electrolyte solution 15, for example, an anodic oxidation solution obtained by mixing an ammonium borate aqueous solution and ethylene glycol can be used.

定電流電源１７を動作させて通電すると、Ａｌ層５とｐ−エピタキシャル層１１とはショットキー接合を形成しているが、順方向の電圧が印加されることとなるので、定電流電源１７の陽極から出た電流は、絶縁導線１８、局部オーミック電極１２、ｐ^＋−エピタキシャル層１０、ｐ−エピタキシャル層１１、Ａｌ層１３を通って、電解液１５に流れ込み、さらに、対極の白金電極１６、絶縁導線１９を通って定電流電源１７の陰極に戻ってくる。 When the constant current power source 17 is operated and energized, the Al layer 5 and the p-epitaxial layer 11 form a Schottky junction, but a forward voltage is applied. The current from the anode flows into the electrolytic solution 15 through the insulated conductor 18, the local ohmic electrode 12, the p ⁺ -epitaxial layer 10, the p-epitaxial layer 11, and the Al layer 13, and further, the counter electrode platinum electrode 16, It returns to the cathode of the constant current power source 17 through the insulated conductor 19.

以上のように、陽極酸化電流が流れることで、レジスト層６で覆われずに電解液１５に接している領域のＡｌ層１３は陽極酸化される。一方、レジスト層６で覆われている領域のＡｌ層１３は電解液１５に接していないので電流が流れないことから酸化されずに金属のＡｌのままである。したがって、陽極酸化処理を行った後に、レジスト層６とレジスト層１４を有機溶剤等のレジスト剥離液で除去してやると、Ａｌからなりｐ−エピタキシャル層１１との界面にショットキー接合を形成するショットキー電極と、Ａｌ酸化物からなりエピタキシャル層界面の電気的安定性が得られるように保護する保護層が形成され、ＳｉＣショットキーバリアダイオードを構成する。 As described above, when the anodizing current flows, the Al layer 13 in the region in contact with the electrolytic solution 15 without being covered with the resist layer 6 is anodized. On the other hand, since the Al layer 13 in the region covered with the resist layer 6 is not in contact with the electrolytic solution 15, no current flows, so that it is not oxidized and remains as metallic Al. Therefore, if the resist layer 6 and the resist layer 14 are removed with a resist stripping solution such as an organic solvent after the anodic oxidation treatment, a Schottky junction that is made of Al and forms a Schottky junction at the interface with the p-epitaxial layer 11 is formed. A protective layer is formed to protect the electrodes and the electrical stability of the epitaxial layer interface, which is made of Al oxide, and constitutes a SiC Schottky barrier diode.

このＳｉＣショットキーバリアダイオードは、清浄なｐ−エピタキシャル層１１にＡｌ層１３を形成した後は、一切、そのｐ−エピタキシャル層１１の表面を露出させること無しに製造するようにしたので、ショットキー接合界面が極めて清浄であり、逆バイアス時のリーク電流が小さく良好なショットキー接合電気特性と良好な耐電圧を有するＳｉＣ半導体装置を製造することができる。 Since this SiC Schottky barrier diode is manufactured without exposing the surface of the p-epitaxial layer 11 after the Al layer 13 is formed on the clean p-epitaxial layer 11, the Schottky barrier diode is manufactured. A SiC semiconductor device having a very clean junction interface, a small leakage current at the time of reverse bias, good Schottky junction electrical characteristics, and good withstand voltage can be manufactured.

さらに、既に上記で述べたように、実施の形態２の製造方法においては、陽極酸化法により金属を酸化するようにしたので、金属としては、Ａｌに限られるものでは無く、ＳｉＣのエピタキシャル層と接することでショットキー接合が形成でき、陽極酸化が可能で金属酸化物が電気的絶縁性を有するような金属であれば、例えばＴｉのようなＡｌ以外の金属であっても良いことはいうまでもない。 Furthermore, as already described above, in the manufacturing method of the second embodiment, since the metal is oxidized by the anodic oxidation method, the metal is not limited to Al, and an SiC epitaxial layer and It goes without saying that a metal other than Al, such as Ti, may be used as long as it can form a Schottky junction by contact, can be anodized, and the metal oxide has electrical insulation. Nor.

実施の形態３．
実施の形態１や実施の形態２にて説明したＳｉＣ半導体装置のショットキー電極は、周端に電界が集中しやすい形状となっているが、エピタキシャル層の表面にＴｉ層を形成し、さらにその上に、ＡｌないしはＡｌ合金からなる導電層を形成してから、ダイオード形成領域上をレジスト層で覆い、覆われていない領域の前記導電層を除去して庇状電極部を形成し、さらに、希フッ酸に浸漬して庇状電極部をマスクにしてＴｉ層を酸化すれば、酸化されなかったＴｉ層からなる接合電極部と前記庇状電極部から構成されるショットキー電極は、周端が電界緩和される形状となり、さらに耐電圧特性の向上を図ることが可能となる。 Embodiment 3 FIG.
Although the Schottky electrode of the SiC semiconductor device described in the first embodiment or the second embodiment has a shape in which the electric field tends to concentrate on the peripheral edge, a Ti layer is formed on the surface of the epitaxial layer, and the On top, after forming a conductive layer made of Al or Al alloy, the diode formation region is covered with a resist layer, the conductive layer in the uncovered region is removed to form a bowl-shaped electrode portion, If the Ti layer is oxidized by dipping in dilute hydrofluoric acid using the saddle electrode portion as a mask, the Schottky electrode composed of the non-oxidized Ti layer and the saddle electrode portion has a peripheral edge. Becomes a shape in which the electric field is relaxed, and it is possible to further improve the withstand voltage characteristics.

図３は、この発明に係るＳｉＣ半導体装置の製造方法の実施の形態３の電界緩和形状を有するショットキー電極の製造工程を説明するための工程フロー図である。図１と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 3 is a process flow diagram for illustrating a process for manufacturing a Schottky electrode having an electric field relaxation shape according to Embodiment 3 of the method for manufacturing an SiC semiconductor device according to the present invention. The same reference numerals as those in FIG. 1 denote the same or corresponding parts, and thus description thereof is omitted.

なお、ここでは、ＳｉＣ基板は導電型がｎ型でドーパントが高濃度に添加された低抵抗のｎ^＋−ＳｉＣ基板１であって、そのｎ^＋−ＳｉＣ基板１の一主面に導電型がｎ型のＳｉＣのｎ−エピタキシャル層２が形成されており、図１の（ａ）から（ｄ）と同様の方法で、清浄なｎ−ＳｉＣエピタキシャル層２の表面に２００ｎｍの厚さのＴｉ層５を形成した時点を図３（ａ）に示して、これ以降の工程を以下に詳細に説明する。 Here, the SiC substrate is an n ⁺ -SiC substrate 1 of low resistance in which the conductivity type is n type and a dopant is added at a high concentration, and the conductivity type is on one main surface of the n ⁺ -SiC substrate 1. An n-type SiC n-epitaxial layer 2 is formed, and a Ti layer having a thickness of 200 nm is formed on the surface of the clean n-SiC epitaxial layer 2 in the same manner as in FIGS. The time when 5 is formed is shown in FIG. 3A, and the subsequent steps will be described in detail below.

まず、図３（ｂ）に示すように、Ｔｉ層５の上にＡｌないしはＡｌ合金からなる導電層２０を例えばスパッタリング法により成膜する。 First, as shown in FIG. 3B, a conductive layer 20 made of Al or an Al alloy is formed on the Ti layer 5 by, for example, a sputtering method.

次に、図３（ｃ）に示すように、通常の写真製版処理を用いて、ダイオードを形成しようとする領域上を覆うレジスト層６を形成する。 Next, as shown in FIG. 3C, a resist layer 6 is formed to cover the region where the diode is to be formed, using a normal photolithography process.

さらに、図３（ｄ）に示すように、レジスト層６で覆われていない領域のＡｌないしはＡｌ合金からなる導電層２０を、Ｈ_３ＰＯ_４、ＨＮＯ_３、及びＣＨ_３ＣＯＯＨを混合した燐酸系エッチング液で除去して、庇状電極部２１を形成する。 Further, as shown in FIG. 3D, a conductive layer 20 made of Al or an Al alloy in a region not covered with the resist layer 6 is mixed with a phosphoric acid-based material in which H ₃ PO ₄ , HNO ₃ , and CH ₃ COOH are mixed. By removing with an etching solution, a bowl-shaped electrode portion 21 is formed.

次に、この状態で、常温（２５℃）で１％の濃度の希フッ酸の溶液に３０秒間浸漬すると、図３（ｅ）に示すように、庇状電極部２１で覆われていない領域のＴｉ層５は酸化され、電気的絶縁性を有するＴｉ酸化物に変わり、保護層７が形成される。一方、庇状電極部２１で覆われている領域のＴｉ層５は、酸化されずに金属であるＴｉのままであり、接合電極部２２となる。実施の形態１においても述べたように、このような酸化反応はＴｉ層５に対して等方的に働くこととなるので、図３（ｅ）に示すように、庇状電極部２１の端の部分で覆われているＴｉ層５の部分も酸化されることとなって、保護層７は庇状電極部２１の下側に一部潜り込むように形成される。 Next, in this state, when immersed in a diluted hydrofluoric acid solution having a concentration of 1% at room temperature (25 ° C.) for 30 seconds, as shown in FIG. The Ti layer 5 is oxidized and changed to a Ti oxide having electrical insulation, and a protective layer 7 is formed. On the other hand, the Ti layer 5 in the region covered with the bowl-shaped electrode portion 21 is not oxidized but remains as Ti, which is a metal, and becomes the bonding electrode portion 22. As described in the first embodiment, such an oxidation reaction isotropically acts on the Ti layer 5, and as shown in FIG. The portion of the Ti layer 5 covered with this portion is also oxidized, and the protective layer 7 is formed so as to partially lie under the saddle electrode portion 21.

したがって、ＡｌないしはＡｌ合金からなる庇状電極部２１の周端は、Ｔｉからなる接合電極部２２に対して突き出す形状となっており、庇状電極部２１と接合電極部２２により構成されたショットキー電極は、周端が電界緩和される形状を有している。 Accordingly, the peripheral edge of the saddle-like electrode portion 21 made of Al or an Al alloy has a shape protruding from the joining electrode portion 22 made of Ti, and the shot formed by the saddle-like electrode portion 21 and the joining electrode portion 22. The key electrode has a shape in which the peripheral edge is relaxed by an electric field.

最後に、不要となったレジスト層６を有機溶剤等のレジスト剥離液で除去することにより、図３（ｆ）に示すように、ｎ−エピタキシャル層２の表面に、庇状電極部２１と接合電極部２２で構成され電界緩和形状を有したショットキー電極と、Ｔｉ酸化物からなる保護層７とが形成され、ＳｉＣショットキーバリアダイオードを構成する。 Finally, the resist layer 6 that is no longer needed is removed with a resist stripping solution such as an organic solvent, so that, as shown in FIG. A Schottky electrode composed of the electrode portion 22 and having an electric field relaxation shape and a protective layer 7 made of Ti oxide are formed to constitute a SiC Schottky barrier diode.

このＳｉＣショットキーバリアダイオードは、ショットキー接合界面が清浄であるだけでなく、ショットキー電極が電界緩和形状を有しているので、さらに耐電圧が向上したＳｉＣ半導体装置を製造することができる。 In this SiC Schottky barrier diode, not only is the Schottky junction interface clean, but also the Schottky electrode has an electric field relaxation shape, so that a SiC semiconductor device with further improved withstand voltage can be manufactured.

さらに、このショットキー電極の電界緩和形状は、庇状電極部２１と、この庇状電極部２１をマスクとして下地のＴｉ層５を酸化して形成した接合電極部２２とから構成されているので、接合電極部２２の全周に対して庇状電極部２１の周端が庇状に突き出すようにセルフアライメントで形成されることとなり、庇状電極部２１と接合電極部２２の位置ずれが生じるようなことが無く、その結果、ショットキー電極の全周にわたってその周端の電界緩和形状が安定して確実に形成できるという効果がある。したがって、耐電圧が向上したＳｉＣ半導体装置が容易に実現できる。 Further, the electric field relaxation shape of the Schottky electrode is composed of a bowl-shaped electrode part 21 and a junction electrode part 22 formed by oxidizing the underlying Ti layer 5 using the bowl-shaped electrode part 21 as a mask. Then, the peripheral edge of the bowl-shaped electrode part 21 is formed by self-alignment so that the circumferential edge of the bowl-shaped electrode part 21 protrudes in a bowl shape with respect to the entire circumference of the junction electrode part 22, and the positional deviation between the bowl-shaped electrode part 21 and the junction electrode part 22 occurs. As a result, there is an effect that the electric field relaxation shape of the peripheral edge can be stably and reliably formed over the entire periphery of the Schottky electrode. Therefore, an SiC semiconductor device with improved withstand voltage can be easily realized.

なお、上記では、エピタキシャル層の導電型がｎ型の場合についてのみ説明したが、エピタキシャル層の導電型がｐ型であっても、この発明に係る実施の形態３の製造方法を適用できることはいうまでもない。 In the above description, only the case where the conductivity type of the epitaxial layer is n-type has been described. However, even if the conductivity type of the epitaxial layer is p-type, the manufacturing method of the third embodiment according to the present invention can be applied. Not too long.

実施の形態４．
実施の形態３の電界緩和形状を有するショットキー電極の製造方法においては、庇状電極部をマスクとしてＴｉ層を酸化することで接合電極部をセルフアライメントで形成するようにしたが、先に接合電極部を形成しておいてから、その上に庇状電極部を形成するようにしても良い。この場合は、導電層を庇状電極部に加工するために用いるレジスト層を形成する際の写真製版処理において、先に形成されてその上が導電層で覆われて位置を目視確認できない接合電極部の全周に対して、レジスト層の形成位置を確実に位置決めする必要があり、実施の形態３に比べると手間がかかる。しかし、接合電極部の形成としては、実施の形態１で説明したＴｉを希フッ酸で酸化する製造方法、ないしは、実施の形態２にて説明した陽極酸化を用いた製造方法のいずれも用いることが可能で、接合電極部を構成する金属としては、Ｔｉに限られることが無く、ＳｉＣのエピタキシャル層と接することでショットキー接合が形成でき、陽極酸化が可能で金属酸化物が電気的絶縁性を有するような金属であれば用いることができる。さらに、庇状電極部を形成するのと同時に、例えばワイヤーパッド電極へのＡｌないしはＡｌ合金からなる配線も形成することが可能で、工程を簡略化できる。 Embodiment 4 FIG.
In the manufacturing method of the Schottky electrode having the electric field relaxation shape according to the third embodiment, the bonding electrode portion is formed by self-alignment by oxidizing the Ti layer using the bowl-shaped electrode portion as a mask. After forming the electrode part, the bowl-shaped electrode part may be formed thereon. In this case, in the photoengraving process when forming a resist layer used to process the conductive layer into a bowl-shaped electrode portion, a bonding electrode that is formed first and is covered with a conductive layer so that the position cannot be visually confirmed. It is necessary to reliably position the formation position of the resist layer with respect to the entire circumference of the portion, which is troublesome as compared with the third embodiment. However, as the formation of the bonding electrode portion, any of the manufacturing method of oxidizing Ti described in Embodiment 1 with dilute hydrofluoric acid or the manufacturing method using anodization described in Embodiment 2 should be used. The metal constituting the junction electrode portion is not limited to Ti, and can form a Schottky junction by being in contact with the SiC epitaxial layer, enabling anodic oxidation, and the metal oxide is electrically insulating. If it is a metal which has this, it can be used. Furthermore, at the same time as forming the bowl-shaped electrode portion, for example, a wiring made of Al or Al alloy to the wire pad electrode can be formed, and the process can be simplified.

図４は、この発明に係るＳｉＣ半導体装置の製造方法の実施の形態４の電界緩和形状を有するショットキー電極の製造工程を説明するための工程フロー図である。図１及び図３と同一符号は同一又は相当部分を示すので説明を省略する。 FIG. 4 is a process flow diagram for illustrating a process for manufacturing a Schottky electrode having an electric field relaxation shape according to the fourth embodiment of the method for manufacturing an SiC semiconductor device according to the present invention. The same reference numerals as those in FIG. 1 and FIG.

なお、ここでは、ＳｉＣ基板は導電型がｎ型でドーパントが高濃度に添加された低抵抗のｎ^＋−ＳｉＣ基板１であって、そのｎ^＋−ＳｉＣ基板１の一主面に導電型がｎ型のＳｉＣのｎ−エピタキシャル層２が形成されており、実施の形態１の製造方法を示す図１の（ａ）から（ｈ）と同様の方法で、清浄なｎ−ＳｉＣエピタキシャル層２の表面に、Ｔｉからなりｎ−エピタキシャル層２との界面にショットキー接合を形成する接合電極部２２（図１のショットキー電極８に相当）と、Ｔｉ酸化物からなりエピタキシャル層界面を保護する保護層７が形成された時点を図４（ａ）に示して、これ以降の工程を以下に詳細に説明する。 Here, the SiC substrate is an n ⁺ -SiC substrate 1 of low resistance in which the conductivity type is n type and a dopant is added at a high concentration, and the conductivity type is on one main surface of the n ⁺ -SiC substrate 1. An n-type SiC n-epitaxial layer 2 is formed, and a clean n-SiC epitaxial layer 2 is formed in the same manner as in FIGS. 1A to 1H showing the manufacturing method of the first embodiment. A junction electrode portion 22 (corresponding to the Schottky electrode 8 in FIG. 1) that forms Ti on the surface and forms a Schottky junction at the interface with the n-epitaxial layer 2 and protection that protects the epitaxial layer interface made of Ti oxide. The time when the layer 7 is formed is shown in FIG. 4A, and the subsequent steps will be described in detail below.

なお、この接合電極部２２と保護層７が、実施の形態３の陽極酸化を用いた製造方法で形成されても良いことはいうまでもない。 Needless to say, the bonding electrode portion 22 and the protective layer 7 may be formed by the manufacturing method using anodization according to the third embodiment.

図４（ｂ）に示すように、ＡｌないしはＡｌ合金からなる導電層２０を例えばスパッタリング法により成膜する。 As shown in FIG. 4B, a conductive layer 20 made of Al or an Al alloy is formed by sputtering, for example.

次に、図４（ｃ）に示すように、通常の写真製版処理を用いて、ダイオードを形成しようとする領域上を覆うレジスト層６を形成する。この際、接合電極部２２は導電層２０で覆われて位置を目視確認できないので、例えば、あらかじめダイオードを形成しない位置に位置決めのためのアライメントマークを形成しておき、このアライメントマークを覆い隠す導電層２０を除去する工程を行った上で、このアライメントマークを基準に接合電極部２２と写真製版処理で形成しようとするレジスト層６との位置決めを確実に行うようにする。 Next, as shown in FIG. 4C, a resist layer 6 is formed to cover the region where the diode is to be formed, using a normal photolithography process. At this time, since the bonding electrode portion 22 is covered with the conductive layer 20 and the position cannot be visually confirmed, for example, an alignment mark for positioning is formed in advance at a position where a diode is not formed, and the conductive electrode is covered with the alignment mark. After performing the step of removing the layer 20, the bonding electrode portion 22 and the resist layer 6 to be formed by photolithography are surely positioned with reference to the alignment mark.

なお、ＡｌないしはＡｌ合金からなる例えばワイヤーパッド電極へ接続するための配線も同時に形成するのであれば、この配線に対応したレジストパターンも同時に形成しておく。 If wiring for connecting to, for example, a wire pad electrode made of Al or an Al alloy is also formed at the same time, a resist pattern corresponding to this wiring is also formed at the same time.

次に、図４（ｄ）に示すように、レジスト層６で覆われていない領域のＡｌないしはＡｌ合金からなる導電層２０を、Ｈ_３ＰＯ_４、ＨＮＯ_３、及びＣＨ_３ＣＯＯＨを混合した燐酸系エッチング液で除去して、庇状電極部２１を形成する。配線に対応したレジストパターンが形成されてあれば、配線も同時に形成される。 Next, as shown in FIG. 4D, the conductive layer 20 made of Al or an Al alloy in a region not covered with the resist layer 6 is mixed with phosphoric acid in which H ₃ PO ₄ , HNO ₃ , and CH ₃ COOH are mixed. The bowl-shaped electrode part 21 is formed by removing with a system etching solution. If a resist pattern corresponding to the wiring is formed, the wiring is also formed at the same time.

最後に、不要となったレジスト層６を有機溶剤等のレジスト剥離液で除去することにより、図４（ｅ）に示すように、ｎ−エピタキシャル層２の表面に、庇状電極部２１と接合電極部２２で構成され電界緩和形状を有したショットキー電極と、Ｔｉ酸化物からなる保護層７とが形成され、ＳｉＣショットキーバリアダイオードを構成する。 Finally, the resist layer 6 that is no longer needed is removed with a resist stripping solution such as an organic solvent, thereby joining the bowl-shaped electrode portion 21 to the surface of the n-epitaxial layer 2 as shown in FIG. A Schottky electrode composed of the electrode portion 22 and having an electric field relaxation shape and a protective layer 7 made of Ti oxide are formed to constitute a SiC Schottky barrier diode.

さらに、実施の形態４におけるショットキー電極の製造方法では、先に接合電極部を形成しておいてから、その上に庇状電極部を形成するようにしたので、接合電極部を構成する金属はＴｉに限られることが無く、ＳｉＣのエピタキシャル層と接することでショットキー接合が形成でき、陽極酸化が可能で金属酸化物が電気的絶縁性を有するような金属であれば、例えばＡｌのようなＴｉ以外の金属であっても良いという効果がある。 Furthermore, in the Schottky electrode manufacturing method according to the fourth embodiment, since the joining electrode portion is formed first and then the bowl-shaped electrode portion is formed thereon, the metal constituting the joining electrode portion Is not limited to Ti, and a Schottky junction can be formed by being in contact with an SiC epitaxial layer, and if it is a metal that can be anodized and the metal oxide has electrical insulation, for example, Al There is an effect that a metal other than Ti may be used.

さらに、庇状電極部を形成するのと同時に、例えばワイヤーパッド電極へのＡｌないしはＡｌ合金からなる配線も形成することが可能で、工程を簡略化できるという効果がある。 Further, at the same time as forming the bowl-shaped electrode portion, it is possible to form, for example, a wiring made of Al or an Al alloy to the wire pad electrode, and the process can be simplified.

この発明に係るＳｉＣ半導体装置の製造方法の実施の形態１の工程フロー図である。It is a process flow diagram of Embodiment 1 of the manufacturing method of the SiC semiconductor device which concerns on this invention. この発明に係るＳｉＣ半導体装置の製造方法の実施の形態２の酸化方法として陽極酸化法を用いた製造方法を説明するための構成図である。It is a block diagram for demonstrating the manufacturing method using the anodic oxidation method as the oxidation method of Embodiment 2 of the manufacturing method of the SiC semiconductor device which concerns on this invention. この発明に係るＳｉＣ半導体装置の製造方法の実施の形態３の工程フロー図である。It is a process flow figure of Embodiment 3 of the manufacturing method of the SiC semiconductor device which concerns on this invention. この発明に係るＳｉＣ半導体装置の製造方法の実施の形態４の工程フロー図である。It is a process flow figure of Embodiment 4 of the manufacturing method of the SiC semiconductor device which concerns on this invention.

符号の説明Explanation of symbols

１ｎ^＋−ＳｉＣ基板
２ｎ−エピタキシャル層
５Ｔｉ層
６レジスト層
７保護層
８ショットキー電極
９半絶縁性ＳｉＣ基板
１１ｐ−エピタキシャル層
１３Ａｌ層
１４レジスト層
２０導電層
２１庇状電極部
２２接合電極部
1 n ⁺ -SiC substrate 2 n-epitaxial layer 5 Ti layer 6 resist layer 7 protective layer 8 Schottky electrode 9 semi-insulating SiC substrate 11 p-epitaxial layer 13 Al layer 14 resist layer 20 conductive layer 21 bowl-shaped electrode portion 22 Bonding electrode

Claims

ＳｉＣ基板の一主面上に形成されたＳｉＣのエピタキシャル層の表面に、酸化されると電気的絶縁性を示す金属からなる金属層を形成する工程と、
前記金属層の表面のダイオード形成領域上を覆うレジスト層を形成する工程と、
少なくとも前記レジスト層で覆われていない領域の前記金属層を酸化する工程と、
前記レジスト層を除去する工程と、
よりなることを特徴とする半導体装置の製造方法。 Forming a metal layer made of a metal that exhibits electrical insulation when oxidized on the surface of an SiC epitaxial layer formed on one main surface of the SiC substrate;
Forming a resist layer covering the diode formation region on the surface of the metal layer;
Oxidizing the metal layer at least in a region not covered with the resist layer;
Removing the resist layer;
A method for manufacturing a semiconductor device, comprising:

エピタキシャル層がｐ型の導電型を有し、金属を陽極酸化して酸化することを特徴とする請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the epitaxial layer has a p-type conductivity type, and the metal is anodized and oxidized.

ＳｉＣ基板の一主面上に形成されたＳｉＣのエピタキシャル層の表面に、酸化されると電気的絶縁性を示す金属からなる金属層を形成する工程と、
前記金属層の上にＡｌないしはＡｌ合金からなる導電層を形成する工程と、
前記導電層の表面のダイオード形成領域上を覆うレジスト層を形成する工程と、
少なくとも前記レジスト層で覆われていない領域の前記導電層を除去して庇状電極部を形成する工程と、
少なくとも前記庇状電極部で覆われていない領域の前記金属層を酸化する工程と、
前記レジスト層を除去する工程と、
よりなる半導体装置の製造方法。 Forming a metal layer made of a metal that exhibits electrical insulation when oxidized on the surface of an SiC epitaxial layer formed on one main surface of the SiC substrate;
Forming a conductive layer made of Al or Al alloy on the metal layer;
Forming a resist layer covering the diode formation region on the surface of the conductive layer;
Removing at least the conductive layer in a region not covered with the resist layer to form a bowl-shaped electrode portion;
Oxidizing at least the metal layer in a region not covered with the bowl-shaped electrode portion;
Removing the resist layer;
A method for manufacturing a semiconductor device.

金属がＴｉで、希フッ酸に浸漬して酸化することを特徴とする請求項１又は請求項３のいずれかに記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 1, wherein the metal is Ti and is oxidized by being immersed in dilute hydrofluoric acid.

ＳｉＣ基板と、
前記ＳｉＣ基板の一主面上に形成されたＳｉＣのエピタキシャル層と、
前記エピタキシャル層の一主面におけるダイオード形成領域上に形成され、酸化されると電気的絶縁性を示す金属からなり、前記エピタキシャル層とショットキー接合されたショットキー電極と、
前記エピタキシャル層の一主面における保護されるべき領域上に形成され、酸化されると電気的絶縁性を示す金属の酸化物からなる保護層と、
を備えた半導体装置。 A SiC substrate;
An epitaxial layer of SiC formed on one main surface of the SiC substrate;
A Schottky electrode formed on a diode formation region on one principal surface of the epitaxial layer and made of a metal that exhibits electrical insulation when oxidized, and Schottky junction with the epitaxial layer;
A protective layer made of a metal oxide that is formed on a region to be protected in one principal surface of the epitaxial layer and that exhibits electrical insulation when oxidized;
A semiconductor device comprising:

エピタキシャル層がｐ型の導電型を有し、金属が陽極酸化法により酸化されることを特徴とする請求項５に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein the epitaxial layer has p-type conductivity, and the metal is oxidized by an anodic oxidation method.

ＳｉＣ基板と、
前記ＳｉＣ基板の一主面上に形成されたＳｉＣのエピタキシャル層と、
前記エピタキシャル層の一主面におけるダイオード形成領域上に形成され、酸化されると電気的絶縁性を示す金属からなり、前記エピタキシャル層とショットキー接合された接合電極部と、
前記接合電極部上に形成され、前記接合電極部の周端よりも突き出た庇状のＡｌないしはＡｌ合金からなり、前記接合電極部と一体になってショットキー電極を構成する、庇状電極部と、
前記エピタキシャル層の一主面における保護されるべき領域上に形成され、酸化されると電気的絶縁性を示す金属の酸化物からなる保護層と、
を備えた半導体装置。 A SiC substrate;
An epitaxial layer of SiC formed on one main surface of the SiC substrate;
Formed on a diode formation region in one principal surface of the epitaxial layer, and made of a metal that exhibits electrical insulation when oxidized, and a junction electrode portion that is Schottky-bonded to the epitaxial layer;
A bowl-shaped electrode part formed on the junction electrode part and made of a bowl-like Al or Al alloy protruding from the peripheral end of the junction electrode part, and constituting a Schottky electrode integrally with the junction electrode part When,
A protective layer made of a metal oxide that is formed on a region to be protected in one principal surface of the epitaxial layer and that exhibits electrical insulation when oxidized;
A semiconductor device comprising:

金属がＴｉで、希フッ酸に浸漬して酸化されることを特徴とする請求項５又は請求項７のいずれかに記載の半導体装置。 8. The semiconductor device according to claim 5, wherein the metal is Ti and is oxidized by being immersed in dilute hydrofluoric acid.