JP2007215164A - 固体撮像装置およびその駆動方法 - Google Patents

Abstract

【課題】フォトダイオードへの電荷蓄積時に、半導体基板からの電荷注入が発生するといった事態を防止可能な固体撮像装置を提供する。
【解決手段】固体撮像装置３０は、固体撮像素子４０と駆動パルス制御部５０とを備える。固体撮像素子４０は、半導体基板４７と、半導体基板４７上に２次元状に形成される複数のフォトダイオード４１と、フォトダイオード４１ごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤ４３とを有する。駆動パルス制御部５０は、読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを順次印加し、前記変化の順における最後の読出ゲートに隣接する非読出ゲートの内少なくとも１つに対して、前記変化の順における最初から最後までの間において、ＬＯＷ電圧状態を維持する駆動パルスを印加する。
【選択図】図７

Description

本発明は、ＣＣＤイメージセンサ等の固体撮像装置およびその駆動方法に関し、特に、長秒蓄積時における白キズ対策の技術に関する。

近年、８００万画素等にまで固体撮像装置の高画素化が進み、銀塩なみの静止画を撮影したり、動画を撮影したりすることが可能になっている。ところで、いわゆるスミア現象が非常に少ない固体撮像装置として、フレームインターライン転送固体撮像装置（以下ＦＩＴＣＣＤと称する）が開発されている。

以下、図面を参照しながら、従来のＦＩＴＣＣＤの構成およびそのＦＩＴＣＣＤの駆動方法について説明する。

図１６は、ＦＩＴＣＣＤの一部の領域を拡大して示した図である。
まず、ＦＩＴＣＣＤの構成について説明する。

図１６において、固体撮像装置１００は、不図示の半導体基板上に２次元状に配設されるフォトダイオード１０１と、フォトダイオード１０１に蓄積された信号電荷を垂直方向へ転送するための垂直ＣＣＤ１０２と、垂直ＣＣＤ１０２によって転送された信号電荷を蓄積するための蓄積領域（不図示）と、蓄積領域に蓄積された電荷を水平方向へ転送するための水平ＣＣＤ（不図示）と、水平ＣＣＤによって転送された信号電荷を検知し出力する出力部（不図示）と、不要電荷を排出するためのドレイン部（不図示）とを備える。

垂直ＣＣＤ１０２は、チャンネル領域と、フォトダイオード１０１から信号電荷を読み出すための読み出し電極としての機能を有する転送電極（以下、「読出ゲート」とも記す。）１０５ａ，１０５ｂ，１０５ｃ，１０５ｄと、フォトダイオード１０１から信号電荷を読み出すための読み出し電極としての機能を有しない転送電極（以下、「非読出ゲート」とも記す。）１０４ａ，１０４ｂ，１０４ｃ，１０４ｄとから構成される。

次いで、従来の駆動方法について、図１７に示される電圧波形図を用いて説明する。
図１７において、φ１は読出ゲート１０５ａ，１０５ｃにそれぞれ印加される電圧パルスであり、φ２は非読出ゲート１０４ｂ，１０４ｄにそれぞれ印加される電圧パルスであり、φ３は読出ゲート１０５ｂ，１０５ｄにそれぞれ印加される電圧パルスであり、φ４は非読出ゲート１０４ａ，１０４ｃにそれぞれ印加される電圧パルスである。

従来の駆動方法では、垂直期間で電荷の非読み出し時である、例えばフォトダイオード１０１に電荷を集積している期間ｔ４では、電圧パルスφ１，φ３がＬレベルになり、電圧パルスφ２，φ４がＨレベルとなっている。すなわち、従来の駆動方法においては、垂直期間で電荷の非読み出し時である、例えばフォトダイオード１０１に電荷を集積している期間ｔ４では、電圧パルスφ１，φ３をＬレベルとし、電荷の読み出し期間ｔ２におけるＨレベルとは反対の極性とされている。

これにより、読出ゲート１０５ａ，１０５ｂ，１０５ｃ，１０５ｄの重なり部の電位が電圧パルスＬレベル印加時には非空乏化状態となり、読出ゲート１０５ａ，１０５ｂ，１０５ｃ，１０５ｄの重なり部の直下にホールが蓄積される。このため、Ｌレベル印加時には暗電流の発生が非常に少なくなる。したがって、フォトダイオード１０１と読出ゲート１０５ａ，１０５ｂ，１０５ｃ，１０５ｄの重なり部での暗電流の発生がいちじるしく減少し、再生画像の品質が改善される。
特許第２８５１６３１号公報

しかしながら、従来の駆動方法では、読出ゲート直下にホールを蓄積させ暗電流増加を防止するとき、ホールが蓄積されすぎると半導体基板電位を不安定にし、半導体基板からフォトダイオードへの不要な電荷の逆注入が発生しやすくなる。

すなわち、フォトダイオードに２垂直期間以上電荷を蓄積させる長秒蓄積モード（以下、長時間蓄積モードとも記す。）においては、蓄積されたホールのため半導体基板のポテンシャルがずれ、白キズが発生するだけでなく、フォトダイオードに蓄積された電荷の読み出しの邪魔になり、垂直ＣＣＤのチャンネルにも不要な電荷が注入され、読み出した電荷の転送の邪魔にもなる。

特に微細化が進み電界集中が起こりやすい状況で、係る問題が顕著になる。
そこで、本発明は、フォトダイオードへの電荷蓄積時に、半導体基板電位が不安定になり、半導体基板からの電荷注入が発生するといった事態を防止することができる固体撮像装置およびその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明に係る固体撮像装置においては、半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、前記駆動パルス制御手段は、各前記読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを順次印加し、前記変化の順における最後の読出ゲートに隣接する非読出ゲートの内少なくとも１つに対して、前記変化の順における最初から最後までの間において、ＬＯＷ電圧状態を維持する駆動パルスを印加することを特徴とする。

これにより、読出ゲートのＬＯＷ電圧状態時に蓄積されたホールが開放され、解放されたホールが非読出ゲートの方向に円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。特に、フォトダイオードの電荷蓄積時に半導体基板のＶｓｕｂを下げる駆動をした場合についても、半導体基板が安定するので、Ｖｓｕｂを下げても注入の問題は生じない。

また、本発明に係る固体撮像装置においては、半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、前記固体撮像素子は、Ｎ回の読出動作により全てのフォトダイオードに蓄積された電荷を前記垂直ＣＣＤに読み出すことができ、前記駆動パルス制御手段は、Ｎ個の読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを順次印加し、前記変化の順におけるＮ−１番目およびＮ番目のいずれかの読出ゲートに隣接する非読出ゲートの内少なくとも１つに対して、前記変化の順におけるＮ−１番目からＮ番目までの間において、ＬＯＷ電圧状態にする駆動パルスを印加することを特徴とすることもできる。

これによっても、読出ゲートのＬＯＷ電圧状態時に蓄積されたホールが開放され、解放されたホールが非読出ゲートの方向に円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。特に、フォトダイオードの電荷蓄積時に半導体基板のＶｓｕｂを下げる駆動をした場合についても、半導体基板が安定するので、Ｖｓｕｂを下げても注入の問題は生じない。

また、本発明に係る固体撮像装置においては、半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、前記駆動パルス制御手段は、各前記読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に同時に変化させる駆動パルスを印加することを特徴とすることもできる。

これにより、１ヶ所の読出ゲートの下にホールが集まる前に開放されるため、解放されたホールが非読出ゲートの方向に円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。

また、本発明に係る固体撮像装置においては、前記駆動パルス制御手段は、さらに各前記非読出ゲートに対して、前記読出ゲートに対する駆動パルスが待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化されるのと同時に、ＭＩＤＤＬＥ電圧状態からＬＯＷ電圧状態に変化させる駆動パルスを印加することを特徴とすることができる。

これにより、解放されたホールが非読出ゲートの方向にさらに円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。

また、本発明に係る固体撮像装置においては、前記固体撮像素子は、Ｎ回の読出動作により全てのフォトダイオードに蓄積された電荷を前記垂直ＣＣＤに読み出すことができ、前記駆動パルス制御手段は、さらに、１フィールドまたは１フレームの転送動作の開始時に、転送につなげるためのつなぎ動作として、Ｎ個の読出ゲートと少なくともＮ個以上の非読出しゲートとからなる連続するゲートに対して、ゲートの全てがＬＯＷ電圧の状態から、各ゲートを順にＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを印加することを特徴とすることができる。

これにより、各ゲートには、異なるタイミングで電圧状態が変化するパルスが印加され、不要な電荷が拡散され、半導体基板からの電荷注入が発生する事態が防止される。したがって、ホール移動時に発生する電荷による白キズを防止することができる。

また、本発明に係る固体撮像装置においては、前記駆動パルス制御手段は、前記つなぎ動作を（ａ）最初のフィールド転送の開始時、または（ｂ）垂直ＣＣＤの高速転送の開始時に行なうことを特徴とすることもできる。

これにより、垂直転送が開始される前において不要な電荷の逆注入が抑制され、白キズの発生を回避することができる。

また、本発明に係る固体撮像装置においては、前記駆動パルス制御手段は、さらに、露光期間の終了以前にオーバーフローバリアを高く変化させて前記読み出しゲートの障壁高さまで信号電荷を蓄積させる第１バイアス変調と、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前にオーバーフローバリアの高さを低く変化させる第２バイアス変調とを行い、前記露光期間終了後で前記第２バイアス変調の前に、前記つなぎ動作を行なうことを特徴とすることもできる。

これにより、ブルーミングを防止することができる。
また、本発明に係る固体撮像装置においては、半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、前記固体撮像素子は、Ｎ回の読出動作により全てのフォトダイオードに蓄積された電荷を前記垂直ＣＣＤに読み出すことができ、前記駆動パルス制御手段は、さらに、１フィールドまたは１フレームの転送動作の開始時に、転送につなげるためのつなぎ動作として、Ｎ個の読出ゲートと少なくともＮ個以上の非読出しゲートとからなる連続するゲートに対して、ゲートの全てがＬＯＷ電圧の状態から各ゲートを順にＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを印加することを特徴とする。

これによっても、各ゲートには、異なるタイミングで電圧状態が変化するパルスが印加され、不要な電荷が拡散され、半導体基板からの電荷注入が発生する事態が防止される。したがって、ホール移動時に発生する電荷による白キズを防止することができる。

なお、本発明は、このような固体撮像装置として実現することができるだけでなく、このような固体撮像装置が備える特徴的な手段をステップとする駆動方法として実現したり、それらのステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して配信することができるのは言うまでもない。さらに、このような固体撮像装置を備えるカメラとして構成することもできる。

以上の説明から明らかなように、本発明に係る固体撮像装置によれば、読出ゲートのＬＯＷ電圧状態時に蓄積されたホールが開放され、解放されたホールが非読出ゲートの方向に円滑に順次分散される。したがって、ホール蓄積状態では半導体基板電位が不安定になり、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。特に、フォトダイオードの電荷蓄積時に半導体基板のＶｓｕｂを下げる駆動をした場合についても、半導体基板が安定するので、Ｖｓｕｂを下げても注入の問題は生じることはない。

よって、本発明により、白キズの発生が防止され、デジタルカメラが普及してきた今日における本願発明の実用的価値は極めて高い。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。

（実施の形態１）
図１は、本実施の形態に係る固体撮像装置を利用したカメラの構成を示す図である。

図１に示されるようにカメラ１は、被写体の光学像を撮像素子に結像させるレンズ１０と、レンズ１０を通過した光学像の光学処理を行うミラーや、メカニカルシャッタ（メカシャッタ）などの光学系２０と、本願発明に係る固体撮像装置３０と、信号処理部６０と、デジタルシグナルプロセッサ（以下、「ＤＳＰ」とも記す。）７０等とを備える。

固体撮像装置３０は、固体撮像素子４０と、駆動パルス制御部５０とを備える。
固体撮像素子４０は、ＣＣＤイメージセンサ等により実現され、受光量に応じた画素信号を出力する。

駆動パルス制御部５０は、ＤＳＰ７０の指示に従って、固体撮像素子４０に対して種々の駆動パルスを種々のタイミングで発生させることにより、固体撮像素子４０を駆動する。

信号処理部６０は、固体撮像素子４０から出力されるフィールドスルーの信号と出力信号との差分をとるＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路６１と、ＣＤＳ回路６１から出力されるＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）レベルの信号を検出するＯＢクランプ回路６２と、ＯＢレベルと有効画素の信号レベルとの差分をとり、その差分のゲインを調整するＧＣＡ（Ｇａｉｎ Ｃｏｎｔｒｏｌ Ａｍｐｌｉｆｉｅｒ）６３と、ＧＣＡ６３から出力されたアナログ信号をデジタル信号に変換するＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）６４等とから構成される。

ＤＳＰ７０は、ＡＤＣ６４から出力されたデジタル信号に信号処理を施すと共に、駆動パルス制御部５０の制御を行う。

図２は、図１に示される固体撮像素子４０の構成を示すブロック図である。
図２に示されるように、固体撮像素子４０は、インターライン・トランスファ（ＩＴ）型のＣＣＤイメージセンサであり、半導体基板４７と、半導体基板４７上に二次元配列された複数のフォトダイオード４１と、複数の読み出しゲート部４２と、複数の垂直ＣＣＤ４３と、水平ＣＣＤ４５と、出力アンプ４６と、基板バイアス電圧発生回路８０と、トランジスタＱ１とを有する。また、同図には、固体撮像素子の半導体基板４７のバイアス電圧（以下、基板バイアスとも呼ぶ。）Ｖｓｕｂを変調する回路として、トランジスタＱ２、抵抗Ｒ１〜Ｒ３、コンデンサＣも併せて図示されている。

この基板バイアスＶｓｕｂの制御によって、フレーム読み出し時における飽和信号電荷量Ｑｓの減少を見込んで、予めその減少分を増加させておくように構成されている。ここでフレーム読み出しは、露光時間経過後に光学系２０のメカニカルシャッタ（図外）を閉状態にして、奇数ラインの信号電荷と偶数ラインの信号電荷をフィールド単位に読み出す方式をいい、１枚の静止画像を取得する場合によく用いられる。

図２において、複数のフォトダイオード４１は二次元配列され撮像エリア４４を形成する。各フォトダイオード４１は、入射光をその光量に応じた信号電荷に変換して蓄積する。各フォトダイオード４１は例えばＰＮ接合のフォトダイオードからなっている。垂直列をなすフォトダイオード４１に蓄積された信号電荷は、読み出しゲート部４２に読み出しパルスＸＳＧが印加されることにより垂直ＣＣＤ４３に読み出される。

垂直ＣＣＤ４３は、フォトダイオード４１の垂直列ごとに設けられ、各フォトダイオード４１から読み出しゲート部４２を介して読み出された信号電荷を水平ＣＣＤ４５に垂直転送する。ＩＴ方式の固体撮像素子の場合、各垂直ＣＣＤ４３には、例えば６相の垂直転送クロックφＶ１〜φＶ６によって転送駆動するための垂直転送ゲート電極が図１６の場合と同様に繰り返し配置され、フォトダイオード４１から読み出された信号電荷を順に垂直方向に転送する。これにより、複数の垂直ＣＣＤ４３から水平ブランキング期間において１走査線（１ライン）分の信号電荷が水平ＣＣＤ４５に出力される。６相の垂直転送クロックφＶ１〜φＶ６の内２相目と４相目と６相目のφＶ２とφＶ４とφＶ６は、垂直転送のためのローレベルとミドルレベルの２値をとりうる。これに対して、１相目、３層目および５相目に対応する垂直転送ゲート電極は、読み出しゲート部４２の読み出しゲート電極も兼用しているので、垂直転送クロックφＶ１とφＶ３とφＶ５は、ローレベル、ミドルレベルおよびハイレベルの３値をとりうる。この３値目のハイレベルのパルスは読み出しゲート部４２に与えられる読み出しパルスＸＳＧとなる。

なお、垂直ＣＣＤ４３が垂直転送クロックφＶ１〜φＶ８によって転送駆動する構成である場合には、８相の垂直転送クロックφＶ１〜φＶ８の内２相目と４相目と６相目と８相目のφＶ２とφＶ４とφＶ６とＶ８とは、非読出ゲートに印加され、垂直転送クロックφＶ１とφＶ３とφＶ５とφＶ７は、読出ゲートに印加されるが、ここでは、６層駆動の場合を主として説明する。

水平ＣＣＤ４５は、水平ブランキング期間において複数の垂直ＣＣＤ４３から転送された１ライン分の電荷を１水平走査期間内で順次水平転送し、出力アンプ４６を介して出力する。この水平ＣＣＤ４５は、例えば２相の水平転送クロックφＨ１，φＨ２によって転送駆動され、複数本の垂直ＣＣＤ４３から移された１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。

出力アンプ４６は、水平ＣＣＤ４５によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。

基板バイアス電圧発生回路８０は、基板バイアス電圧Ｖｓｕｂを発生し、トランジスタＱ１を介して半導体基板４７に印加する。この基板バイアスＶｓｕｂは、ＶｓｕｂＣｏｎｔ信号の制御の下で、トランジスタＱ２がオフのときは第１のバイアス電圧に、トランジスタＱ２がオンのときはより低電圧の第２のバイアス電圧に設定される。

上記の固体撮像素子４０は、半導体基板（以下、単に基板とも呼ぶ）４７上に形成される。半導体基板４７には、フォトダイオード４１に蓄積された信号電荷を半導体基板４７へ掃き出すための基板シャッタパルスφＳＵＢなどの各種のタイミング信号が印加される。なお、基板シャッタパルスφＳＵＢによる基板シャッタ機能は電子シャッタとも呼ばれる。

図３は、フォトダイオード４１および垂直ＣＣＤ４３周辺の基板深さ方向の構造を示す断面図である。

同図において、例えばＮ型の半導体基板４７の表面にＰ型ウェル領域９１が形成されている。Ｐ型ウェル領域９１の表面にはＮ型の信号電荷蓄積領域９２が形成され、さらにその上にＰ＋型の正孔蓄積領域９３が形成され、フォトダイオード４１が構成されている。

このフォトダイオード４１に蓄積される信号電荷ｅの電荷量は、Ｐ型ウェル領域９１で構成されるオーバーフローバリアＯＦＢのポテンシャルバリアの高さによって決定される。このオーバーフローバリアＯＦＢは、フォトダイオード４１に蓄積される飽和信号電荷量Ｑｓを決めるものであり、蓄積電荷量がこの飽和信号電荷量Ｑｓを越えた場合、越えた分の電荷がポテンシャルバリアを越えて半導体基板４７側へ掃き出される。

このようにして、いわゆる縦型オーバーフロードレイン構造のフォトダイオード４１が構成されている。

フォトダイオード４１の横方向には、Ｐ型ウェル領域９１の内読み出しゲート部４２を構成する部分を介してＮ型の信号電荷転送領域９５およびＰ＋型のチャンネルストッパ領域９６が形成されている。信号電荷転送領域９５の下には、スミア成分の混入を防止するためのＰ＋型の不純物拡散領域９７が形成されている。さらに、信号電荷転送領域９５の上方には、例えば多結晶シリコンからなる転送電極９９が配されることにより、垂直ＣＣＤ４３が構成されている。転送電極９９は、Ｐ型ウェル領域９１の上方に位置する部分が、読み出しゲート部４２のゲート電極を兼ねている。

半導体基板４７には、フォトダイオード４１に蓄積される信号電荷の電荷量を決定する（即ちオーバーフローバリアＯＦＢのポテンシャルを決める）基板バイアスＶｓｕｂが印加されるようになっている。

図４は、フォトダイオード４１の基板深さ方向のポテンシャル分布を示す図である。
このフォトダイオード４１に蓄積される信号電荷ｅの電荷量は、オーバーフローバリアＯＦＢのポテンシャルバリアの高さによって決定される。すなわち、オーバーフローバリアＯＦＢは、フォトダイオード４１に蓄積される飽和信号電荷量Ｑｓを決める。蓄積電荷量がこの飽和信号電荷量Ｑｓを越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて半導体基板４７側へ掃き出される。このような縦型オーバーフロードレイン構造におけるオーバーフローバリアＯＦＢのポテンシャルは、オーバーフロードレインバイアス、即ち基板バイアスＶｓｕｂによって制御可能である。つまり障壁の高さを基板バイアスＶｓｕｂにより制御可能である。

駆動パルス制御部５０は、ＤＳＰ７０から２垂直期間以上の時間（例えば、８秒）フォトダイオード４１に電荷を蓄積される旨の指示があり、光学系２０のメカニカルシャッタが開けられると、長秒蓄積モードを実行する。次いで、指示された時間が経過し、メカニカルシャッタが閉じられると、駆動パルス制御部５０は、長秒蓄積モードの実行を終了し、垂直ＣＣＤ４３のみを転送駆動し、垂直ＣＣＤ４３のチャンネルのノイズを掃き出す垂直ＣＣＤ掃出モードを実行する。次いで、垂直ＣＣＤ掃出モードの実行が終了すると、駆動パルス制御部５０は、全てのフォトダイオード４１に蓄積されている電荷を垂直ＣＣＤ４３に読み出させ、読み出された電荷を垂直ＣＣＤ４３から蓄積部４９に転送させ、蓄積部４９から水平ＣＣＤ４５に転送させ、出力アンプ４６を介して出力させる。

次いで、駆動パルス制御部５０において行われる長秒蓄積モードにおける白キズ対策の処理について説明する。

ここで、本願に係る駆動パルス制御部５０において行われる長秒蓄積モードにおける白キズ対策の処理について説明前に、長秒蓄積モード時における一般的なタイミングについて説明する。

図５は、長秒蓄積モード時における一般的なタイミングを示す図である。
図５（ａ）〜図５（ｆ）は上記した６相の駆動パルスφＶ１〜φＶ６をそれぞれ示し、図５（ｇ）は上記したＳＵＢパルスを示している。

この長秒蓄積モード時における一般的なタイミングにおいては、駆動パルス制御部５０は、ある水平期間において、まず変化点６０Ｔ〜１１６Ｔの間ＳＵＢパルスを出力する。駆動パルスφＶ１については、駆動パルス制御部５０は、変化点１５０Ｔ〜２４０Ｔの間および変化点３３０Ｔ〜５４０Ｔの間、ミドルレベルに変化させる。駆動パルスφＶ２については、駆動パルス制御部５０は、変化点３００Ｔ〜３９０Ｔの間、ローレベルに変化させる。駆動パルスφＶ３については、駆動パルス制御部５０は、変化点１２０Ｔ〜３６０Ｔの間および変化点４５０Ｔ〜５７０Ｔの間、ミドルレベルに変化させる。駆動パルスφＶ４については、駆動パルス制御部５０は、変化点４２０Ｔ〜５１０Ｔの間、ローレベルに変化させる。駆動パルスφＶ５については、駆動パルス制御部５０は、変化点２１０Ｔ〜４８０Ｔの間、ミドルレベルに変化させる。駆動パルスφＶ６については、駆動パルス制御部５０は、変化点１８０Ｔ〜２７０Ｔの間、ローレベルに変化させる。

次いで、このような一般的なタイミングと、本願に係る長秒蓄積モードにおけるタイミングとを比較して説明する。

図６および図７は白キズフィールド間差を一般的なタイミングと本願に係るタイミングとを比較して示す図である。ここで、φＶ１，φＶ３，φＶ５それぞれの読出ゲートにて読み出すフォトダイオード毎に白キズレベルが異なることがあり、これを白キズフィールド間差と呼ぶことにする。

図６（ａ）は、上記した図５の一般的なタイミングを示す図である。なお、このとき、半導体基板からフォトダイオードに注入する注入限界基板電圧は２．５３Ｖ以下である。

駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

変化点１２０Ｔにおいて駆動パルスφＶ３がミドルレベルに変化されると、この駆動パルスφＶ３が印加される読出ゲート直下に蓄積されたホールは解放され、駆動パルスφＶ２，φＶ４が印加される非読出ゲートの方向に分散される。

次いで、変化点１５０Ｔにおいて駆動パルスφＶ１がミドルレベルに変化されると、この駆動パルスφＶ１が印加される読出ゲート直下に蓄積されたホールは解放され、駆動パルスφＶ２，φＶ６が印加される非読出ゲートの方向に分散される。

次いで、変化点１８０Ｔにおいて駆動パルスφＶ６がローレベルに変化される。
次いで、変化点２１０Ｔにおいて駆動パルスφＶ５がミドルレベルに変化されると、この駆動パルスφＶ５が印加される読出ゲート直下に蓄積されたホールは解放され、駆動パルスφＶ４，φＶ６が印加される非読出ゲートの方向に分散されようとする。しかしながら、駆動パルスφＶ４，φＶ６が印加される非読出ゲート付近の両方ともホールが既に分散されている。しかも、駆動パルスφＶ６が印加される非読出ゲートは、ローレベルにされてから時間経過が少ないので、分散されたホールをまだ蓄積している。したがって、駆動パルスφＶ５が印加される読出ゲート直下に蓄積されたホールは分散されにくい。

また、ホールを開放する動作にてホールの移動が急激に起こると、インパクトイオンなどの影響により発生した電子がノイズとしてフォトダイオードに蓄積され、白キズの不具合となる。

図６（ｂ）は、この一般的なタイミングとキズ個数との関係を示す図である。同図に示されるように、駆動パルスφＶ５がミドルレベルに変化され時点のキズ個数が非常に増加している。

これに対して、図６（ｃ）は、本願に係る長秒蓄積モードにおける第１のタイミングを示す図である。なお、このとき、半導体基板からフォトダイオードに注入する注入限界基板電圧は２．５３Ｖ以下であり、半導体基板電位が従来と同等に安定していることを示す。

すなわち、図６（ｃ）に示されるように、駆動パルス制御部５０は、駆動パルスφＶ１，φＶ３，φＶ５については、変化点１２０Ｔ〜１８０Ｔの間、変化点２４０Ｔ〜３００Ｔの間、変化点３６０Ｔ〜４２０Ｔの間および変化点４８０Ｔ〜５４０Ｔの間、ミドルレベルに同時に変化させる。駆動パルスφＶ２，φＶ４，φＶ６については、駆動パルス制御部５０は、駆動パルスφＶ１，φＶ３，φＶ５と逆に、変化点１２０Ｔ〜１８０Ｔの間、変化点２４０Ｔ〜３００Ｔの間、変化点３６０Ｔ〜４２０Ｔの間および変化点４８０Ｔ〜５４０Ｔの間、ローレベルに変化させる。このような同時駆動を以下「ポンピング駆動」とも記す。

それ以外の間、駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

このような駆動パルスφＶ１，φＶ３，φＶ５によるポンピング駆動によれば、１ヶ所の読出ゲートの下にホールが集まる前に開放されるため、解放されたホールが非読出ゲートの方向に円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。

また、駆動パルスφＶ２，φＶ４，φＶ６によるポンピング駆動によれば、解放されたホールが非読出ゲートの方向にさらに円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。

図６（ｄ）は、このポンピング駆動のタイミングとキズ個数との関係を示す図である。同図に示されるように、駆動パルスφＶ１，φＶ３，φＶ５がミドルレベルに変化され時点のキズ個数がそれぞれ非常に減少していることがわかる。

また、図７（ａ）は、本願に係る長秒蓄積モードにおける第２のタイミングを示す図である。なお、このとき、半導体基板からフォトダイオードに注入する注入限界基板電圧は２．５３Ｖ以下であり、半導体基板電位が従来と同等に安定していることを示す。

図７（ａ）に示されるように、駆動パルスφＶ６については、駆動パルス制御部５０は、変化点１２０Ｔ〜２７０Ｔの間、ローレベルに変化させる。駆動パルスφＶ１については、駆動パルス制御部５０は、変化点１８０Ｔ〜２４０Ｔの間および変化点３３０Ｔ〜５４０Ｔの間、ミドルレベルに変化させる。駆動パルスφＶ２については、駆動パルス制御部５０は、変化点３００Ｔ〜３９０Ｔの間、ローレベルに変化させる。駆動パルスφＶ３については、駆動パルス制御部５０は、変化点１５０Ｔ〜３６０Ｔの間および変化点４５０Ｔ〜５１０Ｔの間、ミドルレベルに変化させる。駆動パルスφＶ４については、駆動パルス制御部５０は、変化点４２０Ｔ〜５１０Ｔの間、ローレベルに変化させる。駆動パルスφＶ５については、駆動パルス制御部５０は、変化点２１０Ｔ〜４８０Ｔの間、ミドルレベルに変化させる。

すなわち、駆動パルスφＶ６についてローレベルに変化させ、その後に駆動パルスφＶ３，φＶ１，φＶ５を順次ミドルレベルに変化させる点が、図６（ａ）に示される一般的な駆動法と大きく異なっている。

それ以外の間、駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

このような駆動によれば、駆動パルスφＶ６が印加される非読出ゲートは、ローレベルにされてから時間経過が長いので、ゲート直下に蓄積されるホールは安定状態になり、かつ、ローレベルであることによりホールが移動しやすい経路を形成している。したがって、駆動パルスφＶ５にミドルレベル電圧が印加されたとき、ローレベル時にゲート直下に蓄積されていたホールは隣接するφＶ６ゲートに移動しやすくなり、非常に分散されやすい。

これにより、読出ゲートのＬＯＷ電圧状態時に蓄積されたホールが開放され、解放されたホールが非読出ゲートの方向に円滑に順次分散される。したがって、ホール開放時も半導体基板電位が安定を保ち、半導体基板からの電荷注入が発生する事態を防止することができる。また、ホール移動時に発生する電荷による白キズを防止することもできる。特に、フォトダイオードの電荷蓄積時に半導体基板のＶｓｕｂを下げる駆動をした場合についても、半導体基板が安定するので、Ｖｓｕｂを下げても注入の問題は生じることはない。

図７（ｂ）は、この第２の駆動のタイミングとキズ個数との関係を示す図である。同図に示されるように、駆動パルスφＶ１，φＶ３，φＶ５がミドルレベルに変化され時点のキズ個数がそれぞれ非常に減少していることがわかる。

次いで、白キズフィールド間差駆動依存性について検討する。
図８および図９は白キズフィールド間差駆動依存性を示すタイミングおよびそのキズ個数との関係を示す図である。

図８（ａ）は、図６（ｃ）に対応するポンピング駆動のタイミングを示す図であり、図８（ｂ）はそのタイミングにおけるキズ個数との関係を示す図である。なお、ここでは変化の周期が図６（ｃ）に比して引き延ばされている。すなわち、図８（ａ）に示されるように、駆動パルス制御部５０は、駆動パルスφＶ１，φＶ３，φＶ５については、変化点１２０Ｔ〜３１２Ｔの間、変化点５０４Ｔ〜６９６Ｔの間、変化点８８８Ｔ〜１０８６Ｔの間および変化点１２７２Ｔ〜１４６４Ｔの間、ミドルレベルに同時に変化させる。駆動パルスφＶ２，φＶ４，φＶ６については、駆動パルス制御部５０は、駆動パルスφＶ１，φＶ３，φＶ５と逆に、変化点１２０Ｔ〜３１２Ｔの間、変化点５０４Ｔ〜６９６Ｔの間、変化点８８８Ｔ〜１０８６Ｔの間および変化点１２７２Ｔ〜１４６４Ｔの間、ローレベルに変化させる。

それ以外の間、駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

このような変化の周期を引き延ばしたポンピング駆動によっても、白キズを減少させることができる。但し、変化の周期を引き延ばした結果、図６（ｃ）に示されるポンピング駆動よりもホールの蓄積が多くなり、白キズの数は増加する。したがって、駆動パルスφＶ１，φＶ３，φＶ５についてはローレベルからミドルレベルに、駆動パルスφＶ２，φＶ４，φＶ６についてはミドルレベルからローレベルに、それぞれ変化させる変化の周期を短くすることによって、白キズを減少させることができる。

また、図８（ｃ）は、ポンピング駆動に似たタイミングを示す図であり、図８（ｄ）はそのタイミングにおけるキズ個数との関係を示す図である。

このポンピング駆動に似たタイミングにおいては、図８（ｃ）に示されるように、駆動パルス制御部５０は、駆動パルスφＶ１，φＶ５については、変化点１２０Ｔ〜３１２Ｔの間および変化点８８８Ｔ〜１０８６Ｔの間、ミドルレベルに同時に変化させ、駆動パルスφＶ３については、変化点５０４Ｔ〜６９６Ｔの間および変化点１２７２Ｔ〜１４６４Ｔの間、ミドルレベルに変化させる。駆動パルスφＶ２，φＶ６については、駆動パルス制御部５０は、駆動パルスφＶ１，φＶ５と逆に、変化点１２０Ｔ〜３１２Ｔの間および変化点８８８Ｔ〜１０８６Ｔの間、ローレベルに同時に変化させ、駆動パルスφＶ４については、変化点５０４Ｔ〜６９６Ｔの間および変化点１２７２Ｔ〜１４６４Ｔの間、ローレベルに変化させる。

それ以外の間、駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

このようなポンピング駆動に似た駆動によっても、図８（ｄ）に示されるように、図８（ａ）に示されるポンピング駆動の場合と同様に、白キズを減少させることができる。

また、図９（ａ）は、ポンピング駆動に似た他のタイミングを示す図であり、図９（ｂ）はそのタイミングにおけるキズ個数との関係を示す図である。

このポンピング駆動に似たタイミングにおいては、図８（ａ）に示されるように、駆動パルス制御部５０は、駆動パルスφＶ１については変化点８８８Ｔ〜１０８６Ｔの間、駆動パルスφＶ３については変化点５０４Ｔ〜６９６Ｔの間、駆動パルスφＶ５については変化点１２０Ｔ〜３１２Ｔの間、ローレベルにそれぞれ変化させる。また、駆動パルス制御部５０は、駆動パルスφＶ２については変化点８８８Ｔ〜１０８６Ｔの間、駆動パルスφＶ４については変化点５０４Ｔ〜６９６Ｔの間、駆動パルスφＶ６については変化点１２０Ｔ〜３１２Ｔの間、ミドルレベルにそれぞれ変化させる。

それ以外の間、駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

このようなポンピング駆動に似た他の駆動によっても、図９（ｂ）に示されるように、図８（ａ）に示されるポンピング駆動の場合と同様に、白キズを減少させることができる。

また、図９（ｃ）は、ポンピング駆動に似たさらに他のタイミングを示す図であり、図９（ｄ）はそのタイミングにおけるキズ個数との関係を示す図である。

このポンピング駆動に似たタイミングにおいては、図９（ｃ）に示されるように、駆動パルス制御部５０は、駆動パルスφＶ１については、変化点１２０Ｔ〜３１２Ｔの間および変化点８８８Ｔ〜１０８６Ｔの間、駆動パルスφＶ３については変化点５０４Ｔ〜６９６Ｔの間および変化点８８８Ｔ〜１０８０Ｔの間、駆動パルスφＶ５については、変化点１２０Ｔ〜３１２Ｔの間および変化点５０４Ｔ〜６９６Ｔの間、ミドルレベルにそれぞれ変化させる。また、駆動パルス制御部５０は、駆動パルスφＶ２については変化点８８８Ｔ〜１０８６Ｔの間だけ、駆動パルスφＶ４については変化点５０４Ｔ〜６９６Ｔの間だけ、駆動パルスφＶ６については、変化点１２０Ｔ〜３１２Ｔの間だけ、ミドルレベルにそれぞれ変化させる。

それ以外の間、駆動パルスについては、φＶ１，φＶ３，φＶ５がローレベル、φＶ２，φＶ４，φＶ６がミドルレベルに維持され、ローレベルである各読出ゲート直下にホールが蓄積された状態で待機している。

つまり、一対の偶数番目の相と奇数番目の相とについて、対応する逆レベルのパルス駆動を省略し、一方だけに駆動パルスを印加するようにしている。

このような一方だけに駆動パルスを印加する駆動によれば、ホールの拡散がかえって阻害され、図９（ｄ）に示されるように、白キズが増加することがわかる。

したがって、各種駆動の検討の結果、図８（ａ）に示されるポンピング駆動の場合の他、図８（ｃ）や、図９（ａ）に示されるポンピング駆動に似た駆動の場合、すなわち、一対の偶数番目の相と奇数番目の相とについて、読出ゲートに対しては、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に同時に変化させる駆動パルスを印加し、非読出ゲートに対しては、読出ゲートに対する駆動パルスが待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化されるのと同時に、ＭＩＤＤＬＥ電圧状態からＬＯＷ電圧状態に変化させる駆動パルスを印加することによっても、白キズを減少させることができる。

また、駆動パルスφＶ１，φＶ３，φＶ５についてはローレベルからミドルレベルに、駆動パルスφＶ２，φＶ４，φＶ６についてはミドルレベルからローレベルに、それぞれ変化させる変化の周期を短くすることによっても、白キズを減少させることができる。

次いで、図７（ａ）にあるように順次駆動を行う場合で、ローレベルで待機している読出ゲートがミドルレベルに変化する最後のゲート（図７ではφＶ５ゲート）に隣接する非読出ゲート（図７ではφＶ６ゲート）の変化点をずらした場合を検討した結果を示す。

以下は８相駆動におけるＶ８が最初にミドルレベルからローレベルに変化する変化点の位置の依存性について検討する。なお、８相駆動における最後の相であるＶ８が最初にミドルレベルからローレベルに変化する変化点の位置を、以下、最初の変化点の位置とも記す。

図１０は、最初の変化点の位置の依存性を示す図である。特に、図１０（ａ）は図１０（ｃ）に対応する通常のタイミングを示す図であり、図１０（ｂ）は図１０（ａ）のＶ８を基準として最初の変化点の位置のずらし単位を示す図であり、図１０（ｃ）は読出ゲートに印加される駆動パルスφＶ１，φＶ３，φＶ５，φＶ７のレベル変化イベントを示す図であり、図１０（ｄ）は最初の変化点の位置のずらし単位とキズ個数との関係を示す図である。

ここでは、従来の長秒蓄積時Ｖレベル変化パターンにおいて、Ｖ８の最初の変化点の位置（ＭｔｏＬ）位置を前後にずらし、白キズフィールド間差の変化を検証した。

検証の結果、Ｖ１のレベル変化のタイミング以降、Ｖ７レベル変化のタイミングをピークにＶＳＧ７読み出しフィールドにおいて、つまりずらし方向を＋とした場合、白キズが傾向を持って増加した。それ以後では、転じて、あるレベルに減少するが、元の水準には戻らずフィールド間差は解消されない。

これとは逆にずらし方向を−とした場合、φＶ１の変化点、φＶ３の変化点、φＶ５の変化点にずらすにつれて白キズが減少することがわかる。すなわち、駆動パルスφＶ７とφＶ１の２つの変化点において、駆動パルスφＶ８をローレベルにしておく第３の駆動によれば、白キズが減少する。

つまり、図７（ａ）に示される駆動の他、Ｎ個の読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを順次印加し、この変化の順におけるＮ−１番目およびＮ番目のいずれかの読出ゲートに隣接する非読出ゲートの内少なくとも１つに対して、この変化の順におけるＮ−１番目からＮ番目までの間において、ＬＯＷ電圧状態にする駆動パルスを印加することによっても、白キズを飛躍的に減少させることができる。

ここで、これまでに説明してきたように、図７（ａ）などの順次駆動や、図６（ｃ）などのポンピング駆動等、本願に関わる駆動によりフォトダイオードについての白キズを飛躍的に減少させることができるが、ホールの蓄積や、ホールの拡散移動により垂直ＣＣＤのチャンネルにも不要な電荷がノイズとして注入されることがある。このため、上記したように、駆動パルス制御部５０は、長秒蓄積モードの実行を終了すると、垂直ＣＣＤ４３のみを転送駆動し、垂直ＣＣＤ４３のチャンネルのノイズを掃き出す垂直ＣＣＤ掃出モードを実行し、その後で、全てのフォトダイオード４１に蓄積されている電荷を垂直ＣＣＤ４３に読み出させるようにしている。したがって、白キズのない電荷だけを垂直ＣＣＤ４３から水平ＣＣＤ４５に転送させ、出力アンプ４６を介して出力させることができる。

また、本願に関わる駆動を用いた場合は上述した垂直ＣＣＤ掃出モードがさらに有効になる場合がある。すなわち、図６（ａ）に示される駆動であれば、長秒蓄積モード期間中においても非読出ゲートに蓄積されるノイズ電子が順次転送されていく駆動になっているが、本願の駆動の場合は図７（ａ）などの順次駆動や、図６（ｃ）などのポンピング駆動でもノイズ電子を完全に転送する駆動にはなっていないため、垂直ＣＣＤ掃出モードにより転送し切れていないノイズ電子を掃き出すことで、よりノイズの少ない信号出力を得ることができる。

図７（ａ）の駆動の場合は、φＶ６ゲートは隣接するゲートがローレベルの状態のままミドルレベルからローレベルに変化するので、直下にあるノイズ電子は本来の転送方向に転送されるとはかぎらない。また、図６（ｃ）の駆動の場合も隣接するゲート同士が同時に逆レベルに変化するので同様にノイズ電子は本来の転送方向に転送されるとはかぎらない状態である。従って、本願の駆動に加えて、垂直ＣＣＤ掃出モードを行うことで、白キズの減少効果や基板電位の安定化効果とノイズの減少効果が相乗されることとなる。

なお、上述した実施の形態では、読出ゲートおよび非読出ゲートに、その順番に駆動パルスφＶ１〜φＶ６（φＶ７，φＶ８）を印加するようにしたが、ゲート順序を入れ替えても同様の効果を得ることができる。

また、上記実施の形態では主に３：１インタレースや４：１インタレースの例で説明したが、その他の構成でも同様の効果を得ることができる。

さらに、φＶ１，φＶ３，φＶ５のポンピング駆動時にφＶ２，φＶ４，φＶ６を同時に逆レベルとしたが、ポンピング駆動するφＶ１、φＶ３、φＶ５に隣接するφＶ２，φＶ４，φＶ６のみを逆レベルにしてもよい。

さらにまた、上記実施の形態ではＩＴ型の固体撮像装置で実施したが、垂直ＣＣＤ４３と水平ＣＣＤ４５との間に配設される蓄積部を有するフレームインターライン・トランスファ（ＦＩＴ）方式等の固体撮像装置で実施してもよい。ＦＩＴ方式の固体撮像装置の場合は撮像エリアと蓄積部とで垂直転送を異なる駆動とすることができる構造であるため、撮像エリアの駆動を本願の駆動方法とすることで、長秒蓄積モードでなくても白キズ減少効果や基板電位の安定化効果が得られる。

また、プログレス方式の固体撮像装置などのように、１つのフォトダイオードに対して、３つ以上の転送ゲートを持つ固体撮像装置で実施しても同様である。

（実施の形態２）
次に、本発明の実施の形態２について説明する。実施の形態２は、実施の形態１での駆動タイミングに加えて、あるいは、実施の形態１での駆動タイミングとは別個に、新たな駆動タイミングで電荷を垂直ＣＣＤに読み出す。つまり、固体撮像素子がＮ回の読出動作により全てのフォトダイオードに蓄積された電荷を垂直ＣＣＤに読み出すことができるとすると、１フィールドまたは１フレームの転送動作の開始時に、転送につなげるための「つなぎ動作」として、Ｎ個の読出ゲートとＮ個の非読出しゲートとからなる連続する２Ｎ個のゲートに対して、２Ｎ個のゲートの全てがＬＯＷ電圧の状態から、各ゲートを順に（つまり、タイミングをずらして）ＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを印加する。

つまり、本実施の形態では、実施の形態１で説明した固体撮像装置およびカメラに対して、つなぎの期間につなぎ動作をする機能が追加されている。ここで、つなぎの期間とは、フィールド転送完了からフィールド転送開始の期間や、最初のフィールド転送の開始時をいう。つなぎの期間では、垂直ＣＣＤはスタンバイ状態であり、従来は駆動パルスφＶ１〜φＶ６の全てがローレベルになっているが、本実施の形態では、転送開始の直前に全ての駆動パルスφＶ１〜φＶ６がＬＯＷ電圧の状態から、順にＭＩＤＤＬＥ電圧状態に変化させるようにしている。

本実施の形態におけるカメラおよび固体撮像装置の構成は、図１６および図１７と同様であるが、上記のつなぎ動作を行なう機能が追加されている点が異なっている。以下、同じ点は説明を省略して、異なる点を中心に説明する。

図１１は、長秒蓄積モードから複数回のフィールド転送をするまでの動作シーケンスを示す図である。

同図では、垂直同期信号ＶＤ、ＣＣＤ駆動モード、駆動パルスのタイミングを示している。垂直同期信号ＶＤは、各種のＣＣＤ駆動モードのつなぎの期間に相当する。ＣＣＤ駆動モードは、同図では、モニタモードの後、長秒蓄積モード、スチルーモード（ダミーフィールド）、スチルーモード（１ｓｔ フィールド〜３ｒｄフィールド）の後、モニターモードに復帰している。ＣＣＤ出力データは、間引き出力、フレーム出力などＣＣＤ駆動モードに応じた画像信号を出力する。

ここで、図中の期間αは、つなぎの期間のうち、最初のフィールド転送開始時のつなぎの期間を表している。期間βは、つなぎの期間α内で実行されるつなぎ動作のタイミングを表している。なお、図１１では、最初のフィールドは、ダミーフィールドとなっているが、本発明は、必ずしも、このようなダミーフィールドの転送を必要とするものではない。

図１２は、図１１中のつなぎの期間αにおける詳細は駆動タイミングを示すシーケンス図である。本図では、水平同期信号ＨＤ、φＶ１〜φＶ６の駆動パルスを示すＶ系、メカシャッタ、半導体基板に印加される基板バイアス電圧ＳＵＢのタイミングが示されている。

本図において、水平同期信号ＨＤは、フィールド転送における最初の水平同期パルスから以降のタイミングが図示されている。本図におけるＶ系のタイミングに示されているように、図１１中の期間βは、最初の水平同期パルス期間に相当する。本実施の形態においては、この期間において、つなぎ動作が実行される。この図から分かるように、本実施の形態では、つなぎ動作を、（ａ）最初のフィールド転送の開始時、または、（ｂ）垂直ＣＣＤの高速転送の開始時に行なっている。これによって、垂直転送が開始される前において不要な電荷の逆注入が抑制され、白キズの発生が回避される。

なお、本図におけるメカシャッタおよび基板バイアス電圧ＳＵＢのタイミングから分かるように、露光期間において第１の基板バイアス変調がなされ、露光期間の終了後で、かつ、つなぎ動作の後に第２の基板バイアス変調がなされる。

図１３は、図１１に示される期間β付近において実行されるＶ系の動作タイミング（つまり、つなぎ動作の詳細）を示す図である。なお、同図においてはφＳＵＢのタイミングも併せて示されている。ここで、「Ｔ」は、水平駆動クロックの周期である。

本図から分かるように、つなぎ動作では、読出ゲートおよび非読出ゲートに印加する各駆動パルスについて、順にタイミングをずらして、ＬＯＷ電圧の状態からＭＩＤＤＬＥ電圧状態に変化させている。これによって、各ゲートには、異なるタイミングで電圧状態が変化するパルスが印加され、不要な電荷が拡散され、半導体基板からの電荷注入が発生する事態が防止される。よって、ホール移動時に発生する電荷による白キズを防止される。

図１４は、基板バイアス変調の詳細なタイミングを示すタイムチャートである。本図では、半導体基板に印加される基板バイアス電圧（図１７のＶｓｕｂ）を示すＳＵＢ波形、図１７のＶｓｕｂＣｏｎｔ信号を示すＳＵＢ変調タイミング、メカシャッタの動作タイミング、およびメカシャッタの開閉タイミングが示されている。

本図において、ＳＵＢ波形中の、おおよそ時刻ｔ３〜ｔ５の期間は第１バイアス変調を示し、ｔ６から期間ｔ８の先頭までの期間は第２バイアス変調を示す。第１バイアス変調は、露光期間の終了以前にオーバーフローバリアを高く変化させて前記読み出しゲートの障壁高さまで信号電荷を蓄積させる。これにより、フォトダイオードの飽和信号電荷量の線形性を増加させる。第２バイアス変調は、露光期間の終了後でかつ垂直ＣＣＤの転送開始前にオーバーフローバリアの高さを低く変化させる。

このように、本実施の形態では、露光期間の終了以前にオーバーフローバリアを高く変化させて読み出しゲートの障壁高さまで信号電荷を蓄積させる第１バイアス変調と、露光期間の終了後で、かつ、垂直ＣＣＤの電荷掃き出し前にオーバーフローバリアの高さを低く変化させる第２バイアス変調とを行っている。これにより、フォトダイオードからの信号電荷が垂直ＣＣＤにこぼれだすこと（ブルーミング）が防止される。

図１４のように第２バイアス変調の前につなぎ動作をすることによって、半導体基板のＰ型ウェル領域９１を安定化することができる。

図１５は、注入抑圧ＳＵＢの転送ステップ時間依存性を示す図である。ここで、縦軸を示す「注入抑圧ＳＵＢ（Ｖ）」は、半導体基板からフォトダイオードへの不要な電荷の逆注入を抑圧するための電圧（Ｖ）でる。つまり、縦軸は、不要な電荷の発生を抑圧するのに必要な電圧であり、低い電圧であるほど、不要な電荷の発生が少ない（良い特性である）ことを意味する。また、横軸を示す「転送ステップ時間」は、「つなぎ動作」において読出ゲートおよび非読出ゲートに印加する各駆動パルスの立ち上げタイミングの時間差（立ち上がり時間の差）を示し、ここでは、水平駆動クロックの周期（Ｔ：例えば、３１．７５ｎｓ）の倍数で示されている。また、本図において約２．７Ｖの注入抑圧ＳＵＢの位置に置かれた水平軸は、不要な電荷の発生が少ないことを示す一つの電圧基準レベルである。

この図から分かるように、不要な電荷の発生を上記電圧基準レベルよりも抑えるためには、ある転送ステップ時間よりも大きな時間の転送ステップ時間をもつ「つなぎ動作」にしておくのが好ましい。つまり、読出ゲートおよび非読出ゲートに印加する各駆動パルスについて、全てがＬＯＷ電圧状態から順にＭＩＤＤＬＥ電圧状態に立ち上げる際に、一定の基準時間よりも大きな時間間隔をずらして立ち上げることで、不要な電荷の発生を一定の基準以下に抑えることができる。

例えば、図１４では通常動作の転送ステップが３０Ｔであるが、つなぎ動作ではこれよりは大きな転送ステップ時間となっていることが判る。

なお、本実施の形態に示されている転送ステップ時間と不要な電荷の発生を抑制する電圧の関係は、デバイスの大きさや、拡散プロセス条件により変化するものであり、本実施形態での数字が全てを限定するものではないが、転送ステップ時間が長くなるに従い、半導体基板のＰ型ウェル領域９１をより安定な方向に作用させ、不要な電荷の発生を抑制する電圧が低下する傾向であることは、同様である。

また、本実施の形態においても、プログレス方式の固体撮像装置などのように、１つのフォトダイオードに対して、３つ以上の転送ゲートを持つ固体撮像装置で実施しても同様である。

本発明の固体撮像装置は、高画質のデジタルカメラや、ビデオカメラ等に適用することができる。

本実施の形態に係る固体撮像装置を利用したカメラの構成を示す図である。 図１に示される固体撮像素子４０の構成を示すブロック図である。 フォトダイオード４１および垂直ＣＣＤ４３周辺の基板深さ方向の構造を示す断面図である。 フォトダイオード４１の基板深さ方向のポテンシャル分布を示す図である。 長秒蓄積モード時における一般的なタイミングを示す図である。 白キズフィールド間差を一般的なタイミングと本願に係るタイミングとを比較して示す図である。 白キズフィールド間差を一般的なタイミングと本願に係るタイミングとを比較して示す図である。 白キズフィールド間差駆動依存性を示すタイミングおよびそのキズ個数との関係を示す図である。 白キズフィールド間差駆動依存性を示すタイミングおよびそのキズ個数との関係を示す図である。 ８相駆動におけるＶ８の最初の変化点の位置の依存性を示す図である。 長秒蓄積モードから複数回のフィールド転送をするまでの動作シーケンスを示す図である。 図１１中のつなぎの期間αにおける詳細は駆動タイミングを示すシーケンス図である。 図１１に示される期間β付近において実行されるＶ系の動作タイミングを示す図である。 基板バイアス変調の詳細なタイミングを示すタイムチャートである。 注入抑圧ＳＵＢの転送ステップ時間依存性を示す図である。 ＦＩＴＣＣＤの一部の領域を拡大して示した図である。 従来の駆動方法について、説明するための電圧波形図である。

符号の説明

１ カメラ
３０ 固体撮像装置
４０ 固体撮像素子
４１ フォトダイオード
４２ 読み出しゲート部
４３ 垂直ＣＣＤ
４５ 水平ＣＣＤ
４６ 出力アンプ
４７ 半導体基板
４９ 蓄積部
５０ 駆動パルス制御部
６０ 信号処理部

Claims (11)

1. 半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、
   各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、
   前記駆動パルス制御手段は、
   各前記読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを順次印加し、
   前記変化の順における最後の読出ゲートに隣接する非読出ゲートの内少なくとも１つに対して、前記変化の順における最初から最後までの間において、ＬＯＷ電圧状態を維持する駆動パルスを印加する
   ことを特徴とする固体撮像装置。
2. 半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、
   各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、
   前記固体撮像素子は、Ｎ回の読出動作により全てのフォトダイオードに蓄積された電荷を前記垂直ＣＣＤに読み出すことができ、
   前記駆動パルス制御手段は、
   Ｎ個の読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを順次印加し、
   前記変化の順におけるＮ−１番目およびＮ番目のいずれかの読出ゲートに隣接する非読出ゲートの内少なくとも１つに対して、前記変化の順におけるＮ−１番目からＮ番目までの間において、ＬＯＷ電圧状態にする駆動パルスを印加する
   ことを特徴とする固体撮像装置。
3. 半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、
   各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、
   前記駆動パルス制御手段は、
   各前記読出ゲートに対して、待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に同時に変化させる駆動パルスを印加する
   ことを特徴とする固体撮像装置。
4. 前記駆動パルス制御手段は、さらに
   各前記非読出ゲートに対して、前記読出ゲートに対する駆動パルスが待機のＬＯＷ電圧状態からＭＩＤＤＬＥ電圧状態に変化されるのと同時に、ＭＩＤＤＬＥ電圧状態からＬＯＷ電圧状態に変化させる駆動パルスを印加する
   ことを特徴とする請求項３に記載の固体撮像装置。
5. 前記固体撮像素子は、Ｎ回の読出動作により全てのフォトダイオードに蓄積された電荷を前記垂直ＣＣＤに読み出すことができ、
   前記駆動パルス制御手段は、さらに、
   １フィールドまたは１フレームの転送動作の開始時に、転送につなげるためのつなぎ動作として、Ｎ個の読出ゲートと少なくともＮ個以上の非読出しゲートとからなる連続するゲートに対して、ゲートの全てがＬＯＷ電圧の状態から、各ゲートを順にＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを印加する
   ことを特徴とする請求項１〜３の何れかに記載の固体撮像装置。
6. 前記駆動パルス制御手段は、前記つなぎ動作を（ａ）最初のフィールド転送の開始時、または（ｂ）垂直ＣＣＤの高速転送の開始時に行なう
   ことを特徴とする請求項５に記載の固体撮像装置。
7. 前記駆動パルス制御手段は、さらに、露光期間の終了以前にオーバーフローバリアを高く変化させて前記読み出しゲートの障壁高さまで信号電荷を蓄積させる第１バイアス変調と、露光期間の終了後でかつ垂直ＣＣＤの電荷掃き出し前にオーバーフローバリアの高さを低く変化させる第２バイアス変調とを行い、
   前記露光期間終了後で前記第２バイアス変調の前に、前記つなぎ動作を行なう
   ことを特徴とする請求項５に記載の固体撮像装置。
8. 半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、
   各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備え、
   前記固体撮像素子は、Ｎ回の読出動作により全てのフォトダイオードに蓄積された電荷を前記垂直ＣＣＤに読み出すことができ、
   前記駆動パルス制御手段は、さらに、
   １フィールドまたは１フレームの転送動作の開始時に、転送につなげるためのつなぎ動作として、Ｎ個の読出ゲートと少なくともＮ個以上の非読出しゲートとからなる連続するゲートに対して、ゲートの全てがＬＯＷ電圧の状態から各ゲートを順にＭＩＤＤＬＥ電圧状態に変化させる駆動パルスを印加する
   ことを特徴とする固体撮像装置。
9. 半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、
   各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備える固体撮像素子における駆動方法であって、
   各前記フォトダイオードに２垂直期間以上電荷を蓄積させる長秒蓄積モードと、
   前記長秒蓄積モードにより蓄積された電荷を、各前記フォトダイオードから前記垂直ＣＣＤに読み出し、垂直転送し、出力する駆動ステップを含み、
   前記長秒蓄積モード時に請求項１および請求項３のいずれか一方の駆動を行う
   ことを特徴とする固体撮像装置の駆動方法。
10. 半導体基板と、前記半導体基板上に２次元状に形成される複数のフォトダイオードと、各前記フォトダイオードごとに、蓄積された電荷を読み出すための読出ゲートおよび電荷を読み出さない非読出ゲートとを少なくとも１つずつ配設されることにより形成された垂直ＣＣＤとを有する固体撮像素子と、各前記読出ゲートおよび非読出ゲートに対して所定のタイミングで駆動パルスを印加することにより前記固体撮像素子を制御する駆動パルス制御手段とを備える固体撮像素子における駆動方法であって、
    各前記フォトダイオードに２垂直期間以上電荷を蓄積させる長秒蓄積モードと、
    前記長秒蓄積モードにより蓄積された電荷を読み出す前に、垂直ＣＣＤのみを転送駆動させる垂直ＣＣＤ掃出モードと、
    前記長秒蓄積モードにより蓄積された電荷を、各前記フォトダイオードから前記垂直ＣＣＤに読み出し、垂直転送し、出力する駆動ステップを含み、
    前記長秒蓄積モード時に請求項１および請求項３のいずれか一方の駆動を行う
    ことを特徴とする固体撮像装置の駆動方法。
11. 請求項１〜８のいずれかに記載の固体撮像装置を備えるカメラ。

Images