JP2007206181A - 液晶表示装置 - Google Patents

Abstract

【課題】製造プロセスに起因した輝度ムラを低減する。
【解決手段】液晶表示装置は複数の液晶画素ＰＸおよび複数の液晶画素ＰＸに接続される複数の薄膜トランジスタＴを有する表示パネルＤＰと、各薄膜トランジスタＴを非映像信号書込用に駆動して非映像信号電圧を対応液晶画素に印加し、さらに薄膜トランジスタＴを映像信号書込用に駆動して対応液晶画素ＰＸに映像信号電圧を印加する駆動回路５，ＹＤ，ＸＤ，とを備える。駆動回路５，ＹＤ，ＸＤは薄膜トランジスタＴが映像信号書込用に駆動される期間において映像信号電圧の印加に先立って映像信号電圧よりも小さな振幅のオーバドライブ電圧を印加するように構成される。
【選択図】図１

Description

本発明は、表示パネルが例えば１フレーム期間毎に映像信号に対応した映像信号表示および映像信号に対応しない黒または特定の中間調となる非映像信号表示を行う液晶表示装置に関する。

液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等において画像を表示するために広く利用されている。液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら表示パネルおよびバックライトを制御する表示制御回路を有する。

液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。一般に、アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に画素スイッチング素子として配置される薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を有する。各薄膜トランジスタは、対応ゲート線が駆動されたときに導通して対応ソース線の電位を対応画素電極に印加する。対向基板は、カラーフィルタおよびこのカラーフィルタを覆って複数の画素電極に対向する共通電極を有する。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に液晶画素を構成する。画素電極および共通電極間の電位差は、薄膜トランジスタが非導通になった後に液晶駆動電圧として保持され、この液晶駆動電圧に対応した電界によって画素領域内の液晶分子配列を制御する。この制御において、液晶分子配列が一方向の電界によって制御される場合、液晶分子の偏在化が液晶層内で生じ、最終的に制御不能な状態になってしまう。共通電極の電位が一定である場合には、この偏在化を阻止するために、共通電極および画素電極間の電位関係である液晶駆動電圧の極性を例えば１フレーム単位あるいは水平画素ライン（１行分の画素）単位に周期的に反転させるように画素電極の電位を設定する必要がある。

表示制御回路は複数のゲート線を駆動するゲートドライバ、このゲートドライバによって駆動されたゲート線に対応する水平画素ラインの画素電極に対する画素電圧により複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ回路等を有する。

大型液晶テレビなどの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢ（Optically Compensated Bend）モードの液晶表示パネルが採用されつつある。この液晶表示パネルは液晶分子の配向状態をスプレイ配向からベンド配向に予め転移させて表示動作を行うが、このベンド配向は長時間に渡って電圧無印加状態にあるいはこの状態に近い状態が続く場合にスプレイ配向へ逆転移してしまう。このような液晶表示パネルでは、黒挿入駆動がスプレイ配向への逆転移を防止することを意図して用いられている（特許文献１を参照）。この場合、液晶表示パネルは映像信号表示を例えば１フレーム期間のうちの８０％程度で行い、液晶駆動電圧が最大になる黒表示（非映像信号表示）を１フレーム期間の残り２０％程度で行うように駆動される。また、この黒挿入駆動は、動画表示においてＣＲＴに近いインパルス型の輝度応答を擬似的に作り出すことから、観察者の視覚に生じる網膜残像をクリアして物体の動きを滑らかに見せるためにも有効である。

一般的な黒挿入駆動では、複数のゲート線が１フレーム期間毎に黒挿入書込用および映像信号書込用に２回走査される必要がある。このため、ゲートドライバは黒挿入書込走査として映像信号の１水平走査期間（１Ｈ）の前半を利用して出力されるゲートパルスにより複数のゲート線を順次選択して駆動し、さらに映像信号書込走査として映像信号の１水平走査期間（１Ｈ）の後半を利用して出力されるゲートパルスにより複数のゲート線を順次選択して駆動する。ソースドライバは１水平走査期間（１Ｈ）の前半において１水平画素ラインの画素電極に画素電圧として黒挿入電圧を印加するように全ソース線を並列的に駆動し、さらに１水平走査期間（１Ｈ）の後半において１水平画素ラインの画素電極に画素電圧として映像信号電圧をそれぞれ印加するように全ソース線を並列的に駆動する。この場合、各画素ＰＸの黒挿入期間は黒挿入書込走査から信号書込走査までの期間に等しい。
特開２００２−２０２４９１号公報

ところで、複数の薄膜トランジスタの特性（特に移動度μや閾値Ｖt）が液晶表示パネルの製造プロセスに起因してばらついた場合に、これが表示画面上の輝度ムラとして観察される。この輝度ムラは画面サイズが大きい場合に特に顕著である。

本発明の目的は製造プロセスに起因した輝度ムラを低減することができる液晶表示装置を提供することにある。

本発明によれば、複数の液晶画素およびこれら液晶画素に接続される複数の薄膜トランジスタを有する表示パネルと、各薄膜トランジスタを非映像信号書込用に駆動して非映像信号電圧を対応液晶画素に印加し、さらにこの薄膜トランジスタを映像信号書込用に駆動して対応液晶画素に映像信号電圧を印加する駆動回路とを備え、この駆動回路は薄膜トランジスタが映像信号書込用に駆動される期間において映像信号電圧の印加に先立って映像信号電圧よりも小さな振幅のオーバドライブ電圧を印加するように構成される液晶表示装置が提供される。

この液晶表示装置では、薄膜トランジスタが映像信号書込用に駆動される期間において、映像信号電圧よりも小さな振幅のオーバドライブ電圧が映像信号電圧の印加に先立って対応液晶画素に印加される。これにより、映像信号電圧振幅と薄膜トランジスタが映像信号書込用に導通状態に維持される充電期間の終了時点における液晶画素の電位振幅との差である充電誤差のばらつき、並びにこの充電期間の終了時点における液晶画素の電位振幅と薄膜トランジスタが完全な非導通になった時点以降の保持期間における液晶画素の保持電位振幅との差である再充電誤差のばらつきが逆符号で重畳されて互いに打ち消しあうことになる。従って、保持電位振幅のばらつきが小さくなり、製造プロセスに起因した輝度ムラを低減することができる。

以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。

図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、表示パネルＤＰを照明するバックライトＢＬ、および表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は、例えばノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移されると共にベンド配向からスプレイ配向への逆転移が周期的に印加され黒表示となる電圧により阻止される液晶材料を含む。表示制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレイ配向からベンド配向への転移は電源投入時に表示制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。

図２は液晶表示パネルＤＰの断面構造を概略的に示す。アレイ基板１は、ガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥ上に形成される配向膜ＡＬを含む。対向基板２はガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層ＣＦ上に形成される共通電極ＣＥ、およびこの共通電極ＣＥ上に形成される配向膜ＡＬを含む。液晶層３は対向基板２とアレイ基板１の間隙に液晶材料を充填することにより得られる。図２では、液晶分子１９がスプレイ配向した状態にある。また、液晶表示パネルＤＰはアレイ基板１および対向基板２の外側に配置される一対の位相差板ＲＴ、これら位相差板ＲＴの外側に配置される一対の偏光板ＰＬ、およびアレイ基板１側の偏光板ＰＬの外側に配置される光源用のバックライトＢＬを備える。アレイ基板１側の配向膜ＡＬおよび対向基板２側の配向膜ＡＬは互いに平行にラビング処理される。これにより、液晶分子のプレチルト角は約１０°に設定される。

アレイ基板１では、複数の画素電極ＰＥが透明絶縁基板ＧＬ上において略マトリクス状に配置される。また、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）が複数の画素電極ＰＥの行に沿って配置され、複数のソース線Ｘ（Ｘ１〜Ｘｎ）が複数の画素電極ＰＥの列に沿って配置される。これらゲート線Ｙおよびソース線Ｘの交差位置近傍には、画素スイッチング素子として薄膜トランジスタＴが配置される。各薄膜トランジスタＴはゲート線Ｙに接続されるゲート、ソース線Ｘおよび画素電極ＰＥ間に接続されるソース−ドレインパスを有し、対応ゲート線Ｙを介して駆動されたときに導通して対応ソース線Ｘの電位を対応画素電極ＰＥに印加する。

各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、それぞれ配向膜ＡＬで覆われ、液晶層３の一部である画素領域と共に液晶画素ＰＸを構成し、画素電極ＰＥおよび共通電極ＣＥの電位差である液晶駆動電圧に対応した電界によって画素領域内の液晶分子配列を制御する。

複数の液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量Ｃlcを有する。複数の蓄積容量線Ｃ１〜Ｃｍは各々対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して蓄積容量Ｃstを構成する。

表示制御回路ＣＮＴは、複数の薄膜トランジスタＴを水平画素ライン（１行分の画素）単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを順次選択して駆動するゲートドライバＹＤ、このゲートドライバＹＤによって選択されたゲート線に対応する水平画素ラインの画素電極ＰＥに対する画素電圧Ｖsにより複数のソース線Ｘ１〜Ｘｎを並列的に駆動するソースドライバＸＤ、表示パネルＤＰの駆動用電圧を発生する駆動用電圧発生回路４、並びにゲートドライバＹＤおよびソースドライバＸＤを制御するコントローラ回路５を備える。ゲートドライバＹＤは蓄積容量線Ｃ１〜Ｃｍを所定電位に設定するためにも用いられる。

駆動用電圧発生回路４は、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶREFを発生する階調基準電圧発生回路６、および共通電極ＣＥに印加されるコモン電圧Ｖcomを発生するコモン電圧発生回路７を含む。コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣに基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、および外部信号源ＳＳから入力される映像情報について例えば黒挿入２倍速変換を行う映像処理回路１３を含む。映像情報は複数の液晶画素ＰＸに対する複数の画素データＤＩであり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは映像処理回路１３から変換結果の画素データＤＯと共にソースドライバＸＤに供給される。制御信号ＣＴＹは上述のように順次複数のゲート線Ｙを駆動する動作をゲートドライバＹＤに行わせる垂直タイミング制御に用いられ、制御信号ＣＴＸは映像処理回路１３の変換結果として１行分の液晶画素ＰＸ単位に得られ直列に出力される画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせる水平タイミング制御に用いられる。

図３は２倍速の垂直走査速度で黒挿入駆動を行う場合の動作を示す。ここでは、ゲートドライバＹＤが制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１〜Ｙｍを映像信号書込用および黒挿入書込（非映像信号書込）用に順次選択し、各行の薄膜トランジスタＴを１水平走査期間Ｈの１／２を越えない所定期間だけ導通させるゲートパルスを選択ゲート線Ｙに供給する。映像処理回路１３では、１行分の画素データＤＩが１Ｈ毎に１行分の黒挿入（非映像）データＢおよび１行分の映像信号データＳに変換され、画素データＤＯとして出力される。映像信号データＳは画素データＤＩと同じ階調値であり、黒挿入データＢは黒表示の階調値である。１行分の黒挿入データＢおよび１行分の映像信号データＳの各々はそれぞれＨ／２期間ずつ映像処理回路１３から直列に出力される。ソースドライバＸＤは上述の階調基準電圧発生回路６から供給される所定数の階調基準電圧ＶREFを参照してこれらデータ信号Ｂ，Ｓをそれぞれ黒挿入電圧、映像信号電圧に変換し、画素電圧Ｖsとして複数のソース線Ｘ１〜Ｘｎに並列的に出力する。すなわち、ソースドライバＸＤは１水平走査期間（１Ｈ）の前半において１水平画素ラインの画素電極ＰＥに黒挿入電圧を印加するようにソース線Ｘ１〜Ｘｎを並列的に駆動し、さらに１水平走査期間（１Ｈ）の後半において１水平画素ラインの画素電極ＰＥに映像信号電圧をそれぞれ印加するようにソース線Ｘ１〜Ｘｎを並列的に駆動する。画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばライン反転駆動およびフレーム反転駆動を組み合わせた１Ｈ１Ｖ反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。

尚、黒挿入における薄膜トランジスタの充電能力が不足する場合には、この不足を補うために例えば図４に示すようにゲートドライバＹＤおよびソースドライバＸＤを動作させてもよい。この場合、２回の黒挿入書込みが１回の映像信号書込みに対して行われる。また、駆動速度を下げる場合には、例えば図５に示すようにゲートドライバＹＤおよびソースドライバＸＤを動作させてもよい。この場合、ゲート線Ｙ１〜Ｙｍが黒挿入書込走査において２本ずつ選択され、映像信号書込走査において１本ずつ選択される。このような選択に同期し、黒挿入電圧、映像信号電圧、映像信号電圧が２連続水平走査期間（２Ｈ）において２Ｈ／３期間ずつソースドライバＸＤから出力される。ここでは、黒挿入書込みが２Ｈ／３期間において２水平画素ラインに対して一緒に行われるが、選択ゲート線数をさらに増大させて、例えば３水平画素ライン、４水平画素ライン、あるいはそれ以上の水平画素ラインに対して一緒に行われてもよい。

図６は図１に示す液晶表示パネルに対して黒挿入書込みに続いて従来方式の映像信号書込みを行った場合に得られる画素電極ＰＥの電位変化の波形を示す。ここでは、液晶駆動電圧の極性が１フレーム毎に反転される場合を考える。正極性フレームでは、画素電極ＰＥの電位が映像信号書込みによりに＋黒挿入電圧レベルから＋映像信号電圧レベルに向って低下する。負フレームでは、画素電極ＰＥの電位が映像信号書込みにより−黒挿入電圧レベルから−映像信号電圧レベルに向って上昇する。薄膜トランジスタＴの充電能力が不足していると、正極性フレームおよび負極性フレームのいずれであっても、薄膜トランジスタＴが映像信号書込用に選択されたゲート線Ｙからのゲートパルスによって導通状態に維持される充電期間内において画素電極ＰＥの電位を映像信号電圧レベルに到達させることが困難となる。すなわち、薄膜トランジスタＴが非導通状態になったときに、画素電極ＰＥの電位がソースドライバＸＤからソース線Ｘに出力される映像信号電圧に一致しない。充電誤差δＶ_１は映像信号電圧振幅Ｖ_０と充電期間終了時点における画素電極ＰＥの電位振幅Ｖ_１との差であって、正極性フレームおよび負極性フレームで平均されてδＶ_１＝Ｖ_１−Ｖ_０＝（２Ｖ_１ − ２Ｖ_０）/２のように表される。

ゲートパルス、すなわちゲート線電位Ｖgが立ち下がって充電期間を終了させると、薄膜トランジスタＴが非導通になる。これにより、画素電極ＰＥがソース線Ｘから電気的に切離されたフローティング状態になり、薄膜トランジスタのゲート−ドレイン間の寄生容量Ｃgdを充電するように画素電極ＰＥからの電荷移動が突抜現象として生じる。この結果、画素電極ＰＥの電位が充電終了時のレベルから若干低下する。このときの電位変化量は突抜電圧と呼ばれる。もし図７に示すように、ゲートドライバＹＤから薄膜トランジスタＴまでのゲート線Ｙの配線長に依存した配線抵抗や配線容量等によってゲート線電位Ｖgの立ち下がりに遅れがある場合には、薄膜トランジスタＴのソース−ドレイン間電圧が閾値に達するまでの間、薄膜トランジスタＴが完全な非導通状態にならず、突抜現象によって生じたソース−ドレイン間の電位差を無くすようにソース−ドレイン間に電流Ｉdsが流れ、画素電極ＰＥの電位を上昇させるように再充電を行う。この再充電による画素電極ＰＥの電位変化量は再充電電圧と呼ばれる。従って、薄膜トランジスタＴが完全な非導通になったとき、画素電極ＰＥの電位は寄生容量Ｃgdに起因した突抜電圧と薄膜トランジスタＴの非導通状態への遷移期間に起因した再充電電圧とを重畳した結果として決定される。再充電誤差δＶ_２は充電期間終了時点における画素電極ＰＥの電位振幅Ｖ_１と薄膜トランジスタＴが完全な非導通になった時点以降の保持期間における画素電極ＰＥの保持電位振幅Ｖ_２との差であって、正極性フレームおよび負極性フレームで平均されてδＶ_２＝Ｖ_２−Ｖ_１＝（２Ｖ_２ − ２Ｖ_１）/２のように表される。従って、画素電極ＰＥの保持電位振幅Ｖ_２は映像信号振幅Ｖ_０に充電誤差δＶ_１と再充電誤差δＶ_２を重畳した結果であり、Ｖ_０＋δＶ_１＋δＶ_２で表される。

複数の薄膜トランジスタＴの特性（特に移動度μや閾値Ｖt）が液晶表示パネルＤＰの製造プロセスに起因してばらついた場合に、これら薄膜トランジスタＴにそれぞれ対応する画素電極ＰＥの充電誤差δＶ_１および再充電誤差δＶ_２に違いが生じ、これが保持電位振幅Ｖ_２をばらつかせる。この保持電位振幅Ｖ_２のばらつきは表示画面上の輝度ムラとして観察されてしまう。充電誤差δＶ_１は薄膜トランジスタＴの充電能力が高いほど小さくなり、この充電能力は薄膜トランジスタＴの移動度μが大きく閾値Ｖtが小さいほど高くなる。一方、再充電誤差δＶ_２に関しても、薄膜トランジスタＴの充電能力が高いほど小さくなる。但し、負極性フレームでのゲート−ドレイン間電圧が正極性フレームでのゲート−ドレイン間電圧よりも大きいため、再充電誤差δＶ_２は負極性フレームの方が支配的となる。よって、薄膜トランジスタＴの充電能力が大きく、負極性フレームでの再充電圧が大きいほど、再充電誤差δＶ_２（＝Ｖ_２−Ｖ_１）が小さくなる。すなわち、充電誤差δＶ_１のばらつきと再充電誤差δＶ_２のばらつきとは同符号で重畳されることになり、輝度ムラが顕著に表れやすい。画面サイズが大きい場合、この輝度ムラはさらに顕著に表れる。すなわち、画面サイズを大きくすると、ゲート線Ｙの配線抵抗および配線容量によって決るＣＲ時定数も大きくなるため、ゲート電位Ｖgの立上りおよび立下りが遅くなる。立上りの遅れは実効的な書込時間を短くし、充電誤差δＶ_１を増大する。さらに、立下りの遅れは波形のなまりとなって、再充電誤差δＶ_２を増大する。

図８は図１に示す液晶表示装置に適用される映像信号書込方式で得られる画素電極ＰＥの電位変化の波形を示す。この映像信号書込みを実現するため、ソースドライバＸＤは１水平画素ライン分の薄膜トランジスタＴが映像信号書込用に駆動される期間において映像信号電圧の印加に先立って映像信号電圧よりも小さな振幅のオーバドライブ電圧ΔＶsを１水平画素ラインの画素電極ＰＥに印加するように構成される。具体的には、ソースドライバＸＤがコントローラ回路５によってタイミング制御され、一時的に映像信号電圧の振幅を約１Ｖ程度小さく設定して得られるオーバドライブ電圧ΔＶsを複数のソース線Ｘ１〜Ｘｎに出力する。画素電極ＰＥが１Ｈ期間内でオーバドライブ電圧ΔＶsにより充電されると、充電誤差δＶ_１の符号が従来方式の駆動の場合と逆になるので、薄膜トランジスタＴの充電能力が高いほどδＶ_１が大きくなる。

本実施形態では、１水平画素ライン分の薄膜トランジスタＴが映像信号書込用に駆動される期間において、映像信号電圧よりも小さな振幅のオーバドライブ電圧ΔＶsが映像信号電圧の印加に先立って１水平画素ラインの画素電極ＰＥに印加されたことにより、充電誤差δＶ_１および再充電誤差δＶ_２のばらつきが逆符号で重畳されて互いに打ち消しあうことになる。従って、画素電極ＰＥの保持電位振幅Ｖ_２のばらつきが小さくなり、輝度ムラが低減される。

実際に、アモルファスシリコン薄膜トランジスタＴを用い２Ｈ１Ｖ反転駆動されるＷＸＧＡ解像度の２３型ＯＣＢ液晶表示パネルＤＰに対して保持電位振幅Ｖ_２のばらつきをシュミレーションしてみると、図９〜図１１に示すような結果が得られた。図９は様々なオーバドライブ電圧ΔＶsの印加により得られた充電誤差δＶ_１を示すグラフであり、図１０は様々なオーバドライブ電圧ΔＶsの印加により得られた再充電誤差δＶ_２を示すグラフであり、図１１は図９に示す充電誤差δＶ_１および図１０に示す再充電誤差δＶ_２を重畳した結果を示すグラフである。図１１によれば、オーバドライブ電圧ΔＶsを１．０Ｖ程度にすると、薄膜トランジスタＴの特性のばらつきが最大の場合と最小の場合の保持電位振幅Ｖ_２の差がほぼ０ｍＶとなることがわかる。

尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。

上述のオーバドライブ電圧ΔＶsは映像信号電圧によらずに一定であってもよく、映像信号電圧に対応して変化させてもよい。また、オーバドライブ電圧ΔＶsは正極性側と負極性側とで異なる値に設定してもよい。さらに、オーバドライブ電圧ΔＶsを印加する時間を映像信号電圧に対応して変化させてもよい。

本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。 図１に示す液晶表示パネルの断面構造を概略的に示す図である。 図１に示す液晶表示パネルにおいて２倍速の垂直走査速度で黒挿入駆動を行う場合の動作を示す図である。 図１に示す液晶表示パネルにおいて２回の黒挿入書込みが１回の映像信号書込みに対して行われる場合の動作を示す図である。 図１に示す複数のゲート線が黒挿入書込走査において２本ずつ選択される場合の動作を示す図である。 図１に示す液晶表示パネルに対して黒挿入書込みに続いて従来方式の映像信号書込みを行った場合に得られる画素電極の電位変化の波形を示す図である。 図１に示すゲートドライバから薄膜トランジスタまでのゲート線の配線長に依存した配線抵抗や配線容量等によってゲート線電位の立ち下がりに生じる遅れを示す図である。 図１に示す液晶表示装置に適用される映像信号書込方式で得られる画素電極の電位変化の波形を示す図である。 図１に示すソースドライバから様々なオーバドライブ電圧を印加することにより得られた充電誤差を示すグラフである。 図１０は図１に示すソースドライバから様々なオーバドライブ電圧を印加することにより得られた再充電誤差を示すグラフである。 図９に示す充電誤差および図１０に示す再充電誤差を重畳した結果を示すグラフである。

符号の説明

１…アレイ基板、２…対向基板、３…液晶層、５…コントローラ回路、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、Ｃlc…液晶容量、Ｃst…蓄積容量、ＰＸ…液晶画素、Ｔ…薄膜トランジスタ、Ｙ…ゲート線、Ｘ…ソース線、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。

Claims (7)

1. 複数の液晶画素および前記複数の液晶画素に接続される複数の薄膜トランジスタを有する表示パネルと、各薄膜トランジスタを非映像信号書込用に駆動して非映像信号電圧を対応液晶画素に印加し、さらに前記薄膜トランジスタを映像信号書込用に駆動して前記対応液晶画素に映像信号電圧を印加する駆動回路とを備え、前記駆動回路は前記薄膜トランジスタが前記映像信号書込用に駆動される期間において前記映像信号電圧の印加に先立って前記映像信号電圧よりも小さな振幅のオーバドライブ電圧を印加するように構成されることを特徴とする液晶表示装置。
2. 前記駆動回路は前記非映像信号電圧および前記映像信号電圧を周期的に極性反転させるように構成されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記オーバドライブ電圧は映像信号電圧に対応して変化することを特徴とする請求項２に記載の液晶表示装置。
4. 前記オーバドライブ電圧は映像信号電圧によらずに一定であることを特徴とする請求項２に記載の液晶表示装置。
5. 前記オーバドライブ電圧は正極性側と負極性側とで異なる値に設定されることを特徴とする請求項２に記載の液晶表示装置。
6. 前記オーバドライブ電圧の印加時間は映像信号電圧に対応して変化することを特徴とする請求項２に記載の液晶表示装置。
7. 前記液晶画素はＯＣＢ液晶画素であることを特徴とする請求項２に記載の液晶表示装置。

Images