JP2007202387A - Power converter - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power converter for driving a motor in which the total volume loss can be reduced by utilizing/distributing the power of a plurality of power supplies not through a DC converter and without limiting to the combination of a fuel cell and a battery. <P>SOLUTION: The power converter comprises a voltage generation means 3 for generating an output voltage pulse from a plurality of DC voltage sources, and a voltage generation means controller 4 for controlling the drive signal of a switch in the voltage generation means. Switching loss is reduced by controlling the drive signal such that the on time of respective output voltage pulses continues mutually thereby suppressing voltage variation at the time of switching. Furthermore, diode loss is also reduced by controlling the drive signal such that the current path from a load including the AC motor to at least one DC voltage source is assured when the on time of respective output voltage pulses continues mutually. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は電力変換装置の制御方法に関するものである。   The present invention relates to a method for controlling a power converter.

従来、燃料電池を主電源として高効率にモータを駆動する技術が開示されている（特許文献１を参照されたい）。この例では、バッテリーがDCDCコンバータを介して燃料電池と並列に接続されており、DCDCコンバータの出力電圧を制御することで、電源の出力効率を改善することを狙ったものである。
特開２００２−１１８９８１号広報 Conventionally, a technique for driving a motor with high efficiency using a fuel cell as a main power source has been disclosed (see Patent Document 1). In this example, the battery is connected in parallel with the fuel cell via the DCDC converter, and the output voltage of the DCDC converter is controlled to improve the output efficiency of the power source.
JP 2002-118981 PR

しかしながら、前記の従来技術においては、DCDCコンバータを使っているため、電源と電力変換装置、モータをすべて含めたシステム全体の体積が大きくなるとともに、バッテリーを充放電するためにはDCDCコンバータを通過するために損失が発生する。   However, since the DCDC converter is used in the above-described conventional technology, the volume of the entire system including the power source, the power conversion device, and the motor increases, and the battery passes through the DCDC converter in order to charge and discharge the battery. Loss.

本発明は、DCDCコンバータを介さずに、燃料電池とバッテリーの組み合わせに限らず、複数の電源電力を利用・配分し、全体の体積・損失を低減可能な電力変換装置を提供するものである。   The present invention provides a power conversion device that can use and distribute a plurality of power sources and reduce the overall volume and loss without using a DCDC converter, not limited to a combination of a fuel cell and a battery.

前記した諸課題を解決すべく、第１の発明による電力変換装置は、複数の直流電圧源に接続され、これら直流電圧源のそれぞれの出力電圧から出力電圧パルスを生成・合成することで交流モータの駆動電圧を生成する電力変換装置であって、
前記電力変換装置は、前記複数の直流電圧源から出力電圧パルスを生成する電圧生成手段と、
前記電圧生成手段のスイッチの駆動信号を制御する電圧生成手段制御装置とからなり、
前記電圧生成手段制御装置は、複数の直流電圧源のそれぞれに対応したPWMキャリアと、電圧指令値を比較し、複数の直流電圧源に対応したそれぞれの出力電圧パルスのオン時間が互いに連続するように、
一方の直流電圧源の出力電圧に対応する第１のPWMパルスと、
他方の直流電圧源の出力電圧に対応する第２のPWMパルスと、
を生成するPWM生成手段と、
前記出力電圧パルスのオン時間が連続する時に、前記交流モータを含む負荷から少なくともひとつの直流電圧源への電流経路を各相で確保する経路確保制御手段と、
を備えることを特徴とする。 In order to solve the above-described problems, the power converter according to the first invention is connected to a plurality of DC voltage sources, and generates and synthesizes output voltage pulses from respective output voltages of these DC voltage sources, thereby generating an AC motor. A power conversion device that generates a driving voltage of
The power converter includes a voltage generation unit that generates an output voltage pulse from the plurality of DC voltage sources;
A voltage generating means control device for controlling a drive signal of the switch of the voltage generating means,
The voltage generation means control device compares the voltage command value with the PWM carrier corresponding to each of the plurality of DC voltage sources, and the ON times of the output voltage pulses corresponding to the plurality of DC voltage sources are continuous with each other. In addition,
A first PWM pulse corresponding to the output voltage of one DC voltage source;
A second PWM pulse corresponding to the output voltage of the other DC voltage source;
PWM generation means for generating
A path securing control means for securing a current path from a load including the AC motor to at least one DC voltage source in each phase when the ON time of the output voltage pulse continues;
It is characterized by providing.

第１の発明では、複数の直流電源の電力配分を操作することが可能であり、直流電圧を調節するDCDCコンバータを用いずに、電源電力を配分することができる。このため、装置全体の小型化・高効率化することができるようになる。   In the first invention, it is possible to operate the power distribution of a plurality of DC power supplies, and the power supply power can be distributed without using a DCDC converter that adjusts the DC voltage. As a result, the entire apparatus can be reduced in size and efficiency.

また、当該電力変換装置を動作させる場合に、出力電圧のオンパルスを連続的に生成させているので、一方の電源を使用しない場合も、交流モータに印加される電圧パルスの周波数は変化せず、二つの電源を使用しているときと、可聴音周波数が変化しない。このことにより、作業者・運転者が不快に感じる電磁騒音の急激な増加を防止することができる。   In addition, when operating the power converter, since the on-pulse of the output voltage is continuously generated, even when one power supply is not used, the frequency of the voltage pulse applied to the AC motor does not change, The audible sound frequency does not change when using two power supplies. As a result, it is possible to prevent a sudden increase in electromagnetic noise that is uncomfortable for the operator / driver.

また、オンパルスを連続的に生成させることにより、電力変換装置の電源と出力に接続されたスイッチに生じる電圧変化を低減することができ、このため、スイッチの電力損失をさらに低減することができる。   Further, by continuously generating the on-pulse, it is possible to reduce a voltage change generated in the switch connected to the power source and the output of the power conversion device, and thus it is possible to further reduce the power loss of the switch.

以下、諸図面を参照しつつ、本発明の実施様態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第１の実施例を説明する。図１は、複数の電圧源を入力とする電力変換装置の回路図を示している。   A first embodiment will be described. FIG. 1 shows a circuit diagram of a power conversion device that receives a plurality of voltage sources.

直流電圧源a１１の負極と、直流電圧源b１２の負極を共通負極母線１６に接続する。共通負極母線１６とモータ２のU相３３、V相３４、W相３５の各相端子間には、一般的に知られているインバータの下アームと同様に、半導体スイッチ１０７a,１０８a,１０９aとダイオード１０７b,１０８b,１０９bの組を接続する。直流電圧源a１１の正極母線１５とモータ２の各相端子間とは、双方向の導通を制御可能な半導体スイッチ１０１a/１０１b,１０２a/１０２b,１０３a/１０３bでそれぞれ接続する。また、直流電圧源b１２の正極母線１７とモータ２の各相端子間にも双方向の導通を制御可能な半導体スイッチ１０４a/１０４b,１０５a/１０５b,１０６a/１０６bをそれぞれ接続する。   The negative electrode of the DC voltage source a11 and the negative electrode of the DC voltage source b12 are connected to the common negative electrode bus 16. Between the common negative electrode bus 16 and the phase terminals of the U phase 33, V phase 34, and W phase 35 of the motor 2, the semiconductor switches 107a, 108a, 109a are connected in the same manner as the generally known lower arm of the inverter. A set of diodes 107b, 108b, 109b is connected. The positive electrode bus 15 of the DC voltage source a11 and each phase terminal of the motor 2 are connected by semiconductor switches 101a / 101b, 102a / 102b, and 103a / 103b that can control bidirectional conduction. Further, semiconductor switches 104a / 104b, 105a / 105b, 106a / 106b capable of controlling bidirectional conduction are also connected between the positive electrode bus 17 of the DC voltage source b12 and each phase terminal of the motor 2.

直流電圧源a１１の正極母線１５と共通負極母線１６の間には平滑コンデンサ１３を接続し、直流電圧源b１２の正極母線１７と共通負極母線１６の間にも平滑コンデンサ１４を接続する。   A smoothing capacitor 13 is connected between the positive electrode bus 15 and the common negative electrode bus 16 of the DC voltage source a11, and a smoothing capacitor 14 is also connected between the positive electrode bus 17 and the common negative electrode bus 16 of the DC voltage source b12.

電力変換器３は、共通負極母線１６と直流電圧源a１１の正極母線１５と直流電圧源b１２の正極母線１７、以上の３つの電位をもとに、モータ２に印加する電圧を生成する直流−交流電力変換器である。各相に設けられた半導体スイッチが、交流モータの各相に出力する電圧を生成するスイッチ手段であり、電圧生成手段３を構成する。また前記半導体スイッチが前記複数の電位の中から択一的に接続し、その接続する時間の割合を変化させることで、モータに必要な電圧を供給する。   The power converter 3 generates a voltage to be applied to the motor 2 based on the above three potentials, the common negative electrode bus 16, the positive electrode bus 15 of the DC voltage source a11, and the positive electrode bus 17 of the DC voltage source b12. AC power converter. A semiconductor switch provided in each phase is a switch unit that generates a voltage to be output to each phase of the AC motor, and constitutes a voltage generation unit 3. Further, the semiconductor switch is selectively connected from among the plurality of potentials, and the voltage required for the motor is supplied by changing the proportion of the connection time.

図２を用いて、制御装置４の構成を説明する。
トルク制御手段４１は、外部より与えられるトルク指令Te*とモータ回転速度ωから、交流モータのd軸電流の指令値id*とq軸電流の指令値iq*を演算する手段である。トルク制御手段４１では、予め作成されたTe*,ωを軸としたマップを参照し、id*,iq*を出力する。
電流制御手段４２では、d軸電流指令値id*,q軸電流指令値iq*と３相/dq変換４８からのd軸電流値id、q軸電流値iqとから、これらを実現するための電流制御を行う。この制御によって、三相交流の各相の電圧指令値vu*,vv*,vw*を出力する。 The configuration of the control device 4 will be described with reference to FIG.
The torque control means 41 is a means for calculating the d-axis current command value id * and the q-axis current command value iq * of the AC motor from the torque command Te * and the motor rotation speed ω given from the outside. The torque control means 41 outputs id * and iq * by referring to a map created in advance with Te * and ω as axes.
The current control means 42 uses the d-axis current command value id *, the q-axis current command value iq *, the d-axis current value id from the three-phase / dq conversion 48, and the q-axis current value iq to realize these. Perform current control. By this control, voltage command values vu *, vv *, vw * for each phase of the three-phase AC are output.

図３を用いて、電流制御手段４２の詳細について説明する。
電流制御器４２１では、トルク制御手段４１からのid*,iq*に３相/dq変換４８からのid,iqが追従するように、それぞれPI制御によるフィードバック制御を行って、d軸電圧指令値vd*、q軸電圧指令値vq*を出力する。ここで、id、iqは３相/dq変換手段４８により、電流センサで検出したＵ相電流iu、V相電流iv及びiu,ivから求めたW相電流iwを変換して求められる。ｄq/３相変換手段４２２は、dq軸電圧を３相電圧指令に変換する手段であり、dq軸電圧指令値vd*,vq*を入力とし、Ｕ相電圧指令値vu*、V相電圧指令値vv*、W相電圧指令値vw*を出力する。 The details of the current control means 42 will be described with reference to FIG.
The current controller 421 performs feedback control by PI control so that id * and iq * from the three-phase / dq conversion 48 follow id * and iq * from the torque control means 41, respectively, and d-axis voltage command value Outputs vd * and q-axis voltage command value vq *. Here, id and iq are obtained by converting the W-phase current iw obtained from the U-phase current iu, V-phase current iv and iu, iv detected by the current sensor by the three-phase / dq conversion means 48. The dq / three-phase conversion means 422 is a means for converting the dq-axis voltage into a three-phase voltage command. The dq-axis voltage command values vd * and vq * are input, and the U-phase voltage command value vu * and the V-phase voltage command are input. Outputs value vv * and W-phase voltage command value vw *.

図２に戻って、電力制御・変調率演算手段４５では、直流電圧源a１１と直流電圧源b１２から供給される電力の分配目標値（rto_pa,rto_pb）を用いて電力制御を行う。電力の
分配目標値は、直流電圧源a１１と直流電圧源b１２の電力の比率を意味しており、電源の出力効率を改善を向上させることを目的として、図示しない外部コントローラから与えられる。電力の分配目標値rto_pa,rto_pbは次の関係を持つ。 Returning to FIG. 2, the power control / modulation rate calculating means 45 performs power control using the distribution target values (rto_pa, rto_pb) of the power supplied from the DC voltage source a11 and the DC voltage source b12. The power distribution target value means the ratio of the power of the DC voltage source a11 and the DC voltage source b12, and is given from an external controller (not shown) for the purpose of improving the output efficiency of the power source. The power distribution target values rto_pa and rto_pb have the following relationship.

rto_pa＋rto_pb＝１
このため、一方の電力分配目標値が得られれば，上の関係から、もう一方の電力分配目標値を求めることができる。図２では、電力制御・変調率演算手段４５の入力としてrto_paのみを記しており、電力制御・変調率演算手段４５内部での演算によって、上式に基づいて、rto_pbを演算する。 rto_pa + rto_pb = 1
Therefore, if one power distribution target value is obtained, the other power distribution target value can be obtained from the above relationship. In FIG. 2, only rto_pa is shown as an input to the power control / modulation rate calculating means 45, and rto_pb is calculated based on the above equation by calculation inside the power control / modulation rate calculating means 45.

図４を用いて、電力制御・変調率演算手段４５の詳細を説明する。
乗算器４５１aでは、vu*,vv*,vw*に、それぞれrto_paを乗じて、直流電圧源a１１側の電圧指令値であるvu_a*,vv_a*,vw_a*を演算する。以下、直流電圧源a１１から生成する電圧の指令を直流電圧源a１１分電圧指令、直流電圧源b１２から生成する電圧の指令を直流電圧源b１２分電圧指令と記す。 Details of the power control / modulation rate calculating means 45 will be described with reference to FIG.
The multiplier 451a multiplies vu *, vv *, and vw * by rto_pa to calculate vu_a *, vv_a *, and vw_a * that are voltage command values on the DC voltage source a11 side. Hereinafter, a voltage command generated from the DC voltage source a11 is referred to as a DC voltage source a11 divided voltage command, and a voltage command generated from the DC voltage source b12 is referred to as a DC voltage source b12 divided voltage command.

vu_a*= vu*・rto_pa
vv_a*= vv*・rto_pa
vw_a*= vw*・rto_pa
一方、直流電圧源b１２側の電圧指令値は、モータ電流制御の制御電圧から得られた電圧指令値vu*,vv*,vw*から、直流電圧源a１１側の電圧指令値vu_a*、vv_a*、vw_a*を減算器４５１bで減算して求める。 vu_a * = vu * ・ rto_pa
vv_a * = vv * ・ rto_pa
vw_a * = vw * ・ rto_pa
On the other hand, the voltage command value on the DC voltage source b12 side is derived from the voltage command values vu *, vv *, vw * obtained from the control voltage of the motor current control. , Vw_a * is subtracted by the subtractor 451b.

vu_b*= vu*−vu_a*
vv_b*= vv*−vv_a*
vw_b*= vw*−vw_a*
以下の変調率演算とＰＷＭパルス生成の説明はＵ相についてのみ行うが、Ｖ相、Ｗ相についても同様の操作を行う。 vu_b * = vu * −vu_a *
vv_b * = vv * −vv_a *
vw_b * = vw * −vw_a *
The following explanation of the modulation factor calculation and PWM pulse generation is performed only for the U phase, but the same operation is performed for the V phase and the W phase.

図４の変調率演算手段４５２はそれぞれ直流電圧源a１１の電圧Ｖdc_a、直流電圧源ｂ１２の電圧Ｖdc_bを入力し、正規格化した電圧指令である瞬時変調率指令mu_a*,mu_b*,mv_a*, mv_b*, mw_a*,
mw_b*を生成する変調率演算手段である。
変調率演算手段４５２
図４における点線部は、変調率演算手段４５２であり、乗算器４５２a、４５２bによって構成されている。ここでは、Ｕ相の直流電圧源a１１分電圧指令ｖu_a*、直流電圧源b１２分電圧指令vu_b *をそれぞれの直流電圧の半分の値で正規化することで直流電圧源a１１分瞬時変調率指令ｍu_a*、直流電圧源b１２分瞬時変調率指令ｍu_b*を求める。 4 inputs the voltage Vdc_a of the DC voltage source a11 and the voltage Vdc_b of the DC voltage source b12, respectively, and the instantaneous modulation rate commands mu_a *, mu_b *, mv_a *, which are the normalized voltage commands, respectively. mv_b *, mw_a *,
Modulation rate calculation means for generating mw_b *.
Modulation rate calculation means 452
A dotted line portion in FIG. 4 is a modulation factor calculation means 452, and is configured by multipliers 452a and 452b. Here, the U-phase DC voltage source a11 divided voltage command vu_a * and the DC voltage source b12 divided voltage command vu_b * are normalized by a half value of each DC voltage, thereby the instantaneous modulation factor command mu_a for the DC voltage source a11. *, DC voltage source b12 minute instantaneous modulation rate command mu_b * is obtained.

ｍu_a*＝ｖu_a*／(Ｖdc_a／２)
ｍu_b*＝ｖu_b*／(Ｖdc_b／２)
変調率補正手段４５３、変調率オフセット演算器４５４
図４における別の点線部は、変調率補正手段４５３である。この変調率補正手段では、得られた変調率を出力するために、PWM周期の時間幅を配分し、最終的な変調率指令値の演算を行う。 mu_a * = vu_a * / (Vdc_a / 2)
mu_b * = vu_b * / (Vdc_b / 2)
Modulation rate correction means 453, modulation rate offset calculator 454
Another dotted line portion in FIG. 4 is a modulation rate correction unit 453. In this modulation rate correction means, in order to output the obtained modulation rate, the time width of the PWM cycle is allocated and the final modulation rate command value is calculated.

まず、変調率オフセット演算器４５４で電源電圧Vdc_a、Vdc_bとrto_paから、次の変調率オフセットma_offset０,mb_offset０を演算する。ここでrto_pbは、前記の式をもとに演算する。   First, the modulation factor offset calculator 454 calculates the next modulation factor offsets ma_offset0 and mb_offset0 from the power supply voltages Vdc_a, Vdc_b, and rto_pa. Here, rto_pb is calculated based on the above formula.

rto_pb=１−rto_pa

得られた変調率オフセットma_offset０,mb_offset０は、加算器４５３aと４５３bで、それぞれ直流電圧源a１１分瞬時変調率指令mu_a*、直流電圧源b１２分瞬時変調率指令mu_b*と加算する。 rto_pb = 1-rto_pa

The obtained modulation factor offsets ma_offset0 and mb_offset0 are added by the adders 453a and 453b to the DC voltage source a11-minute instantaneous modulation rate command mu_a * and the DC voltage source b12-minute instantaneous modulation rate command mu_b *, respectively.

最終的な変調率指令mu_a_c*、mu_b_c*を以下のように求める。   The final modulation rate commands mu_a_c * and mu_b_c * are obtained as follows.

mu_a_c*= mu_a*+ma_offset*−１

mu_b_c*= mu_b*+mb_offset*−１
図２に戻り、PWMパルス生成手段４７では前記の分瞬時変調率指令とキャリアとを比較し、それに基づき各スイッチの動作を決定する手段であり、各スイッチに対して駆動信号を出力する。
図５はPWMパルス生成手段４７の構成を示したブロック図である。以下、各ブロックの動作の詳細を説明する。
PWMパルス生成手段４７
図６において、直流電圧源a１１用キャリアは、直流電圧源a１１の電圧Ｖdc_aから電圧パルスを出力するために、各スイッチを駆動するＰＷＭパルスを生成するためのノコギリ波キャリアであり、同様に、直流電圧源b１２用キャリアとしてノコギリ波を設ける。これら二つのノコギリ波キャリアは、上限が＋１、下限が―１の値をとり、位相差を持たない対称波形とする。
mu_a_c * = mu_a * + ma_offset * -1

mu_b_c * = mu_b * + mb_offset * -1
Returning to FIG. 2, the PWM pulse generation means 47 is a means for comparing the instantaneous modulation factor command with the carrier and determining the operation of each switch based on the comparison, and outputs a drive signal to each switch.
FIG. 5 is a block diagram showing the configuration of the PWM pulse generating means 47. As shown in FIG. Details of the operation of each block will be described below.
PWM pulse generation means 47
In FIG. 6, a carrier for the DC voltage source a11 is a sawtooth wave carrier for generating a PWM pulse for driving each switch in order to output a voltage pulse from the voltage Vdc_a of the DC voltage source a11. A sawtooth wave is provided as a carrier for the voltage source b12. These two sawtooth wave carriers have values with an upper limit of +1 and a lower limit of −1, and are symmetric waveforms having no phase difference.

図５に記載の比較器４７１では、前記電力制御・変調率演算４５で得られた最終変調率指令mu_a_c*、mu_b_c*と、前記キャリアを比較し、さらにデッドタイムHdsを付加し、以下の各駆動信号を生成する。   The comparator 471 shown in FIG. 5 compares the final modulation factor commands mu_a_c * and mu_b_c * obtained in the power control / modulation factor calculation 45 with the carrier, and further adds a dead time Hds. A drive signal is generated.

図７をもとに、Ｕ相の各スイッチを駆動する信号を次のようにおく。   Based on FIG. 7, signals for driving the U-phase switches are set as follows.

Ａ：直流電圧源a１１から出力端子の方向へ導通するスイッチの駆動信号
Ｂ：出力端子から負極の方向へ導通するスイッチの駆動信号
Ｃ：出力端子から直流電圧源a１１の方向へ導通するスイッチの駆動信号
Ｄ：直流電圧源b１２から出力端子の方向へ導通するスイッチの駆動信号
Ｅ：出力端子から直流電圧源b１２の方向へ導通するスイッチの駆動信号
ここで、駆動信号Ａ、Ｄは前記比較器４７１で生成された信号であるが、駆動信号Ｂ、Ｃ、Ｅはさらに論理回路４７２を経て生成する。 A: Switch drive signal conducting from the DC voltage source a11 toward the output terminal B: Switch drive signal conducting from the output terminal toward the negative electrode C: Drive driving the switch conducting from the output terminal toward the DC voltage source a11 Signal D: Switch drive signal conducting from the DC voltage source b12 to the output terminal E: Switch drive signal conducting from the output terminal to the DC voltage source b12 Here, the drive signals A and D are the comparator 471. The drive signals B, C, and E are further generated through the logic circuit 472.

図７において、直流電圧源a１１から電圧パルスを出力する際のパルス生成方法について述べる。直流電圧源a１１からＰＷＭパルスを出力する際に、Ａをオンする必要がある。通常、図６の回路においては電流が流れる際に、Ｅはダイオードの代わりとして、交流モータを含む負荷から直流電圧源への電流経路を確保するために常にオンしているが、正極と正極の間に電位差があり、Ｖdc_a＞Ｖdc_bである時、ＡとＥがともにオンしていると、正極間を短絡する電流が流れることになるのでＡをオンするときにはＥをオフする必要がある。しかし、同時にＡをオンからオフへ、Ｅをオフからオンへ信号を切り換えた場合にも、Ａが完全にオフするまでに時間を要するため、Ｅのオン時と重なり、ともにオンする時間が生じ、短絡電流が流れ、この経路に設置された半導体スイッチの発熱量が増加する。このような発熱の増加を予防するために、駆動信号ＡとＥがともにオフする時間を経過した後に、Ｅをオフからオンへ切り換えるようにする。このように駆動信号に短絡防止時間（デッドタイム）付加したパルス生成を行う。   In FIG. 7, a pulse generation method when outputting a voltage pulse from the DC voltage source a11 will be described. When outputting a PWM pulse from the DC voltage source a11, it is necessary to turn on A. Normally, in the circuit of FIG. 6, when current flows, E is always turned on to secure a current path from the load including the AC motor to the DC voltage source instead of the diode. When there is a potential difference between them and Vdc_a> Vdc_b, if both A and E are on, a current that short-circuits between the positive electrodes flows, so that when A is turned on, E must be turned off. However, even when the signal is switched from ON to OFF and E from OFF to ON at the same time, it takes time until A is completely turned OFF. Short-circuit current flows, and the amount of heat generated by the semiconductor switch installed in this path increases. In order to prevent such an increase in heat generation, E is switched from OFF to ON after the time for which both the drive signals A and E are turned off has elapsed. In this way, pulse generation is performed by adding a short-circuit prevention time (dead time) to the drive signal.

このＡとＥの駆動信号にデッドタイムを付加するのと同様に、ＤとＣにデッドタイムを付加し、さらに、正極と負極の短絡防止のためには、ＡとＢ、ＤとＢにデッドタイムを付加する。   In the same way as adding dead time to the drive signals of A and E, dead time is added to D and C, and in order to prevent a short circuit between the positive and negative electrodes, dead to A and B and D and B. Add time.

図８を用いて、ＡとＥの駆動信号のデッドタイムを付加する方法を以下に説明する。   A method for adding the dead times of the drive signals A and E will be described below with reference to FIG.

ここでは、最終的なEの駆動信号を出力する前に、信号E０をノコギリ波キャリアとの比較によって生成する。   Here, before outputting the final E drive signal, the signal E0 is generated by comparison with a sawtooth carrier.

デッドタイムを付加した駆動信号を生成するため、mu_a_c*から下方向にデッドタイム分オフセットしたmu_a_c_down*を次にように求める。   In order to generate a drive signal with a dead time added, mu_a_c_down * offset by the dead time downward from mu_a_c * is obtained as follows.

mu_a_c_down*=mu_a_c*−Hds
また、Aの駆動信号のオン時にデッドタイムを付加するために、m０*を次のように設定する。 mu_a_c_down * = mu_a_c * −Hds
Further, m0 * is set as follows in order to add a dead time when the A drive signal is turned on.

m０*=１−Hds
キャリアとmu_a_c*,mu_a_c_down*,m０*の比較を行って、駆動信号ＡとＥ０を次のルールに従って求める。 m0 * = 1-Hds
The carrier is compared with mu_a_c *, mu_a_c_down *, m0 *, and drive signals A and E0 are obtained according to the following rules.

mu_a_c_down* ＜直流電圧源a１１用キャリア ならばＡ=ＯＦＦ
mu_a_c_down* ≧直流電圧源a１１用キャリア ならばＡ＝ＯＮ

mu_a_c* ≦直流電圧源a１１用キャリア≦m０* ならばＥ０＝ＯＮ
mu_a_c* ＞直流電圧源a１１用キャリア ならばＥ０＝ＯＦＦ
このように、駆動信号を生成することで、AとE０の間にはTdのデッドタイムを設けることができ、Eの駆動信号にE０を用いることで、正極間の短絡を防止することができる。 mu_a_c_down * <A = OFF for DC voltage source a11 carrier
mu_a_c_down * ≥ A = ON if DC voltage source a11 carrier

If mu_a_c * ≤ DC voltage source a11 carrier ≤ m0 *, E0 = ON
mu_a_c *> E0 = OFF if DC voltage source a11 carrier
Thus, by generating a drive signal, a dead time of Td can be provided between A and E0, and by using E0 as the drive signal for E, a short circuit between the positive electrodes can be prevented. .

また、直流電圧源b１２から電圧パルスを出力する際のパルス生成方法は、直流電圧源a１１の場合と同様であり、次のmu_b_c_down*を求め、直流電圧源b１２用キャリアとの比較を行う。   The pulse generation method for outputting a voltage pulse from the DC voltage source b12 is the same as that of the DC voltage source a11. The next mu_b_c_down * is obtained and compared with the carrier for the DC voltage source b12.

mu_b_c_down*= mu_b_c*−Hds
キャリアとmu_b_c*, mu_b_c_down*, m０*の比較を行って、駆動信号ＤとC０を次のルールに従って求める。 mu_b_c_down * = mu_b_c * −Hds
The carrier and mu_b_c *, mu_b_c_down *, m0 * are compared, and the drive signals D and C0 are obtained according to the following rules.

mu_b_c_down* ＜直流電圧源b１２用キャリア ならばD=ＯＦＦ
mu_b_c_down* ≧直流電圧源b１２用キャリア ならばD＝ＯＮ
mu_b_c* ≦直流電圧源b１２用キャリア≦m０* ならばC０＝ＯＮ
mu_b_c* ＞直流電圧源b１２用キャリア ならばC０＝ＯＦＦ
このようにして、DとC０の間にもTｄのデッドタイムを設けることができ、Cの駆動信号にC０を用いることで、正極間の短絡を防止することができる。 mu_b_c_down * <D = OFF if DC voltage source b12 carrier
mu_b_c_down * ≥ D = ON if DC voltage source b12 carrier
If mu_b_c * ≤ DC voltage source b12 carrier ≤ m0 *, C0 = ON
mu_b_c *> C0 = OFF if DC voltage source b12 carrier
In this way, a dead time of Td can also be provided between D and C0, and by using C0 as the C drive signal, a short circuit between the positive electrodes can be prevented.

図８に示す駆動信号Ｂは、図５・図９に示した論理回路４７２を用いて、比較器４７１で生成された信号Ｅ０とＣ０のＡＮＤから生成する。   The drive signal B shown in FIG. 8 is generated from the AND of the signals E0 and C0 generated by the comparator 471 using the logic circuit 472 shown in FIGS.

B=E０・C０
図８に示したように、駆動信号AとDを見ると、それら信号は時間軸で接するようになり、直流電圧源a１１から出力される電圧パルスと直流電圧源b１２から出力される電圧パルスは、連続した電圧パルスになる。 B = E0 ・ C0
As shown in FIG. 8, when the drive signals A and D are viewed, the signals come in contact with each other on the time axis, and the voltage pulse output from the DC voltage source a11 and the voltage pulse output from the DC voltage source b12 are , It becomes a continuous voltage pulse.

本実施例のようにしてデッドタイムを付加した駆動信号を生成すると、駆動信号E０とC０が共にオフとなる区間が現れる。この駆動信号をE、Cにそのまま適用すると、モータから電源の方向へ電流が流れている場合、これらのスイッチが共にオフになる際に、モータのインダクタンスと電流の微分値によって、端子に電圧が発生する。このように半導体スイッチが共にオフとなる駆動信号を与える場合には、半導体スイッチの耐圧を、この電圧も想定した値のものを使用せざるを得ない。   When a drive signal with a dead time added is generated as in this embodiment, a section in which both the drive signals E0 and C0 are turned off appears. When this drive signal is applied to E and C as they are, when current flows from the motor to the power source, when these switches are both turned off, the voltage at the terminal is determined by the differential value of the motor inductance and current. appear. In this way, when a drive signal for turning off both of the semiconductor switches is given, the withstand voltage of the semiconductor switch must be a value that also assumes this voltage.

本発明では、モータから直流電圧源の方向へ流れる経路を半導体スイッチのオン・オフ制御によって常に確保し、端子に発生する電圧を抑え、半導体スイッチのコスト低減を次のように図る。図５・図９において駆動信号E０、C０を補正し、EとCが同時にオフとならないように、補正する信号OVRと電源電圧の大小を判定する信号R_SWを生成し、E０、C０、OVR、R_SWの論理演算を行って駆動信号EとCを生成する。   In the present invention, the path from the motor to the DC voltage source is always ensured by on / off control of the semiconductor switch, the voltage generated at the terminal is suppressed, and the cost of the semiconductor switch is reduced as follows. 5 and 9, the drive signals E0 and C0 are corrected, and the signal OVR to be corrected and the signal R_SW for determining the magnitude of the power supply voltage are generated so that E and C are not simultaneously turned off, and E0, C0, OVR, Drive signals E and C are generated by performing a logical operation of R_SW.

図１０に示したように、信号OVRは、次のm_ovr*を設定し、直流電圧源a１１、直流電圧源b１２のキャリア双方と比較して生成する。   As shown in FIG. 10, the signal OVR is generated by setting the next m_ovr * and comparing it with both the carriers of the DC voltage source a11 and the DC voltage source b12.

m_ovr*=−１＋２・Hds
直流電圧源b１２用キャリア≦m_ovr*
または 、
直流電圧源a１１用キャリア≦m_ovr*
このとき、OVR=ON
上記以外の条件の時に、OVR=OFF
このOVR信号は、E０とC０が同時にオフとなる区間を包含し、同時オフ時間以上にONとなるように生成する。
ここで、OVR・R_SWは便宜上ON・OFFと記しており、実際にOVRというスイッチをON・OFFさせるわけではない。 m_ovr * =-1 + 2 ・ Hds
Carrier for DC voltage source b12 ≦ m_ovr *
Or
Carrier for DC voltage source a11 ≦ m_ovr *
At this time, OVR = ON
OVR = OFF under conditions other than the above
This OVR signal includes a section in which E0 and C0 are turned off at the same time, and is generated so as to be turned on more than the simultaneous off time.
Here, OVR / R_SW is described as ON / OFF for convenience, and does not actually turn ON / OFF the switch called OVR.

また、電源電圧の大小を判定する信号R_SWは、図２に示す電圧比較器４９で生成し、直流電圧源a１１の電圧Vdc_aと直流電圧源b１２の電圧Vdc_bを検出し、Vdc_b＞Vdc_aでR_SWをONとする。この判別の際にヒステリシスを設け、電圧センサの信号に重畳されたノイズによる判別信号の切り換えを防ぐ。ヒステリシス幅をVhsとすると、電圧判別信号は次に
ように生成する。 Further, the signal R_SW for determining the magnitude of the power supply voltage is generated by the voltage comparator 49 shown in FIG. Set to ON. In this determination, hysteresis is provided to prevent switching of the determination signal due to noise superimposed on the voltage sensor signal. When the hysteresis width is Vhs, the voltage discrimination signal is generated as follows.

Vdc_b＞Vdc_a+Vhs ならば R_SW OFFをONへ切り換え
Vdc_b＜Vdc_a−Vhs ならば R_SW ONをOFFへ切り換え
ヒステリシス幅Vhsは、電圧信号のノイズの大きさを観測して決定するが、ノイズの影響が小さい場合には、ヒステリシスを設けなくともよい。 If Vdc_b> Vdc_a + Vhs, switch R_SW OFF to ON
If Vdc_b <Vdc_a−Vhs, R_SW ON is switched to OFF. The hysteresis width Vhs is determined by observing the magnitude of noise in the voltage signal. However, if the influence of noise is small, hysteresis need not be provided.

このようにして生成された信号を図５・図９の論理回路に入力し、駆動信号E、Cを生成する。R_SW信号とOVR信号との論理積を求め、この信号出力とE０との論理和をとってEとして出力する。一方で、R_SWも論理反転した信号と、OVR信号の論理積を求めた後に、C０と論理和を求めてCを出力する。   The signals generated in this way are input to the logic circuits shown in FIGS. 5 and 9, and drive signals E and C are generated. The logical product of the R_SW signal and the OVR signal is obtained, and the logical sum of this signal output and E0 is obtained and output as E. On the other hand, R_SW also obtains the logical product of the logically inverted signal and the OVR signal, and then obtains the logical sum of C0 and outputs C.

図１１においては、R_SW信号がONであるとき、すなわち、Vdc_b＞Vdc_aであるときに、この論理回路を通じて出力される駆動信号の一例である。この結果、CとEが同時にOFFすることはなく、モータから直流電源の方へ流れる経路を半導体スイッチのオン・オフ制御によって常に確保し、スイッチの端部に発生する電圧を抑え、半導体スイッチのコスト低減を図ることが可能となる。また、駆動信号AとEが同時にOnとなるが、Vdc_b＞Vdc_aの条件では、この経路は半導体スイッチによって阻止され、短絡電流は流れない。   FIG. 11 is an example of a drive signal output through this logic circuit when the R_SW signal is ON, that is, when Vdc_b> Vdc_a. As a result, C and E do not turn off at the same time, and a path that flows from the motor to the DC power supply is always secured by the on / off control of the semiconductor switch, and the voltage generated at the end of the switch is suppressed. Cost reduction can be achieved. Further, the drive signals A and E are turned on at the same time. However, under the condition of Vdc_b> Vdc_a, this path is blocked by the semiconductor switch, and no short circuit current flows.

同様に図１２においても、R_SW信号がOFFであるとき、すなわち、Vdc_b＜Vdc_aであるときのみ、駆動信号DとCが同時にONとなるが、Vdc_b＜Vdc_aの条件では短絡電流は流れない。   Similarly, also in FIG. 12, only when the R_SW signal is OFF, that is, when Vdc_b <Vdc_a, the drive signals D and C are simultaneously ON, but no short-circuit current flows under the condition of Vdc_b <Vdc_a.

本実施例では、図１３に、位相差を持たない対称波形の２つのノコギリ波キャリアと変調率指令値から出力電圧パルスを生成した場合の実験結果を示す。図１３は、負極母線１６を基準としたときのU相の出力電圧である。出力電圧パルスは、直流電圧源a１１と直流電圧源b１２の出力を連続して出力できている。   In the present embodiment, FIG. 13 shows an experimental result when an output voltage pulse is generated from two sawtooth carriers having a symmetrical waveform having no phase difference and a modulation rate command value. FIG. 13 shows the U-phase output voltage when the negative electrode bus 16 is used as a reference. The output voltage pulse can continuously output the outputs of the DC voltage source a11 and the DC voltage source b12.

また、パルスの指令信号を生成する際に、短絡防止を考慮した信号と同極性の極間短絡を許可した信号を生成し、同極性の極間短絡を認めることで、負荷から直流電源の方向へ流れる経路の開通時間を増やすことができ、負荷から直流電源の方向へ流れる経路を各相で確保することが可能になる。   Also, when generating a pulse command signal, generate a signal that permits short-circuiting between poles with the same polarity as the signal in consideration of short-circuit prevention, and recognize the short-circuiting between poles with the same polarity. It is possible to increase the opening time of the path that flows to and to secure a path that flows from the load toward the DC power source in each phase.

さらにまた、同極性の極簡短絡を防止する場合と、許可する場合を選択して出力することで、短絡電流による回路素子の損失を防ぐと共に、電流の経路を確保することができる。   Furthermore, by selecting and outputting the case of preventing the short circuit with the same polarity and the case of allowing the short circuit, loss of the circuit element due to the short circuit current can be prevented and a current path can be secured.

さらにまた、前記２種類の信号を選択して出力するときに、電源電圧の大小判別を行い出力することで、短絡電流による回路素子の損失を防ぐと共に、電流の経路を確保することができる。   Furthermore, when the two types of signals are selected and output, the magnitude of the power supply voltage is determined and output, thereby preventing loss of circuit elements due to a short circuit current and securing a current path.

さらにまた、電源電圧の大小判別を行い、同極性の極間短絡を許可したときに、過大な短絡電流が流れない経路の信号を選択して出力することで、短絡電流による回路素子の損失を防ぐと共に、電流の経路を確保することができる。   In addition, when the power supply voltage is determined and the short circuit between the same polarity is permitted, the signal of the path through which the excessive short circuit current does not flow is selected and output, thereby reducing the circuit element loss due to the short circuit current. In addition to preventing, it is possible to secure a current path.

さらにまた、電圧の大小比較にヒステリシスを設けることで、電圧センサで検出した電圧信号に重畳されるノイズによる比較判別の頻繁な切り換えを防ぐことができ、スイッチのオン・オフ切り換えの損失を低減することができる。   Furthermore, by providing hysteresis in the voltage comparison, frequent switching of comparison discrimination due to noise superimposed on the voltage signal detected by the voltage sensor can be prevented, and loss of switch on / off switching can be reduced. be able to.

従来、ノコギリ波キャリアの位相差を単純に０に設定した場合、スイッチのオン・オフは理論上同時に行われるが、デッドタイムの付加の仕方によっては、図７のようにスイッチDがオフした後にスイッチBに並列に接続したダイオード１０７bを電流が流れ、その後、スイッチAがオンしていた。このため、各スイッチには電源電圧分の電圧変化が生じている。スイッチDがオフするとき、また、スイッチAがオンするときにそれぞれのスイッチに生じる電圧変化はΔV=｜Vdc_b−Vdc_a｜となり、U相出力電圧パルスは図１４のようになっていた。   Conventionally, when the phase difference of the sawtooth carrier is simply set to 0, the switch is turned on and off theoretically at the same time, but depending on how the dead time is added, after the switch D is turned off as shown in FIG. A current flowed through the diode 107b connected in parallel to the switch B, and then the switch A was turned on. For this reason, a voltage change corresponding to the power supply voltage occurs in each switch. When the switch D is turned off or when the switch A is turned on, the voltage change generated in each switch is ΔV = | Vdc_b−Vdc_a |, and the U-phase output voltage pulse is as shown in FIG.

しかし、本発明によって、ノコギリ波キャリアを用いて、Aのオンパルスの立ち下りとDのオンパルスの立ち上がりにデッドタイムを付加した場合でも、短絡防止を行いつつ、図１３に示すような出力電圧パルスを連続させ電圧変化ΔVを小さくすることを可能とすることで、素子の電圧変化と通過する電流に依存するスイッチング損失、すなわち半導体素子の電力損失を低減することが可能となる。   However, according to the present invention, even when dead time is added to the falling edge of the A on pulse and the rising edge of the D on pulse using a sawtooth carrier, the output voltage pulse as shown in FIG. By making the voltage change ΔV continuous, the switching loss depending on the voltage change of the element and the passing current, that is, the power loss of the semiconductor element can be reduced.

このようにして駆動する電力変換器３は、直流電圧源a１１と直流電圧源b１２の電力配分を操作することが可能であり、直流電圧を調整するDCDCコンバータを用いずに、電源電力を配分制御することができる。このため、装置全体を小型化・高効率化することができるようになる。   The power converter 3 that is driven in this way can control the power distribution between the DC voltage source a11 and the DC voltage source b12, and can control the distribution of the power supply without using a DCDC converter that adjusts the DC voltage. can do. For this reason, the entire apparatus can be reduced in size and efficiency.

第２の実施例では、図２に示す、PWMパルス生成手段４７における実施例１との差異を以下に説明する。   In the second embodiment, differences from the first embodiment in the PWM pulse generation means 47 shown in FIG. 2 will be described below.

図１５において、直流電圧源a１１用キャリアは、直流電圧源a１１の電圧Ｖdc_aから電圧パルスを出力するために、各スイッチを駆動するＰＷＭパルスを生成するためのノコギリ波キャリアであり、同様に、直流電圧源b１２用キャリアとしてノコギリ波を設ける。
これら二つのノコギリ波キャリアは、上限が＋１、下限が―１の値をとり、位相差を持つ対称波形とする。 In FIG. 15, a carrier for the DC voltage source a11 is a sawtooth wave carrier for generating a PWM pulse for driving each switch in order to output a voltage pulse from the voltage Vdc_a of the DC voltage source a11. A sawtooth wave is provided as a carrier for the voltage source b12.
These two sawtooth wave carriers have values with an upper limit of +1 and a lower limit of −1, and are symmetric waveforms having a phase difference.

図１６を用いて、ＡとＥの駆動信号にデッドタイムを付加する方法を以下に説明する。   A method for adding dead time to the A and E drive signals will be described below with reference to FIG.

ここでは、最終的なEの駆動信号を出力する前に、信号E０をノコギリ波キャリアとの比較によって生成する。   Here, before outputting the final E drive signal, the signal E0 is generated by comparison with a sawtooth carrier.

デッドタイムを付加した駆動信号を生成するため、mu_a_c#からデッドタイム分オフセットしたmu_a_c_up#を次にように求める。   In order to generate a drive signal with a dead time added, mu_a_c_up # offset from mu_a_c # by the dead time is obtained as follows.

mu_a_c_up#=mu_a_c#+Hds
ここで、Hdsはノコギリ波の振幅（底辺から頂点まで）Hsawと周期Tsaw、デッドタイムTdから次のように求める。 mu_a_c_up # = mu_a_c # + Hds
Here, Hds is obtained from the sawtooth amplitude (from the base to the apex) Hsaw, period Tsaw, and dead time Td as follows.

Hds=Td・Hsaw/Tsaw
また、図１７において、Aの駆動信号のオン時にデッドタイムを付加するために、m０#を次のように設定する。 Hds = Td ・ Hsaw / Tsaw
In FIG. 17, m0 # is set as follows in order to add a dead time when the drive signal A is turned on.

m０#=−１+Hds
キャリアとmu_a_c#,mu_a_c_up#,m０#の比較を行って、駆動信号ＡとＥ０を次のルールに従って求める。 m0 # =-1 + Hds
The carrier is compared with mu_a_c #, mu_a_c_up #, m0 #, and drive signals A and E0 are obtained according to the following rules.

mu_a_c# ≦直流電圧源a１１用キャリア ならばＡ=ＯＦＦ
m０# ≦直流電圧源a１１用キャリア＜mu_a_c# ならばＡ＝ＯＮ
mu_a_c_up# ≦直流電圧源a１１用キャリア ならばＥ０＝ＯＮ
mu_a_c_up# ＞直流電圧源a１１用キャリア ならばＥ０＝ＯＦＦ
このように、駆動信号を生成することで、AとE０の間にはTdのデッドタイムを設けることができ、Eの駆動信号にE０を用いることで、正極間の短絡を防止することができる。 mu_a_c # ≤ DC voltage source a11 carrier A = OFF
If m0 # ≤ DC voltage source a11 carrier <mu_a_c #, A = ON
mu_a_c_up # ≤ E0 = ON if DC voltage source a11 carrier
mu_a_c_up #> E0 = OFF if DC voltage source a11 carrier
Thus, by generating a drive signal, a dead time of Td can be provided between A and E0, and by using E0 as the drive signal for E, a short circuit between the positive electrodes can be prevented. .

また、図７において、直流電圧源b１２から電圧パルスを出力する際のパルス生成方法
は、直流電圧源a１１の場合と同様であり、次のｍu_b_c_up#を求め、直流電圧源b１２用
キャリアとの比較を行う。 In FIG. 7, the pulse generation method for outputting a voltage pulse from the DC voltage source b12 is the same as that of the DC voltage source a11. The next mu_b_c_up # is obtained and compared with the carrier for the DC voltage source b12. I do.

mu_b_c_up# = ｍu_b_c# ＋ Hds
キャリアとmu_b_c#,mu_b_c_up#,m０#の比較を行って、駆動信号ＤとＣ０を次のルールに従って求める。 mu_b_c_up # = mu_b_c # + Hds
The carrier is compared with mu_b_c #, mu_b_c_up #, m0 #, and drive signals D and C0 are obtained according to the following rules.

mu_b _c# ≦直流電圧源b１２用キャリア ならばD=ＯＦＦ
m０# ≦直流電圧源b１２用キャリア＜mu_b_c# ならばＤ＝ＯＮ
mu_b_c_up# ≦直流電圧源b１２用キャリア ならばC０＝ＯＮ
mu_b_c_up# ＞直流電圧源b１２用キャリア ならばC０＝ＯＦＦ
このようにして、DとC０の間にもTｄのデッドタイムを設けることができ、Cの駆動信号にC０を用いることで、正極間の短絡を防止することができる。 mu_b _c # ≤ DC voltage source b12 carrier D = OFF
If m0 # ≤ DC voltage source b12 carrier <mu_b_c #, D = ON
mu_b_c_up # ≤ DC voltage source b12 carrier C0 = ON
mu_b_c_up #> C0 = OFF if DC voltage source b12 carrier
In this way, a dead time of Td can also be provided between D and C0, and by using C0 as the C drive signal, a short circuit between the positive electrodes can be prevented.

図１６に示す駆動信号Ｂは、図５・図９に示す論理回路４７２を用いて、比較器４７１で生成された信号E０とC０のＡＮＤから生成する。   The drive signal B shown in FIG. 16 is generated from the AND of the signals E0 and C0 generated by the comparator 471 using the logic circuit 472 shown in FIGS.

B=E０・C０
本実施例のように、デッドタイムを付加すると、AとDのオンパルスは連続しない。そこで、図１５・図１６のノコギリ波では、位相差をデッドタイムTd×２の時間相当を設定する。この結果直流電圧源a１１のキャリアの値が−１になる時間から、２Tdの時間を経過した後に、直流電圧源b１２のキャリアの値が１になる。このような位相差に設定すると、図１６に示したように、駆動信号AとDを見ると、それら信号は時間軸で接するようになり、直流電圧源a１１から出力される電圧パルスと直流電圧源b１２から出力される電圧パルスは、連続した電圧パルスになる。信号OVRは次のm_ovr#を設定し、図１７に示したように、直流電圧源a１１、直流電圧源b１２のキャリア双方と比較して生成する。
m_ovr#=−１+３・Hds
直流電圧源b１２用キャリア≦m_ovr#
または 、
直流電圧源a１１用キャリア≦m_ovr#
このとき、OVR=ON
上記以外の条件の時に、OVR=OFF
以降、第一の実施例と同様にしてパルスを生成し、電力変換器３を駆動する。 B = E0 ・ C0
As in this embodiment, when dead time is added, the ON pulses of A and D do not continue. Therefore, in the sawtooth wave of FIGS. 15 and 16, the phase difference is set to the time equivalent to the dead time Td × 2. As a result, the value of the carrier of the DC voltage source b12 becomes 1 after the time of 2Td has elapsed from the time when the value of the carrier of the DC voltage source a11 becomes -1. When such a phase difference is set, as shown in FIG. 16, when the drive signals A and D are viewed, the signals come in contact with each other on the time axis, and the voltage pulse output from the DC voltage source a11 and the DC voltage are output. The voltage pulse output from the source b12 becomes a continuous voltage pulse. The signal OVR is set to the next m_ovr # and is generated as compared with both carriers of the DC voltage source a11 and the DC voltage source b12 as shown in FIG.
m_ovr # =-1 + 3 ・ Hds
Carrier for DC voltage source b12 ≦ m_ovr #
Or
Carrier for DC voltage source a11 ≦ m_ovr #
At this time, OVR = ON
OVR = OFF under conditions other than the above
Thereafter, pulses are generated in the same manner as in the first embodiment, and the power converter 3 is driven.

本実施例では、位相差を持つ対象波形の２つのノコギリ波キャリアと変調率指令値の比較によって出力電圧パルスを生成することで、出力電圧パルスの直流電圧源a１１と直流電圧源b１２の出力を連続して出力できている。   In this embodiment, the output voltage pulse is generated by comparing the two sawtooth carriers of the target waveform having a phase difference and the modulation factor command value, so that the outputs of the DC voltage source a11 and the DC voltage source b12 of the output voltage pulse are obtained. It can output continuously.

また、キャリアに少なくとも短絡防止時間の２倍の位相差を持たせることで、本実施例のようにAのオンパルスの立ち上がりとDのオンパルスの立ち下りにデッドタイムを設けても出力電圧パルスを連続的に生成することができる。これにより、半導体素子の電力損失を低減することが可能となる。   In addition, by providing the carrier with a phase difference that is at least twice the short-circuit prevention time, the output voltage pulse continues even if dead time is provided at the rise of the A on pulse and the fall of the D on pulse as in this embodiment. Can be generated automatically. Thereby, it becomes possible to reduce the power loss of the semiconductor element.

第３の実施例では、図２に示す、PWMパルス生成手段４７における実施例１との差異を以下に説明する。   In the third embodiment, differences from the first embodiment in the PWM pulse generation means 47 shown in FIG. 2 will be described below.

図１８において、直流電圧源a１１用キャリアは、直流電圧源a１１の電圧Ｖdc_aから電圧パルスを出力するために、各スイッチを駆動するＰＷＭパルスを生成するための三角波キャリアであり、同様に、直流電圧源b１２用キャリアとして三角波キャリアを設ける。
これら二つの三角波キャリアは、上限が＋１、下限が―１の値をとり、位相差を持つ。
図１９を用いて、ＡとＥの駆動信号のデッドタイムを付加する方法を以下に説明する。 In FIG. 18, a DC voltage source a11 carrier is a triangular wave carrier for generating a PWM pulse for driving each switch in order to output a voltage pulse from the voltage Vdc_a of the DC voltage source a11. A triangular wave carrier is provided as a carrier for the source b12.
These two triangular wave carriers have a phase difference with an upper limit of +1 and a lower limit of −1.
A method for adding the dead times of the drive signals A and E will be described below with reference to FIG.

デッドタイムを付加した駆動信号を生成するため、mu_a_c*からデッドタイム分オフセットしたmu_a_c_up*,mu_a_c_down*を次にように求める。
mu_a_c_up*=mu_a_c*+Hd
mu_a_c_down*=mu_a_c*-Hd
ここで、Hdは三角波キャリアの底辺から頂点までの振幅Htrと周期Ttr、デッドタイムTdから次のように求める。 In order to generate a drive signal with dead time added, mu_a_c_up * and mu_a_c_down * offset from mu_a_c * by the dead time are obtained as follows.
mu_a_c_up * = mu_a_c * + Hd
mu_a_c_down * = mu_a_c * -Hd
Here, Hd is obtained from the amplitude Htr from the bottom to the top of the triangular wave carrier, the period Ttr, and the dead time Td as follows.

Hd=２Td・Htr/Ttr
キャリアとmu_a_c*,mu_a_c_up*, mu_a_c_down*の比較を行って、駆動信号ＡとＥ０を次のルールに従って求める。 Hd = 2Td ・ Htr / Ttr
The carrier is compared with mu_a_c *, mu_a_c_up *, mu_a_c_down *, and drive signals A and E0 are obtained according to the following rules.

mu_a_c_down* ≧直流電圧源a１１用キャリア ならばＡ=ＯN
mu_a_c* ≦直流電圧源a１１用キャリア ならばＡ＝ＯFF
mu_a_c* ≧直流電圧源a１１用キャリア ならばＥ０＝ＯFF
mu_a_c_up* ≦直流電圧源a１１用キャリア ならばＥ０＝ＯN
このように、駆動信号を生成することで、AとE０の間にはTdのデッドタイムを設けることができ、Eの駆動信号にE０を用いることで、正極間の短絡を防止することができる。 mu_a_c_down * ≥ DC voltage source a11 carrier A = ON
If mu_a_c * ≤ carrier for DC voltage source a11, A = OFF
If mu_a_c * ≥ DC voltage source a11 carrier, E0 = OFF
mu_a_c_up * ≤ DC voltage source a11 carrier E0 = ON
Thus, by generating a drive signal, a dead time of Td can be provided between A and E0, and by using E0 as the drive signal for E, a short circuit between the positive electrodes can be prevented. .

また、図６において、直流電圧源b１２から電圧パルスを出力する際のパルス生成方法は、直流電圧源a１１の場合と同様であり、次のｍu_b_c_up* ,mu_b_c_down*を求め、図２０に示すように直流電圧源b１２用キャリアとの比較を行う。   Also, in FIG. 6, the pulse generation method when outputting the voltage pulse from the DC voltage source b12 is the same as that in the case of the DC voltage source a11, and the following mu_b_c_up * and mu_b_c_down * are obtained, as shown in FIG. Comparison with the carrier for DC voltage source b12 is performed.

mu_b_c_up* = ｍu_b_c* ＋ Hd
mu_a_c_down*= ｍu_b_c* ＋ Hd
キャリアとmu_b_c*,mu_b_c_up*, mu_a_c_down*の比較を行って、駆動信号ＤとＣ０を次のルールに従って求める。 mu_b_c_up * = mu_b_c * + Hd
mu_a_c_down * = mu_b_c * + Hd
The carrier is compared with mu_b_c *, mu_b_c_up *, mu_a_c_down *, and drive signals D and C0 are obtained according to the following rules.

mu_b_c_down* ≧直流電圧源b１２用キャリア ならばD=ＯN
mu_b_c* ≦直流電圧源b１２用キャリア ならばD＝ＯFF
mu_b_c* ≧直流電圧源b１２用キャリア ならばＥ０＝ＯFF
mu_b_c_up* ≦直流電圧源b１２用キャリア ならばC０＝ＯN

このようにして、DとC０の間にもTｄのデッドタイムを設けることができ、Cの駆動信号にC０を用いることで、正極間の短絡を防止することができる。 mu = b_c_down * ≥ D = ON if DC voltage source b12 carrier
If mu_b_c * ≤ carrier for DC voltage source b12, D = OFF
If mu_b_c * ≥ DC voltage source b12 carrier, E0 = OFF
mu_b_c_up * ≦ C0 = ON if DC voltage source b12 carrier

In this way, a dead time of Td can also be provided between D and C0, and by using C0 as the C drive signal, a short circuit between the positive electrodes can be prevented.

駆動信号Ｂは、図５・図９に示した論理回路４７２を用いて、比較器４７１で生成された信号Ｅ０とＣ０のＡＮＤから生成する。   The drive signal B is generated from the AND of the signals E0 and C0 generated by the comparator 471 using the logic circuit 472 shown in FIGS.

B=E０・C０
図２１において、三角波キャリアの位相差Ttr_sは、直流電圧源b１２用キャリアが増加している区間において、直流電圧源b１２用キャリアとmu_b_c_up*とが一致する点に、直流電圧源a１１用キャリアの谷部が一致するように設定する。 B = E0 ・ C0
In FIG. 21, the phase difference Ttr_s of the triangular wave carrier is such that the DC voltage source b12 carrier and mu_b_c_up * coincide with the valley of the DC voltage source a11 carrier in the interval in which the DC voltage source b12 carrier increases. Set so that the parts match.

本実施例のようにしてデッドタイムを付加した駆動信号を生成すると、駆動信号E０とC０が共にオフとなる区間が現れる。第１の実施例と同様に、駆動信号E０、C０を補正し、EとCが同時にオフとならないように、補正する信号OVRと電源電圧の大小を判定する信号R_SWを生成し、E０、C０、OVR、R_SWの論理演算を行って駆動信号EとCを生成する。   When a drive signal with a dead time added is generated as in this embodiment, a section in which both the drive signals E0 and C0 are turned off appears. As in the first embodiment, the drive signals E0 and C0 are corrected, and the signal OVR to be corrected and the signal R_SW for determining the magnitude of the power supply voltage are generated so that E and C are not simultaneously turned off, and E0 and C0 are generated. , OVR and R_SW are logically operated to generate drive signals E and C.

前記OVR信号を生成するために、次のmu_b_c_up２*を演算する。   In order to generate the OVR signal, the next mu_b_c_up2 * is calculated.

mu_b_c_up２*=mu_b_c *+２Hd
これと、前記のmu_a_c_up*と二つのキャリアから、次のようなOVR信号を生成する。 mu_b_c_up2 * = mu_b_c * + 2Hd
From this and the above mu_a_c_up * and two carriers, the following OVR signal is generated.

直流電圧源a１１用キャリア≦mu_a_c_up*
かつ、
直流電圧源b１２用キャリア≦mu_b_c_up２*
ならば、 OVR=ON
上記以外の条件の時に、OVR=OFF
以降、R_SW信号を求め、図５・図９の論理回路を用いて第一の実施例と同様に駆動信号を演算する。図２２にVdc_b＞Vdc_aであるときの駆動信号CとEを、図２３にVdc_b＜Vdc_aであるときの駆動信号CとEを示す。 DC voltage source a11 carrier ≤ mu_a_c_up *
And,
Carrier for DC voltage source b12 ≦ mu_b_c_up2 *
Then OVR = ON
OVR = OFF under conditions other than the above
Thereafter, the R_SW signal is obtained, and the drive signal is calculated in the same manner as in the first embodiment using the logic circuits of FIGS. FIG. 22 shows drive signals C and E when Vdc_b> Vdc_a, and FIG. 23 shows drive signals C and E when Vdc_b <Vdc_a.

本実施例では、位相差を持つ二つの三角波キャリアと変調率指令値との比較によって、AとDのオンパルスの立ち上がりにそれぞれデッドタイムを設けても電圧源のオンパルスを連続的に生成することができる。これにより、半導体素子の電力損失を低減することが可能となる。   In this embodiment, by comparing the two triangular wave carriers having a phase difference and the modulation factor command value, it is possible to continuously generate the on-pulse of the voltage source even if the dead time is provided at the rising edge of the on-pulse of A and D, respectively. it can. Thereby, it becomes possible to reduce the power loss of the semiconductor element.

第４の実施例では、図２に示す、PWMパルス生成手段４７における実施例１との差異を以下に説明する。図２４に示すノコギリ波キャリアを用いて出力電圧パルスを生成するが、PWM生成手段４７における位相差の設定と、演算が実施例１とは以下のように異なる。   In the fourth embodiment, differences from the first embodiment in the PWM pulse generation means 47 shown in FIG. 2 will be described below. The output voltage pulse is generated using the sawtooth carrier shown in FIG. 24, but the setting of the phase difference in the PWM generation means 47 and the calculation are different from those of the first embodiment as follows.

図２４のノコギリ波キャリアでは、位相差をデッドタイムTd×２よりも大きなTdsの時間を設定する。図２４ではTds=Td×３の値を設定している。この結果、直流電圧源a１１のキャリアの値が−１になる時間から、Tdsの時間を経過した後に、直流電圧源b１２のキャリアの値が１になる。このような位相差に設定すると、図２４に示したように、駆動信号AとDを見ると、それら信号は時間軸で重なるようになり、直流電圧源a１１から出力される電圧パルスと直流電圧源b１２から出力される電圧パルスは、連続したパルスになる。   In the sawtooth carrier of FIG. 24, the phase difference is set to a Tds time larger than the dead time Td × 2. In FIG. 24, a value of Tds = Td × 3 is set. As a result, the carrier value of the DC voltage source b12 becomes 1 after the time Tds has elapsed from the time when the carrier value of the DC voltage source a11 becomes -1. When such a phase difference is set, as shown in FIG. 24, when the drive signals A and D are viewed, the signals overlap on the time axis, and the voltage pulse output from the DC voltage source a11 and the DC voltage are output. The voltage pulse output from the source b12 is a continuous pulse.

信号OVRは、次のm_ovr*を設定し、図２３に示したように、直流電圧源a１１、直流電圧源b１２のキャリア双方と比較して生成する。   The signal OVR is generated by setting the next m_ovr * and comparing it with both carriers of the DC voltage source a11 and the DC voltage source b12 as shown in FIG.

m_ovr*=−１+４・Hds
直流電圧源b１２用キャリア≦m_ovr*
または、直流電圧源a１１用キャリア≦m_ovr*
このとき OVR=ON
上記以外の時 OVR=OFF
以降、第１の実施例と同様にしてパルスを生成し、電力変換器３を駆動する。 m_ovr * =-1 + 4 ・ Hds
Carrier for DC voltage source b12 ≦ m_ovr *
Or carrier for DC voltage source a11 ≦ m_ovr *
At this time OVR = ON
Other than the above OVR = OFF
Thereafter, pulses are generated in the same manner as in the first embodiment, and the power converter 3 is driven.

本実施例では、位相差を持つ対称波形の２つのノコギリ波キャリアと変調率指令値の比較によって出力電圧パルスを生成し、駆動信号AとDを時間軸で重なるようにオンパルスを生成するため、スイッチAのオンが駆動信号に対して遅れを持つ場合でも、直流電圧源a１１から出力される電圧パルスと直流電圧源b１２から出力される電圧パルスは、連続した電圧パルスにすることができる。また、本実施例で得られる効果は、前記実施例１においては、少なくともデッドタイム分位相差を設けることで、また実施例２と実施例３においては、少なくともデッドタイム分さらに位相差を設けることで、A、Dのオンパルスは少なくともデッドタイム分重なるので同様の効果を得られる。これにより、半導体素子の電力損失を低減することが可能となる。   In the present embodiment, an output voltage pulse is generated by comparing two sawtooth carriers having a symmetric waveform having a phase difference and a modulation rate command value, and an on pulse is generated so that the drive signals A and D overlap on the time axis. Even when the switch A is turned on with a delay relative to the drive signal, the voltage pulse output from the DC voltage source a11 and the voltage pulse output from the DC voltage source b12 can be continuous voltage pulses. The effect obtained in this embodiment is that at least a dead time phase difference is provided in the first embodiment, and at least a dead time difference is provided in the second and third embodiments. Since the ON pulses of A and D overlap at least by the dead time, the same effect can be obtained. Thereby, it becomes possible to reduce the power loss of the semiconductor element.

第５の実施例では、第１実施例〜第４実施例の図４に変えて、図２５に示す変調率演算器４５ａを用いる。図４と同様の構成については図４と同じ番号を用いて説明を省略するが、図２５では新たに補正電圧演算器４６１を備えている。   In the fifth embodiment, a modulation factor calculator 45a shown in FIG. 25 is used in place of FIG. 4 of the first to fourth embodiments. The description of the same configuration as in FIG. 4 is omitted using the same reference numerals as in FIG. 4, but in FIG. 25, a correction voltage calculator 461 is newly provided.

補正電圧演算器４６１は電圧指令値vu_a*、vv_a*、vw_a*、vu_b*、vv_b*、vw_b*に補正電圧演算器４６１で演算したvu_a_dt、vv_a_dt、vw_a_dt、vu_b_dt、vv_b_dt、vw_b_dtを加算もしくは減算し、vu_a’、vv_a’、vw_a’、vu_b’、vv_b’、vw_b’を求める。当該vu_a’、vv_a’、vw_a’、vu_b’、vv_b’、vw_b’に基づいて変調率演算手段４５２にて瞬時変調率ｍu_a*、ｍv_a*、ｍw_a*、ｍu_b*、ｍv_b*、ｍw_b*を演算する。   The correction voltage calculator 461 adds vu_a_dt, vv_a_dt, vw_a_dt, vu_b_dt, vv_b_dt, or vw_b_dt calculated by the correction voltage calculator 461 to the voltage command values vu_a *, vv_a *, vw_a *, vu_b *, vv_b *, vw_b *. Then, vu_a ′, vv_a ′, vw_a ′, vu_b ′, vv_b ′, and vw_b ′ are obtained. Based on the vu_a ', vv_a', vw_a ', vu_b', vv_b ', vw_b', the modulation factor calculation means 452 calculates the instantaneous modulation factor mu_a *, mv_a *, mw_a *, mu_b *, mv_b *, mw_b *. To do.

補正電圧演算器４６１では図２６の表に基づいて表１に基づいて補正値を求めているが表１の補正式について、図２７、図２８を用いて説明する。   The correction voltage calculator 461 obtains a correction value based on Table 1 based on the table of FIG. 26. The correction formula of Table 1 will be described with reference to FIGS. 27 and 28. FIG.

図２７、図２８は第１実施例〜第４実施例のいずれかから生成したＵ相の出力電圧パルスを示している。   27 and 28 show U-phase output voltage pulses generated from any one of the first to fourth embodiments.

図２７はＶdc_b＞Ｖdc_a、図２８はＶdc_b＜Ｖdc_aであるときの、Ｕ相の各スイッチの駆動信号と、電源a,電源bから出力されるＵ相出力端子と負極母線の間の電圧をＶUNとし
て示している。 FIG. 27 shows Vdc_b> Vdc_a, and FIG. 28 shows the drive signal of each U-phase switch and the voltage between the U-phase output terminal output from the power source a and power source b and the negative bus when Vdc_b <Vdc_a. As shown.

デッドタイム期間中は、出力電流の向きによって電流経路が決定され、それに応じた電圧が出力される。ここで、一般的な電力変換器の電流符号の定義と同様に、電力変換器のＵ相出力端子から出力する方向を電流の正としている。   During the dead time, the current path is determined by the direction of the output current, and a voltage corresponding to the current path is output. Here, like the definition of the current sign of a general power converter, the direction of output from the U-phase output terminal of the power converter is defined as positive current.

また、デッドタイム時間を付加する前の駆動信号をスイッチAに対応するA０,スイッチDに対応するD０として示した。電流が正のとき、図３０３、図３０４ともに、デッドタイムが付加される前の駆動信号A０,D０に対して、電源aから出力されるパルス電圧、電源ｂから出力される電圧パルスは、それぞれデッドタイム時間Ｔｄ分短くなる。   The drive signals before adding the dead time are shown as A0 corresponding to the switch A and D0 corresponding to the switch D. When the current is positive, the pulse voltage output from the power source a and the voltage pulse output from the power source b with respect to the drive signals A0 and D0 before the dead time is added are shown in FIGS. 303 and 304, respectively. The dead time is shortened by Td.

元の電圧指令ｖu_a*, ｖu_b*のときに、負極母線に対する出力電圧ｖun_a*,ｖun_b*は、キャリア周期区間での平均電圧指令となっているため、電源電圧Ｖdc_a, Ｖdc_bと、パルスの出力時間Ta,Tb、キャリア周波数Ｔｃとは次のような関係になる。   When the original voltage commands vu_a * and vu_b * are used, the output voltages vun_a * and vun_b * with respect to the negative bus are average voltage commands in the carrier cycle period, so the power supply voltages Vdc_a and Vdc_b and the pulse output time The relationship between Ta, Tb and carrier frequency Tc is as follows.

ｖun_a* = Ｔa・Ｖdc_a / Ｔc
ｖun_b* = Ｔb・Ｖdc_b / Ｔc
これに対して、デッドタイムが付加された場合に、電流が正のときの電源aからの出力電圧ｖun_a, 電源bからのｖun_bは、
ｖun_a = (Ｔa−Ｔd)・Ｖdc_a / Ｔc
ｖun_b = (Ｔb−Ｔd)・Ｖdc_b / Ｔc
よって、電圧指令に対する出力電圧誤差Δｖu_a,Δｖu_bは
Δｖu_a =ｖun_a* −ｖun_a = Ｔd・Ｖdc_a / Ｔc
Δｖu_b =ｖun_b* −ｖun_b = Ｔd・Ｖdc_b / Ｔc
出力電流が負の場合、ＣとＥが同時にオンとなる時間では、電源電圧の低い経路へ電流が流れることになる。Ｖdc_b＞Ｖdc_aの条件下では、Ｃを通して電流は流れ、出力電圧はＣの接続された電源aの電圧Ｖdc_aとなる。 vun_a * = Ta ・ Vdc_a / Tc
vun_b * = Tb ・ Vdc_b / Tc
On the other hand, when dead time is added, the output voltage vun_a from the power source a and the vun_b from the power source b when the current is positive are
vun_a = (Ta−Td) ・ Vdc_a / Tc
vun_b = (Tb−Td) ・ Vdc_b / Tc
Therefore, the output voltage errors Δvu_a and Δvu_b with respect to the voltage command are Δvu_a = vun_a * −vun_a = Td · Vdc_a / Tc
Δvu_b = vun_b * −vun_b = Td · Vdc_b / Tc
When the output current is negative, current flows in a path with a low power supply voltage during the time when C and E are simultaneously turned on. Under the condition of Vdc_b> Vdc_a, current flows through C, and the output voltage becomes the voltage Vdc_a of the power source a connected to C.

よって、出力電圧ｖun_a, 電源bからのｖun_bは、
ｖun_a = (Ｔa−Ｔd)・Ｖdc_a / Ｔc
ｖun_b = (Ｔb＋Ｔd)・Ｖdc_b / Ｔc
出力電圧誤差Δｖu_a,Δｖu_bは
Δｖu_a =ｖun_a* −ｖun_a = Ｔd・Ｖdc_a / Ｔc
Δｖu_b =ｖun_b* −ｖun_b = −Ｔd・Ｖdc_b / Ｔc
このように、デッドタイム時間と電流の経路を確保するために設けたＯＶＲ信号の時間によって、電圧指令に対して出力電圧誤差となる。 Therefore, the output voltage vun_a and vun_b from the power source b are
vun_a = (Ta−Td) ・ Vdc_a / Tc
vun_b = (Tb + Td) ・ Vdc_b / Tc
The output voltage errors Δvu_a and Δvu_b are Δvu_a = vun_a * −vun_a = Td · Vdc_a / Tc
Δvu_b = vun_b * −vun_b = −Td · Vdc_b / Tc
As described above, an output voltage error is generated with respect to the voltage command depending on the dead time and the time of the OVR signal provided for securing the current path.

補正電圧演算器４６１では、電流の符号、電源電圧の大小関係を元に前述の出力電圧誤差の計算式を切り換えて、予め設定されたデッドタイム時間とキャリア周波数fc(=１/Tc)と電源電圧の大きさを用いて演算する。   The correction voltage calculator 461 switches the above-described calculation formula of the output voltage error based on the sign of the current and the magnitude relation of the power supply voltage, and sets the preset dead time time, carrier frequency fc (= 1 / Tc) and power supply. Calculation is performed using the magnitude of the voltage.

演算された出力電圧誤差をそれぞれの補正電圧として出力する。例えば、前述の例で、Ｖdc_b＞Ｖdc_a、Ｕ相電流指令値Iu*が負であるとき
vu_a_dt = Δｖu_a = Ｔd・Ｖdc_a / Ｔc
vu_b_dt = Δｖu_b = −Ｔd・Ｖdc_b / Ｔc
を出力する。同様に、Ｖ、Ｗ相も演算する。 The calculated output voltage error is output as each correction voltage. For example, in the above example, when Vdc_b> Vdc_a and the U-phase current command value Iu * is negative
vu_a_dt = Δvu_a = Td ・ Vdc_a / Tc
vu_b_dt = Δvu_b = -Td ・ Vdc_b / Tc
Is output. Similarly, V and W phases are also calculated.

また、ここでは出力電流の符号を相電流指令値から判別している。相電流指令値はid*,iq*から３相への変換を演算することで得る。また、電流センサで検出した電流値を用い
て符号の判別を行っても良い。 Here, the sign of the output current is determined from the phase current command value. The phase current command value is obtained by calculating the conversion from id *, iq * to three phases. Moreover, you may discriminate | determine a code | symbol using the electric current value detected with the current sensor.

この計算式の電流の符号・電圧の大小からの切換は、表１を参照することによって行う。   Switching between the sign and voltage of the current of this calculation formula is performed by referring to Table 1.

このようにして駆動する電力変換器３は、出力電圧の誤差を補償して、電源aと電源bの電力の分配目標値に追従させ、高精度に電力の分配をすることが可能になる。   The power converter 3 that is driven in this manner can compensate for the error in the output voltage and follow the power distribution target value of the power source a and the power source b, and can distribute the power with high accuracy.

第６実施例では第５実施例の表１に変えて、図２９に記載の表２を用いる。   In the sixth embodiment, Table 2 shown in FIG. 29 is used instead of Table 1 of the fifth embodiment.

補正電圧演算器４６１の演算方法は、表２に示したように行う。   The calculation method of the correction voltage calculator 461 is performed as shown in Table 2.

例えば、Ｖdc_b＞Ｖdc_a、Ｕ相電流指令値Iu*が負であるとき
vu_a_dt = Δｖu_a = Ｋａ・Ｖdc_a
vu_b_dt = Δｖu_b = −Ｋｂ・Ｖdc_b
から演算する。ここでＫａ，Ｋｂは、補正電圧を演算するためのゲインであり、予め実験的に出力電圧誤差が小さくなるように調整された値を用いる。 For example, when Vdc_b> Vdc_a and the U-phase current command value Iu * is negative
vu_a_dt = Δvu_a = Ka ・ Vdc_a
vu_b_dt = Δvu_b = −Kb ・ Vdc_b
Calculate from. Here, Ka and Kb are gains for calculating the correction voltage, and values that have been experimentally adjusted in advance to reduce the output voltage error are used.

このようにして補正電圧演算器を構成することにより、設定したデッドタイム時間と、スイッチングの遅れなどによって実際のデッドタイムに誤差が生じる場合などにも、出力電圧誤差を補償して、電源aと電源bの電力の分配目標値に追従させ、高精度に電力の分配をすることが可能になる。   By configuring the correction voltage calculator in this manner, even when an error occurs in the actual dead time due to the set dead time time and switching delay, the output voltage error is compensated and the power source a and It is possible to distribute power with high accuracy by following the power distribution target value of the power source b.

第７の実施例では、第１実施例〜第４実施例の図４に変えて、図３０に示す変調率演算器４５ｂを用いる。図４と同様の構成については図４と同じ番号を用いて説明を省略するが、図３０では新たに補正変調率演算器４６２を備えている。
補正変調率演算器４６２は最終的な変調率指令mu_a_c*、mv_a_c*、mw_a_c*、mu_b_c*、mv_b_c*、mw_b_c*を求める前に補正電圧演算器４６１で演算したvu_a_dt、vv_a_dt、vw_a_dt、vu_b_dt、vv_b_dt、vw_b_dtを加算もしくは減算している。
補正変調率演算器４６２では図３１の表３に基づいて補正値を求めている
例えば、Ｒ＿ＳＷがＯＮのときにはＶdc_b＞Ｖdc_aであって、Ｕ相電流指令値Iu*が負であるとき
mu_a_dt = ２Δvu_a /Ｖdc_a = ２Ｔd / Ｔc
mu_b_dt = ２Δvu_b /Ｖdc_b = −２Ｔd / Ｔc
上述のように、補正変調率をデッドタイムとキャリア周波数から演算する。この演算はＲ＿ＳＷと電流指令値の符号を元に、表３のように計算式を切り換えて行う。 In the seventh embodiment, a modulation factor calculator 45b shown in FIG. 30 is used in place of FIG. 4 of the first to fourth embodiments. The description of the same configuration as in FIG. 4 is omitted using the same reference numerals as in FIG. 4, but in FIG. 30, a correction modulation factor calculator 462 is newly provided.
The correction modulation factor calculator 462 calculates vu_a_dt, vv_a_dt, vu_b_b, bw_a_dt, vw_a_dt, vw_a_dt, mw_a_c *, mw_a_c *, mu_b_c *, mv_b_c *, mw_b_c * calculated by the correction voltage calculator 461 before obtaining the final modulation factor commands. vv_b_dt and vw_b_dt are added or subtracted.
For example, when R_SW is ON, Vdc_b> Vdc_a and when the U-phase current command value Iu * is negative, the correction modulation factor calculator 462 calculates the correction value based on Table 3 in FIG.
mu_a_dt = 2Δvu_a / Vdc_a = 2Td / Tc
mu_b_dt = 2Δvu_b / Vdc_b = -2Td / Tc
As described above, the correction modulation rate is calculated from the dead time and the carrier frequency. This calculation is performed by switching the calculation formula as shown in Table 3 based on the signs of R_SW and the current command value.

演算した補正変調率mu_a_dt,mu_b_dtは、それぞれ次の演算を行って最終的な変調率の指令値ｍu_a_c*,ｍu_b_c*を求める。   The calculated correction modulation rates mu_a_dt and mu_b_dt are calculated as follows to obtain final modulation rate command values mu_a_c * and mu_b_c *.

ｍu_a_c* = ｍu_a* + ma_offset*−１ + mu_a_dt
ｍu_b_c* = ｍu_b* + mb_offset*−１ + mu_b_dt
このように補正変調率を演算して、変調率演算を行う事で、出力電圧の誤差を補償することができ、電源aと電源bの電力の分配目標値に追従させ、高精度に電力の分配をすることが可能になる。 mu_a_c * = mu_a * + ma_offset * -1 + mu_a_dt
mu_b_c * = mu_b * + mb_offset * -1 + mu_b_dt
By calculating the correction modulation factor in this way and calculating the modulation factor, the output voltage error can be compensated, and the power distribution target value of the power sources a and b can be tracked, and the power can be accurately calculated. It becomes possible to distribute.

第８実施例では、第７実施例の表３に変えて表４を用いる。   In the eighth embodiment, Table 4 is used instead of Table 3 in the seventh embodiment.

補正変調率演算器４６２の演算方法は、表４に示したように行う。   The calculation method of the correction modulation factor calculator 462 is performed as shown in Table 4.

Ｒ＿ＳＷがＯＮのときにはＶdc_b＞Ｖdc_aであって、Ｕ相電流指令値Iu*が負であるとき
mu_a_dt = Ｋa’
mu_b_dt = −Ｋb’
ここでＫａ’，Ｋｂ’は、補正電圧を演算するための値であり、予め実験的に出力電圧誤差が小さくなるように調整された値を用いる。 When R_SW is ON, Vdc_b> Vdc_a and the U-phase current command value Iu * is negative
mu_a_dt = Ka '
mu_b_dt = −Kb '
Here, Ka ′ and Kb ′ are values for calculating the correction voltage, and values that have been experimentally adjusted to reduce the output voltage error in advance are used.

このようにして補正変調率演算器を構成することにより、設定したデッドタイム時間と、スイッチングの遅れなどによって実際のデッドタイムに誤差が生じる場合などにも、出力電圧誤差を補償して、電源aと電源bの電力の分配目標値に追従させ、高精度に電力の分配をすることが可能になる。   By configuring the corrected modulation factor calculator in this way, even when an error occurs between the set dead time time and the actual dead time due to a delay in switching, etc., the output voltage error is compensated and the power source a And the power distribution target value of the power source b can be followed, and the power can be distributed with high accuracy.

第９の実施例では、第１〜第４実施例の図２に変えて図３２を用いる。図３２では図２に加えて分配目標値補正器４６３を備える。その他は第１〜第４実施例と同し為、説明を省略する。分配目標値補正器４６３は、分配目標値rto_paを入力とし、補正した分配目標値rto_paを出力する。この補正目標値の演算は、図３３に示したグラフのような関数から導出し、補正値の大きさは電源電圧の大小関係によって異なる。この補正値は、出力電圧の誤差によって生じる電力配分誤差を予め実験的に測定しておくことで得る。   In the ninth embodiment, FIG. 32 is used instead of FIG. 2 of the first to fourth embodiments. 32 includes a distribution target value corrector 463 in addition to FIG. Others are the same as those in the first to fourth embodiments, and the description thereof is omitted. The distribution target value corrector 463 receives the distribution target value rto_pa and outputs the corrected distribution target value rto_pa. The calculation of the correction target value is derived from a function such as the graph shown in FIG. 33, and the magnitude of the correction value varies depending on the magnitude relationship of the power supply voltage. This correction value is obtained by experimentally measuring in advance a power distribution error caused by an output voltage error.

このようにして電力の分配目標値を補正して電力分配を行い、電圧の配分を行う事で、電源の電源aと電源bの電力の分配目標値に追従させ、高精度に電力の分配をすることが可能になる。   In this way, the power distribution target value is corrected to distribute the power, and the voltage is distributed, so that the power distribution target value of the power source a and the power source b of the power source can be tracked and the power distribution can be performed with high accuracy. It becomes possible to do.

第１０の実施例では、実施例１の図２に示す電圧比較器４９に変えて、図３５に示す電圧比較器４９を用いる。なお、実施例１に記載されている記号の説明は省略する。電圧比較器４９は、電圧値保持器４９１、４９２と比較器４９３とを備える。電圧値保持器４９１、４９２は、図３８に示す時刻Ｔ０で信号ＯＶＲ（オーバーラップ時間に相当する）＝ＯＮの入力があった時点（オーバーラップ時間の開始時に相当する）での電源電圧の電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂを、図38に示す時刻Ｔ２で信号ＯＶＲ＝ＯＮの入力が解除されるまで保持し、その値をＶｄｃ＿ａ’、Ｖｄｃ＿ｂ’として比較器４９３に出力する。また、電圧値保持器４９１、４９２は、信号ＯＶＲ＝ＯＮでないときは、入力される電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂをＶｄｃ＿ａ’、Ｖｄｃ＿ｂ’として比較器４９３に出力する。なお、図３８の詳細は後述する。   In the tenth embodiment, a voltage comparator 49 shown in FIG. 35 is used instead of the voltage comparator 49 shown in FIG. 2 of the first embodiment. In addition, description of the symbol described in Example 1 is abbreviate | omitted. The voltage comparator 49 includes voltage value holders 491 and 492 and a comparator 493. The voltage value holders 491 and 492 are the voltages of the power supply voltage at the time when the signal OVR (corresponding to the overlap time) = ON is input (corresponding to the start of the overlap time) at time T0 shown in FIG. The values Vdc_a and Vdc_b are held until the input of the signal OVR = ON is canceled at time T2 shown in FIG. 38, and the values are output to the comparator 493 as Vdc_a ′ and Vdc_b ′. Further, when the signal OVR is not ON, the voltage value holders 491 and 492 output the input voltage values Vdc_a and Vdc_b to the comparator 493 as Vdc_a ′ and Vdc_b ′. Details of FIG. 38 will be described later.

比較器４９３は、電圧値Ｖｄｃ＿ａ’、Ｖｄｃ＿ｂ’を比較し、その結果を以下のように出力する。   The comparator 493 compares the voltage values Vdc_a ′ and Vdc_b ′ and outputs the result as follows.

Ｖｄｃ＿ｂ’＞Ｖｄｃ＿ａ’ならばＲ＿ＳＷ＝ＯＮを出力し、
Ｖｄｃ＿ｂ’＜Ｖｄｃ＿ａ’ならばＲ＿ＳＷ＝ＯＦＦを出力し、
Ｖｄｃ＿ｂ’＝Ｖｄｃ＿ａ’ならばＲ＿ＳＷは回生可能な電源へ優先的に電流経路を確保するよう決定する。そして、以上の出力を図９の論理回路に入力する。 If Vdc_b ′> Vdc_a ′, R_SW = ON is output,
If Vdc_b ′ <Vdc_a ′, R_SW = OFF is output,
If Vdc_b ′ = Vdc_a ′, R_SW determines to preferentially secure a current path to the regenerative power source. The above outputs are input to the logic circuit of FIG.

ここで、図３８を参照し本実施例の効果を詳細に説明する。   Here, the effect of the present embodiment will be described in detail with reference to FIG.

なお、以下説明する上で、本実施例は図９に示す論理演算を基本とし、電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの大小を比較し、高電圧側の直流電圧源に負荷から導通させるスイッチに対応する駆動信号に、信号ＯＶＲを付加することを前提とする。   In the following description, the present embodiment is based on the logical operation shown in FIG. 9, compares the magnitudes of the voltage values Vdc_a and Vdc_b, and drives corresponding to a switch that conducts the DC voltage source on the high voltage side from the load. It is assumed that the signal OVR is added to the signal.

図３８は、実施例１における図１１を基にしており、駆動信号E0、C0（第３のＰＷＭまたは第４のＰＷＭパルスに相当する）のうち低電圧側の駆動信号C0は、変更することなく最終的な駆動信号Cとし、また、高電圧側の駆動信号E0は、駆動信号E0に信号ＯＶＲを付加し最終的な駆動信号E（第５のＰＷＭまたは第６のＰＷＭパルスに相当する）としている。   FIG. 38 is based on FIG. 11 in the first embodiment, and the drive signal C0 on the low voltage side among the drive signals E0 and C0 (corresponding to the third PWM or the fourth PWM pulse) is changed. The final drive signal C is used, and the drive signal E0 on the high voltage side is added with the signal OVR to the drive signal E0 to correspond to the final drive signal E (corresponding to the fifth PWM or the sixth PWM pulse). It is said.

すなわち、駆動信号E0、C0のうち、低電圧側の駆動信号はC0をそのまま最終的な駆動信号Cとし、高電圧側の駆動信号はE0のオン時間をオーバーラップ時間が経過するまで延長し最終的な駆動信号Eとしている。   That is, among the drive signals E0 and C0, the low-voltage drive signal C0 is used as it is as the final drive signal C, and the high-voltage drive signal extends the ON time of E0 until the overlap time elapses. Drive signal E.

図３８において、例えば時刻Ｔ０から時刻Ｔ２の間（第５のPWMパルスのオン時間継続中、第６のPWMパルスのオン時間継続中に相当する）で、ある時刻Ｔ１（一点鎖線）に、電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの大小が入れ替わると、信号ＯＶＲの付加先がE0からC0に変更し、時刻Ｔ１から時刻Ｔ２のE0のオン時間延長分が短縮され、その短縮分C0のオン時間が延長される。このような状態が生じると、駆動信号E'、C'のように、駆動信号E、Cが変化してしまう。なお、E'、C'は問題点を説明する上で設定した駆動信号である。   In FIG. 38, for example, between time T0 and time T2 (corresponding to the on-time of the fifth PWM pulse continuing and the on-time of the sixth PWM pulse), the voltage at a certain time T1 (dashed line) When the values Vdc_a and Vdc_b are switched, the addition destination of the signal OVR is changed from E0 to C0, the ON time extension of E0 from time T1 to time T2 is shortened, and the ON time of the shortening C0 is extended. . When such a state occurs, the drive signals E and C change like the drive signals E ′ and C ′. E ′ and C ′ are drive signals set for explaining the problem.

このように時刻Ｔ０から時刻Ｔ２の間で、電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの大小に変更が生じると、その時刻Ｔ１から信号ＯＶＲの付加先が駆動信号E0とC0との間で入れ替わり、その入れ替わりの際に駆動信号E'の立ち下がりと駆動信号C'の立ち上がりが同時に生じてしまう。   As described above, when the voltage values Vdc_a and Vdc_b are changed between time T0 and time T2, the addition destination of the signal OVR is switched between the driving signals E0 and C0 from the time T1, and at the time of the switching. In addition, the fall of the drive signal E ′ and the rise of the drive signal C ′ occur simultaneously.

通常、駆動信号E、CにはスイッチE、Cの応答性、すなわち駆動信号に対する半導体素子の応答遅れを考慮し、予めデッドタイムを設定しているため、駆動信号E、Cのオン・オフ切り換えに対しスイッチE、Cの応答に遅れが生じても、スイッチE、Cのいずれか一方は必ずオンする状態を確保できるようにしている。つまり、負荷からいずれか一方の直流電圧源への経路（還流経路）を必ず確保することができる。   Normally, the drive signals E and C are switched in response to the responsiveness of the switches E and C, that is, the dead time is set in advance, taking into account the response delay of the semiconductor element to the drive signal. On the other hand, even if there is a delay in the response of the switches E and C, one of the switches E and C can always be kept on. That is, it is possible to ensure a path (reflux path) from the load to any one of the DC voltage sources.

しかし、上述する駆動信号E'、C'のように、時刻Ｔ１で駆動信号の同時切り換えが生じると、スイッチE、Cの応答の遅れにより、スイッチE、Cの同時オフが生じてしまう。つまり、負荷から直流電圧源への経路（還流経路）を確保できない状態を招いてしまう。   However, when the drive signals are simultaneously switched at time T1 as in the drive signals E ′ and C ′ described above, the switches E and C are simultaneously turned off due to a delay in the responses of the switches E and C. That is, a state in which a path from the load to the DC voltage source (recirculation path) cannot be ensured is caused.

そこで、本実施例では、時刻Ｔ０で一旦オーバーラップ時間が高電圧側の駆動信号E0のオン時間に付加されると、時刻Ｔ０から時刻Ｔ２の間で、時刻Ｔ１で電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの大小が入れ替わったとしても、時刻Ｔ０でオーバーラップ時間の付加を開始した時点での電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂを比較器４９３に入力するようにする。これにより、オーバーラップ時間が継続している間は常にオーバーラップ時間を駆動信号E0のオン時間に付加しつづけるようにし駆動信号Eのオン時間を維持する。   Therefore, in this embodiment, once the overlap time is added to the ON time of the drive signal E0 on the high voltage side at time T0, the voltage values Vdc_a and Vdc_b are large or small at time T1 between time T0 and time T2. Even when is switched, the voltage values Vdc_a and Vdc_b at the time when the addition of the overlap time is started at time T0 are input to the comparator 493. As a result, while the overlap time continues, the overlap time is always added to the on time of the drive signal E0 so that the on time of the drive signal E is maintained.

こうすることで、負荷から直流電圧源への経路（還流経路）確保することを可能とする。なお、本実施例においては、図１１を基に説明したが、上記制御を適用することで図１２においても同様の効果を得る。   By doing so, it is possible to secure a path (reflux path) from the load to the DC voltage source. Although the present embodiment has been described based on FIG. 11, the same effect can be obtained in FIG. 12 by applying the above control.

本実施例に記載の発明は、電力変換器に接続された複数電源の電圧値がノイズを超える大きな変動をするような運転状況下であっても、不要なスイッチ切り換えを防止し、負荷から直流電源の方向へ流れる経路すなわち還流経路を各相で確保することが可能になる。また、このような電圧の比較を行うことにより、短絡時に過大な電流が流れない経路のスイッチをオンさせることができる。これにより、素子にかかる電圧の急峻な変動を抑えることができ、低耐圧素子選定が可能となることで装置全体の小型化、高効率化が可能となる。   The invention described in the present embodiment prevents unnecessary switch switching even under operating conditions in which the voltage values of a plurality of power supplies connected to a power converter fluctuate greatly in excess of noise. It is possible to secure a path flowing in the direction of the power source, that is, a reflux path for each phase. Further, by performing such voltage comparison, it is possible to turn on a switch in a path where an excessive current does not flow at the time of a short circuit. As a result, steep fluctuations in the voltage applied to the element can be suppressed, and the selection of a low withstand voltage element can be made, whereby the entire apparatus can be reduced in size and increased in efficiency.

第１１の実施例では、実施例１０との差異のみ説明する。   In the eleventh embodiment, only differences from the tenth embodiment will be described.

図３５に示す電圧比較器４９に変えて図３６に示す電圧比較器４９を用いる。本実施例における電圧比較器４９は、比較器４９３のみを備えるが、比較器４９３での比較の方法が実施例１０と異なる。   A voltage comparator 49 shown in FIG. 36 is used instead of the voltage comparator 49 shown in FIG. The voltage comparator 49 in this embodiment includes only the comparator 493, but the comparison method in the comparator 493 is different from that in the tenth embodiment.

比較器４９３は、図３８に示す時刻Ｔ０で信号ＯＶＲ（オーバーラップ時間に相当する）＝ＯＮの入力があった時点（オーバーラップ時間の開始時刻の相当する）での電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの値を比較し、その比較結果を図３８に示す時刻Ｔ２で信号ＯＶＲ＝ＯＮの入力が解除されるまで保持し、その結果をＲ＿ＳＷとして出力する。上記の期間（時刻Ｔ０〜時刻Ｔ２）以外では、随時電源電圧値を比較し、結果を出力する。出力信号は以下のとおりである。   The comparator 493 receives the voltage values Vdc_a and Vdc_b at the time when the signal OVR (corresponding to the overlap time) = ON is input (corresponding to the start time of the overlap time) at the time T0 shown in FIG. Are compared until the input of the signal OVR = ON is canceled at time T2 shown in FIG. 38, and the result is output as R_SW. Outside the above period (time T0 to time T2), the power supply voltage values are compared at any time and the result is output. The output signals are as follows.

Ｖｄｃ＿ｂ＞Ｖｄｃ＿ａならばＲ＿ＳＷ＝ＯＮを出力し、
Ｖｄｃ＿ｂ＜Ｖｄｃ＿ａならばＲ＿ＳＷ＝ＯＦＦを出力し、
Ｖｄｃ＿ａ＝Ｖｄｃ＿ｂならばＲ＿ＳＷは回生可能な電源に優先的に経路を確保するよう決定する。なお、本実施例ではＲ＿ＳＷ＝ＯＦＦを出力することとする。そして以上の出力を図９に示す論理回路に入力する。 If Vdc_b> Vdc_a, R_SW = ON is output,
If Vdc_b <Vdc_a, R_SW = OFF is output,
If Vdc_a = Vdc_b, R_SW determines to preferentially secure a path for the regenerative power source. In this embodiment, R_SW = OFF is output. The above outputs are input to the logic circuit shown in FIG.

本実施例では、時刻Ｔ０で一旦オーバーラップ時間が高電圧側の駆動信号E0のオン時間に付加されると、時刻Ｔ０から時刻Ｔ２の間（第５のPWMパルスのオン時間継続中、第６のPWMパルスのオン時間継続中に相当する）で、時刻Ｔ１で電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの大小が入れ替わったとしても、時刻Ｔ０でオーバーラップ時間の付加を開始した時点での電源電圧Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの比較結果に基づきＲ＿ＳＷを出力するようにする。これにより、オーバーラップ時間が継続している間は常にオーバーラップ時間を駆動信号E0のオン時間に付加しつづけるようにし駆動信号Eのオン時間を維持する。   In this embodiment, once the overlap time is added to the ON time of the drive signal E0 on the high voltage side at the time T0, the time between the time T0 and the time T2 (while the ON time of the fifth PWM pulse continues, Even if the magnitudes of the voltage values Vdc_a and Vdc_b are switched at the time T1, the power supply voltages Vdc_a and Vdc_b at the time when the addition of the overlap time is started at the time T0. R_SW is output based on the comparison result. As a result, while the overlap time continues, the overlap time is always added to the on time of the drive signal E0 so that the on time of the drive signal E is maintained.

こうすることで、負荷から直流電圧源への経路（還流経路）確保することを可能とする。なお、本実施例においては、図１１を基に説明したが、上記制御を適用することで図１２においても同様の効果を得る。   By doing so, it is possible to secure a path (reflux path) from the load to the DC voltage source. Although the present embodiment has been described based on FIG. 11, the same effect can be obtained in FIG. 12 by applying the above control.

本実施例に記載の発明は、電力変換器に接続された複数電源の電圧値がノイズを超える大きな変動をするような運転状況下であっても、不要なスイッチ切り換えを防止し、負荷から直流電源の方向へ流れる経路すなわち還流経路を各相で確保することが可能になる。また、このような電圧の比較を行うことにより、短絡時に過大な電流が流れない経路のスイッチをオンさせることができる。これにより、素子にかかる電圧の急峻な変動を抑えることができ、低耐圧素子選定が可能となることで装置全体の小型化、高効率化が可能となる。   The invention described in the present embodiment prevents unnecessary switch switching even under operating conditions in which the voltage values of a plurality of power supplies connected to a power converter fluctuate greatly in excess of noise. It is possible to secure a path flowing in the direction of the power source, that is, a reflux path for each phase. Further, by performing such voltage comparison, it is possible to turn on a switch in a path where an excessive current does not flow at the time of a short circuit. As a result, steep fluctuations in the voltage applied to the element can be suppressed, and the selection of a low withstand voltage element can be made, whereby the entire apparatus can be reduced in size and increased in efficiency.

第１２の実施例では、図９に示す論理回路に変えて図３７に示す論理回路を用いる。なお、図３７は、電圧比較器４９を含めた図となっている。   In the twelfth embodiment, a logic circuit shown in FIG. 37 is used instead of the logic circuit shown in FIG. FIG. 37 includes the voltage comparator 49.

本実施例における論理回路は、信号ＯＶＲ（オーバーラップ時間に相当する）付加先選択器５０を備える。なお、下記説明の通り、電圧比較器４９における比較は、基本的には実施例１と同様である。   The logic circuit in this embodiment includes a signal OVR (corresponding to overlap time) addition destination selector 50. As described below, the comparison in the voltage comparator 49 is basically the same as in the first embodiment.

電圧比較器４９は、電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂを比較し、その結果をＲ＿ＳＷとして以下のように出力する。
Ｖｄｃ＿ｂ＞Ｖｄｃ＿ａならばＲ＿ＳＷ＝ＯＮを出力し、
Ｖｄｃ＿ｂ＜Ｖｄｃ＿ａならばＲ＿ＳＷ＝ＯＦＦを出力し、
Ｖｄｃ＿ｂ＝Ｖｄｃ＿ａならばＲ＿ＳＷは回生可能な電源に優先的に経路を確保するよう決定する。なお本実施例ではＲ＿ＳＷ＝ＯＦＦを出力することとする。 The voltage comparator 49 compares the voltage values Vdc_a and Vdc_b, and outputs the result as R_SW as follows.
If Vdc_b> Vdc_a, R_SW = ON is output,
If Vdc_b <Vdc_a, R_SW = OFF is output,
If Vdc_b = Vdc_a, R_SW determines to preferentially secure a path for the regenerative power source. In this embodiment, R_SW = OFF is output.

信号ＯＶＲ付加先選択器５０は、図３８に示す時刻Ｔ０で信号ＯＶＲ＝ＯＮの入力があった時点（オーバーラップ時間の開始時刻に相当する）でのＲ＿ＳＷ信号を参照し、信号ＯＶＲ付加先を決定する。また、図３８に示す時刻Ｔ２で信号ＯＶＲ＝ＯＮの入力が解除されるまで、信号ＯＶＲ＝ＯＮの入力があった時点(時刻Ｔ０)での信号ＯＶＲ付加先を変更しない。信号ＯＶＲ付加先は以下の通りに決定する。
Ｒ＿ＳＷ＝ＯＮならばスイッチ駆動信号Ｅ０にＯＶＲを付加する。 The signal OVR addition destination selector 50 refers to the R_SW signal when the signal OVR = ON is input at time T0 shown in FIG. 38 (corresponding to the start time of the overlap time), and determines the signal OVR addition destination. decide. Also, the signal OVR addition destination at the time (time T0) when the signal OVR = ON is input is not changed until the input of the signal OVR = ON is canceled at time T2 shown in FIG. The signal OVR addition destination is determined as follows.
If R_SW = ON, OVR is added to the switch drive signal E0.

Ｒ＿ＳＷ＝ＯＦＦならばスイッチ駆動信号Ｃ０にＯＶＲを付加する。               If R_SW = OFF, OVR is added to the switch drive signal C0.

本実施例では、実施例１０に記載の問題を未然に防ぐように、時刻Ｔ０で一旦オーバーラップ時間が高電圧側の駆動信号E0のオン時間に付加されると、時刻Ｔ０から時刻Ｔ２の間（第５のPWMパルスのオン時間継続中、第６のPWMパルスのオン時間継続中に相当する）で、時刻Ｔ１で電圧値Ｖｄｃ＿ａ、Ｖｄｃ＿ｂの大小が入れ替わったとしても、時刻Ｔ０でオーバーラップ時間の付加を開始した時点でのオーバーラップ時間の付加先を変更しないようにする。これにより、オーバーラップ時間が継続している間は常にオーバーラップ時間を駆動信号E0のオン時間に付加しつづけるようにし駆動信号Eのオン時間を維持する。   In the present embodiment, in order to prevent the problem described in the tenth embodiment, once the overlap time is once added to the on-time of the drive signal E0 on the high voltage side at time T0, the time is between time T0 and time T2. Even if the magnitudes of the voltage values Vdc_a and Vdc_b are switched at time T1 during the ON time duration of the fifth PWM pulse (corresponding to the ON time duration of the sixth PWM pulse), the overlap time at the time T0. The addition destination of the overlap time at the time when the addition of is started is not changed. As a result, while the overlap time continues, the overlap time is always added to the on time of the drive signal E0 so that the on time of the drive signal E is maintained.

こうすることで、負荷から直流電圧源への経路（還流経路）確保することを可能とする。なお、本実施例においては、図１１を基に説明したが、上記制御を適用することで図１２においても同様の効果を得る。   By doing so, it is possible to secure a path (reflux path) from the load to the DC voltage source. Although the present embodiment has been described based on FIG. 11, the same effect can be obtained in FIG. 12 by applying the above control.

本実施例に記載の発明は、電力変換器に接続された複数電源の電圧値がノイズを超える大きな変動をするような運転状況下であっても、不要なスイッチ切り換えを防止し、負荷から直流電源の方向へ流れる経路すなわち還流経路を各相で確保することが可能になる。また、このような電圧の比較を行うことにより、短絡時に過大な電流が流れない経路のスイッチをオンさせることができる。これにより、素子にかかる電圧の急峻な変動を抑えることができ、低耐圧素子選定が可能となることで装置全体の小型化、高効率化が可能となる。
（参考例）
図３９は図７における直流電圧源a１１および直流電圧源ｂ１２を三相交流電源ｃ１３に変更し、下アームダイオード１０７ｂを半導体スイッチ１０７ｂ'に変更した、多相インバータの一相分を取り出した図である。このような三相交流電源ｃ１３を用いた場合においても、負荷から電源への電流経路を変更する際に、第１０実施例〜第１２実施例を適応させることで還流経路のオン時間を確実に確保することができる。これにより、素子にかかる電圧の急峻な変動を抑えることができ、低耐圧素子選定が可能となることで装置全体の小型化、高効率化が可能となる。 The invention described in the present embodiment prevents unnecessary switch switching even under operating conditions in which the voltage values of a plurality of power supplies connected to a power converter fluctuate greatly in excess of noise. It is possible to secure a path flowing in the direction of the power source, that is, a reflux path for each phase. Further, by performing such voltage comparison, it is possible to turn on a switch in a path where an excessive current does not flow at the time of a short circuit. As a result, steep fluctuations in the voltage applied to the element can be suppressed, and the selection of a low withstand voltage element can be made, whereby the entire apparatus can be reduced in size and increased in efficiency.
(Reference example)
FIG. 39 is a diagram showing one phase of a multiphase inverter in which the DC voltage source a11 and the DC voltage source b12 in FIG. 7 are changed to a three-phase AC power source c13, and the lower arm diode 107b is changed to a semiconductor switch 107b ′. is there. Even when such a three-phase AC power source c13 is used, when the current path from the load to the power source is changed, the on-time of the return path is ensured by adapting the tenth to twelfth embodiments. Can be secured. As a result, steep fluctuations in the voltage applied to the element can be suppressed, and the selection of a low withstand voltage element can be made, whereby the entire apparatus can be reduced in size and increased in efficiency.

実施例１における電力変換器の構成Configuration of power converter in embodiment 1 電力変換装置Power converter 電流制御４２の詳細を示すブロック図Block diagram showing details of current control 42 電力制御・変調率演算手段４５の詳細を示すブロック図Block diagram showing details of power control / modulation rate calculation means 45 PWMパルス生成手段４７の詳細を示すブロック図Block diagram showing details of PWM pulse generation means 47 実施例１のPWMパルス生成手段で用いる位相差を持たないノコギリ波キャリアSawtooth carrier having no phase difference used in the PWM pulse generating means of Embodiment 1 図１からU相のみを抜き出した構成図Configuration diagram with U phase extracted from Fig. 1 実施例１の電圧指令値とノコギリ波キャリアとの比較による駆動信号生成例Example of drive signal generation by comparison between voltage command value and sawtooth wave carrier of embodiment 1 スイッチの駆動信号を処理する論理回路Logic circuit for processing switch drive signals 実施例１におけるOVR信号の生成例Example of OVR signal generation in the first embodiment 電源電圧源の大小比較に基づく、駆動信号EとCの生成例Example of generating drive signals E and C based on comparison of power supply voltage source 電源電圧源の大小比較に基づく、駆動信号EとCの生成例Example of generating drive signals E and C based on comparison of power supply voltage source 本実施例における連続した出力電圧波形Continuous output voltage waveform in this example 本実施例適用前の連続していない出力電圧波形Discontinuous output voltage waveform before application of this example 実施例２のPWMパルス生成手段で用いる位相差を持つノコギリ波キャリアSawtooth carrier with phase difference used in PWM pulse generation means of embodiment 2 実施例２の電圧指令値とノコギリ波キャリアとの比較による駆動信号生成例Example of drive signal generation by comparison of voltage command value and sawtooth carrier of embodiment 2 実施例２におけるOVR信号の生成例Example of OVR signal generation in the second embodiment 実施例３のPWMパルス生成手段で用いる位相差を持つ三角波キャリアTriangular wave carrier having phase difference used in PWM pulse generating means of embodiment 3 電圧指令値と三角波キャリアとの比較による駆動信号AとE０のパルス生成Drive signal A and E0 pulse generation by comparison of voltage command value and triangular wave carrier 電圧指令値と三角波キャリアとの比較による駆動信号DとC０のパルス生成Drive signal D and C0 pulse generation by comparison of voltage command value and triangular wave carrier 実施例３で用いる三角波キャリアの位相差の設定を示す図The figure which shows the setting of the phase difference of the triangular wave carrier used in Example 3 電源電圧源の大小比較に基づく、駆動信号EとCの生成例Example of generating drive signals E and C based on comparison of power supply voltage source 電源電圧源の大小比較に基づく、駆動信号EとCの生成例Example of generating drive signals E and C based on comparison of power supply voltage source 実施例４の電圧指令値とノコギリ波キャリアとの比較による駆動信号生成例Example of drive signal generation by comparison of voltage command value and sawtooth carrier of embodiment 4 実施例５の電力制御・変調率演算手段４５の詳細を示すブロック図FIG. 9 is a block diagram showing details of the power control / modulation rate calculating means 45 of the fifth embodiment. 実施例５の補正電圧演算器のテーブルTable of correction voltage calculator of embodiment 5 Ｕ相の出力電圧パルスの生成例１Generation example 1 of U-phase output voltage pulse Ｕ相の出力電圧パルスの生成例２Generation example 2 of U-phase output voltage pulse 実施例６の補正電圧演算器のテーブルTable of correction voltage calculator of embodiment 6 実施例７の電力制御・変調率演算手段４５の詳細を示すブロック図FIG. 9 is a block diagram showing details of the power control / modulation rate calculating means 45 of the seventh embodiment. 実施例７の補正変調率演算器のテーブルTable of corrected modulation factor calculator of embodiment 7 実施例８の補正変調率演算器のテーブルTable of corrected modulation factor calculator of embodiment 8 実施例９の電力変換装置Example 9 Power Conversion Device of Example 9 実施例９の分配目標値補正器のグラフGraph of distribution target value corrector of embodiment 9 実施例１０における電圧比較器４９Voltage comparator 49 in the tenth embodiment 実施例１１における電圧比較器４９Voltage comparator 49 in the eleventh embodiment 実施例１２におけるスイッチの駆動信号を処理する論理回路Logic circuit for processing switch drive signal in embodiment 12 電源電圧源の大小比較に基づく、駆動信号EとCの生成例Example of generating drive signals E and C based on comparison of power supply voltage source 参考例におけるU相のみの構成図Configuration diagram of U phase only in the reference example

Claims (17)

複数の直流電圧源に接続され、前記複数の直流電圧源のそれぞれの出力電圧から出力電圧パルスを生成し合成することで交流モータの駆動電圧を生成する電力変換装置であって、
前記電力変換装置は、前記複数の直流電圧源から出力電圧パルスを生成する電圧生成手段と、
前記電圧生成手段のスイッチの駆動信号を制御する電圧生成手段制御装置とを有し、
前記電圧生成手段制御装置は、複数の直流電圧源のそれぞれに対応したPWMキャリアと、電圧指令値を比較し、複数の直流電圧源に対応した直流電圧源から負荷への、先にオンする第１の出力電圧パルスと、後にオンする第２の出力電圧パルスのオン時間が互いに連続するような、一方の直流電圧源の出力電圧に対応する第１のPWMパルスと、他方の直流電圧源の出力電圧に対応する第２のPWMパルスとを生成するPWMパルス生成手段を有し、
前記PWMパルス生成手段は、前記出力電圧パルスのオン時間が連続するときに、前記交流モータを含む負荷から少なくともひとつの前記直流電圧源への電流経路を確保する経路確保制御手段を備えることを特徴とする電力変換装置。 A power converter that is connected to a plurality of DC voltage sources and generates a drive voltage of an AC motor by generating and synthesizing output voltage pulses from respective output voltages of the plurality of DC voltage sources;
The power converter includes a voltage generation unit that generates an output voltage pulse from the plurality of DC voltage sources;
A voltage generation means control device for controlling a drive signal of the switch of the voltage generation means,
The voltage generation means control device compares the voltage command value with the PWM carrier corresponding to each of the plurality of DC voltage sources, and first turns on the DC voltage source corresponding to the plurality of DC voltage sources to the load. The first PWM pulse corresponding to the output voltage of one of the DC voltage sources and the other DC voltage source such that the ON time of the one output voltage pulse and the second output voltage pulse to be turned on later are continuous. PWM pulse generating means for generating a second PWM pulse corresponding to the output voltage,
The PWM pulse generating means comprises path securing control means for securing a current path from a load including the AC motor to at least one DC voltage source when the ON time of the output voltage pulse continues. A power converter. 請求項１に記載の電力変換装置において、
前記PWMパルス生成手段は、
複数の直流電圧源から負荷の方向に開通するスイッチの切り換えのときのオン時間が連続するようにオンさせることを特徴とする電力変換装置。 The power conversion device according to claim 1,
The PWM pulse generating means is
A power conversion device that is turned on so that an on time at the time of switching of a switch opened from a plurality of DC voltage sources in the direction of a load is continuous. 請求項１または２に記載の電力変換装置において、
前記PWMパルス生成手段は、
一方の直流電圧源のPWMパルスを生成するための第１のノコギリ波キャリアと、
他方の直流電圧源のPWMパルスを生成するための第２のノコギリ波キャリアとを備え、
前記出力電圧パルスのオン時間が連続する時に、前記第１の出力電圧パルスの立ち上がりと前記第２の出力電圧パルスの立ち下りに、電位の異なる極間経路の短絡を防止した短絡防止時間を付加するとともに、
前記第１のノコギリ波キャリアと前記第２のノコギリ波キャリアは、それぞれ対称波形であって、それらのノコギリ波の頂点が一致していることを特徴とする電力変換装置。 In the power converter device according to claim 1 or 2,
The PWM pulse generating means is
A first sawtooth carrier for generating a PWM pulse of one DC voltage source;
A second sawtooth carrier for generating a PWM pulse of the other DC voltage source,
When the on-time of the output voltage pulse continues, a short-circuit prevention time for preventing a short-circuit between paths between different potentials is added to the rising edge of the first output voltage pulse and the falling edge of the second output voltage pulse. And
The first sawtooth wave carrier and the second sawtooth wave carrier have symmetrical waveforms, respectively, and the vertices of the sawtooth waves coincide with each other. 請求項１または２に記載の電力変換装置において、
前記PWMパルス生成手段は、
一方の直流電圧源のPWMパルスを生成するための第１のノコギリ波キャリアと、
他方の直流電圧源のPWMパルスを生成するための第２のノコギリ波キャリアとを備え、
前記出力電圧パルスのオン時間が連続する時に、前記第１の出力電圧パルスの立ち上がりと前記第２の出力電圧パルスの立ち下りに、電位の異なる極間経路の短絡を防止した短絡防止時間を付加するとともに、
前記第１のノコギリ波キャリアと前記第２のノコギリ波キャリアは、それぞれ対象波形であって、出力電圧パルスのオン時間が重なるように、それらノコギリ波が短絡防止時間に相応する位相差を持つことを特徴とする電力変換装置。 In the power converter device according to claim 1 or 2,
The PWM pulse generating means is
A first sawtooth carrier for generating a PWM pulse of one DC voltage source;
A second sawtooth carrier for generating a PWM pulse of the other DC voltage source,
When the on-time of the output voltage pulse continues, a short-circuit prevention time for preventing a short-circuit between paths between different potentials is added to the rising edge of the first output voltage pulse and the falling edge of the second output voltage pulse. And
Each of the first sawtooth wave carrier and the second sawtooth wave carrier is a target waveform, and the sawtooth waves have a phase difference corresponding to the short-circuit prevention time so that the ON times of the output voltage pulses overlap. The power converter characterized by this. 請求項１または２に記載の電力変換装置において、
前記PWMパルス生成手段は、
一方の直流電圧源のPWMパルスを生成するための第１のノコギリ波キャリアと、
他方の直流電圧源のPWMパルスを生成するための第２のノコギリ波キャリアとを備え、
前記出力電圧パルスのオン時間が連続する時に、前記第１の出力電圧パルスの立ち下がりと前記第２の出力電圧パルスの立ち上がりに、電位の異なる極間経路の短絡を防止した短絡防止時間を付加するとともに、
前記第１のノコギリ波キャリアと前記第２のノコギリ波キャリアは、それぞれ対称波形であって、それらノコギリ波が短絡防止時間に相応する位相差を持つことを特徴とする電力変換装置。 In the power converter device according to claim 1 or 2,
The PWM pulse generating means is
A first sawtooth carrier for generating a PWM pulse of one DC voltage source;
A second sawtooth carrier for generating a PWM pulse of the other DC voltage source,
When the on-time of the output voltage pulse continues, a short-circuit prevention time is added to prevent the short-circuit of the inter-electrode path having different potentials at the falling edge of the first output voltage pulse and the rising edge of the second output voltage pulse. And
The first sawtooth wave carrier and the second sawtooth wave carrier have symmetrical waveforms, and the sawtooth waves have a phase difference corresponding to a short circuit prevention time. 請求項１または２に記載の電力変換装置において、
前記PWMパルス生成手段は、
一方の直流電圧源のPWMパルスを生成するための第１の三角波キャリアと、
他方の直流電圧源のPWMパルスを生成するための第２の三角波キャリアとを備え、
前記出力電圧パルスのオン時間が連続するときに、前記第１の出力電圧パルスの立ち上がりと前記第２の出力電圧パルスの立ち上がりに、電位の異なる極間経路の短絡を防止した短絡防止時間を付加するとともに、
前記第１の三角波キャリアと前記第２の三角波キャリアは、それら三角波が位相差を持つことを特徴とする電力変換装置。 In the power converter device according to claim 1 or 2,
The PWM pulse generating means is
A first triangular wave carrier for generating a PWM pulse of one DC voltage source;
A second triangular wave carrier for generating a PWM pulse of the other DC voltage source,
When the on-time of the output voltage pulse continues, a short-circuit prevention time is added to prevent the short-circuit of the inter-electrode path having different potentials at the rising edge of the first output voltage pulse and the rising edge of the second output voltage pulse. And
The power converter according to claim 1, wherein the first triangular wave carrier and the second triangular wave carrier have a phase difference between the triangular waves. 請求項５または６に記載の電力変換装置において、
前記第１、第２のノコギリ波と前記第１、第２の三角波に、前記出力電圧パルスのオン時間が重なるように、それらノコギリ波と三角波がそれぞれ短絡防止時間に相当する位相差をさらに設けることを特徴とする電力変換装置。 In the power converter of Claim 5 or 6,
The sawtooth wave and the triangular wave further have a phase difference corresponding to the short-circuit prevention time so that the on-time of the output voltage pulse overlaps the first and second sawtooth waves and the first and second triangular waves. The power converter characterized by the above-mentioned. 請求項１〜７のいずれか１項に記載の電力変換装置において、
前記経路確保制御手段は、
前記電位の異なる極間経路の短絡を防止した短絡防止時間を付加するPWMパルス指令信号と、
前記複数の直流電圧源の電圧値の大小比較に基づいて、
極間短絡時に過大な電流が流れない高電位側への同極間短絡を許可するPWMパルス指令信号とを選択する手段を備え、
前記出力電圧パルスのオン時間連続時に、前記交流モータを含む負荷から少なくともひとつの直流電圧源への電流経路を確保することを特徴とする電力変換装置。 In the power converter device of any one of Claims 1-7,
The route securing control means includes
PWM pulse command signal for adding a short-circuit prevention time that prevents a short-circuit between paths between the different potentials;
Based on the magnitude comparison of the voltage values of the plurality of DC voltage sources,
With a means to select a PWM pulse command signal that permits short-circuit between the same poles to the high potential side where excessive current does not flow during short-circuit between the poles,
A power conversion device that secures a current path from a load including the AC motor to at least one DC voltage source when the output voltage pulse is continuously on. 請求項８に記載の電力変換装置において、
前記短絡を防止したパルス指令信号と、前記同極間短絡を許可したパルス指令信号とを選択して出力する手段は、
前記直流電圧源の電圧値の大小比較から選択を行う際に、ヒステリシスを設けることを特徴とする電力変換装置。 The power conversion device according to claim 8, wherein
The means for selecting and outputting the pulse command signal that prevents the short circuit and the pulse command signal that permits the short circuit between the same poles,
A hysteresis is provided when selecting from the comparison of the voltage values of the DC voltage source. 請求項１〜９に記載の電力変換装置において、
複数の直流電源電圧値と、相電流の符号とから、
配分した電圧指令値を修正する補正電圧値を演算し、
前記補正電圧値を、それぞれ配分した電圧指令値に加算して修正することを特徴とする電力変換装置。 In the power converter of Claims 1-9,
From the multiple DC power supply voltage values and the sign of the phase current,
Calculate the correction voltage value to correct the distributed voltage command value,
The correction voltage value is corrected by adding the corrected voltage value to each distributed voltage command value. 請求項１０に記載の電力変換装置において、
短絡を防止するために設けた短絡防止時間と、パルスを生成するスイッチング周波数とから、それぞれの電源電圧値に対応した補正電圧値を演算し、
相電流が負であるときに、二つの直流電源のうちの電圧値の小さい電源に対応する
補正電圧値の符号を負として出力し、それ以外の場合には正の値を出力し、
直流電源に対応した前期補正電圧値を、それぞれ配分した電圧指令値に
加算して修正することを特徴とする電力変換装置。 The power conversion device according to claim 10,
Calculate the correction voltage value corresponding to each power supply voltage value from the short circuit prevention time provided to prevent the short circuit and the switching frequency for generating the pulse,
When the phase current is negative, the sign of the correction voltage value corresponding to the power supply with the smaller voltage value of the two DC power supplies is output as negative, otherwise a positive value is output,
A power conversion device that corrects the correction voltage value corresponding to the DC power source by adding it to the distributed voltage command value. 請求項１０に記載の電力変換装置において、
相電流符号の符号と直流電源電圧値の大小から、
配分した電圧指令値を修正する補正電圧値を選択し、
前記補正電圧値を、配分した電圧指令値に加算して修正することを特徴とする電力変換装置。 The power conversion device according to claim 10,
From the sign of the phase current sign and the magnitude of the DC power supply voltage value,
Select the correction voltage value to correct the distributed voltage command value,
The power conversion device, wherein the correction voltage value is corrected by adding to the distributed voltage command value. 請求項１〜９に記載の電力変換装置において、
相電流符号の符号と二つの直流電源の電圧値と、
短絡を防止するために設けた短絡防止時間と、パルスを生成する
スイッチング周波数とから、それぞれの電源に対応した補正変調率を演算し、
相電流が負であるときに、二つの直流電源のうちの電圧値の小さい電源に対応する
補正変調率の符号を負として出力し、それ以外の場合には正として出力し、
直流電源に対応した前記補正変調率を、それぞれ配分した電圧指令値を各々の
電源電圧値で規格化した変調率指令値に加算して修正することを特徴とする電力変換装置。 In the power converter of Claims 1-9,
The sign of the phase current sign and the voltage value of the two DC power supplies,
From the short-circuit prevention time provided to prevent a short circuit and the switching frequency that generates the pulse, calculate the correction modulation rate corresponding to each power supply,
When the phase current is negative, the sign of the correction modulation factor corresponding to the power supply with the smaller voltage value of the two DC power supplies is output as negative, otherwise it is output as positive,
A power conversion device, wherein the correction modulation rate corresponding to a DC power supply is corrected by adding the allocated voltage command values to the modulation rate command values normalized by the respective power supply voltage values. 請求項１〜９に記載の電力変換装置において、
相電流符号の符号と二つの直流電源の電圧値と、予め用意した補正変調率とから、
相電流が負であるときに、二つの直流電源のうちの電圧値の小さい電源に対応する
補正変調率の符号を負として出力し、それ以外の場合には正として出力し、
直流電源に対応した前期補正変調率を、それぞれ配分した電圧指令値を各々の
電源電圧値で規格化した変調率指令値に加算して修正することを特徴とする電力変換装置。 In the power converter of Claims 1-9,
From the sign of the phase current code, the voltage value of the two DC power supplies, and the correction modulation rate prepared in advance,
When the phase current is negative, the sign of the correction modulation factor corresponding to the power supply with the smaller voltage value of the two DC power supplies is output as negative, otherwise it is output as positive,
A power conversion device for correcting a correction modulation factor corresponding to a DC power supply by adding a voltage command value allocated to each modulation voltage command value normalized by each power supply voltage value. 請求項１〜９に記載の電力変換装置において、
モータの駆動電圧を複数の直流電源電力に各々対応した
電圧指令値に配分する電圧配分比率の指令値を入力とし、
複数の直流電源電圧値に基づいて、電圧配分比率の指令値を修正する手段を備え、
前記修正した電圧配分比率を用いてモータの駆動電圧を配分することを特徴とする電力変換装置。 In the power converter of Claims 1-9,
The command value of the voltage distribution ratio that distributes the motor drive voltage to the voltage command value corresponding to each of multiple DC power supplies is input.
Means for correcting the command value of the voltage distribution ratio based on a plurality of DC power supply voltage values;
A power converter that distributes a driving voltage of a motor using the corrected voltage distribution ratio. 複数の直流電圧源に接続され、これら直流電圧源のそれぞれの出力電圧から出力電圧パルスを生成・合成することで交流モータの駆動電圧を生成する電力変換装置の制御方法であって、
複数の直流電圧源のそれぞれに対応したPWMキャリアと、電圧指令値を比較し、複数の
直流電圧源に対応した直流電圧源から負荷への、先にオンする第１の出力電圧パルスと後にオンする第２の出力電圧パルスのオン時間が互いに連続するように、一方の直流電圧源の出力電圧に対応するPWMパルスと、他方の直流電圧源の出力電圧に対応するPWMパルスと、を生成するPWMパルス生成ステップと、
前記出力電圧パルスのオン時間が連続する時に、前記交流モータを含む負荷から少なくともひとつの直流電圧源への電流経路を各相で確保するように電圧生成手段のスイッチを制御する信号を生成するステップとを備えることを特徴とする電力変換装置の制御方法。 A control method for a power converter that is connected to a plurality of DC voltage sources and generates a drive voltage of an AC motor by generating and synthesizing output voltage pulses from output voltages of each of these DC voltage sources,
The PWM carrier corresponding to each of the plurality of DC voltage sources is compared with the voltage command value, and the first output voltage pulse that turns on first and the DC voltage source corresponding to the plurality of DC voltage sources to the load are turned on later The PWM pulse corresponding to the output voltage of one DC voltage source and the PWM pulse corresponding to the output voltage of the other DC voltage source are generated so that the ON times of the second output voltage pulses to be continuous with each other PWM pulse generation step;
Generating a signal for controlling a switch of the voltage generating means so as to secure a current path from the load including the AC motor to at least one DC voltage source in each phase when the ON time of the output voltage pulse continues. A method for controlling the power conversion device. 請求項１〜７のいずれかに記載の電力変換装置において、
前記PWMパルス生成手段は、
前記電位の異なる極間経路の短絡を防止する短絡防止時間を付加した、負荷から一方の直流電圧源の方向へ導通させるスイッチに対応する第3のPWMパルスと、負荷から他方の直流電圧源の方向へ導通させるスイッチに対応する第4のPWMパルスとを生成し、
前記経路確保制御手段は、
前記第3のPWMパルスと前記第4のPWMパルスとが同時に生成されない時間を包含するオーバーラップ時間を設定し、
前記オーバーラップ時間の開始時に、前記一方の直流電圧源の電圧値が前記他方の直流電圧源の電圧値よりも大きい場合、前記第３のPWMパルスのオン時間に前記オーバーラップ時間を付加し第５のPWMパルスを生成し、前記第4のPWMパルスと前記第5のPWMパルスとを選択すると共に、前記第5のPWMパルスのオン時間継続中に、前記一方の直流電圧源の電圧値が前記他方の直流電圧源の電圧値より小さくなっても、前記第５のPWMパルスのオン時間を維持する一方、前記オーバーラップ時間の開始時に、前記一方の直流電圧源の電圧値が前記他方の直流電圧源の電圧値よりも小さい場合、前記第４のPWMパルスのオン時間に前記オーバーラップ時間を付加し第６のPWMパルスを生成し、前記第３のPWMパルスと前記第６のPWMパルスとを選択すると共に、前記第６のPWMパルスのオン時間継続中に、前記一方の直流電圧源の電圧値が前記他方の直流電圧源の電圧値より大きくなっても、前記第６のPWMパルスのオン時間を維持することを特徴とする電力変換装置。 In the power converter device in any one of Claims 1-7,
The PWM pulse generating means is
A third PWM pulse corresponding to a switch that conducts from the load in the direction of one of the DC voltage sources, to which a short-circuit prevention time for preventing a short-circuit between paths between different potentials is added, and from the load to the other DC voltage source A fourth PWM pulse corresponding to the switch that conducts in the direction,
The route securing control means includes
Set an overlap time including a time when the third PWM pulse and the fourth PWM pulse are not generated simultaneously,
If the voltage value of the one DC voltage source is larger than the voltage value of the other DC voltage source at the start of the overlap time, the overlap time is added to the ON time of the third PWM pulse. 5 PWM pulses are selected, the fourth PWM pulse and the fifth PWM pulse are selected, and the voltage value of the one DC voltage source is changed during the ON time of the fifth PWM pulse. Even if the voltage value of the other DC voltage source is smaller than the voltage value of the other DC voltage source, the ON time of the fifth PWM pulse is maintained, while the voltage value of the one DC voltage source is changed to the other DC voltage source at the start of the overlap time. When the voltage value is smaller than the voltage value of the DC voltage source, the overlap time is added to the ON time of the fourth PWM pulse to generate a sixth PWM pulse, and the third PWM pulse and the sixth PWM pulse And select the number The on-time of the sixth PWM pulse is maintained even when the voltage value of the one DC voltage source becomes larger than the voltage value of the other DC voltage source while the on-time of the PWM pulse is continued. A power converter.