JP4885798B2 - 情報処理装置及び画像処理装置 - Google Patents

Description

本発明は、情報処理装置及び画像処理装置に関し、特に装置の起動時間の短縮化に関する。

近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ、書類の電子化に用いるスキャナ等の画像形成装置は欠かせない機器となっている。このような画像形成装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。この様な画像処理装置においては、ユーザが装置の電源供給を開始してから装置が使用可能な状態になるまで、即ち起動時間の短縮化が望まれている。上記のような多機能化、高機能化に伴い、近年の画像処理装置においては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）若しくはマイコン（マイクロコンピュータ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のＲＡＭ及びＲＡＭ上で動作する制御プログラムにより制御部を構成することが多い。

他方、情報処理装置の初期化動作において、ＣＰＵの初期化動作（システムリセット）とは独立した系統で動作するコントローラを備え、そのコントローラがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）とＲＡＭの間のデータ転送をシステムリセット期間中に行うことにより、情報処理装置の起動時間短縮を図る方法が提案されている（例えば特許文献１、特許文献２参照）。特許文献１、特許文献２に開示された技術は、いずれもＲＯＭからＲＡＭへのデータ転送について着目したものであり、本件とはその目的が異なる。
特開２００５−２５８６４２号公報 特開２００３−３３７７４６号公報

特許文献１、特許文献２に記載の方法においては、いずれもＲＡＭへのデータ書き込みを前提としており、その処理はＲＡＭ及びＲＡＭへのアクセスをコントロールするＲＡＭコントローラ等の起動処理が完了した後の処理に限定される。ここで、ＲＡＭ及びＲＡＭコントローラ等の起動処理は、所定の初期化コードに基づき、ＣＰＵによって実行されることが一般的である。即ち、ＲＡＭにアクセスするためには、ＲＡＭ及びＲＡＭコントローラ等の初期化を完了する必要がある。従って、現状、特許文献１、特許文献２に開示されているように、ＣＰＵ等の起動が完了する前にＲＯＭへのデータ転送を開始することは困難である。

他方、ＣＰＵ、ＲＡＭ及び制御プログラム等によって構成される制御部の起動処理において、電源供給が開始された後、ＣＰＵが動作可能となり、初期化を開始するタイミングとＲＡＭ及びＲＯＭ、ＵＳＢコントローラ等のその他のハードウェアが動作可能となり、初期化を開始するタイミングとには一般的に差がある。具体的には、その他のハードウェアの初期化開始可能タイミングよりもＣＰＵの初期化開始可能タイミングの方が遅い。従って、その他のハードウェアの初期化処理をＣＰＵによって実行する場合、ＣＰＵの初期化が完了した後の処理となることに加えて、ＣＰＵが初期化可能となるまでの間も待機する必要がある。同様に、特許文献１に記載されているように、ＤＭＡＣによる処理とＣＰＵによる処理とを並列して行う場合も、その他のハードウェアが動作可能となった後、ＣＰＵが動作可能となるまで待機する必要がある。これらの態様は、起動時間短縮の観点からは好ましくない。尚、このような課題は、ＣＰＵ若しくはマイコン、ＲＡＭ及び制御プログラム等によって制御部が構成される画像処理装置に限らず、ＣＰＵ若しくはマイコン、ＲＡＭ及び制御プログラムによって制御部を構成する情報処理装置であれば同様に発生し得る。

本発明は、上述した実情を考慮してなされたもので、情報処理装置の起動処理において、ＣＰＵの初期化完了前にＲＡＭ及びＲＡＭコントローラ等のその他のハードウェアの初期化を開始可能とすることにより、起動処理に要する時間を短縮することを目的とする。

上記の課題を解決するために、請求項１に記載の発明は、情報処理装置であって、信号を伝達するバスと、当該情報処理装置全体の動作を制御するプロセッサと前記バスとの間で信号を伝達するプロセッサインタフェースと、当該情報処理装置の動作を制御するプログラムの動作領域であるメモリに前記プロセッサとは独立して信号を転送するダイレクトメモリアクセスコントローラと、当該情報処理装置を構成するハードウェアをコントロールするハードウェアコントローラとを有し、前記ハードウェアコントローラは、前記プログラムを格納する不揮発性記憶部と前記バスとの間で信号を伝達する不揮発性記憶媒体コントローラを含み、前記ダイレクトメモリアクセスコントローラは、当該情報処理装置への電源供給開始後、前記プロセッサと前記プロセッサインタフェースとが通信開始する前に、前記不揮発性記憶部における記憶領域を指定するアドレスを指定して前記記憶媒体コントローラを介して前記不揮発性記憶部にアクセスすることにより、前記ハードウェアコントローラの初期化のために用いる情報を前記不揮発性記憶部から読み出して前記ハードウェアコントローラの初期化を実行することを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の情報処理装置において、前記ハードウェアコントローラは、前記メモリと前記バスとの間で信号を伝達するメモリコントローラと、当該情報処理装置に他の機器を接続する外部機器インタフェースと前記バスとの間で信号を伝達する外部機器コントローラと、当該情報処理装置をネットワークに接続するネットワークインタフェースと前記バスとの間で信号を伝達するネットワークコントローラと、当該情報処理装置の状態を視覚的に表示する表示部と前記バスとの間で信号を伝達する表示部コントローラと、当該情報処理装置をユーザが操作する操作部と前記バスとの間で信号を伝達する操作部コントローラとのうち少なくとも一つを有することを特徴とする。

また、請求項３に記載の発明は、請求項２に記載の情報処理装置において、前記ハードウェアコントローラは少なくとも前記表示部コントローラを有し、前記ダイレクトメモリアクセスコントローラは、前記ハードウェアコントローラの初期化完了後、前記表示部に表示させる表示データを前記表示部コントローラに転送することを特徴とする。

また、請求項４に記載の発明は、請求項３に記載の情報処理装置において、前記表示データは、当該情報処理装置への電源供給開始後、当該画像処理装置が使用可能となるまでの時間情報を含むことを特徴とする。

また、請求項５に記載の発明は、請求項１乃至４いずれか１項に記載の情報処理装置において、前記ハードウェアコントローラの初期化のために用いる情報は、前記ハードウェアの動作設定値であり、前記ダイレクトメモリアクセスコントローラは、前記読み出した動作設定値を前記ハードウェアコントローラに転送することを特徴とする。

また、請求項６に記載の発明は、請求項１乃至５いずれか１項に記載の情報処理装置において、前記ハードウェアコントローラの初期化が完了したことを示す情報を記憶するハードウェアコントローラ初期化完了フラグ記憶部を更に有し、前記プロセッサは、前記ハードウェアコントローラ初期化完了フラグ記憶部にアクセスすることにより、前記ハードウェアコントローラの初期化が完了したか否かを確認することを特徴とする。

また、請求項７に記載の発明は、請求項１乃至６いずれか１項に記載の情報処理装置において、電源の供給状態を監視する電源制御部を更に有し、前記電源制御部は、前記情報処理装置への電源供給開始後に第１の信号を発信し、前記第１の信号発信後に第２の信号を発信し、前記ダイレクトメモリアクセスコントローラは、前記第１の信号に基づいて前記ハードウェアコントローラの初期化を開始し、前記プロセッサコントローラは、前記第２の信号に基づいて前記プロセッサとの通信を開始することを特徴とする。

また、請求項８に記載の発明は、請求項１乃至７いずれか１項に記載の情報処理装置において、前記メモリと、複数の前記プログラムが格納された前記不揮発性記憶部とを更に有し、前記ダイレクトメモリアクセスコントローラは、前記ハードウェアの初期化が完了した後、前記不揮発性記憶部に記憶された第１のプログラムを前記メモリに転送し、前記プロセッサは、前記メモリに転送された前記第１のプログラムを起動し、前記ダイレクトメモリアクセスコントローラは、前記プロセッサが前記プロセッサによる前記第１のプログラムの起動動作と並行して前記不揮発性記憶部に記憶された第２のプログラムを前記メモリに転送することを特徴とする。

また、請求項９に記載の発明は、請求項８に記載の情報処理装置において、前記ダイレクトメモリアクセスコントローラが前記不揮発性記憶部から前記メモリに前記第１のプログラム及び前記第２のプログラムを転送する順番をユーザが任意に変更できることを特徴とする。

また、請求項１０に記載の発明は、請求項１乃至９いずれか１項に記載の情報処理装置において、前記プログラムは、少なくとも第１の部分及び第２の部分に分割されて圧縮された上で記憶されており、前記ダイレクトメモリアクセスコントローラは、前記第１の部分を前記メモリに転送し、前記プロセッサは、前記メモリに転送された前記第１の部分を伸長し、前記ダイレクトメモリアクセスコントローラは、前記プロセッサによる前記第１の部分の伸長動作と並行して前記第２の部分を前記メモリに転送することを特徴とする。

また、請求項１１に記載の発明は、画像処理装置であって、請求項１乃至１０いずれか１項に記載の情報処理装置を有することを特徴とする。

本発明によれば、情報処理装置の起動処理において、ＣＰＵの初期化完了前にＲＡＭ及びＲＡＭコントローラ等のその他のハードウェアの初期化を開始可能とすることにより、起動処理に要する時間を短縮することが可能となる。

以下、図面を参照して、本発明の実施形態を詳細に説明する。以下の説明においては、情報処理装置の例として、画像処理装置の制御部を構成するコントローラを例として説明する。

図１は、本実施例に係る画像処理装置の制御部を構成するコントローラボード１及びユーザが画像処理装置の状態を確認し若しくは画像処理装置を直接操作する操作パネル９の全体構成を示すブロック図である。図１に示すように、本実施例に係るコントローラボード１は、ＣＰＵ２、ＡＳＩＣ３、ＲＡＭ４、ＲＯＭ５、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）−Ｉ／Ｆ６、ネットワークＩ／Ｆ７、ＵＩ（Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）コネクタ８及び電源制御回路１１を有する。本実施例に係る情報処理装置の制御部は、コントローラボード１におけるソフトウェアとハードウェアとの組み合わせによって構成される。尚、図１においては、電源制御回路１１への電源供給を破線にて示す。

コントローラボード１における制御部の構成を更に具体的に説明すると、ＲＯＭ５や不揮発性メモリ並びにＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）や光学ディスク等の不揮発性記憶媒体に格納されたファームウェア等の制御プログラムが、揮発性メモリであるＲＡＭ４にロードされ、ＣＰＵ２の制御に従って構成されるソフトウェア制御部とＡＳＩＣ３等の他のハードウェアとによって制御部が構成される。このように構成される画像処理装置の制御部は、入力された印刷ジョブに基づいて画像を描画するための描画情報の生成（画像処理）や画像処理装置に含まれる画像形成機構若しくは撮像機構等の制御を行う。

ＵＳＢ−Ｉ／Ｆ６、ネットワークＩ／Ｆ７は、画像処理装置がホスト装置等の他の機器と通信する際のインタフェースである。ＵＳＢ−Ｉ／Ｆ６は、画像処理装置がＵＳＢケーブルを介して他の機器と通信する際のインタフェースである。ネットワークＩ／Ｆ７は、画像処理装置がイーサネット（登録商標）回線等を介して他の機器と通信する際のインタフェースである。ＵＩコネクタ８は、操作パネル９等のユーザインタフェースを接続するためのコネクタである。操作パネル９は、タッチパネル機能を備えるＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及び他の操作ボタン等を含む操作表示部である。操作パネル９は、ＬＣＤ表示、タッチパネル機能を制御するＬＣＤコントローラ１０を有する。電源制御回路１１は、外部からコントローラボード１１に供給される電源を制御し、コントローラボード１各部及び操作パネル９へ電源を供給する。また、電源制御回路１１は、外部から供給される電源の状態（電圧）を監視し、その監視結果に基づいて電源監視信号ＥをＡＳＩＣ３に入力する。

次に、ＡＳＩＣ３について更に詳細に説明する。図１に示すように、ＡＳＩＣ３はＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ：ダイレクトメモリアクセスコントローラ）３０１、ＣＰＵ−Ｉ／Ｆ３０２、ＲＡＭコントローラ３０３、ＲＯＭコントローラ３０４、ＵＳＢコントローラ３０５、ネットワークコントローラ３０６、ＵＩコントローラ３０７及びイニシャルデータ記憶部３０８を有し、夫々がバス３０９を介して接続されている。ＤＭＡＣ３０１は、ＲＡＭ４へのアクセスを制御するコントローラである。ＤＭＡＣ３０１により、ＲＯＭ５、ＵＳＢ−Ｉ／Ｆ６、ネットワークＩ／Ｆ７等の他のデバイスからＲＡＭ４へのデータ転送を、ＣＰＵ２の制御によらず実行することが可能となる。

ＣＰＵ−Ｉ／Ｆ３０２は、バス３０８にＣＰＵ２を接続するプロセッサインタフェースであり、ＣＰＵ２とバス３０８との間で信号を伝達する。ＲＡＭコントローラ３０３は、ＲＡＭ４へのアクセスをコントロールし、ＲＡＭ４とバス３０８との間で信号を伝達する。ＲＡＭコントローラ３０３には、ＲＡＭ４へのアクセスタイミング、ＲＡＭ４のリフレッシュサイクル、ＲＡＭ４の搭載容量、ＣＡＳ（ｃｏｌｕｍｎ ａｄｄｒｅｓｓ ｓｔｒｏｂｅ）−Ｌａｔｅｎｃｙの設定値等が設定される。ＲＯＭコントローラ３０４は、ＲＯＭ５へのアクセスをコントロールし、ＲＯＭ５とバス３０８との間で信号を伝達する。ＲＯＭコントローラ３０４には、ページモード等のアクセス方式及びアクセスタイミング等が設定される。

ＵＳＢコントローラ３０５、ネットワークコントローラ３０６は、夫々ＵＳＢ−Ｉ／Ｆ６、ネットワークＩ／Ｆ７をコントロールし、ＵＳＢ−Ｉ／Ｆ６若しくはネットワークＩ／Ｆ７とバス３０８との間で信号を伝達する。ＵＳＢコントローラ３０５は、ＵＳＢ−Ｉ／Ｆ６を介して接続されたＵＳＢ機器（外部機器）を制御する。即ち、ＵＳＢコントローラ３０５は、外部機器コントローラとして機能する。ＵＩコントローラ３０７は、ＵＩコネクタ８を介して操作パネル９をコントロールし、ＵＩコネクタ８とバス３０８との間で信号を伝達する。ＵＩコントローラ３０７には、コントラスト設定等、操作パネル９のＬＣＤ表示設定や、ＵＩコントローラ３０７とＬＤＣコントローラ１０との間のデータ転送速度等が設定される。即ち、ＵＩコントローラ３０７は、表示部コントローラ及び操作部コントローラとして機能する。

イニシャルデータ記憶部３０８は、上記ＡＳＩＣ３に含まれる夫々のデバイスの初期設定情報が格納された記憶媒体である。ＡＳＩＣ３の初期化動作においては、ＤＭＡＣ３０１によってイニシャルデータ記憶部３０８に格納された設定情報が読み出され、夫々のデバイスに設定される。この他、ＡＳＩＣ３若しくはコントローラボード１には、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）コントローラ等を搭載し、ＨＤＤや光学ディスクドライブ等を接続することも可能である。この場合、イニシャルデータ記憶部３０８には、ＩＤＥコントローラの初期設定情報も格納される。

次に、本実施例に係る画像処理装置に電源が投入された後の、コントローラボード１の初期化処理について説明する。図２は、コントローラボード１への電源供給開始時におけるコントローラボード１の状態を示すタイミングチャートである。図３は、本実施例に係るコントローラボード１の初期化処理を示すフローチャートである。タイミングｔ₁において電源制御回路１１に電源が供給開始されると、電源制御回路１１は、コントローラボード１各部に電源供給を開始する（Ｓ３０１）。コントローラボード１に電源が供給開始された直後は、コントローラボード１に含まれる各デバイスはリセット状態であり、初期化処理を開始する前の状態である。このリセット状態期間において、各デバイスへの電源若しくはクロックの供給が安定化する。

電源制御回路１１は、タイミングｔ₁から所定期間経過後のタイミングｔ₂において、ＲＡＭ４、ＲＯＭ５、ＵＳＢ−Ｉ／Ｆ６、ネットワークＩ／Ｆ７及び操作パネル９（以降、Ｈ／Ｗとする）のリセット状態を解除するリセット解除信号Ｅ₁をＡＳＩＣ３に入力する（Ｓ３０２）。これにより、ＲＡＭコントローラ３０３等のＡＳＩＣ３に含まれる各コントローラ（Ｈ／Ｗコントローラ：ハードウェアコントローラ）は、夫々対応するＨ／Ｗとの通信が可能な状態となる。また、ＡＳＩＣ３がリセット解除信号Ｅ₁を受信することにより、ＤＭＡＣ３０１が動作を開始する。このとき、図２に示すようにＣＰＵ２はまだリセット状態である。即ち、ＣＰＵ−Ｉ／Ｆ３０２は、ＣＰＵ２との通信が不可能な状態である。

タイミングｔ₂においてＡＳＩＣ３がＨ／Ｗと通信可能になると、ＤＭＡＣ３０１がＨ／Ｗの初期化処理を実行する（Ｓ３０３）。ＤＭＡＣ３０１は、ＲＡＭ４の初期化処理として、ＲＡＭ４へのアクセスタイミング、ＲＡＭ４のリフレッシュサイクル、ＲＡＭ４の搭載容量、ＣＡＳ（ｃｏｌｕｍｎ ａｄｄｒｅｓｓ ｓｔｒｏｂｅ）−Ｌａｔｅｎｃｙ等をイニシャルデータ記憶部３０８から読み出し、ＲＡＭコントローラ３０３に夫々設定する。また、ＲＯＭ５の初期化処理として、ページモード等のアクセス方式及びアクセスタイミング等をイニシャルデータ記憶部３０８から読み出し、ＲＯＭ５コントローラ３０４に夫々設定する。また、ＵＳＢ−Ｉ／Ｆ６及びネットワークＩ／Ｆ７の初期化処理として、ＵＳＢコントローラ及びネットワークコントローラ３０６のレジスタのリセット等を行う。また、操作パネル９の初期化処理として、コントラスト設定等、操作パネル９のＬＣＤ表示設定や、ＵＩコントローラ３０７とＬＤＣコントローラ１０との間のデータ転送速度設定等をイニシャルデータ記憶部３０８から読み出し、ＵＩコントローラ３０７に設定する。ＤＭＡＣ３０１によるイニシャルデータ記憶部３０８から各Ｈ／Ｗコントローラへのイニシャルデータの転送は、夫々のＨ／Ｗ毎に時分割で実行される。

このようにＨ／Ｗの初期化処理を完了することにより、コントローラボード１に設けられ若しくは接続された各Ｈ／Ｗが夫々動作可能となる。これらのＨ／Wの初期化処理は、従来、ＣＰＵ２によってＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）が起動された後、ＢＩＯＳの処理等によって実行されていたものであるが、本実施例においては、ＤＭＡＣ３０１がそれを行うことにより、ＣＰＵ２が他の処理を実行している間に並列して処理を行うことが可能となる。また、本実施例においては、ＣＰＵ２のリセット期間、即ち、ＣＰＵ−Ｉ／Ｆ３０２がＣＰＵ２との通信を開始する前の期間であっても、他のＨ／Ｗの初期化動作が可能となる。

他方、Ｓ３０２、Ｓ３０３の処理とは独立した処理として、電源制御回路１１は、タイミングｔ₁から所定期間経過後のタイミングｔ₃において、ＣＰＵ２のリセット状態を解除するリセット解除信号Ｅ₂をＡＳＩＣ３に入力する（Ｓ３０４）。これにより、ＡＳＩＣ３に含まれるＣＰＵ−Ｉ／Ｆ３０２とＣＰＵ２とが通信可能となる。図２に示すように、電源制御回路１１がリセット解除信号Ｅ₂を発信するタイミングｔ₃は、Ｈ／Ｗのリセット解除信号Ｅ₁を発信するタイミングｔ₂よりも遅い。これは、タイミングｔ₁において電源供給が開始された後、ＣＰＵ２は動作周波数等のイニシャライズデータをリードし、ＣＰＵ−Ｉ／Ｆ３０２とのアクセス方法、方式を決定する処理等が必要となるためである。ＣＰＵ２のリセットが解除された後、ＣＰＵ２は初期化処理を実行する（Ｓ３０５）。ＣＰＵ２の初期化処理においては、診断プログラムによる自己診断及びＢＩＯＳプログラムの読み出し及び起動等を順次行う。

Ｈ／Ｗ初期化処理（Ｓ３０３）及びＣＰＵ初期化処理（Ｓ３０５）が完了すると、続いてＣＰＵ２は診断プログラムによりＨ／Ｗの診断処理を実行する（Ｓ３０６）。Ｈ／Ｗの診断処理が完了すると、ＣＰＵ２若しくはＤＭＡＣ３０１がＲＯＭコントローラ３０４を介してＲＯＭ５にアクセスし、ＲＯＭデータをＲＡＭ４に転送する（Ｓ３０４）。Ｓ３０４においてＲＯＭ５から読み出されるデータは例えばカーネル、ＯＳ（Ｏｐｅｒａｔｉｏｎ Ｓｙｓｔｅｍ）プログラム等である。ＲＯＭデータの読み出しが完了すると、ＣＰＵ２はタイミングｔ₄において、ＯＳの起動及び初期化を実行する（Ｓ３０７）。

ＯＳが起動すると、ＣＰＵ２は、操作パネル９や画像処理装置の画像形成機構、撮像機構等を制御するアプリケーションプログラムをダウンロードする（Ｓ３０８）。これらのアプリケーションプログラムは、画像形成機構、撮像機構等の各ハードウェア内部のＲＯＭ若しくはコントローラボード１上の記憶媒体に格納されている。その後、ＣＰＵ２は、ダウンロードしたアプリケーションを起動する（Ｓ３０９）。Ｓ３０９までの処理が完了したタイミングｔ₅においてシステムスタンバイとなり（Ｓ３１０）、画像処理装置が動作可能な状態となることによって起動処理が完了する。

このように、本実施例に係る情報処理装置の起動処理においては、ＣＰＵ２のリセット解除（タイミングｔ₃、Ｓ３０４）や初期化処理が完了するタイミング（Ｓ３０５）に関わらず、Ｈ／Ｗの初期化処理を開始する（Ｓ３０３）。これにより、Ｈ／Ｗ診断処理（Ｓ３０６）を開始するまでの時間を短縮し、コントローラ１の起動処理全体として要する時間を短縮することが可能となる。

尚、上記の説明においては、Ｈ／ＷとしてＲＡＭ４、ＲＯＭ５、ＵＳＢ−Ｉ／Ｆ６、ネットワークＩ／Ｆ７及び操作パネル９の初期化処理をＤＭＡＣ３０１がＣＰＵ２のリセット及び初期化処理とは独立して実行する例を説明した。この他、これらのＨ／Ｗの一部の初期化処理をＤＭＡＣ３０１が行うようにしても良い。また、図１において示したＨ／Ｗ以外のデバイスの初期化処理を図３のＳ３０３において実行しても良い。図１において示したＨ／Ｗ以外のデバイスとしては、ＨＤＤ、光学ドライブ等の記憶装置及びそれらを制御するＩＤＥコントローラ等が例として挙げられる。

また、上記の説明においては、Ｈ／Ｗの初期化処理のための情報がイニシャルデータ記憶部３０８に格納されている例を説明した。この他、例えばＨ／Ｗの初期化処理のためのデータがＲＯＭ５に格納されていても良い。この場合、図３に示すＳ３０３においてＤＭＡＣ３０１は、ＲＯＭコントローラ３０４を介してＲＯＭ５にアクセスすることにより、Ｈ／Ｗの初期化情報を読み出す。このとき、ＲＯＭコントローラ３０４は、まだ初期化される前であるため、ページモード等のアクセス方式やアクセスタイミングが設定される前である。このため、ＤＡＭＣ３０１がＲＯＭ５にアクセスする際には、ページモードを使用せず、行アドレス及び列アドレスを指定してアクセスする。また、アクセスタイミングとしては、最も遅いタイミングを用いる。

また、イニシャルデータ記憶部３０８をコントローラボード１上であってＡＳＩＣ３の外部に設けても良い。このような場合、ＡＩＳＣ３にはイニシャルデータ記憶部用Ｉ／Ｆが更に設けられ、このイニシャルデータ記憶部用Ｉ／Ｆを介してバス３０８とイニシャルデータ記憶部３０８とが接続される。このイニシャルデータ記憶部用Ｉ／Ｆは、他のＨ／Ｗコントローラよりも簡易な初期化処理で動作可能若しくは初期化処理が不要なコントローラとして構成することが好ましい。また、上記の説明においては、コントローラボード１及び画像処理装置を制御するプロセッサとしてＣＰＵを用いる例を説明したが、プロセッサとしてマイコンを用いるコントローラに適用することによっても、同様の効果を得ることが可能である。

また、上記の説明においては、電源制御部１１がリセット解除信号Ｅ₁、Ｅ₂をＡＳＩＣ３に入力することにより、夫々Ｈ／Ｗ、ＣＰＵ２のリセット状態が解除される例を説明した。この他、電源制御回路１１のリセット解除信号によることなく、ＡＳＩＣ３に電源供給が開始された後、所定期間経過後に夫々Ｈ／Ｗ、ＣＰＵ２のリセット状態が解除されるようにしても良い。また、上記の説明においては、ＲＡＭ４、ＲＯＭ５、ＵＳＢ−Ｉ／Ｆ６、ネットワークＩ／Ｆ７、操作パネル９のリセット状態がリセット解除信号Ｅ₁によって同時に解除される例を説明したが、夫々異なるタイミングにおいて解除されるようにしても良い。

実施例１においては、ＣＰＵの起動処理とは独立して、ＤＭＡＣ３０１が各Ｈ／Ｗの初期化処理を実行する例を説明した。しかしながら、図３に示すＳ３０６において、ＣＰＵが初期化処理を完了した時点において、Ｈ／Ｗの初期化処理（Ｓ３０３）が完了していなければ、Ｈ／Ｗの診断処理（Ｓ３０６）に移行することが出来ない。また、Ｈ／Ｗ初期化処理が完了していないことをＣＰＵが認識不能である場合、ＣＰＵ初期化処理（Ｓ３０５）が完了した後、Ｈ／Ｗの初期化処理が完了していないにも関わらず、ＣＰＵがＨ／Ｗの診断処理を開始してしまうと、Ｈ／Ｗに不具合を与える可能性もある。ＣＰＵがＨ／Ｗの初期化処理が完了しているか否かを認識可能とする例を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。

図４は、本実施例に係る画像処理装置の制御部を構成するコントローラボード１及び操作パネル９の全体構成を示すブロック図である。図４に示すように、本実施例に係るコントローラボード１は、図１に示す実施例１に係る構成と略同様である。ここで、本実施例に係るＡＳＩＣ３は、Ｈ／Ｗ初期化完了フラグ部３１０を更に有する。Ｈ／Ｗ初期化完了フラグ部３０１は、Ｈ／Ｗの初期化処理が完了したか否かを示すフラグ情報が格納される記憶部であり、例えば１ビットの記憶素子により実現され、Ｈ／Ｗの初期化処理が完了していれば“１”、完了していなければ“０”が書き込まれる。換言すると、Ｈ／Ｗ初期化完了フラグ部３０１は、ハードウェアコントローラ初期化完了フラグ記憶部として機能する。ＣＰＵ２は、Ｈ／Ｗ初期化完了フラグ部３０１のフラグを確認することにより、Ｈ／Ｗの初期化処理が完了しているか否かを確認する。

次に、図５を参照して本実施例に係るコントローラボード１の初期化処理について説明する。図５は、本実施例に係るコントローラボード１の初期化処理を示すフローチャートである。電源制御回路１１に電源が供給開始されると、電源制御回路１１は、コントローラボード１各部に電源供給を開始する（Ｓ５０１）。その後、電源制御回路１１は、Ｈ／Ｗのリセット状態を解除するリセット解除信号Ｅ₁をＡＳＩＣ３に入力する（Ｓ５０２）。これにより、ＲＡＭコントローラ３０３等のＡＳＩＣ３に含まれる各コントローラは、夫々対応するＨ／Ｗとの通信が可能な状態となると共に、ＤＭＡＣ３０１が動作を開始する。ＡＳＩＣ３がＨ／Ｗと通信可能になると、ＤＭＡＣ３０１がＨ／Ｗの初期化処理を実行する（Ｓ５０３）。ここで実行されるＨ／Ｗの初期化処理は、実施例１における処理と同様の処理である。Ｈ／Ｗの初期化処理完了に際し、ＤＭＡＣ３０１は、Ｈ／Ｗ初期化完了フラグをＨ／Ｗ初期化完了フラグ部に書き込む（Ｓ５０４）。

他方、Ｓ５０２〜Ｓ５０４の処理とは独立した処理として、電源制御回路１１は、リセット解除信号Ｅ１をＡＳＩＣ３に入力した後、ＣＰＵ２のリセット状態を解除するリセット解除信号Ｅ₂をＡＳＩＣ３に入力する（Ｓ５０５）。これにより、ＡＳＩＣ３に含まれるＣＰＵ−Ｉ／Ｆ３０２とＣＰＵ２とが通信可能となる。ＣＰＵ２のリセットが解除された後、ＣＰＵ２は初期化処理を実行する（Ｓ５０６）。ここで実行されるＣＰＵ２の初期化処理は、実施例１における処理と同様の処理である。

ＣＰＵ２は、初期化処理が完了した後、Ｈ／Ｗ初期化完了フラグ部３１０にアクセスし、ＤＭＡＣ３０１によるＨ／Ｗの初期化処理が完了しているか否かを確認する（Ｓ５０７）。Ｓ５０７の確認の結果、Ｈ／Ｗの初期化処理が完了していれば、即ち、Ｈ／Ｗ初期化完了フラグ部３１０にＨ／Ｗ初期化完了フラグが書き込まれていれば（Ｓ５０８／ＹＥＳ）、ＣＰＵ２はＨ／Ｗの診断処理を実行する（Ｓ５０９）。他方、Ｓ５０７の確認の結果、Ｈ／Ｗの初期化処理が完了していなければ、ＣＰＵ２は所定時間待機した後、再度Ｈ／Ｗ初期化完了フラグを確認する（Ｓ５０７）。Ｈ／Ｗ診断処理（Ｓ５０７）以降については、実施例１と同様の処理であるため、説明を省略する。

このように、本実施例においては、ＤＭＡＣ３０１がＨ／Ｗの初期化処理を完了すると、Ｈ／Ｗ初期化完了フラグ部３１０にＨ／Ｗ初期化完了フラグを書き込む。これにより、ＤＭＡＣ３０１による初期化処理が完了しているか否かをＣＰＵ２が認識することが可能となる。また、ＣＰＵ２がＨ／Ｗ診断処理を実行する前に、Ｈ／Ｗ初期化処理化完了しているか否かを確認することにより、Ｈ／Ｗの初期化処理が完了していないにも関わらずＨ／Ｗの診断処理が実行され、Ｈ／Ｗ若しくはＡＳＩＣ３に不具合が生じることを防ぐことが可能となる。

本実施例においては、コントローラボード１の初期化動作期間中における操作パネル９の画面表示における他の態様を説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。本実施例に係るコントローラボード１は、図６に示すように、図１に示す実施例１に係る構成と略同様である。ここで、本実施例に係るＡＳＩＣ３は、起動完了タイマ３１１を更に有する。起動完了タイマ３１１は、ＡＳＩＣ３に電源供給が開始された後、コントローラ１の起動処理が完了してシステムスタンバイとなり、画像処理装置が動作可能となるまでの時間をカウントするタイマである。尚、実施例２において説明したように、Ｈ／Ｗ初期化完了フラグ部３１０を設け、ＣＰＵ２がＨ／Ｗの初期化処理が完了したか否かを確認できるようにしても良い。

次に、図６を参照して、本実施例に係るコントローラボード１の初期化処理について説明する。Ｓ７０１〜Ｓ７０３については、実施例１と同様の処理であるため、説明を省略する。ＤＭＡＣ３０１は、Ｈ／Ｗの初期化処理（Ｓ７０３）が完了すると、操作パネル９のＬＣＤに表示させる表示データをＵＩコントローラ３０７を介してＬＣＤコントローラ１０に転送する（Ｓ７０４）。ここで転送される表示データとは、コントローラボード１が起動処理中であることを示す画面表示や、コントローラボード１の起動段階を示す画面表示及びコントローラボード１及び画像処理装置が起動した直後における初期画面等である。このとき、ＤＭＡＣ３０１は起動完了タイマ３１１と連動し、システムスタンバイまでに要する時間に応じた表示データをＬＣＤコントローラ１０に転送する。

Ｓ７０４における表示データ転送は、従来、ＣＰＵ２の初期化処理（Ｓ７０６）が完了した後、Ｈ／Ｗの診断処理（Ｓ７０７）を実行するための診断プログラムの読み込み時や、その後のＯＳプログラムの読み込み若しくは起動時に行われていた。これに対し、本実施例のように、ＣＰＵ２のリセット（Ｓ７０５）及び初期化処理（Ｓ７０６）とは独立して行うことにより、コントローラボード１の起動処理において、より早いタイミングで操作パネル９の画面表示を行うことが可能となり、ユーザが画像処理装置の状態をより早いタイミングで認識することが可能となる。また、ＣＰＵ２のリセット及び初期化処理と並行して表示データの転送を行うことにより、ＣＰＵ２が初期化処理を完了した後、表示データの転送を実行する必要がなくなり、起動時間の短縮化を図ることが可能となる。

Ｓ７０４において転送される表示データは、ＲＯＭ５若しくはイニシャルデータ記憶部３０８に格納されている。ＤＭＡＣ３０１は、起動完了タイマ３１１のカウント状態に基づき、そのカウント状態に対応する表示データをＲＯＭ５若しくはイニシャルデータ記憶部３０８からＬＣＤコントローラ１０へ転送する。その他、ＣＰＵ２のリセット（Ｓ７０５）、初期化処理（Ｓ７０６）及びＨ／Ｗ診断処理（Ｓ７０７）以降の処理は、実施例１と同様である。

本実施例においては、コントローラボード１の起動処理において、ＯＳが起動した後のアプリケーション起動からシステムスタンバイまでの処理の例について説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。従来技術においても説明した通り、近年、画像処理装置は様々な機能を有する複合機として構成されることが多い。これに伴い、夫々の機能、装置を制御するアプリケーションの容量や種類も増大し、アプリケーションの起動に要する時間が非常に長くなっている。本実施例においては、アプリケーションの起動順を制御することにより、画像処理装置の各機能が使用可能となるまでの時間を短縮する。

本実施例に係るコントローラボード１の起動処理について図８を参照して説明する。図８は、本実施例に係るコントローラボード１の起動処理において、ＯＳ起動処理から、画像処理装置の夫々の機能が使用可能となるまでのアプリケーション起動動作を示すフローチャートである。実施例１において説明したように、Ｈ／Ｗの診断処理が完了すると、ＤＭＡＣ３０１により、ＲＯＭ５に格納されたＯＳプログラムが読み出される（Ｓ８０１）。ＯＳプログラムが読み出されると、ＣＰＵ２は、ＯＳを起動、初期化する（Ｓ８０２）。また、ＤＭＡＣ３０１は、ＯＳプログラムの読み出しを完了すると、ＣＰＵ２によるＯＳの起動・初期化処理と並行して画像処理装置をコピー機として動作させるコピーアプリを読み出す（Ｓ８０３）。

ＯＳの起動・初期化処理及びコピーアプリの読み出しが完了すると、ＣＰＵ２は、コピーアプリの起動処理を行う（Ｓ８０４）。ここで、アプリケーションが圧縮されて格納されている場合、この起動処理にて伸長処理が行われる。また、ＤＭＡＣ３０１は、コピーアプリの読み出しが完了すると、ＣＰＵ２によるコピーアプリの起動処理と並行して画像処理装置をプリンタとして動作させるプリンタアプリを読み出す（Ｓ８０５）。ＣＰＵ２によってコピーアプリが起動されると、画像処理装置はコピー機として動作可能なコピースタンバイ状態となる（Ｓ８０６）。

コピーアプリの起動処理及びプリンタアプリの読み出しが完了すると、ＣＰＵ２は、プリンタアプリの起動処理を行う（Ｓ８０７）。また、ＤＭＡＣ３０１は、プリンタアプリの読み出しが完了すると、ＣＰＵ２によるプリンタアプリの起動処理と並行して画像処理装置をスキャナとして動作させるスキャナアプリを読み出す（Ｓ８０８）。ＣＰＵ２によってプリンタアプリが起動されると、画像処理装置はプリンタとして動作可能なプリンタスタンバイ状態となる（Ｓ８０９）。

プリンタアプリの起動処理及びスキャナアプリの読み出しが完了すると、ＣＰＵ２は、スキャナアプリの起動処理を行う（Ｓ８１０）。また、ＤＭＡＣ３０１は、スキャナアプリの読み出しが完了すると、ＣＰＵ２によるスキャナアプリの起動処理と並行して画像処理装置をＦＡＸとして動作させるＦＡＸアプリを読み出す（Ｓ８１１）。ＣＰＵ２によってスキャナアプリが起動されると、画像処理装置はスキャナとして動作可能なスキャナスタンバイ状態となる（Ｓ８１２）。スキャナアプリの起動処理及びＦＡＸアプリの読み出しが完了すると、ＣＰＵ２は、ＦＡＸアプリの起動処理を行う（Ｓ８１３）。ＣＰＵ２によってＦＡＸアプリが起動されると、画像処理装置はＦＡＸとして動作可能なＦＡＸスタンバイ状態となる（Ｓ８１４）。これにより、画像処理装置の全ての機能が起動し、システムスタンバイ状態となって処理を終了する。

本実施例においては、画像処理装置の各機能を制御するアプリケーションの起動処理において、夫々のアプリケーションの起動順に優先順位を設ける。また、他のアプリケーションの起動が完了していない状態であっても、起動の完了したアプリケーションに対応する機能については使用可能とする。これにより、電源投入後、画像処理装置の機能のうち、一の機能を使用可能となるまでの期間を短縮化することが可能となる。尚、上記の説明においては、コピー、プリンタ、スキャナ、ＦＡＸの順にアプリケーションを起動する例を説明したが、これらのアプリケーションの起動順は、ユーザによって選択可能であり、所望の機能から使用開始することができる。

本実施例においては、コントローラ１の起動処理において、診断プログラム、ＯＳプログラム及びアプリケーションプログラム等、夫々のプログラムの読み込み及び起動処理の他の例について説明する。尚、実施例１と同様の符号を付す構成については実施例１と同一又は相当部を示し、説明を省略する。実施例１の図３に示すＳ３０５のＣＰＵ２の初期化処理や、Ｓ３０７に示すＯＳプログラムの読み出し及び起動処理、Ｓ３０８、Ｓ３０９に示すアプリケーションプログラムの読み出し及び起動処理においては、ＣＰＵ２は、圧縮されて格納されているプログラムを伸長（解凍）処理した上で起動する。図９（ａ）は、圧縮されたプログラムの読み出し、伸長処理及び起動処理を時系列で示す図である。図９（ａ）に示すように、通常の処理としては、タイミングＴ₁においてＤＭＡＣ３０１がプログラムの読み出しを開始し、タイミングＴ₂において読み出しが完了した圧縮プログラムをＣＰＵ２が伸長処理し、タイミングＴ₃において伸長が完了したプログラムをＣＰＵ２が起動し、タイミングＴ₄において起動処理が完了する。

ここで、ＤＭＡＣ３０１による処理とＣＰＵ２による処理は並列動作が可能である。しかしながら、圧縮プログラムの伸長処理はプログラムが全て読み出された後でなければ開始不可能であるため、図９（ａ）に示す例においては、ＤＭＡＣ３０１によるプログラムの読み出し処理と、ＣＰＵ２によるプログラムの伸長処理とを並列して行うことができない。本実施例においては、プログラムを分割して圧縮、格納することにより、プログラムの読み出し処理と伸長処理との並列動作を可能とする。図９（ｂ）、（ｃ）を用いて、本実施例に係るプログラムの読み出し及び伸長、起動処理について説明する。図９（ｂ）は、プログラムを２分割して圧縮し、格納した例を示す図である。図９（ｂ）の例においては、プログラムはｎ₁、ｎ₂の部分に分割され、ＲＯＭ５若しくはイニシャルデータ記憶部３０８に格納されている。

タイミングＴ´₁において、ＤＭＡＣ３０１がプログラムｎ₁部分の読み出しを開始し、タイミングＴ´₂においてプログラムｎ₁部分の読み出しが完了する。すると、ＤＭＡＣ３０１は続いてプログラムｎ₂部分の読み出しを開始する。また、ＣＰＵ２はタイミングＴ´₂において、読み出しが完了したプログラムｎ₁部分の伸長処理を開始する。即ち、ＣＰＵ２は、ＤＭＡＣ３０１がプログラムｎ₂部分を読み出すのと並行して、プログラムｎ₁部分の伸長処理を実行する。タイミングＴ´₃において、プログラムｎ₂部分の読み出し及びプログラムｎ₁部分の伸長処理が完了すると、ＣＰＵ２は、プログラムｎ２部分の伸長処理を開始する。

その後、タイミングＴ´₄においてプログラムｎ₂部分の伸長処理が完了すると、ＣＰＵ２はプログラムｎ₁部分とｎ₂部分との結合処理を実行する。タイミングＴ´₅において、結合処理が完了すると、ＣＰＵ２は、プログラムの起動処理を開始し、タイミングＴ´₆においてプログラムの起動処理が完了する。図９（ａ）、図９（ｂ）に示すように、プログラムの読み出し処理と伸長処理との一部を並行処理することにより、図９（ｂ）におけるタイミングＴ´₁からタイミングＴ´₆までの間隔は、図９（ａ）に示すタイミングＴ₁からタイミングＴ₄までの間隔よりも短縮されている。このように、プログラムを分割して圧縮及び格納することにより、プログラムの読み出し処理と伸長処理との一部並行処理が可能となる。従って、プログラムの読み出し開始から起動完了までに要する時間を短縮することが可能となる。

図９（ｃ）は、更にプログラムの分割数を上げ、ｎ₁〜ｎ₅の５つの部分に分割した例を示している。図９（ｃ）に示すように、プログラムの分割数を上げることにより、プログラムの読み出し処理と伸長処理とを並行処理可能な期間が長くなり、プログラム起動完了までに要する時間を更に短縮することが可能となる。本実施例において説明したプログラムの読み出し、伸長及び起動処理は、実施例１〜４までにおいて説明した様々なプログラムの読み出し及び起動処理に適用することが可能であり、圧縮され格納されているプログラムであれば適用することができる。

尚、上記の説明においては、ＣＰＵ２がプログラムの伸長処理を行う例を説明したが、この他、専用のデータ伸長回路を設け、当該回路にデータ伸長を実行させることも可能である。また、上記の例を適用するにあたり、分割されたプログラムの部分を読み出す時間（Ｔ_d）とプログラムの部分を伸長する時間（Ｔ_E）とが同等となるように調整することが好ましい。このような調整は、プログラムの分割数や圧縮方式を調整することにより可能である。これにより、図９（ｂ）、図９（ｃ）に示す並列処理期間において、プログラムの読み出し処理若しくはプログラムの伸長処理のうち一方のみが処理完了し、他方が処理未完了となる状態を防ぐことができる。結果として、ＤＭＡＣ３０１若しくはＣＰＵ２の一方が他方の処理完了まで待機しなければならない状態を低減することができ、処理の効率化を図ることが可能となる。

本発明の実施例に係る画像処理装置のコントローラ及び操作パネルの構成を示すブロック図である。 本発明の実施例に係る画像処理装置の起動処理を示すタイミングチャートである。 本発明の実施例に係る画像処理装置の起動処理を示すフローチャートである。 本発明の他の実施例に係る画像処理装置のコントローラ及び操作パネルの構成を示すブロック図である。 本発明の他の実施例に係る画像処理装置の起動処理を示すフローチャートである。 本発明の他の実施例に係る画像処理装置のコントローラ及び操作パネルの構成を示すブロック図である。 本発明の他の実施例に係る画像処理装置の起動処理を示すフローチャートである。 本発明の他の実施例に係る画像処理装置の起動処理を示すフローチャートである。 本発明の他の実施例に係るプログラムの読み出し、伸長及び起動処理を時系列で示す図である。

符号の説明

１ コントローラボード
２ ＣＰＵ
３ ＡＳＩＣ
４ ＲＡＭ
５ ＲＯＭ
６ ＵＳＢ−Ｉ／Ｆ
７ ネットワークＩ／Ｆ
８ ＵＩコネクタ
９ 操作パネル
１０ ＬＣＤコントローラ
１１ 電源制御回路
３０１ ＤＭＡＣ
３０２ ＣＰＵ−Ｉ／Ｆ
３０３ ＲＡＭコントローラ
３０４ ＲＯＭコントローラ
３０５ ＵＳＢコントローラ
３０６ ネットワークコントローラ
３０７ ＵＩコントローラ
３０８ イニシャルデータ格納部
３０９ バス
３１０ Ｈ／Ｗ初期化完了フラグ部
３１１ 起動完了タイマ

Claims (11)

1. 信号を伝達するバスと、
   当該情報処理装置全体の動作を制御するプロセッサと前記バスとの間で信号を伝達するプロセッサインタフェースと、
   当該情報処理装置の動作を制御するプログラムの動作領域であるメモリに前記プロセッサとは独立して信号を転送するダイレクトメモリアクセスコントローラと、
   当該情報処理装置を構成するハードウェアをコントロールするハードウェアコントローラとを有し、
   前記ハードウェアコントローラは、前記プログラムを格納する不揮発性記憶部と前記バスとの間で信号を伝達する不揮発性記憶媒体コントローラを含み、
   前記ダイレクトメモリアクセスコントローラは、当該情報処理装置への電源供給開始後、前記プロセッサと前記プロセッサインタフェースとが通信開始する前に、前記不揮発性記憶部における記憶領域を指定するアドレスを指定して前記記憶媒体コントローラを介して前記不揮発性記憶部にアクセスすることにより、前記ハードウェアコントローラの初期化のために用いる情報を前記不揮発性記憶部から読み出して前記ハードウェアコントローラの初期化を実行することを特徴とする、情報処理装置。
2. 前記ハードウェアコントローラは、
   前記メモリと前記バスとの間で信号を伝達するメモリコントローラと、
   当該情報処理装置に他の機器を接続する外部機器インタフェースと前記バスとの間で信号を伝達する外部機器コントローラと、
   当該情報処理装置をネットワークに接続するネットワークインタフェースと前記バスとの間で信号を伝達するネットワークコントローラと、
   当該情報処理装置の状態を視覚的に表示する表示部と前記バスとの間で信号を伝達する表示部コントローラと、
   当該情報処理装置をユーザが操作する操作部と前記バスとの間で信号を伝達する操作部コントローラとのうち少なくとも一つを有することを特徴とする、請求項１に記載の情報処理装置。
3. 前記ハードウェアコントローラは少なくとも前記表示部コントローラを有し、
   前記ダイレクトメモリアクセスコントローラは、前記ハードウェアコントローラの初期化完了後、前記表示部に表示させる表示データを前記表示部コントローラに転送することを特徴とする、請求項２に記載の情報処理装置。
4. 前記表示データは、当該情報処理装置への電源供給開始後、当該画像処理装置が使用可能となるまでの時間情報を含むことを特徴とする、請求項３に記載の情報処理装置。
5. 前記ハードウェアコントローラの初期化のために用いる情報は、前記ハードウェアの動作設定値であり、
   前記ダイレクトメモリアクセスコントローラは、前記読み出した動作設定値を前記ハードウェアコントローラに転送することを特徴とする、請求項１乃至４いずれか１項に記載の情報処理装置。
6. 前記ハードウェアコントローラの初期化が完了したことを示す情報を記憶するハードウェアコントローラ初期化完了フラグ記憶部を更に有し、
   前記プロセッサは、前記ハードウェアコントローラ初期化完了フラグ記憶部にアクセスすることにより、前記ハードウェアコントローラの初期化が完了したか否かを確認することを特徴とする、請求項１乃至５いずれか１項に記載の情報処理装置。
7. 電源の供給状態を監視する電源制御部を更に有し、
   前記電源制御部は、
   前記情報処理装置への電源供給開始後に第１の信号を発信し、
   前記第１の信号発信後に第２の信号を発信し、
   前記ダイレクトメモリアクセスコントローラは、前記第１の信号に基づいて前記ハードウェアコントローラの初期化を開始し、
   前記プロセッサコントローラは、前記第２の信号に基づいて前記プロセッサとの通信を開始することを特徴とする、請求項１乃至６いずれか１項に記載の情報処理装置。
8. 前記メモリと、
   複数の前記プログラムが格納された前記不揮発性記憶部とを更に有し、
   前記ダイレクトメモリアクセスコントローラは、前記ハードウェアの初期化が完了した後、前記不揮発性記憶部に記憶された第１のプログラムを前記メモリに転送し、
   前記プロセッサは、前記メモリに転送された前記第１のプログラムを起動し、
   前記ダイレクトメモリアクセスコントローラは、前記プロセッサが前記プロセッサによる前記第１のプログラムの起動動作と並行して前記不揮発性記憶部に記憶された第２のプログラムを前記メモリに転送することを特徴とする、請求項１乃至７いずれか１項に記載の情報処理装置。
9. 前記ダイレクトメモリアクセスコントローラが前記不揮発性記憶部から前記メモリに前記第１のプログラム及び前記第２のプログラムを転送する順番をユーザが任意に変更できることを特徴とする、請求項８に記載の情報処理装置。
10. 前記プログラムは、少なくとも第１の部分及び第２の部分に分割されて圧縮された上で記憶されており、
    前記ダイレクトメモリアクセスコントローラは、前記第１の部分を前記メモリに転送し、
    前記プロセッサは、前記メモリに転送された前記第１の部分を伸長し、
    前記ダイレクトメモリアクセスコントローラは、前記プロセッサによる前記第１の部分の伸長動作と並行して前記第２の部分を前記メモリに転送することを特徴とする、請求項１乃至９いずれか１項に記載の情報処理装置。
11. 請求項１乃至１０いずれか１項に記載の情報処理装置を有することを特徴とする、画像処理装置。

Images