JP2007189031A - 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード - Google Patents

半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード Download PDF

Info

Publication number
JP2007189031A
JP2007189031A JP2006005305A JP2006005305A JP2007189031A JP 2007189031 A JP2007189031 A JP 2007189031A JP 2006005305 A JP2006005305 A JP 2006005305A JP 2006005305 A JP2006005305 A JP 2006005305A JP 2007189031 A JP2007189031 A JP 2007189031A
Authority
JP
Japan
Prior art keywords
element mounting
mounting surface
semiconductor
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006005305A
Other languages
English (en)
Inventor
Akio Amo
映夫 天羽
Kenjiro Higaki
賢次郎 桧垣
Yoshiyuki Hirose
義幸 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allied Material Corp
Original Assignee
Allied Material Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allied Material Corp filed Critical Allied Material Corp
Priority to JP2006005305A priority Critical patent/JP2007189031A/ja
Publication of JP2007189031A publication Critical patent/JP2007189031A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】半導体素子を、封止部材によって、より確実に封止して、長期間に亘る信頼性を向上することができる、新規な半導体素子搭載用部材と、前記半導体素子搭載用部材を用いた半導体装置および発光ダイオードを提供する。
【解決手段】半導体素子搭載用部材は、絶縁部材５の素子搭載面６に形成する電極層７の周縁領域Ａ１を、内部領域Ａ２との境界部２０から端縁１６へ向けて、厚みが漸減し、前記端縁１６で０になる断面形状に形成した。半導体装置１は、前記素子搭載面６上に半導体素子を搭載すると共に、封止部材を、接合層を介して、電極層７上に重なるように接合した。発光ダイオードは、半導体素子として半導体発光素子を用いた。
【選択図】図４

Description

本発明は、絶縁部材の素子搭載面に半導体素子を搭載することで、発光ダイオード等の半導体装置を構成するための半導体素子搭載用部材と、前記半導体素子搭載用部材を用いた半導体装置、および発光ダイオードに関するものである。
半導体発光素子等の、半導体素子のチップは、通常、前記半導体素子を、半導体素子搭載用部材に搭載した半導体装置の状態で、基板上に実装して使用されることが多い。また、半導体素子搭載用部材としては、半導体素子が搭載される素子搭載面を有し、好ましくは放熱部材を兼ねる絶縁部材と、前記素子搭載面に形成され、半導体素子と基板上の回路等とを繋ぐための、所定の平面形状を有する電極層とを備えるものが、一般的に用いられる。さらに、半導体装置としては、半導体素子の、長期間に亘る信頼性を向上するため、絶縁部材の素子搭載面に、前記半導体素子の、前記素子搭載面側以外の全周囲を囲むように、封止部材を固定して、前記封止部材と絶縁部材とで、半導体素子を気密に封止したものが、好適に使用される。
図１は、前記半導体装置１の一例を示す断面図である。また、図２は、図１の半導体装置１において、枠体２と共に封止部材３を構成する蓋体４を固定する前の状態を示す平面図である。図１および図２を参照して、この例の半導体装置１は、板状の絶縁部材５と、前記絶縁部材５の、図において板の上側の面である素子搭載面６に形成された２つの電極層７とを有する半導体素子搭載用部材８を備えている。
前記半導体素子搭載用部材８のうち、絶縁部材５は、素子搭載面６の平面形状が矩形状で、かつ、一定の厚みを有する板状に形成されている。絶縁部材５は、例えば、絶縁性のセラミック等によって形成される。また、２つの電極層７は、それぞれの基端が、前記素子搭載面６の矩形の、互いに平行な２辺に達すると共に、先端側が、矩形の中心方向に向けて延設された、平面形状が長尺の矩形状に形成されている。また、前記両電極層７の先端は、矩形の中心において、それぞれ、互いに接触しないように、離間させて形成されており、それによって、両電極層７が、互いに、電気的に絶縁されている。電極層７は、例えば、金属膜等によって形成される。
素子搭載面６の、矩形の中心の、互いに離間させた両電極層７の先端間の領域には、接合層９を介して、半導体素子１０が固定されている。また、半導体素子１０は、その上面に、２つの電極層１１を備えており、それぞれの電極層１１と、電極層７の先端側の領域とが、ワイヤーボンド１２によって、電気的に接続されている。そして、前記固定と、電気的な接続とによって、半導体素子１０が、半導体素子搭載用部材８の素子搭載面６に搭載されている。
半導体素子搭載用部材８の、絶縁部材５の素子搭載面６には、半導体素子１０の、前記素子搭載面６の面方向の周囲を囲んで、枠体２が、接合層１３を介して固定されていると共に、前記枠体２上に、蓋体４が、接合層１４を介して固定されて、枠体２が閉じられることで、先に説明した封止部材３が構成されて、半導体素子１０が、前記封止部材３と、絶縁部材５とによって、気密に封止されている。
枠体２は、素子搭載面６の面方向の中心に、半導体素子１０を収容し、かつ、２つの電極層７の先端側の領域を露出させて、ワイヤーボンド１２による電気的接続のための空間を確保するための、平面形状が矩形状の通孔１５を備えている。また、枠体２は、全体の平面形状が、絶縁部材５の素子搭載面６よりもわずかに小さい矩形状に形成されており、それによって、前記枠体２の外側に、２つの電極層７の、基端側の領域が露出されている。そのため、枠体２の外側に露出された、前記２つの電極層７の、基端側の領域を、外部端子として機能させることで、封止部材３によって気密に封止された半導体素子１０を、電極層７と、ワイヤーボンド１２とを介して、外部と、電気的に接続することができる。
図１３は、図２のＡ−Ａ線断面図である。図１、図２および図１３を参照して、電極層７は、通常、フォトリソグラフィーの技術等を利用して、前記所定の平面形状に形成される（特許文献１）。フォトリソグラフィーの技術を利用して形成される電極層７の、平面形状の端縁１６は、絶縁部材５の素子搭載面６に対して、ほぼ直角に切り立った形状に形成される。これは、フォトリソグラフィーの技術を利用して形成されるマスクのエッジが、前記素子搭載面６に対して、ほぼ直角に切り立った形状に形成されるためである。
特開２００５−１５９０４５号公報（段落[００９７]〜[００９８]、図３(a)(b)、図４）
封止部材３を構成する枠体２は、その、絶縁部材５の素子搭載面６と対向する下面１７に、液状ないし固形状の接着剤（熱硬化性、熱可塑性）や、低融点ガラス等からなる接合層１３を形成したものを、前記素子搭載面６上に重ね合わせて加圧する（固形の接着剤や低融点ガラスの場合は、加熱する等して軟化ないし溶融させながら加圧する）ことで、素子搭載面６と、前記素子搭載面６に形成された電極層７の凹凸形状に沿うように流動させた後、熱可塑性の接着剤や低融点ガラスの場合は冷却して固化させ、また、熱硬化性の接着剤の場合は、さらに加熱して硬化反応させることで、接合層１３を介して、素子搭載面６に固定される。
ところが、先に説明した、従来の、平面形状の端縁１６が、素子搭載面６に対して、ほぼ直角に切り立った形状に形成された電極層７では、前記接着時に、前記端縁１６の部分に、接合層１３を形成する接着剤や低融点ガラスを、十分に回り込ませるのが難しく、特に、端縁１６と、素子搭載面６との間の、９０°に凹入した角部に、気泡１８が発生しやすい。そして、発生した気泡１８が、リークパスの原因となって、封止部材３による、半導体素子１０の気密封止が破られやすくなって、前記半導体素子１０の、長期間に亘る信頼性が低下するという問題がある。
本発明の目的は、半導体素子を、封止部材によって、より確実に封止して、長期間に亘る信頼性を向上することができる、新規な半導体素子搭載用部材と、前記半導体素子搭載用部材を用いた半導体装置、および発光ダイオードを提供することにある。
請求項１記載の発明は、半導体素子が搭載される素子搭載面を有する絶縁部材と、前記素子搭載面に形成された、所定の平面形状を有する電極層とを備え、前記電極層のうち、前記平面形状の端縁から、前記端縁より０．１５ｍｍ以上、面方向の内方までの間の、略一定幅の周縁領域が、前記周縁領域より面方向の内方の、厚みが略一定に形成された内部領域との境界部において、前記内部領域と等しい厚みを有すると共に、前記境界部から端縁に向けて、厚みが徐々に減じられて、端縁で０になる断面形状に形成されていることを特徴とする半導体素子搭載用部材である。
請求項１記載の発明の半導体素子搭載用部材においては、絶縁部材の素子搭載面に形成される電極層のうち、前記平面形状の端縁から略一定幅の周縁領域が、前記周縁領域より面方向の内方の、厚みが略一定に形成された内部領域との境界部から端縁に向けて、厚みが徐々に減じられて、端縁で０になる断面形状に形成されており、前記周縁領域の上面と、絶縁部材の素子搭載面とが、９０°を超える、緩やかな角度で接続される。
そのため、請求項１記載の発明の半導体素子搭載用部材によれば、前記素子搭載面上に、枠体を固定する際に、接合層を形成する接着剤や低融点ガラスを、前記周縁領域の上面と、素子搭載面との接続部に、リークパスの原因となる気泡を生じさせることなしに、十分に回り込ませることができ、半導体素子を、封止部材によって、より確実に封止して、長期間に亘る信頼性を向上することが可能となる。
なお、周縁領域の幅が０．１５ｍｍ以上に限定されるのは、この範囲未満では、前記周縁領域の上面の、特に、素子搭載面との接続部における、傾斜の角度が９０°に近づき、接合層を形成する接着剤や低融点ガラスが、前記接続部に回り込みにくくなることから、リークパスの原因となる気泡が発生しやすくなって、半導体素子の信頼性が低下するためである。
電極層のうち、前記電極層の主体部を構成する内部領域の厚みは、請求項２に記載したように、０．１〜１０μｍであるのが好ましい。内部領域の厚みが前記範囲未満では、電極層の全体での導電性が低下して、封止部材によって気密に封止された半導体素子を、電極層を介して、外部と、良好に接続できないおそれがある。また、内部領域の厚みが、前記範囲を超える場合には、たとえ、電極層の周縁領域を、先に説明した、厚みが漸減する断面形状に形成したとしても、絶縁部材の素子搭載面と、電極層との間に、接合層で埋めきれない、大きな段差を生じて、リークパスの原因となる気泡が発生しやすくなるため、半導体素子の信頼性が低下するおそれがある。
電極層の周縁領域は、その厚みが、請求項３に記載したように、前記周縁領域の、端縁から境界部までの、面方向の距離Ｌ１の、前記端縁から０．３倍以上の位置で、内部領域の厚みの１／２とされているのが好ましい。すなわち、前記端縁から、電極層の周縁領域の厚みが、内部領域の厚みの１／２となる位置までの距離Ｌ２と、前記距離Ｌ１との比Ｌ２／Ｌ１≧０．３であるのが好ましい。比Ｌ２／Ｌ１が、前記範囲より小さい場合には、前記周縁領域の上面の、半導体素子搭載面との接続部における、傾斜の角度が９０°に近づき、接合層を形成する接着剤や低融点ガラスが、前記接続部に回り込みにくくなって、リークパスの原因となる気泡が発生しやすくなるため、半導体素子の信頼性が低下するおそれがある。
請求項４記載の発明の半導体装置によれば、前記本発明の半導体素子搭載用部材の素子搭載面に、半導体素子を搭載すると共に、前記素子搭載面に、半導体素子を囲み、かつ、電極層上に重なるように、接合層を介して、封止部材を固定して、半導体素子を気密に封止しているため、前記半導体素子の、長期間に亘る信頼性を向上することができる。
封止部材としては、請求項５に記載した、素子搭載面に、接合層を介して固定された、半導体素子の、素子搭載面の面方向の周囲を囲む枠体と、前記枠体上に固定されて、枠体を閉じる蓋体とを備えるものや、請求項６に記載した、素子搭載面に、接合層を介して固定された、半導体素子の、素子搭載面側以外の全周囲を囲む立体形状を有する保護キャップが好ましい。
請求項７記載の発明の発光ダイオードによれば、前記本発明の半導体装置の、封止部材で封止された領域内の少なくとも一部に、半導体素子としての半導体発光素子からの光によって発光する蛍光体を充てんすると共に、封止部材の少なくとも一部を、前記蛍光体からの光を透過しうる光透過性の材料によって形成しているため、例えば、蛍光体の発光波長を調整することで、白色等の任意の光を、長期間に亘って、高輝度で発光させることができる。
本発明によれば、半導体素子を封止するための封止部材を、半導体素子搭載用部材の、絶縁部材の素子搭載面に固定するための接合層に、リークパスの原因となる気泡が発生するのを防止して、半導体素子を、前記封止部材によって、より確実に封止することができるため、前記半導体素子の、長期間に亘る信頼性を、これまでよりも向上することができる、新規な半導体素子搭載用部材と、前記半導体素子搭載用部材を用いた半導体装置、および発光ダイオードを提供することが可能となる。
本発明の半導体素子搭載用部材、および半導体装置は、素子搭載面に形成される電極層の、周縁領域が、先に説明した断面形状に形成されること以外は、従来と同様に構成される。例えば、本発明の構成は、先に説明した、図１、図２の半導体装置１に適用することもできる。すなわち、図１および図２を参照して、この例の半導体装置１は、板状の絶縁部材５と、前記絶縁部材５の、図において板の上側の面である素子搭載面６に形成された２つの電極層７とを有する半導体素子搭載用部材８を備えている。
前記半導体素子搭載用部材８のうち、絶縁部材５は、素子搭載面６の平面形状が矩形状で、かつ、一定の厚みを有する板状に形成されている。絶縁部材５は、樹脂やセラミック、絶縁性のＳｉ等の、従来公知の、種々の、絶縁性の材料によって形成することができるが、特に、高出力の半導体素子１０を搭載するための絶縁部材５としては、例えば、熱伝導率が１０Ｗ／ｍＫ以上で、かつ、線熱膨張係数が１０×１０-6／℃以下である材料によって形成した絶縁部材が、好適に使用される。
熱伝導率が前記範囲内である絶縁部材５は、放熱部材として機能して、半導体素子１０からの発熱を、効率よく、速やかに、外部に放出できるため、前記半導体素子１０が高温になって破損するのを防止することができる。そのため、半導体素子１０の、長期間に亘る信頼性を、さらに向上することができる。
また、絶縁部材５の線熱膨張係数が、前記範囲内であれば、絶縁部材５の素子搭載面６に、半導体素子１０を搭載する際や、枠体２を、接合層１３を介して接着する際の熱履歴、あるいは、半導体素子１０が動作する際の熱履歴等による、絶縁部材５の膨張、収縮量を小さくすることができる。そのため、前記膨張、収縮時に、半導体素子１０に加わる応力を小さくして、前記半導体素子１０が破損したり、半導体素子１０の、接合層９による固定が外れたりするのを防止して、半導体素子１０の、長期間に亘る信頼性を、さらに向上することができる。
前記条件を満足する、絶縁部材５を形成する材料としては、例えば、ＡｌＮ、Ａｌ2Ｏ3、ＳｉＣ、Ｓｉ3Ｎ4、ＢｅＯ、ＢＮ等の、絶縁性のセラミックや、絶縁性のＳｉが挙げられ、コストの点では、Ａｌ2Ｏ3が好ましい。しかし、絶縁部材５の放熱性を、さらに向上することや、膨張、収縮量を、さらに小さくすることを考慮すると、絶縁部材５は、熱伝導率が８０Ｗ／ｍＫ以上、特に１５０〜３００Ｗ／ｍＫで、かつ、線熱膨張係数が４×１０-6〜７×１０-6／℃であるＡｌＮやＳｉＣによって形成するのが好ましい。
セラミック製の絶縁部材５は、例えば、そのもとになるセラミックグリーンシートを焼成して形成した、複数の絶縁部材５を包含する大きさを有する集合基板の、各絶縁部材５となる領域に、電極層７を形成したのち、集合基板を、各領域ごとに切り出す等して形成することができる。
絶縁部材５と共に半導体素子搭載用部材８を構成する２つの電極層７は、それぞれの基端が、絶縁部材５の、素子搭載面６の矩形の、互いに平行な２辺に達すると共に、先端側が、矩形の中心方向に向けて延設された、平面形状が長尺の矩形状に形成されている。また、前記両電極層７の先端は、矩形の中心において、それぞれ、互いに接触しないように、離間させて形成されており、それによって、両電極層７が、互いに、電気的に絶縁されている。
素子搭載面６の、矩形の中心の、互いに離間させた両電極層７の先端間の領域には、接合層９を介して、半導体素子１０が固定されている。また、半導体素子１０は、その上面に、２つの電極層１１を備えており、それぞれの電極層１１と、電極層７の先端側の領域とが、ワイヤーボンド１２によって、電気的に接続されている。そして、前記固定と、電気的な接続とによって、半導体素子１０が、半導体素子搭載用部材８の素子搭載面６に搭載されている。
半導体素子搭載用部材８の、絶縁部材５の素子搭載面６には、半導体素子１０の、前記素子搭載面６の面方向の周囲を囲んで、枠体２が、接合層１３を介して固定されていると共に、前記枠体２上に、蓋体４が、接合層１４を介して固定されて、枠体２が閉じられることで、先に説明した封止部材３が構成されて、半導体素子１０が、前記封止部材３と、絶縁部材５とによって、気密に封止されている。
枠体２は、素子搭載面６の面方向の中心に、半導体素子１０を収容し、かつ、２つの電極層７の先端側の領域を露出させて、ワイヤーボンド１２による電気的接続のための空間を確保するための、平面形状が矩形状の通孔１５を備えている。また、枠体２は、全体の平面形状が、絶縁部材５の素子搭載面６よりもわずかに小さい矩形状に形成されており、それによって、前記枠体２の外側に、２つの電極層７の、基端側の領域が露出されている。そのため、枠体２の外側に露出された、前記２つの電極層７の、基端側の領域を、外部端子として機能させることで、封止部材３によって気密に封止された半導体素子１０を、電極層７と、ワイヤーボンド１２とを介して、外部と、電気的に接続することができる。
図３は、図２のＡ−Ａ線断面図である。図４は、図３の、素子搭載面６上に、接合層１３を介して、枠体２を固定する前の状態を示す断面図である。図１〜図４を参照して、電極層７は、平面形状の端縁１６から、前記端縁１６より０．１５ｍｍ以上、面方向の内方までの間の、略一定幅の周縁領域Ａ１が、前記周縁領域Ａ１より面方向の内方の、厚みが略一定に形成された内部領域Ａ２との境界部２０において、前記内部領域Ａ２と等しい厚みを有すると共に、前記境界部２０から端縁１６に向けて、厚みが徐々に減じられて、端縁で０になる断面形状に形成されている。
そのため、前記周縁領域Ａ１の上面２１と、絶縁部材５の素子搭載面６とが、９０°を超える、緩やかな角度で接続されており、前記素子搭載面６上に、枠体２を固定する際に、接合層１３を形成する接着剤や低融点ガラスを、前記周縁領域Ａ１の上面２１と、素子搭載面６との接続部に、リークパスの原因となる気泡を生じさせることなしに、十分に回り込ませることができ、半導体素子１０を、前記枠体２を含む封止部材３によって、より確実に封止して、長期間に亘る信頼性を向上することが可能となる。
周縁領域Ａ１の幅が０．１５ｍｍ以上に限定されるのは、この範囲未満では、前記周縁領域Ａ１の上面２１の、特に、素子搭載面６との接続部における、傾斜の角度が９０°に近づき、接合層１３を形成する接着剤や低融点ガラスが、前記接続部に回り込みにくくなることから、リークパスの原因となる気泡が発生しやすくなって、半導体素子１０の信頼性が低下するためである。
なお、前記周縁領域Ａ１の幅は、前記効果を、さらに良好に発揮させることを考慮すると、前記範囲内でも０．２０ｍｍ以上、特に０．２５ｍｍ以上であるのが好ましい。但し、周縁領域Ａ１の幅が大きすぎる場合には、相対的に、内部領域Ａ２の幅が小さくなって、電極層７の全体での導電性が低下して、封止部材によって気密に封止された半導体素子を、電極層を介して、外部と、良好に接続できないおそれがある。また、内部領域Ａ２の幅を確保しようとすると、電極層７の全体の幅を大きくしなければならず、スペースの無駄になるおそれがある。そのため、周縁領域Ａ１の幅は、前記の範囲内でも１．０ｍｍ以下であるのが好ましい。
また、電極層７の主体部を構成する内部領域Ａ２の厚みは、０．１〜１０μｍであるのが好ましい。内部領域Ａ２の厚みが前記範囲未満では、電極層７の全体での導電性が低下して、封止部材３によって気密に封止された半導体素子１０を、電極層７を介して、外部と、良好に接続できないおそれがある。また、内部領域Ａ２の厚みが、前記範囲を超える場合には、たとえ、周縁領域Ａ１を、先に説明した断面形状に形成したとしても、絶縁部材５の素子搭載面６と、電極層７との間に、接合層１３で埋めきれない、大きな段差を生じて、リークパスの原因となる気泡が発生しやすくなるため、半導体素子１０の信頼性が低下するおそれがある。なお、内部領域Ａ２の厚みは、前記範囲内でも０．３〜５μｍ、特に０．５〜３μｍであるのが好ましい。
図５は、周縁領域Ａ１が、前記断面形状に形成された電極層７を形成する方法の一例を示す断面図である。図５を参照して、この例の形成方法では、まず、電極層７の平面形状に対応する開口２２を有する第１の板材２３と、同じく電極層７の平面形状に対応し、なおかつ、その開口幅が、前記開口２２よりも狭く設定された開口２４を有する第２の板材２５とを積層したメタルマスク２６を用意する。次に、前記メタルマスク２６を、第１の板材２３が、絶縁部材５の素子搭載面６側となるように、前記素子搭載面６上に設置する。そして、スパッタリング法、真空蒸着法等の物理蒸着法によって、素子搭載面６上の、メタルマスク２６の開口２２、２４を通して露出された領域に、電極層７のもとになる金属材料を堆積させる。
そうすると、メタルマスク２６の、前記開口２２、２４を通して露出されているものの、図において上側に配設された第２の板材２５の、開口２４を形成する縁部によって陰になった領域では、金属材料が、ある程度は回り込むものの、その回り込み量が、前記陰になった領域の奥ほど少なくなることから、図中に二点差線で示すように、周縁領域Ａ１の厚みが、端縁１６側へ向けて漸減して、前記端縁１６で０になる断面形状を有する電極層７が形成される。
図６は、前記形成方法に使用するメタルマスク２６のうち、第１および第２の板材２３、２５の厚みｔ１、ｔ２と、前記両板材２３、２５に形成された開口２２、２４の、開口幅の差に起因する、寸法差ｗ１との関係を説明する図である。また、図７は、前記形成方法によって形成される電極層７の、周縁領域Ａ１の断面形状を規定する各部の寸法を説明する図である。
周縁領域Ａ１の断面形状は、電極層７の端縁１６から、前記周縁領域Ａ１の厚みＴ２が、内部領域Ａ２の厚みＴ１の１／２、つまりＴ２＝１／２×Ｔ１となる位置までの距離Ｌ２が、前記周縁領域Ａ１の、端縁１６から境界部２０までの、面方向の距離Ｌ１の何倍になるか、すなわち、距離Ｌ１、Ｌ２の比Ｌ２／Ｌ１が、いくらになるかによって規定することができ、先に説明したように、Ｌ２／Ｌ１≧０．３であるのが好ましい。
前記形成方法によって、比Ｌ２／Ｌ１を調整するためには、先に説明した、周縁領域Ａ１の厚みが漸減されるメカニズムから明らかなように、メタルマスク２６のうち、上側に配設された第２の板材２５の、開口２４を形成する縁部によって形成される陰を調整すればよい。より詳しくは、両板材２３、２５の厚みｔ１、ｔ２の比ｔ１／ｔ２を大きくするほど、また、寸法差ｗ１を小さくするほど、前記陰が小さくなるため、比Ｌ２／Ｌ１が小さくなって、周縁領域Ａ１の上面２１の、素子搭載面６との接続部における、傾斜の角度が９０°に近づく傾向がある。
また、各部の寸法が同じメタルマスク２６を使用した場合、電極層７自体の厚み、すなわち、内部領域Ａ２の厚みＴ１を変化させても、周縁領域Ａ１の、端縁１６から境界部２０までの、面方向の距離Ｌ１は、ほぼ一定に維持されるため、前記厚みＴ１を違えることで、比Ｌ２／Ｌ１を調整することができる。すなわち、厚みＴ１を大きくしても、距離Ｌ１は、ほぼ一定であることから、比Ｌ２／Ｌ１が小さくなって、周縁領域Ａ１の上面２１の、素子搭載面６との接続部における、傾斜の角度が９０°に近づく傾向がある。
前記比Ｌ２／Ｌ１の上限は、Ｌ２／Ｌ１≦０．５であるのが好ましい。比Ｌ２／Ｌ１が０．５を超える周縁領域Ａ１は、その上面２１が、絶縁部材５の方向に凹入した断面形状となるが、そのような断面形状を有する周縁領域Ａ１を備えた電極層７を、前記方法によって形成するのは困難である。
周縁領域Ａ１が、前記断面形状に形成された電極層７は、例えば、前記電極層７のもとになる、導電性のペーストを、スクリーン印刷法等によって印刷して形成する際に、印刷パターンの幅を徐々に小さくしながら、複数層の導電ペーストの層を、順に、重ねて印刷する等、他の、任意の形成方法によって形成することもできる。
電極層７は、単層構造に形成してもよいし、２層以上の積層構造に形成してもよい。例えば、前記メタルマスク２６を用いた形成方法において、素子搭載面６上に、種類の異なる２種以上の金属材料を、順に堆積させると、２層以上の積層構造を有し、かつ、全体としてみたときに、周縁領域Ａ１が、前記断面形状に形成された電極層７を形成することができる。また、積層構造の電極層７を構成する各層のうち、主体となる層（下記例では表面層）のみを、前記所定の断面形状に形成し、その上および／または下に積層される薄層は、通常通り、一定の厚みに形成してもよい。
単層の電極層７としては、例えば、Ａｇ、Ａｌ、Ａｕ等の、導電性に優れた金属材料からなる層が挙げられる。また、電極層７を、２層以上の積層構造に形成する場合は、例えば、素子搭載面６に近い方から順に、
(1) Ｔｉ、Ｃｒ、ＮｉＣｒ、Ｔａ、およびこれら金属の化合物等からなり、絶縁部材５との密着性に優れた密着層、
(2) Ｐｔ、Ｐｄ、Ｃｕ、Ｎｉ、Ｍｏ、ＮｉＣｒ等からなり、次に述べる表面層を形成する金属の拡散を防止する機能を有する拡散防止層、ならびに
(3) Ａｇ、Ａｌ、Ａｕ等からなり、導電性に優れた表面層
等を挙げることができる。このうち、密着層の厚みは０．０１〜１．０μｍ程度、拡散防止層の厚みは０．０１〜１．５μｍ程度とするのが好ましい。
電極層７のうち、枠体２内で露出した領域の表面、および、枠体２外で露出した領域の表面には、ワイヤーボンド１２や半田等を介して接続する際の信頼性を向上するために、Ａｕ等からなるボンディングパッドや半田接合層を設けてもよい。ただし、例えば、前記積層構造の電極層７のうち表面層を、Ａｕで形成する場合は、前記ボンディングパッドや半田接合層を省略することができる。
枠体２、および蓋体４は、絶縁部材５と積層した状態での、前記絶縁部材５との、線熱膨張係数の差を小さくして、反り等の変形を防止すること等を考慮すると、線熱膨張係数が１０×１０-6／℃以下、特に４×１０-6〜７×１０-6／℃で、かつ、絶縁部材５の線熱膨張係数との差が３×１０-6／℃以下、特に１×１０-6／℃以下である材料によって形成するのが好ましい。さらに言えば、絶縁部材５と同じ材料で、枠体２や蓋体４を形成して、線熱膨張係数の差を全く無くしてしまうのが好ましい。また、枠体２や蓋体４は、半導体素子１０が半導体発光素子である場合、前記半導体発光素子からの光を外部に取り出すために、ガラス等で形成してもよい。
枠体２は、従来同様に、絶縁部材５の素子搭載面６と対向する下面１７に、液状ないし固形状の接着剤（熱硬化性、熱可塑性）や、低融点ガラス等からなる接合層１３を形成したものを、素子搭載面６上に重ね合わせて加圧する（固形の接着剤や低融点ガラスの場合は、加熱する等して軟化ないし溶融させながら加圧する）ことで、素子搭載面６と、前記素子搭載面６に形成された電極層７の凹凸形状に沿うように流動させた後、熱可塑性の接着剤や低融点ガラスの場合は冷却して固化させ、また、熱硬化性の接着剤の場合は、さらに加熱して硬化反応させることで、接合層１３を介して、素子搭載面６に固定される。
その際、電極層７の周縁領域Ａ１は、端縁１６に向けて、厚みが漸減する断面形状を有していることから、先に説明したように、接合層１３を形成する接着剤や低融点ガラスを、前記周縁領域Ａ１の上面２１と、素子搭載面６との接続部に、リークパスの原因となる気泡を生じさせることなしに、十分に回り込ませることができ、半導体素子１０を、前記枠体２を含む封止部材３によって、より確実に封止して、長期間に亘る信頼性を向上することができる。
枠体２上に蓋体４を固定するための接合層１４や、絶縁部材５の素子搭載面６に半導体素子１０を固定するための接合層９は、前記接合層１３と同様に、液状ないし固形状の接着剤（熱硬化性、熱可塑性）や、低融点ガラス等によって形成することができる。また、接合層９は、半田の層でもよい。
前記各部からなる図の例の半導体装置１によれば、半導体素子搭載用部材８の、絶縁部材５の素子搭載面６に、封止部材３を構成する枠体２を固定するための接合層１３に、リークパスの原因となる気泡が発生するのを防止して、半導体素子１０を、前記封止部材３によって、より確実に封止することができるため、前記半導体素子１０の、長期間に亘る信頼性を、これまでよりも向上することが可能となる。
図８は、本発明の半導体装置１の、実施の形態の他の例を示す断面図である。図の例の半導体装置１は、絶縁部材５が、枠体２と略同じ平面形状に形成され、前記絶縁部材５の、素子搭載面６と反対面２７に、前記反対面２７の面方向に互いに離間させることで、電気的に絶縁して形成した２つの外部端子２８を設けると共に、前記素子搭載面６に形成した２つの電極層７と、前記２つの外部端子２８とを、それぞれ、金属層２９を介して電気的に接続したものである。それ以外の構成は、先の、図１の例と同様であるので、同一部材に同一符号を付して、説明を省略する。
外部端子２８、金属層２９は、共に、電極層７と同様の金属材料等によって、同様に形成することができる。ただし、その端縁を、電極層７の周縁領域Ａ１のような断面形状に形成する必要はない。外部端子２８の表面には、前記外部端子２８を、例えば、基板上に、半田を介して電気的、機械的に接合することで、半導体装置１を実装する際の信頼性を向上するために、Ａｕ等からなる半田接合層を設けてもよい。また、外部端子２８の全体を、Ａｕで形成してもよい。外部端子２８は、複数の絶縁部材５のもとになる集合基板から、個々の絶縁部材５を切り出した後、その反対面２７に形成してもよいし、切り出す前の集合基板の、個々の絶縁部材５に対応する領域に形成した後に、切り出して絶縁部材５を形成してもよい。
金属層２９は、例えば、複数の絶縁部材５のもとになる集合基板から、個々の絶縁部材５を切り出した後、その側面に、電極層７および外部端子２８と電気的に接続した状態で形成してもよい。また、前記集合基板の、個々の絶縁部材５の側面や角部に相当する位置に貫通孔を設けて、前記貫通孔内に、金属層２９を、電極層７および外部端子２８と電気的に接続した状態で形成した後に、切り出して絶縁部材５を形成してもよい。
図８の半導体装置１は、先に説明したように、絶縁部材５の反対面２７に設けた外部端子２８を介して、基板上に、直接に、実装することができるという利点を有している。しかも、前記半導体装置１は、電極層７の周縁領域Ａ１が、端縁１６側へ向けて厚みが漸減する断面形状に形成されていることから、先に説明したメカニズムにより、半導体素子１０を、封止部材３によって、より確実に封止して、長期間に亘る信頼性を向上することができるという利点も有している。
図９は、本発明の半導体装置の構成を応用した、本発明の発光ダイオード３０の、実施の形態の一例を示す断面図である。図の例の発光ダイオード３０は、半導体素子として、半導体発光素子３１を用いた点、前記半導体発光素子３１を、バンプ３２を用いて、素子搭載面６に搭載した点、および、封止部材３で封止された領域内において、前記半導体発光素子３１の周囲を囲むように、半導体発光素子３１からの光によって発光する蛍光体３３を充てんした点が、先の、図８の例と相違している。
また、図の例では、封止部材３のうち、蓋体４を、ガラス等の、蛍光体３３からの光を透過しうる光透過性の材料によって形成した点、および、枠体２の通孔１５の内面３４を、絶縁部材５側から蓋体４側へ向けて外方へ広がった形状に形成すると共に、前記内面３４に、蛍光体３３からの光を、蓋体４の方向に反射する反射膜３５を形成した点も、先の、図８の例と相違している。それ以外の構成は、先の、図８の例と同様であるので、同一部材に同一符号を付して、説明を省略する。
半導体発光素子３１は、図示していないが、絶縁部材５と対向する面に、２つの電極層が形成されている。また、２つの電極層７は、その先端が、それぞれ、前記半導体発光素子３１の、２つの電極層と対向する位置まで延設されている。そして、それぞれの、対向する電極層間が、Ａｕ等からなるバンプ３２によって、電気的に接続されると共に、半導体発光素子３１が、前記バンプ３２によって、素子搭載面６上に固定されて、前記固定と、電気的な接続とによって、半導体発光素子３１が、半導体素子搭載用部材８の素子搭載面６に搭載されている。
半導体発光素子３１の周囲を囲む蛍光体３３としては、例えば、波長６００ｎｍ以下、特に、４５０ｎｍ以下の短波長の光を放射する半導体発光素子３１と組み合わせて、白色等の、任意の色に発光させることができる、従来公知の、種々の蛍光体を、単独で、あるいは、結着材中に分散させた状態で、使用することができる。また、反射膜３５としては、例えば、Ａｌ、Ａｇ等の、前記蛍光体３３からの光を、高い反射率で反射することができる、種々の金属材料からなる薄膜が挙げられる。
図９の発光ダイオード３０は、図８の半導体装置１と同様に、絶縁部材５の反対面２７に、外部端子２８を有していることから、前記外部端子２８を介して、基板上に、直接に、実装することができるという利点を有している。しかも、前記発光ダイオード３０は、電極層７の周縁領域Ａ１が、端縁１６側へ向けて厚みが漸減する断面形状に形成されていることから、先に説明したメカニズムにより、半導体発光素子３１を、封止部材３によって、より確実に封止して、長期間に亘る信頼性を向上することができ、白色等の任意の光を、長期間に亘って、高輝度で発光させることができるという利点も有している。
図１０は、本発明の発光ダイオード３０の、実施の形態の他の例を示す断面図である。図の例の発光ダイオード３０は、絶縁部材５と電極層７の構造を、図１の例のものに戻した点、および、半導体発光素子３１を、前記絶縁部材５の素子搭載面６上に、サブマウント３６を介して搭載した点が、先の、図９の例と相違している。それ以外の構成は、先の、図１、図９の例と同様であるので、同一部材に同一符号を付して、説明を省略する。
サブマウント３６は、絶縁材料からなり、図示していないが、図において上面側に、半導体発光素子３１を、バンプ３２を介して電気的に接続すると共に、前記半導体発光素子３１を固定するための、２つの電極層を備えている。サブマウント３６は、その上面に、前記バンプ３２を介して、半導体発光素子３１を搭載すると共に、半導体発光素子３１の周囲を囲むように、蛍光体３３の層を形成した状態で取り扱うことができる。また、前記２つの電極層に通電して、半導体発光素子３１をテスト発光させたりすることもできる。
サブマウント３６は、接合層３７を介して、絶縁部材５の素子搭載面６上に固定されている。また、サブマウント３６の２つの電極層と、絶縁部材５の２つの電極層７とが、ワイヤーボンド１２によって、電気的に接続されて、前記サブマウント３６上に搭載された半導体発光素子３１が、半導体素子搭載用部材８の素子搭載面６に搭載されている。前記搭載状態では、半導体発光素子３１が、サブマウント３６の厚みの分だけ、素子搭載面６から、図において上方へ突出した位置に配設され、前記半導体発光素子３１の発光層の位置も高くなることから、前記発光層から射出される光を、より無駄なく、蓋体４を通して、外部へ取り出すことができる。
サブマウント３６は、種々の絶縁材料によって形成することができるが、半導体発光素子３１からの発熱を、絶縁部材５を通して、速やかに、外部に放熱することや、膨張、収縮量を小さくして、搭載された半導体発光素子３１に加わる応力を、できるだけ小さくすること等を考慮すると、絶縁部材５と同様に、絶縁性のセラミックや、絶縁性のＳｉ等、特に、熱伝導率が８０Ｗ／ｍＫ以上、特に１５０〜３００Ｗ／ｍＫで、かつ、線熱膨張係数が４×１０-6〜７×１０-6／℃であるＡｌＮやＳｉＣによって形成するのが好ましい。また、接合層３７は、他の接合層９、１３、１４と同様の材料によって形成すればよい。
図１０の発光ダイオード３０は、やはり、電極層７の周縁領域Ａ１が、端縁１６側へ向けて厚みが漸減する断面形状に形成されていることから、先に説明したメカニズムにより、半導体発光素子３１を、封止部材３によって、より確実に封止して、長期間に亘る信頼性を向上することができ、白色等の任意の光を、長期間に亘って、高輝度で発光させることができるという利点を有している。
図１１は、本発明の発光ダイオード３０の、実施の形態の、さらに他の例を示す断面図である。図の例の発光ダイオード３０は、半導体素子として、半導体発光素子３１を用いた点、封止部材として、半導体発光素子３１の、素子搭載面６側以外の全周囲を囲む、ドーム状の立体形状を有する保護キャップ３８を用いた点、および、前記保護キャップ３８内の空間の全体に、蛍光体３３を充てんした点が、先の、図１の例と相違している。それ以外の構成は、先の、図１の例と同様であるので、同一部材に同一符号を付して、説明を省略する。
保護キャップ３８は、前記立体形状を有する本体３９と、前記本体３９の、素子搭載面６側の裾部の外周から外方へ延設された鍔部４０とを、例えば、透明樹脂やガラス等によって一体に形成することで構成されている。図１１の発光ダイオード３０は、やはり、電極層７の周縁領域Ａ１が、端縁１６側へ向けて厚みが漸減する断面形状に形成されていることから、先に説明したメカニズムにより、半導体発光素子３１を、保護キャップ３８によって、より確実に封止して、長期間に亘る信頼性を向上することができ、白色等の任意の光を、長期間に亘って、高輝度で発光させることができるという利点を有している。
なお、本発明の構成は、以上で説明した各図の例には限定されず、本発明の用紙を変更しない範囲で、種々の設計変更を施すことができる。例えば、本発明の構成は、発光素子だけでなく、例えば、ＣＣＤ撮像素子、ＣＭＯＳ撮像素子等の撮像素子を搭載した撮像装置などにも適用することができる。その場合にも、撮像素子をより確実に封止して、長期間に亘る信頼性を向上することが可能である。
〈実施例１〜１０〉
絶縁部材５としては、ＡｌＮからなり、図１に示すように、素子搭載面６の平面形状が矩形状で、かつ、長辺の長さが１２ｍｍ、短辺の長さが９ｍｍ、厚みが１ｍｍの板材を用意した。前記絶縁部材５の素子搭載面６上に、図に見るように、その平面形状が矩形状で、かつ、絶縁部材５の短辺方向の幅が１．２ｍｍ、長辺方向の長さが５ｍｍの２つの電極層７を形成することとし、そのために、図５に示すメタルマスク２６を用意した。前記メタルマスク２６としては、図６に示す各部の寸法が、表１に示す値である６種類を用意した。
そして、前記メタルマスク２６を、絶縁部材５の素子搭載面６上に設置した状態で、スパッタリング法によって、素子搭載面６上の、メタルマスク２６の開口２２、２４を通して露出された領域に、厚み０．１μｍのＴｉ層と、厚み０．０５μｍのＰｔ層と、前記Ｔｉ層およびＰｔ層の厚みを加えた際に、表１に示す厚みＴ１となる厚みのＡｕ層とを、この順に積層して、電極層７を形成して、半導体素子搭載用部材８を作製した。
作製した半導体素子搭載用部材８の、電極層７の断面形状を、触針段差計を用いて計測したところ、図１２に示すように、前記電極層７は、内部領域Ａ２の厚みが略一定であると共に、前記内部領域Ａ２の両側の周縁領域Ａ１が、前記内部領域Ａ２との境界部２０から端縁１６に向けて、厚みが徐々に減じられて、端縁で０になる断面形状に形成されていることが確認された。なお、図では、高さ方向寸法を、面方向寸法に比べて拡大して示している。
また、前記計測結果から、前記電極層７のうち、内部領域Ａ２の厚みＴ１を求めると共に、周縁領域Ａ１における、距離Ｌ１、Ｌ２と、その比Ｌ２／Ｌ１を求めた。なお、厚みＴ１は、内部領域Ａ２上の任意の１０点から求めた平均値とした。測定結果のうち、厚みＴ１と、距離Ｌ１と、比Ｌ２／Ｌ１とを、表１に示す。
ＡｌＮからなり、図１に示すように、平面形状が矩形状で、かつ、長辺の長さが９ｍｍ、短辺の長さが８ｍｍ、厚みが１ｍｍ、矩形状の通孔１５の、長辺の長さが５ｍｍ、短辺の長さが４ｍｍである枠体２を用意し、前記枠体２を、先に作製した半導体素子搭載用部材８の、絶縁部材５の素子搭載面６上に、接合層１３として、熱硬化性エポキシ樹脂を用いて接合したものを、各実施例ごとに１００個ずつ用意した。そして、前記１００個のサンプルについて、MIL-STD-883E METHOD 1014.9に規定された方法に則って、絶縁部材５と枠体２との間のＨｅリークレートを測定し、測定結果が５×１０-9ａｔｍＣＣ／ｓｅｃ以下であったものを合格として、１００個のサンプル中の、合格した個数を記録した。
また、Ｈｅリークレート測定用と別に用意した１００個のサンプルの素子搭載面６に、半導体発光素子をダイボンドし、ワイヤーボンド１２によって、電極層７と電気的に接続した後、透明な蓋体４で枠体を閉じて発光ダイオードを製造し、それを、温度８５℃、湿度８５％の高温、高湿環境下で１０００時間、静置した後に、正常に発光するか否かを確認して、正常に発光しなかった不良品の個数を記録した。比較例１として、電極層を、フォトリソグラフィーの技術を利用して形成したマスクを用いて形成したものについても、前記と同様の試験を行った。結果を、表１に示す。
Figure 2007189031
表より、従来の、フォトリソグラフィーの技術を利用して形成した電極層を有する比較例１では、リーク合格個数が８７個と少ない上、発光ダイオードの不良の個数が１０個と多いことから、電極層の端縁と、素子搭載面との間の、９０°に凹入した角部に、リークパスの原因となる気泡が発生しやすいことが判った。
これに対し、電極層の周縁領域を、端縁側へ向けて漸減する断面形状に形成した実施例１〜１０では、リーク合格個数が９８個以上と多い上、発光ダイオードの不良の個数が２個以下と少ないことから、前記周縁領域の上面と、素子搭載面との接続部に、リークパスの原因となる気泡が発生するのを、確実に防止できることが確認された。
図１は、本発明の半導体装置の、実施の形態の一例を示す断面図である。 図２は、図１の半導体装置において、枠体と共に封止部材を構成する蓋体を固定する前の状態を示す平面図である。 図３は、図２のＡ−Ａ線断面図である。 図４は、図３の、素子搭載面上に、接合層を介して、枠体を固定する前の状態を示す断面図である。 図５は、周縁領域が、図３の断面形状に形成された電極層を形成する方法の一例を示す断面図である。 図６は、前記形成方法に使用するメタルマスクのうち、第１および第２の板材の厚みｔ１、ｔ２と、前記両板材に形成された開口の、開口幅の差に起因する、寸法差ｗ１との関係を説明する図である。 図７は、前記形成方法によって形成される電極層の、周縁領域Ａ１の断面形状を規定する各部の寸法を説明する図である。 図８は、本発明の半導体装置の、実施の形態の他の例を示す断面図である。 図９は、本発明の半導体装置の構成を応用した、本発明の発光ダイオードの、実施の形態の一例を示す断面図である。 図１０は、本発明の発光ダイオードの、実施の形態の他の例を示す断面図である。 図１１は、本発明の発光ダイオードの、実施の形態の、さらに他の例を示す断面図である。 図１２は、実施例で形成した電極層の断面形状を測定した結果を示すグラフである。 図１３は、従来の電極層の、端縁付近を拡大した断面図である。
符号の説明
１ 半導体装置
２ 枠体
３ 封止部材
４ 蓋体
５ 絶縁部材
６ 素子搭載面
７ 電極層
８ 半導体素子搭載用部材
１０ 半導体素子
１３ 接合層
１６ 端縁
２０ 境界部
３０ 発光ダイオード
３１ 半導体発光素子
３３ 蛍光体
３６ サブマウント
３８ 保護キャップ
Ａ１ 周縁領域
Ａ２ 内部領域

Claims (8)

  1. 半導体素子が搭載される素子搭載面を有する絶縁部材と、前記素子搭載面に形成された、所定の平面形状を有する電極層とを備え、前記電極層のうち、前記平面形状の端縁から、前記端縁より０．１５ｍｍ以上、面方向の内方までの間の、略一定幅の周縁領域が、前記周縁領域より面方向の内方の、厚みが略一定に形成された内部領域との境界部において、前記内部領域と等しい厚みを有すると共に、前記境界部から端縁に向けて、厚みが徐々に減じられて、端縁で０になる断面形状に形成されていることを特徴とする半導体素子搭載用部材。
  2. 電極層のうち、内部領域の厚みが０．１〜１０μｍである請求項１記載の半導体素子搭載用部材。
  3. 電極層の周縁領域の厚みが、前記周縁領域の、端縁から境界部までの、面方向の距離の、前記端縁から０．３倍以上の位置で、内部領域での厚みの１／２とされている請求項１記載の半導体素子搭載用部材。
  4. 請求項１〜３記載の半導体素子搭載用部材と、前記半導体素子搭載用部材の、絶縁部材の素子搭載面に搭載された半導体素子と、前記素子搭載面に、半導体素子を囲み、かつ、電極層上に重なるように、接合層を介して固定された、半導体素子を気密に封止するための封止部材とを備えることを特徴とする半導体装置。
  5. 封止部材が、素子搭載面に、接合層を介して固定された、半導体素子の、素子搭載面の、面方向の周囲を囲む枠体と、前記枠体上に固定されて、枠体を閉じる蓋体とを備えている請求項４記載の半導体装置。
  6. 封止部材が、素子搭載面に、接合層を介して固定された、半導体素子の、素子搭載面側以外の全周囲を囲む立体形状を有する保護キャップである請求項４記載の半導体装置。
  7. 半導体素子が半導体発光素子であり、請求項４記載の半導体装置の、封止部材で封止された領域内の少なくとも一部に、前記半導体発光素子からの光によって発光する蛍光体が充てんされていると共に、封止部材の少なくとも一部が、前記蛍光体からの光を透過しうる光透過性の材料によって形成されていることを特徴とする発光ダイオード。
  8. 半導体発光素子が、サブマウントを介して、素子搭載面に搭載されている請求項７記載の発光ダイオード。
JP2006005305A 2006-01-12 2006-01-12 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード Pending JP2007189031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006005305A JP2007189031A (ja) 2006-01-12 2006-01-12 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006005305A JP2007189031A (ja) 2006-01-12 2006-01-12 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード

Publications (1)

Publication Number Publication Date
JP2007189031A true JP2007189031A (ja) 2007-07-26

Family

ID=38343995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006005305A Pending JP2007189031A (ja) 2006-01-12 2006-01-12 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード

Country Status (1)

Country Link
JP (1) JP2007189031A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015226A (ja) * 2010-06-30 2012-01-19 Toshiba Lighting & Technology Corp 発光装置及び照明装置
JPWO2012014853A1 (ja) * 2010-07-26 2013-09-12 旭硝子株式会社 発光素子用基板、発光装置及び発光素子用基板の製造方法
JP2013211579A (ja) * 2007-10-01 2013-10-10 Everlight Electronics Co Ltd 発光ダイオード装置
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
US9818923B2 (en) 2014-12-26 2017-11-14 Panasonic Intellectual Property Management Co., Ltd. Light emitting device and method for manufacturing same
JP2018139298A (ja) * 2013-01-08 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2020092265A (ja) * 2018-12-05 2020-06-11 光寶光電（常州）有限公司 発光パッケージ構造及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004055952A (ja) * 2002-07-23 2004-02-19 Toppan Printing Co Ltd 配線基板の製造方法
JP2004193168A (ja) * 2002-12-06 2004-07-08 Kyocera Corp 配線基板およびその製造方法
WO2005020338A1 (ja) * 2003-08-26 2005-03-03 Sumitomo Electric Industries, Ltd. 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP2005159045A (ja) * 2003-11-26 2005-06-16 Sumitomo Electric Ind Ltd 半導体発光素子搭載部材とそれを用いた発光ダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229450A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2004055952A (ja) * 2002-07-23 2004-02-19 Toppan Printing Co Ltd 配線基板の製造方法
JP2004193168A (ja) * 2002-12-06 2004-07-08 Kyocera Corp 配線基板およびその製造方法
WO2005020338A1 (ja) * 2003-08-26 2005-03-03 Sumitomo Electric Industries, Ltd. 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP2005159045A (ja) * 2003-11-26 2005-06-16 Sumitomo Electric Ind Ltd 半導体発光素子搭載部材とそれを用いた発光ダイオード

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211579A (ja) * 2007-10-01 2013-10-10 Everlight Electronics Co Ltd 発光ダイオード装置
JP2012015226A (ja) * 2010-06-30 2012-01-19 Toshiba Lighting & Technology Corp 発光装置及び照明装置
JPWO2012014853A1 (ja) * 2010-07-26 2013-09-12 旭硝子株式会社 発光素子用基板、発光装置及び発光素子用基板の製造方法
JP2018139298A (ja) * 2013-01-08 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
US9818923B2 (en) 2014-12-26 2017-11-14 Panasonic Intellectual Property Management Co., Ltd. Light emitting device and method for manufacturing same
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2016127249A (ja) * 2015-01-13 2016-07-11 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2020092265A (ja) * 2018-12-05 2020-06-11 光寶光電（常州）有限公司 発光パッケージ構造及びその製造方法
JP7005578B2 (ja) 2018-12-05 2022-01-21 光寶光電（常州）有限公司 発光パッケージ構造及びその製造方法
US11522109B2 (en) 2018-12-05 2022-12-06 Lite-On Opto Technology (Changzhou) Co., Ltd. Light emitting package structure and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US11271144B2 (en) Optical-semiconductor device including a wavelength converting member and method for manufacturing the same
WO2005020338A1 (ja) 半導体発光素子搭載部材、それを用いた発光ダイオード構成部材、およびそれを用いた発光ダイオード
JP2007189031A (ja) 半導体素子搭載用部材とそれを用いた半導体装置および発光ダイオード
JP2006086176A (ja) Ｌｅｄ用サブマウント及びその製造方法
JP4114557B2 (ja) 発光装置
JP5347681B2 (ja) 発光装置
JP6521032B2 (ja) 光半導体装置及びその製造方法
JP2004327632A (ja) 発光素子収納用パッケージおよび発光装置
JP5055837B2 (ja) 発光装置
JP4458008B2 (ja) 発光装置
JP4765507B2 (ja) 発光装置
JP2007116124A (ja) 発光装置
JP2013232656A (ja) 発光装置及びその製造方法
JP4742772B2 (ja) 発光装置
JP2010205788A (ja) 発光装置
JP2003060240A (ja) 発光ダイオード及びその製造方法
JP2007116123A (ja) 発光装置
JP2018041897A (ja) 発光装置
JP2007088097A (ja) 発光装置
JP2007088072A (ja) 発光装置
JP2007088098A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110310