JP2007174087A - Pulse generating circuit - Google Patents
Pulse generating circuit Download PDFInfo
- Publication number
- JP2007174087A JP2007174087A JP2005366765A JP2005366765A JP2007174087A JP 2007174087 A JP2007174087 A JP 2007174087A JP 2005366765 A JP2005366765 A JP 2005366765A JP 2005366765 A JP2005366765 A JP 2005366765A JP 2007174087 A JP2007174087 A JP 2007174087A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- pulse
- circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 169
- 230000003071 parasitic effect Effects 0.000 claims abstract description 60
- 230000005540 biological transmission Effects 0.000 claims description 32
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 22
- 238000007599 discharging Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 230000011664 signaling Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 19
- 239000013078 crystal Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
Description
本発明は、パルス発生回路およびパルス発生方法に関し、特に、高速無線通信におけるパルス発生回路に関する。 The present invention relates to a pulse generation circuit and a pulse generation method, and more particularly to a pulse generation circuit in high-speed wireless communication.
近年、ＵＷＢ（Ultra Wide Band）技術の一つとして、パルス信号を用いた通信、レーダの開発が行なわれている。所望の周波数帯域の成分のみを持つパルス信号を生成する方法は、大きく２つに分けられる。１つはパルス信号を通過帯域フィルタによって周波数帯域制限し、特定の周波数成分のみを抜き出す方法であり、もう１つはパルス信号を正弦波信号と乗ずる、若しくは、発振回路にパルス信号（制御信号）を入力することで発振出力を得る方法である。パルス信号と正弦波とを乗ずる方法ではミキサ回路が一般的に用いれ、発振回路にパルス信号を入力する方法では、発振回路をトンネルダイオードやオペアンプなどの負性抵抗素子と共振回路とを用いて構成する方法が提案されている。 In recent years, communication and radar using pulse signals have been developed as one of UWB (Ultra Wide Band) technologies. There are roughly two methods for generating a pulse signal having only a component in a desired frequency band. One is a method of extracting a specific frequency component by limiting the frequency band of the pulse signal with a passband filter, and the other is to multiply the pulse signal by a sine wave signal or to apply a pulse signal (control signal) to the oscillation circuit. This is a method for obtaining an oscillation output by inputting. In the method of multiplying a pulse signal and a sine wave, a mixer circuit is generally used. In the method of inputting a pulse signal to an oscillation circuit, the oscillation circuit is configured using a negative resistance element such as a tunnel diode or an operational amplifier and a resonance circuit. A method has been proposed.
特許文献１には、トンネルダイオード発振器を用いたパルス発生回路が開示されている。図２３に、特許文献１に開示されたパルス発生回路の要部構成を示す。制御信号発生回路１１が発生するパルス状の制御信号に応じて、負性抵抗素子１２は発振開始、発振停止を繰り返す。図２４に、負性抵抗素子１２としてトンネルダイオードを用いた場合の電圧−電流特性を示す。図２４に示すように、トンネルダイオードの電圧−電流特性はＮ型であるため、発振回路は特定の電圧で発振可能な状態となる。すなわち、制御信号発生回路１１が、発振停止の状態の電圧と発振可能な状態の電圧との２値の電圧値を取るような制御信号を生成することで、トンネルダイオード発振器は制御信号に応じて、発振開始と発振停止とを繰り返してパルス信号を生成する。図２５に、制御信号およびパルス信号の波形図を示す。
また、特許文献２には、パルス信号発生用途ではないが、水晶発振器の電源をオン、オフすることで、限られた時間のみ水晶発振器を発振させる（間欠動作）技術が開示されている。図２６に、特許文献２に開示される水晶発振器の要部構成を示す。水晶発振器２０は、水晶振動子２１と、水晶振動子２１と直列に接続された結合用コンデンサ２２と、バイアス電圧用抵抗器２３、２４と、ベース−エミッタ間コンデンサ２５と、エミッタ−グランド間コンデンサ２６と、エミッタ抵抗器２７と、トランジスタ２８と、コレクタ側の負荷であるインダクタ２９と、接続用コンデンサ３０と、電源接続用のスイッチ３１と、電源３２と、トランジスタ２８の第２動作電流を決定するための抵抗器３３とを備え、抵抗器３３はトランジスタ２８のエミッタ側に接続されている。さらに、水晶発振器２０は、抵抗器３３をグランドに接続するための制御用トランジスタ３４を備え、抵抗器３３が制御用トランジスタ３４のコレクタ側に接続されている。
さらに、水晶発振器２０は、制御用トランジスタ３４用のバイアス抵抗器３５、３６と、制御用トランジスタ３４を作動させるための電源接続用の第２のスイッチ３７を備えている。ここで、エミッタ抵抗器２７の抵抗値は、スイッチ３１がオン状態で、スイッチ３７がオフ状態のときに、すぐに発振することが無いような値に設定されている。また、抵抗器３３は、スイッチ３７がオン状態で、制御用トランジスタ３４がオン状態になったときに、発振器が発振を開始するような抵抗値に設定されている。
Further, the
上記のように構成された水晶発振器２０の動作としては、間欠的なスロットに対し、水晶発振器２０に対し２段階で電源をかける点に特徴がある。図２７は、間欠的なスロットと、スイッチ３１およびスイッチ３７の電源のオン・オフ状態の関係を示すタイミングチャートである。まず、スイッチ３１を発振開始の一定時間前にオン状態（以下「準備期間」という）にすることで、水晶発振器２０の寄生容量をチャージし、発振可能な状態にする。そして、スイッチ３７の電源のオン・オフにより、水晶発振器２０の発振を開始させたり、発振停止させたりする。例えば、準備期間にスイッチ３７をオン状態にして、間欠的スロットの終了タイミングに合わせてスイッチ３７をオフ状態にする。これにより、間欠的スロットの開始から水晶発振器２０が発振開始し、水晶発振器２０が発振開始後、必要な時間経過後、つまり、間欠的スロットの終了タイミングに合わせて水晶発振器２０は発振を停止する。すなわち、特許文献２に開示された技術では、スイッチ３１とスイッチ３７との電源のオン・オフを切り替えて、水晶発振器２０の発振開始、発振停止を任意に行なう。
しかしながら、特許文献１に開示される技術においては、発振回路内の寄生容量をチャージして発振開始し、安定発振に達するまでの時間（以下「発振開始時間」という）と、寄生容量が放電して発振が停止するまでの時間（以下「発振停止時間」という）が長く、この結果、パルス信号の立ち上がり時間、立ち下がり時間を急峻にできないという課題を有している。
However, in the technique disclosed in
また、特許文献２に開示される技術においては、発振開始時間を考慮して事前に寄生容量をチャージするために、チャージ時間を見込んで事前に電源を投入する方法であるため、発振と無発振の状態の繰返し周期を速めることができないという課題を有している。
Further, in the technique disclosed in
本発明はかかる点に鑑みてなされたものであり、比較的簡易な構成で、パルス信号の立ち上がり時間、立ち下がり時間を制御し、かつ、短い繰り返し周期でパルス信号を発生することができるパルス発生回路を提供することを目的とする。 The present invention has been made in view of the above points, and is capable of generating a pulse signal with a relatively simple configuration, controlling the rise time and fall time of the pulse signal, and generating a pulse signal with a short repetition period. An object is to provide a circuit.
かかる課題を解決するため、本発明に係るパルス発生回路は、発振信号を生成する発振信号生成部と前記発振信号から間欠的なパルス信号を形成するトランジスタとを有する間欠動作回路と、前記パルス信号のパルス幅に応じたパルス幅の長時間制御信号を形成すると共に、前記長時間制御信号の開始又は終了タイミングの少なくとも一方のタイミングに一致するタイミングで、前記パルス信号のパルス幅より短いパルス幅の短時間制御信号を形成し、当該長時間制御信号及び短時間制御信号を用いて前記トランジスタの動作を制御する制御信号供給回路と、を具備する構成を採る。 In order to solve such a problem, a pulse generation circuit according to the present invention includes an intermittent operation circuit having an oscillation signal generation unit that generates an oscillation signal and a transistor that forms an intermittent pulse signal from the oscillation signal, and the pulse signal. A long-time control signal having a pulse width corresponding to the pulse width of the long-time control signal is formed, and at a timing that coincides with at least one of the start timing and the end timing of the long-time control signal, And a control signal supply circuit that forms a short-time control signal and controls the operation of the transistor using the long-time control signal and the short-time control signal.
この構成によれば、長時間制御信号に基づいて、形成するパルス信号のパルス幅を調整することができるとともに、長時間制御信号の開始タイミングに一致するタイミングで短時間制御信号によってトランジスタの動作を制御することにより、形成するパルス信号の開始時にトランジスタ内の寄生容量を短時間でチャージすることができるようになり、この結果立ち上がりが急峻なパルス信号を発生することができる。また、長時間制御信号の終了タイミングに一致するタイミングで短時間制御信号によってトランジスタの動作を制御することにより、形成するパルス信号の終了時に寄生容量が短時間で放電することができるようになり、この結果立ち下がりが急峻なパルス信号を発生することができる。また、短時間制御信号は、形成するパルス信号の開始又は終了タイミングの少なくとも一方のタイミングと一致するようにしたので、形成するパルス信号の開始前からトランジスタ内の寄生容量をチャージしなくても立ち上がりの急峻なパルス信号を発生させることができ、この結果短い繰り返し周期でパルス信号を形成することもできるようになる。 According to this configuration, the pulse width of the pulse signal to be formed can be adjusted based on the long-time control signal, and the operation of the transistor can be performed by the short-time control signal at a timing that matches the start timing of the long-time control signal. By controlling, the parasitic capacitance in the transistor can be charged in a short time at the start of the pulse signal to be formed, and as a result, a pulse signal with a steep rise can be generated. In addition, by controlling the operation of the transistor with the short-time control signal at a timing that coincides with the end timing of the long-time control signal, the parasitic capacitance can be discharged in a short time at the end of the pulse signal to be formed, As a result, a pulse signal with a sharp fall can be generated. In addition, since the short-time control signal coincides with at least one of the start timing and end timing of the pulse signal to be formed, the short-time control signal rises without charging the parasitic capacitance in the transistor before the start of the pulse signal to be formed. The steep pulse signal can be generated, and as a result, the pulse signal can be formed with a short repetition period.
本発明によれば、比較的簡易な構成で、パルス信号の立ち上がり時間、立ち下がり時間を制御し、かつ、短い繰り返し周期でパルス信号を発生することができるパルス発生回路を提供することができる。 According to the present invention, it is possible to provide a pulse generation circuit capable of controlling a rise time and a fall time of a pulse signal with a relatively simple configuration and generating a pulse signal with a short repetition period.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（実施の形態１）
図１に、本発明の実施の形態１に係るパルス発生回路の要部構成を示す。図１に示すパルス発生回路１００は、間欠制御信号発生部１０１と、制御信号供給部１０２と、間欠動作回路１０３とを備えている。
(Embodiment 1)
FIG. 1 shows a main configuration of a pulse generation circuit according to
間欠制御信号発生部１０１は、所望のパルス信号のパルス幅、パルス周期を示す間欠制御信号Ｓ１を生成し、生成した間欠制御信号Ｓ１を制御信号供給部１０２へ出力する。図２（ａ）に間欠制御信号Ｓ１の一例を示す。図２（ａ）に示す間欠制御信号Ｓ１は、所望のパルス信号のパルス幅と同じパルス幅を有し、さらに、所望のパルス信号のパルス周期と同じパルス周期を有している。なお、制御遅延での若干の幅の差があるのはいうまでもない。
The intermittent control
制御信号供給部１０２は、間欠制御信号Ｓ１から、２種類の回路制御用信号Ｓ２、Ｓ３を生成し、この回路制御用信号Ｓ２、Ｓ３を間欠動作回路１０３へ出力する。具体的には、制御信号供給部１０２は、図２（ｂ）に示すような、間欠制御信号Ｓ１のパルス幅（図２（ａ））のパルス幅に比して比較的短いパルス幅を持つ回路制御信号Ｓ２（以下「短時間制御信号」という）と、図２（ｃ）に示すような、間欠制御信号Ｓ１のパルス幅と同じパルス幅を持つ回路制御信号Ｓ３（以下「長時間制御信号」という）とを生成する。さらに、制御信号供給部１０２は、短時間制御信号Ｓ２を長時間制御信号Ｓ３のパルス開始タイミングと同時に間欠動作回路１０３へ供給する。
The control
図３に、本発明の実施の形態に係る制御信号供給部１０２の要部構成を示す。
FIG. 3 shows a main configuration of the control
制御信号供給部１０２は、遅延素子２０１−１〜２０１−５と、論理回路２０２−１、２０２−２と、フィルタ２０３−１、２０３−２とを備えている。
The control
遅延素子２０１−１の出力側は、論理回路２０２−１および２０２−２に接続されていて、遅延素子２０１−２の出力側は論理回路２０２−１に接続されていて、遅延素子２０１−３の出力側は論理回路２０２−２に接続されている。各遅延素子２０１−１〜２０１−３は、間欠制御信号Ｓ１をそれぞれ異なる量だけ遅延させて、遅延信号を論理回路２０２−１、２０２−２へ出力する。 The output side of the delay element 201-1 is connected to the logic circuits 202-1 and 202-2, and the output side of the delay element 201-2 is connected to the logic circuit 202-1, and the delay element 201-3 Are connected to the logic circuit 202-2. Each delay element 201-1 to 201-3 delays the intermittent control signal S1 by a different amount and outputs the delayed signal to the logic circuits 202-1 and 202-2.
各論理回路２０２−１、２０２−２は、入力信号の論理和を取り、論理和を出力する。これにより、論理回路２０２−１、２０２−２からは、複数の遅延信号の差を示す矩形信号が出力される。すなわち、遅延素子２０１−１〜２０１−３の遅延量を調整することで、パルス幅、パルス周期が調整された短時間矩形信号および長時間矩形信号を生成することができる。論理回路２０２−１、２０２−２の出力側は、それぞれ遅延素子２０１−４、２０１−５に接続されている。 Each of the logic circuits 202-1 and 202-2 takes a logical sum of input signals and outputs a logical sum. As a result, the logic circuits 202-1 and 202-2 output rectangular signals indicating the difference between the plurality of delay signals. That is, by adjusting the delay amount of the delay elements 201-1 to 201-3, it is possible to generate a short-time rectangular signal and a long-time rectangular signal whose pulse width and pulse period are adjusted. The output sides of the logic circuits 202-1 and 202-2 are connected to delay elements 201-4 and 201-5, respectively.
遅延素子２０１−４、２０１−５は、例えば、短時間矩形信号と長時間矩形信号のパルス開始タイミングが同時となるようにそれぞれの矩形信号の遅延時間を再度調整して、フィルタ２０３−１、２０３−２へ出力する。 The delay elements 201-4 and 201-5, for example, adjust the delay time of each rectangular signal again so that the pulse start timings of the short-time rectangular signal and the long-time rectangular signal are the same, and filter 203-1 It outputs to 203-2.
フィルタ２０３−１、２０３−２は、短時間矩形信号、長時間矩形信号の立ち上がり時間、立ち下がり時間、エンベロープを調整し、短時間制御信号Ｓ２、長時間制御信号Ｓ３として間欠動作回路１０３へ出力する。
The filters 203-1 and 203-2 adjust the rise time, fall time, and envelope of the short-time rectangular signal and long-time rectangular signal, and output them to the
間欠動作回路１０３は、上述した２種類の回路制御用信号、すなわち、短時間制御信号Ｓ２と長時間制御信号Ｓ３とから、立ち上がりの急峻なパルス信号Ｓ４（図２（ｄ））を形成する。図４に、本発明の実施の形態に係る間欠動作回路１０３の要部構成を示す。図４は、間欠動作回路１０３として、増幅器を用いた場合の構成例である。
The
間欠動作回路１０３は、発振信号を生成する発振信号生成部としての信号源３０１と、ＤＣ（Direct Current）カットコンデンサ３０２、３０６と、バイアス回路３０３と、バイポーラトランジスタ３０４と、電圧切替スイッチ３０５−１、３０５−２と、バイアス用インダクタ３０７と、出力端子３０８とを備えている。
The
信号源３０１の出力側は、ＤＣカットコンデンサ３０２およびバイアス回路３０３を経由してバイポーラトランジスタ３０４のベース端に接続されている。
The output side of the
電圧切替スイッチ３０５−１は、バイポーラトランジスタ３０４のベース端側に接続され、制御信号供給部１０２から出力される短時間制御信号Ｓ２に応じて、ベース端電圧に接続されるバイアス回路３０３の一方の端子の電圧をＶｃｏｎｔＢまたは接地に間欠的に切り替える。なお、バイアス回路３０３の他方の端子へはバイアス（ＢｉａｓＢ）がかけられている。具体的には、電圧切替スイッチ３０５−１は、短時間制御信号Ｓ２の電圧値が０でないとき（オンのとき）には、ベース端に接続されるバイアス回路３０３の一方の端子の電圧を制御電圧ＶｃｏｎｔＢ（＞０）に切り替え、短時間制御信号Ｓ２の電圧値が０のときには、ベース端に接続されるバイアス回路３０３の一方の端子を接地するようにしている。
The voltage changeover switch 305-1 is connected to the base end side of the
これにより、短時間制御信号Ｓ２の電圧値がオンの間、ベース端電圧が増加し、これに伴い、ベース−エミッタ間電圧が増加し、ベース−エミッタ電流が流れるようになる。そして、これに伴い、コレクタ−エミッタ電流が流れ出し、バイポーラトランジスタ３０４の寄生容量がチャージされ始める。すなわち、ベース−エミッタ電流が増えると、コレクタ−エミッタ電流も増えるため、短時間制御信号Ｓ２がオンの時間だけベース端電圧を増加させることにより、コレクタ−エミッタ電流が急激に流れ出し、バイポーラトランジスタ３０４の寄生容量が短時間でチャージされるようになる。
As a result, the base end voltage increases while the voltage value of the short-time control signal S2 is on, and accordingly, the base-emitter voltage increases and the base-emitter current flows. Along with this, a collector-emitter current flows out and the parasitic capacitance of the
電圧切替スイッチ３０５−２は、バイポーラトランジスタ３０４のエミッタ端に接続され、制御信号供給部１０２から出力される長時間制御信号Ｓ３に応じて、エミッタ端電圧をＶｃｏｎｔＥまたは接地に間欠的に切り替える。具体的には、電圧切替スイッチ３０５−２は、長時間制御信号Ｓ３の電圧値が０でないとき（オンのとき）には、エミッタ端電圧を接地するようにし、長時間制御信号Ｓ３の電圧値が０のとき（オフのとき）には、エミッタ端電圧に制御電圧ＶｃｏｎｔＥ（＞０）をバイアスする。
The voltage changeover switch 305-2 is connected to the emitter end of the
これにより、長時間制御信号Ｓ３がオンのときに、ベース−エミッタ間電圧が増加し、ベース−エミッタ電流が流れ、これに伴い、コレクタ−エミッタ電流が流れ出す。なお、コレクタ−エミッタ電流は、コレクタ−エミッタ間電圧が増加すると増えるため、長時間制御信号Ｓ３がオンの間コレクタ−エミッタ電流も増加するようになる。これにより、コレクタ−エミッタ電流に伴い流れる回路電流も長時間制御信号Ｓ３がオンの間に増加し、この回路電流により発振信号が増幅されて、出力端子３０８は、増幅された発振信号をパルス信号として出力する。
Thereby, when the control signal S3 is turned on for a long time, the base-emitter voltage increases, the base-emitter current flows, and accordingly, the collector-emitter current starts to flow. Since the collector-emitter current increases as the collector-emitter voltage increases, the collector-emitter current also increases while the control signal S3 is on for a long time. As a result, the circuit current that flows along with the collector-emitter current also increases while the long-time control signal S3 is ON, and the oscillation signal is amplified by this circuit current, and the
一方、長時間制御信号Ｓ３がオフになると、ベース−エミッタ間電圧およびコレクタ−エミッタ間電圧が減少し、ベース−エミッタ電流は微小となり、これに伴い、コレクタ−エミッタ電流も減少する。そして、バイポーラトランジスタ３０４の寄生容量が放電され始め、放電後は発振信号の増幅が停止される。
On the other hand, when the control signal S3 is turned off for a long time, the base-emitter voltage and the collector-emitter voltage decrease, the base-emitter current becomes minute, and accordingly, the collector-emitter current also decreases. Then, the parasitic capacitance of the
すなわち、短時間制御信号Ｓ２がオンの間コレクタ−エミッタ電流が急激に流れバイポーラトランジスタ３０４の寄生容量のチャージ時間が短縮され、チャージ後は、長時間制御信号Ｓ３がオンの間だけコレクタ−エミッタ電流が流れ、これに伴い発振信号が増幅されてパルス信号が形成されるようになる。
That is, the collector-emitter current rapidly flows while the short-time control signal S2 is on, and the charging time of the parasitic capacitance of the
次いで、上記のように構成されたパルス発生回路１００の動作について図４および図５の波形図を用いながら説明する。
Next, the operation of the
まず、信号源３０１によって、例えば正弦波のように一定振幅の連続する発振信号（図５（ａ））が生成され、ＤＣカットコンデンサ３０２およびバイアス回路３０３を経由してバイポーラトランジスタ３０４のベース端へ出力される。つまり、本実施の形態において、信号源３０１はバイポーラトランジスタ３０４の増幅用能動素子として働く。
First, a continuous oscillation signal (FIG. 5A) having a constant amplitude such as a sine wave is generated by the
一方、間欠制御信号発生部１０１によって、所望パルス信号のパルス幅を示す間欠制御信号Ｓ１が生成され、制御信号供給部１０２へ出力される。そして、制御信号供給部１０２によって、２種類の回路制御用信号、すなわち、短時間制御信号Ｓ２と長時間制御信号Ｓ３とが生成される。具体的には、間欠制御信号発生部１０１から出力された間欠制御信号Ｓ１は分岐されて、遅延素子２０１−１〜２０１−３へ出力され、遅延素子２０１−１〜２０１−３経由後の出力信号は、論理回路２０２−１、２０２−２によって論理和が取られて、その差分により所定のパルス幅を有する矩形信号がそれぞれ遅延素子２０１−４、２０１−５へ出力される。
On the other hand, the intermittent control
矩形信号のパルス幅は、遅延素子２０１−１〜２０１−３における遅延量に応じて設定され、これにより、所望パルス信号のパルス幅に比して比較的短いパルス幅を持つ短時間矩形信号と、所望パルス信号のパルス幅と同じパルス幅を持つ長時間矩形信号とが生成される。そして、短時間矩形信号と長時間矩形信号は、それぞれ遅延素子２０１−４、２０１−５で、短時間矩形信号が、長時間矩形信号の開始タイミングと同時に開始するように遅延量が調整され、フィルタ２０３−１、２０３−２へ出力される。そして、短時間矩形信号と長時間矩形信号は、フィルタ２０３−１、２０３−２によって、パルス波形が調整されて、短時間制御信号Ｓ２と長時間制御信号Ｓ３として間欠動作回路１０３へ出力される。
The pulse width of the rectangular signal is set according to the delay amount in the delay elements 201-1 to 201-3, and thereby, the short-time rectangular signal having a relatively short pulse width compared to the pulse width of the desired pulse signal and A long-time rectangular signal having the same pulse width as the pulse width of the desired pulse signal is generated. The delay amounts of the short-time rectangular signal and the long-time rectangular signal are adjusted by the delay elements 201-4 and 201-5 so that the short-time rectangular signal starts simultaneously with the start timing of the long-time rectangular signal, Output to the filters 203-1 and 203-2. The short-time rectangular signal and the long-time rectangular signal are output to the
そして、制御信号供給部１０２によって生成された短時間制御信号Ｓ２は、ベース端制御信号Ｓ１２として、バイポーラトランジスタ３０４のベース端にバイアス回路を経由して接続される電源切替スイッチ３０５−１へ出力される。また、長時間制御信号Ｓ３は、エミッタ端制御信号Ｓ１３として、バイポーラトランジスタ３０４のエミッタ端に接続される電源切替スイッチ３０５−２へ出力される。上述したように、ベース端制御信号Ｓ１２は、所望パルス信号のパルス幅に比して比較的短いパルス幅を持つ信号（図５（ｂ））であり、エミッタ端制御信号Ｓ１３は、所望パルス信号のパルス幅と同じパルス幅を持つ信号（図５（ｃ））である。
The short-time control signal S2 generated by the control
そして、ベース端制御信号Ｓ１２がオンとなる短い時間だけベース端電圧に接続されるバイアス回路３０３の一方の端子の電圧が、電源切替スイッチ３０５−１によりＶｃｏｎｔＢ（＞０）に切替られる。これにより、ベース端制御信号Ｓ１２がオンとなる短い時間だけ、バイポーラトランジスタ３０４の寄生容量のチャージ時間が、加速されることになる。すなわち、上述したように、ベース端制御信号Ｓ１２がオンの間、ベース端電位が増加してベース−エミッタ端電圧が増加するので、ベース−エミッタ電流が流れ出すようになり、これに伴いコレクタ−エミッタ電流が流れだしてバイポーラトランジスタ３０４の寄生容量のチャージが加速されることになる。
Then, the voltage of one terminal of the
一方、電圧切替スイッチ３０５−２により、エミッタ端制御信号Ｓ１３がオンとなる時間だけ、エミッタ電圧がＶｃｏｎｔＥ（＜０）に切り替えられる。これにより、エミッタ端制御信号Ｓ１３がオンとなる時間だけベース−エミッタ電圧が増加し、ベース−エミッタ電流が流れ、これに伴い、コレクタ−エミッタ電流が流れ出す。そして、コレクタ−エミッタ電流に伴い回路電流Ｓ１４が流れ、回路電流Ｓ１４に追従して発振信号が増幅され、増幅された発振信号がパルス信号Ｓ１５として出力端子３０８から出力される（図５（ｄ））。すなわち、エミッタ端制御信号Ｓ１３のパルス幅によって、コレクタ−エミッタ電流、換言すると、回路電流Ｓ１４が流れる継続時間が決定され、回路電流Ｓ１４が流れる継続時間をパルス幅とするパルス信号Ｓ１５が形成される。なお、図５（ｅ）に回路電流Ｓ１４の波形を示す。
On the other hand, the emitter voltage is switched to VcontE (<0) by the voltage selector switch 305-2 for the time when the emitter end control signal S13 is turned on. As a result, the base-emitter voltage increases for the time when the emitter end control signal S13 is turned on, the base-emitter current flows, and accordingly, the collector-emitter current flows out. Then, the circuit current S14 flows along with the collector-emitter current, the oscillation signal is amplified following the circuit current S14, and the amplified oscillation signal is output from the
ここで、ベース端制御信号Ｓ１２を用いず、エミッタ端制御信号Ｓ１３のみを用いてバイポーラトランジスタ３０４を制御した場合を考える。図５（ｆ）および（ｇ）は、エミッタ端制御信号Ｓ１３のみを用いた場合の回路電流Ｓ１６および形成されるパルス信号Ｓ１７の波形である。この場合には、バイポーラトランジスタ３０４内の寄生容量がチャージされるまでの時間だけコレクタ−エミッタ電流が流れ出すのに時間がかかるため、発振信号の振幅を所定値まで増幅するのに時間を要し立ち上がりが急峻とならない。
Here, a case where the
一方、エミッタ端制御信号Ｓ１３に加え、ベース端制御信号Ｓ１２を用いた場合には、ベース端制御信号Ｓ１２がオンとなる短い時間だけ増加するベース−エミッタ電流に促され、コレクタ−エミッタ電流も増加してトランジスタ内の寄生容量が短時間でチャージされるため、発振信号の振幅が短時間で所定値まで増幅され立ち上がりが急峻なパルスを生成することができる。 On the other hand, when the base end control signal S12 is used in addition to the emitter end control signal S13, the base-emitter current increases for a short time when the base end control signal S12 is turned on, and the collector-emitter current also increases. Since the parasitic capacitance in the transistor is charged in a short time, the amplitude of the oscillation signal is amplified to a predetermined value in a short time, and a pulse with a sharp rise can be generated.
以上のように、本実施の形態によれば、ベース端制御信号とエミッタ端制御信号とを用いてバイポーラトランジスタ３０４を制御し、ベース端制御信号によって所望パルス信号のパルス発生開始時にベース電圧にバイアスを掛けることで、トランジスタ内の寄生容量を短時間でチャージし、エミッタ端制御信号で所望パルス信号のパルス幅を制御することにしたので、立ち上がり時間が急峻なパルス信号を形成することができる。
As described above, according to the present embodiment, the
さらに、本実施の形態によれば、上述したように、寄生容量は、所望パルス信号の開始タイミングから短時間でチャージされるため、所望パルス信号の開始前からトランジスタ内の寄生容量をチャージせずとも、立ち上がりが急峻なパルス信号を発生することができ、所望パルス信号の終了から所望パルス信号の開始までの時間を任意に設定して、所望パルス信号の繰り返し周期を短縮することができる。 Furthermore, according to the present embodiment, as described above, the parasitic capacitance is charged in a short time from the start timing of the desired pulse signal, so that the parasitic capacitance in the transistor is not charged before the start of the desired pulse signal. In both cases, a pulse signal having a sharp rise can be generated, and the repetition period of the desired pulse signal can be shortened by arbitrarily setting the time from the end of the desired pulse signal to the start of the desired pulse signal.
なお、上述した説明では、増幅開始時に比較的短いパルス幅のベース端制御信号を用いることで、ベース−エミッタ間に電流を急激に流しバイポーラトランジスタ３０４内の寄生容量を短時間でチャージする場合について説明したが、これに限らず、増幅停止時に負のベース端回路制御信号を用いることで、ベース端に逆電圧をかけ、コレクタ−エミッタ電流を急激に停止し、トランジスタ内の寄生容量を短時間で放電させて、短時間で増幅を停止するように構成しても良い。これにより、立ち下がりの急峻なパルス信号を発生することができる。
In the above description, by using a base end control signal having a relatively short pulse width at the start of amplification, a current is rapidly passed between the base and the emitter to charge the parasitic capacitance in the
また、図６に、回路制御用信号の他の一例を示す。図２と異なる点は、所望パルス幅に比して、比較的短いパルス幅を持つ短時間制御信号Ｓ２の電圧値が負であることである。要するに、短時間制御信号Ｓ２と長時間制御信号Ｓ３によって、長時間制御信号Ｓ３の開始タイミングと一致するタイミングでベース−エミッタ間電圧を制御して、ベース−エミッタ電流を急激に流し、長時間制御信号Ｓ３によってコレクタ−エミッタ間電圧を制御して、所望パルス信号の電圧およびパルス幅を制御すればよい。 FIG. 6 shows another example of the circuit control signal. The difference from FIG. 2 is that the voltage value of the short-time control signal S2 having a relatively short pulse width is negative compared to the desired pulse width. In short, the base-emitter current is caused to flow rapidly by controlling the base-emitter voltage at the timing coincident with the start timing of the long-time control signal S3 by the short-time control signal S2 and the long-time control signal S3. The voltage and pulse width of the desired pulse signal may be controlled by controlling the collector-emitter voltage with the signal S3.
また、上述した説明では能動素子としてバイポーラトランジスタ３０４を用い、そのベース端へ短時間制御信号を加え、エミッタ端に長時間制御信号を加えた例を説明したが、ＦＥＴ（Field Effect Transistor：電界効果型トランジスタ）を用いても同様に実施可能である。以下に、ＦＥＴを用いた場合について説明する。
In the above description, the
図７に、本発明の実施の形態１に係る間欠動作回路１０３として、ＦＥＴを用いた場合のパルス発生回路１００の要部構成の一例を示す。なお、図７の本実施の形態のパルス発生回路１００において、図４と共通する構成については同一の符号を付す。
FIG. 7 shows an example of a main configuration of the
制御信号供給部１０２は、上述したように間欠制御信号Ｓ１から、２種類の回路制御用信号を生成し、それぞれの回路制御用信号を間欠動作回路１０３へ出力する。具体的には、制御信号供給部１０２は、短時間制御信号Ｓ２をＦＥＴのソース端側へ出力し、長時間制御信号Ｓ３をドレイン端側へ出力する。
As described above, the control
間欠動作回路１０３は、発振信号を生成する発振信号生成部としての信号源３０１と、ＤＣカットコンデンサ３０２、３０６と、バイアス回路３０９−１、３０９−２と、ＦＥＴ３１０と、電圧切替スイッチ３１１−１、３１１−２と、出力端子３０８とを備えている。
The
信号源３０１の出力側は、ＤＣカットコンデンサ３０２およびバイアス回路３０９−１を経由してＦＥＴ３１０のゲート端に接続されていて、連続信号を生成し、ＤＣカットコンデンサ３０２およびバイアス回路３０９−１を経由してＦＥＴ３１０のゲート端に出力する。
The output side of the
電圧切替スイッチ３１１−１は、バイアス回路３０９−２を介してＦＥＴ３１０のドレイン端に接続され、制御信号供給部１０２から出力される長時間制御信号Ｓ３に応じて、電圧ＶｃｏｎｔＤとＢｉａｓＤとを間欠的に切り替える。具体的には、長時間制御信号Ｓ３がゼロでなときはＶｃｏｎｔＤへ、ゼロのときはＢｉａｓＤへ切り替える。
The voltage changeover switch 311-1 is connected to the drain terminal of the
電圧切替スイッチ３１１−２は、ＦＥＴ３１０のソース端に接続され、制御信号供給部１０２から出力される短時間制御信号Ｓ２の振幅に応じて、ソース端電圧を電圧ＶｃｏｎｔＳ１とＶｃｏｎｔＳ２と接地とのいずれかに間欠的に切り替える。ＶｃｏｎｔＳ１とＶｃｏｎｔＳ２は、ＶｃｏｎｔＳ１＜０＜ＶｃｏｎｔＳ２の関係があり、電圧切替スイッチ３１１−２は、短時間制御信号Ｓ２の電圧が負の時は電圧をＶｃｏｎｔＳ１へ切り替え、短時間制御信号Ｓ２の電圧が０の時は電圧を接地に切り替え、短時間制御信号Ｓ２の電圧が正の時は電圧をＶｃｏｎｔＳ２へ切り替える。
The voltage changeover switch 311-2 is connected to the source terminal of the
上記のように構成された間欠動作回路１０３の動作について図７および図８の波形図を用いて説明する。なお、以後の説明では、短時間制御信号Ｓ２をソース端制御信号Ｓ２２と、長時間制御信号Ｓ３をドレイン端制御信号Ｓ２３という。
The operation of the
まず、信号源３０１によって、例えば正弦波のように一定振幅の発振する信号（図８（ａ）が生成され、ＤＣカットコンデンサ３０２およびバイアス回路３０９−１を経由してＦＥＴ３１０のゲート端へ出力される。
First, a signal oscillating signal (FIG. 8A) such as a sine wave is generated by the
一方、制御信号供給部１０２からは回路制御用信号が、ＦＥＴ３１０のドレイン端に接続されるバイアス回路３０９−２およびＦＥＴ３１０のソース端に出力される。具体的には、ソース端へは所望のパルス信号のパルス幅に比べ、幅の短いソース端制御信号Ｓ２２（図８（ｂ））が出力され、ドレイン端へは所望のパルス信号のパルス幅と同じパルス幅を持つドレイン端制御信号Ｓ２３（図８（ｃ））が出力される。なお、図８（ｂ）、（ｃ）に示すように、ドレイン端制御信号Ｓ２３の発生タイミングと同時にソース端へ負の電圧を持つソース端制御信号Ｓ２２が供給される。
On the other hand, a circuit control signal is output from the control
そして、ソース端制御信号Ｓ２２の電圧が負のとき、電圧切替スイッチ３１１−２により、ソース端電圧がＶｃｏｎｔＳ１（ＶｃｏｎｔＳ１＜０＜ＶｃｏｎｔＳ２）へ切り替えられる。これにより、ドレイン−ソース間電圧が大きくなり、ドレイン−ソース電流が急激に流れ出して、ＦＥＴ３１０内の寄生容量が短時間でチャージされる。なお、チャージ後は定常的なソース電圧でもドレイン−ソース電流が流れるようになる。
When the voltage of the source terminal control signal S22 is negative, the voltage switch 311-2 switches the source terminal voltage to VcontS1 (VcontS1 <0 <VcontS2). As a result, the drain-source voltage increases, the drain-source current suddenly flows, and the parasitic capacitance in the
一方、ドレイン端制御信号Ｓ２３のパルス幅によって、所望パルス信号のパルス発生時間（図８（ｄ））が制御される。具体的には、ドレイン端制御信号Ｓ２３の電圧がゼロでない間、ドレイン−ソース電流が流れ、これに促される回路電流により発振信号が増幅されて、出力端子３０８からパルス信号として出力される。
On the other hand, the pulse generation time of the desired pulse signal (FIG. 8D) is controlled by the pulse width of the drain end control signal S23. Specifically, the drain-source current flows while the voltage of the drain end control signal S23 is not zero, the oscillation signal is amplified by the circuit current promoted by this, and is output as a pulse signal from the
そして、図８（ｂ）に示すソース端制御信号Ｓ２２が、正の振幅を持つ場合には、電圧切替スイッチ３１１−２によりソース端電圧が接地からＶｃｏｎｔＳ２へ切り替えられる。これにより、ドレイン−ソース間に逆電圧がかかり、ドレイン−ソース電流が減少、または、逆流するため、ＦＥＴ３１０内の寄生容量が短時間で放電されて、ドレイン−ソース電流が流れなくなり、発振信号の増幅を急激に停止して、立ち下がりが急峻なパルス信号を形成することができる。
When the source end control signal S22 shown in FIG. 8B has a positive amplitude, the voltage changeover switch 311-2 switches the source end voltage from ground to VcontS2. As a result, a reverse voltage is applied between the drain and source, and the drain-source current decreases or reversely flows, so that the parasitic capacitance in the
以上のように、ソース端制御信号Ｓ２２とドレイン端制御信号Ｓ２３とを用いてＦＥＴ３１０を制御し、ソース端制御信号Ｓ２２によって所望パルス信号パルス発生開始時にドレイン−ソース間電圧にバイアスを掛けることで、ＦＥＴ３１０内の寄生容量を短時間でチャージし、ドレイン端制御信号Ｓ２３でパルス発生時間を制御し、さらに、ソース端制御信号Ｓ２２によって、パルス終了時にドレイン−ソース間電圧を減少させて、ＦＥＴ３１０内の寄生容量を短時間で放電することにしたので、立ち上がり時間、立ち下がり時間が急峻なパルス信号を形成することができる。
As described above, the
さらに、本実施の形態によれば、所望パルス信号の開始タイミングから短時間で寄生容量をチャージすることができ、所望パルス信号の発生タイミング前からＦＥＴの寄生容量をチャージせずとも、立ち上がりが急峻なパルス信号を発生することができ、所望パルス信号の終了から所望パルス信号の開始までの時間を任意に設定して、所望パルス信号の繰り返し周期を短縮することができる。 Furthermore, according to the present embodiment, the parasitic capacitance can be charged in a short time from the start timing of the desired pulse signal, and the rise is steep without charging the parasitic capacitance of the FET before the generation timing of the desired pulse signal. A desired pulse signal can be generated, and the time from the end of the desired pulse signal to the start of the desired pulse signal can be arbitrarily set to shorten the repetition period of the desired pulse signal.
（実施の形態２）
図９に、本発明の実施の形態２におけるパルス発生回路の要部構成を示す。図９の本実施の形態のパルス発生回路１００において、図４と共通する構成については同一の符号を付し、説明を省略する。図９は、図４に対して、間欠動作回路１０３の要部構成が異なり、発振器を間欠的に動作させてパルスを発生するため、図４に示す間欠動作回路１０３のように増幅器やＦＥＴを用いる場合と異なり信号源を必要とせず、代わりに発振信号を生成する発振信号生成部として波形調整回路を用いている。
(Embodiment 2)
FIG. 9 shows a main configuration of the pulse generation circuit according to the second embodiment of the present invention. In the
間欠動作回路１０３は、波形調整回路４０１−１、４０１−２と、バイアス回路４０２−１、４０２−２と、発振回路４０３と、電流オン・オフスイッチ４０４と、ＤＣカットコンデンサ４０５と、出力端子４０６とを備えている。
The
波形調整回路４０１−１、４０１−２は、例えばコンデンサと抵抗を並列に接続して構成され、制御信号供給部１０２から出力される回路制御用信号の信号波形を調整する。波形調整回路４０１−１の出力側は、発振回路４０３の前段に接続されるバイアス回路４０２−１に接続され、短時間制御信号Ｓ２の波形を調整する。
The waveform adjustment circuits 401-1 and 401-2 are configured by connecting a capacitor and a resistor in parallel, for example, and adjust the signal waveform of the circuit control signal output from the control
発振信号を生成する発振信号生成部としての波形調整回路４０１−２の出力側は、電流オン・オフスイッチ４０４に接続され、長時間制御信号Ｓ３の波形を調整する。
The output side of the waveform adjustment circuit 401-2 as an oscillation signal generation unit that generates an oscillation signal is connected to the current on / off
バイアス回路４０２−１の出力側は、発振回路４０３のベース端に接続される位相調整線路４０８−２の入力側に接続されている。
The output side of the bias circuit 402-1 is connected to the input side of the phase adjustment line 408-2 connected to the base end of the
バイアス回路４０２−２およびＤＣカットコンデンサ４０５の入力側は、発振回路４０３のコレクタ端に接続される位相調整線路４０８−３の出力側に接続されている。
The input side of the bias circuit 402-2 and the DC cut
発振回路４０３は、能動素子としてのトランジスタ４０７と、位相調整線路４０８−１〜４０８−３を備え、位相調整線路４０８−１は、電流オン・オフスイッチ４０４の出力側とトランジスタ４０７のエミッタ端との間に接続され、位相調整線路４０８−２は、バイアス回路４０２−１の出力側とトランジスタ４０７のベース端との間に接続され、位相調整線路４０８−３はトランジスタ４０７のコレクタ端に接続されている。
The
電流オン・オフスイッチ４０４は、バイアス回路４０１−２を経由して出力される長時間制御信号Ｓ３の電圧がゼロのときに接地する。つまり、長時間制御信号Ｓ３の電圧がゼロのときに、トランジスタ４０７のコレクタ−エミッタ間電圧を増加させる。
The current on / off
位相調整線路４０８−１〜４０８−３は、それぞれトランジスタ４０７のエミッタ端、ベース端、コレクタ端の各端子に接続されていて、それぞれの端子における発振条件を満たすように位相を調整する。
The phase adjustment lines 408-1 to 408-3 are connected to the emitter terminal, base terminal, and collector terminal of the
次いで、上記のように構成されたパルス発生回路１００の動作について、図９および図１０の波形図を用いて説明する。なお、以後の説明では、短時間制御信号Ｓ２を発振回路制御信号Ｓ３２と、長時間制御信号Ｓ３をスイッチ回路制御信号Ｓ３３という。
Next, the operation of the
まず、間欠制御信号生成部１０１によって、パルス発生器１００が発生する所望パルス信号のパルス幅を示す間欠制御信号が生成され、制御信号供給部１０２へ出力される。そして、制御信号供給部１０２によって、間欠制御信号から２種類の回路制御用信号、すなわち、発振回路制御信号Ｓ３２（図１０（ａ））とスイッチ回路制御信号Ｓ３３（図１０（ｂ））とが生成される。そして、発振回路制御信号Ｓ３２は、波形調整回路４０１−１へ出力されるとともに、スイッチ回路制御信号Ｓ３３は波形調整回路４０１−２へ出力される。図１０（ａ）に示すように、発振回路制御信号Ｓ３２は、所望パルス信号のパルス幅に比して比較的短いパルス幅を持つ信号で、図１０（ｂ）に示すようにスイッチ回路制御信号Ｓ３３は、所望パルス信号のパルス幅と同じパルス幅を持つ信号である。
First, the intermittent control
そして、波形調整回路４０１−１によって波形調整された発振回路制御信号Ｓ３２は、バイアス回路４０２−１を経由してトランジスタ４０７のベース端に出力され、これにより、発振回路制御信号Ｓ３２がオンとなる短い時間だけベース電圧が増加する。これにより、ベース−エミッタ電流が急激に流れ出し、これに促されてコレクタ−エミッタ電流も急激に流れ、トランジスタ４０７の寄生容量が短時間でチャージされるようになる。なお、チャージ後は定常的なベース電圧でもコレクタ−エミッタ電流が流れるようになる。
Then, the oscillation circuit control signal S32 whose waveform has been adjusted by the waveform adjustment circuit 401-1 is output to the base terminal of the
一方、波形調整回路４０１−２によって波形調整されたスイッチ回路制御信号Ｓ３３は、電流オン・オフスイッチ４０４へ出力され、スイッチ回路制御信号Ｓ３３の電圧がオンの間エミッタ電圧が接地され、トランジスタ４０７のコレクタ−エミッタ間電圧が増加し、コレクタ−エミッタ電流が流れ、これに追従して回路電流Ｓ３４が流れ、発振信号が生成されて出力端子４０６からパルス信号Ｓ３５が出力されるようになる（図１０（ｃ））。換言すると、発振信号の発生時間は、スイッチ回路制御信号Ｓ３３のパルス幅によって制御される。なお、図１０（ｄ）に、回路電流Ｓ３４の波形を示す。
On the other hand, the switch circuit control signal S33 whose waveform is adjusted by the waveform adjustment circuit 401-2 is output to the current on / off
ここで、発振回路制御信号Ｓ３２を用いず、スイッチ回路制御信号Ｓ３３のみを用いて発振回路４０３を制御した場合を考える。図１０（ｅ）および（ｆ）に、スイッチ回路制御信号Ｓ３３のみを用いた場合の回路電流Ｓ３６とパルス信号Ｓ３７の波形図を示すが、スイッチ回路制御信号Ｓ３３のみを用いた場合には、トランジスタ４０７内の寄生容量のチャージされる時間だけコレクタ−エミッタ電流が流れ出すのに時間かかため、発振信号の振幅が所定値になるまでに時間を要し、パルス信号Ｓ３７の立ち上がりが急峻とならない。一方、発振回路制御信号Ｓ３２を用いた場合には、トランジスタ内の寄生容量が短時間でチャージされるため、発振信号の振幅が短時間で所定値に達し、立ち上がりが急峻なパルス信号Ｓ３５を生成することができる。
Here, consider a case where the
このように、発振回路制御信号とスイッチ回路制御信号とを用いて発振回路４０３を制御し、発振回路制御信号によって所望パルス信号のパルス発生開始時にベース電圧にバイアスを掛けることで、トランジスタ内の寄生容量を短時間でチャージし、スイッチ回路制御信号で所望パルス信号のパルス幅を制御することにしたので、立ち上がり時間が急峻なパルス信号を形成することができる。
In this way, the
上述した説明では、発振開始時のみに発振回路制御信号を用い、コレクタ−エミッタ電流を急激に流すことで、トランジスタ内の寄生容量を短時間でチャージする場合について説明したが、これに限らず、発振停止時に負の発振回路制御信号Ｓ３２を用いることで、ベース端に逆電圧をかけ、コレクタ−エミッタ電流を急激に停止しトランジスタ内の寄生容量を短時間で放電させて、短時間で発振を停止するように構成しても良い。これにより、立ち下がりが急峻なパルス信号を発生することができる。 In the above description, the case where the parasitic capacitance in the transistor is charged in a short time by using the oscillation circuit control signal only at the start of oscillation and causing the collector-emitter current to flow rapidly has been described. By using the negative oscillation circuit control signal S32 when oscillation is stopped, a reverse voltage is applied to the base end, the collector-emitter current is suddenly stopped, the parasitic capacitance in the transistor is discharged in a short time, and oscillation is performed in a short time. You may comprise so that it may stop. As a result, a pulse signal having a sharp fall can be generated.
なお、制御信号供給部１０２からは、ほぼ矩形の波形をした発振回路制御信号Ｓ３２およびスイッチ回路制御信号Ｓ３３が出力されるが、波形調整回路４０１−１、４０１−２通過後の信号は、立ち上がり時にオーバーシュートし、一時的に高い電圧を持つ信号となる。この一時的に電圧が高い部分により、発振回路４０３および電流オン・オフスイッチ４０４の能動素子の寄生容量をより短い時間でチャージして定常的な電圧状態にすることができ、これにより、ベース−エミッタ電流の流れ始めまでを、より短時間で実現し、立ち上がり時間が急峻なパルス信号を生成することができる。
The control
さらに、波形調整回路４０１−１、４０１−２と発振回路４０３のインピーダンスとを調整し、発振回路制御信号が発振回路４０３に出力された時に出力されるリンギング波形と、スイッチ回路制御信号により発振される定常的な発振波形とを加算して、パルス信号を構成するようにしても良い。図１１に示す波形図を用いて具体的に説明する。
Further, the impedances of the waveform adjustment circuits 401-1 and 401-2 and the
一般に、異なるインピーダンスの回路を接続するとリンギング波形が発生し、その周波数および振幅は、発振回路へ入力される信号と発振回路のインピーダンスとで一意に決定されることが知られている。つまり、発生させたいリンギング波形の周波数から逆算して、発振回路側のインピーダンスを設定し、発振回路制御信号Ｓ３２（図１１（ａ））を発振回路４０３に出力した場合に得られるパルス信号Ｓ３８（図１１（ｃ））と、スイッチ回路制御信号Ｓ３３（図１１（ｂ））を発振回路４０３に出力した場合に得られるパルス信号Ｓ３９（図１１（ｄ））とを加算してパルス信号Ｓ４０（図１１（ｆ））を得ることができる。
Generally, it is known that a ringing waveform is generated when circuits having different impedances are connected, and the frequency and amplitude thereof are uniquely determined by a signal input to the oscillation circuit and the impedance of the oscillation circuit. That is, the pulse signal S38 (obtained when the oscillation circuit control signal S32 (FIG. 11 (a)) is output to the
リンギング波形を用いる発振方法としては、上記の他に、所望パルス信号の周波数とは異なる周波数のリンギング波形を発生させて、所望パルス信号の周波数の発振を誘導する方法がある。すなわち、過渡現象を積極的に利用し、リンギング波形により、電圧が高い部分を複数発生させることで、寄生容量のチャージを加速して、短時間で発振開始させ、立ち上がりが急峻なパルス信号を生成することが可能となる。 As an oscillation method using a ringing waveform, in addition to the above, there is a method in which a ringing waveform having a frequency different from the frequency of the desired pulse signal is generated to induce oscillation of the frequency of the desired pulse signal. In other words, by actively using transient phenomena and generating multiple high-voltage parts with a ringing waveform, the charge of the parasitic capacitance is accelerated, oscillation starts in a short time, and a pulse signal with a sharp rise is generated. It becomes possible to do.
（実施の形態３）
図１２に、本発明の実施の形態３におけるパルス発生回路の要部構成を示す。図１２の本実施の形態のパルス発生回路１００において、図９と共通する構成については同一の符号を付し、説明を省略する。図１２は、図９に対して、残留電圧制御回路５０１を追加した構成を採る。
(Embodiment 3)
FIG. 12 shows a main configuration of the pulse generation circuit according to the third embodiment of the present invention. In the
残留電圧制御回路５０１は、スイッチ回路制御信号の残留電圧を一定に制御する。残留電圧制御回路５０１は、内部に例えば、適当なバイアス回路５０２を接続したバイポーラトランジスタ５０３を備え、波形調整回路４０１−２の出力側と電流オン・オフスイッチ４０４の入力側との間に接続されている。図１３に、残留電圧制御回路５０１の電圧−電流特性を示す。図１３に示すように、残留電圧制御回路５０１は、残流電圧が増加すると回路電流が多く流れる特性を有している。
The residual
すなわち、残留電圧制御回路５０１が、波形調整回路４０１−２の出力側と電流オン・オフスイッチ４０４の入力側との間に接続されると、波形整形回路４０１−２から出力されるスイッチ回路制御信号の残留電圧が増加し、残留電圧の平均値が増加した場合に、残留電圧制御回路５０１へ流れる回路電流が増加する。これにより、残留電圧の平均値が一定に保たれ、結果として、電流オン・オフスイッチ４０４の後段に接続されるトランジスタ４０７のエミッタ端へ出力されるスイッチ回路制御信号の残留電圧の平均値が、一定に保たれる。
That is, when the residual
次いで、残留電圧制御回路５０１の動作について図１４の波形図を用いながら説明する。
Next, the operation of the residual
上述したように、発振回路制御信号Ｓ３２（図１４（ａ））によりベース端の電圧を変動させ、トランジスタ４０７内の寄生容量を短時間でチャージし、パルス停止時には寄生容量を短時間で放電させる。そして、チャージおよび放電の繰り返し周期は、スイッチ回路制御信号Ｓ３３（図１４（ｂ））により制御されている。
As described above, the voltage at the base end is changed by the oscillation circuit control signal S32 (FIG. 14A), the parasitic capacitance in the
しかしながら、パルス繰り返し周期が数百〜数ｎｓの短い場合には、１回のパルス繰り返し周期内で十分に寄生容量がチャージ、放電されず、安定な状態へ達するまで複数回パルス信号の発振開始、発振停止を要する場合があり、パルス信号の発振開始、発振停止が繰り返される度に、スイッチ回路制御信号の残留電圧が変動する。そして、スイッチ回路制御信号の残留電圧の変動に伴い、回路電流も変動するため安定したパルス信号を生成することができなくなる。例えば、スイッチ回路制御信号の残留電圧が増加し（図１４（ｃ））、残留電圧平均値も増加する場合には（図１４（ｄ））、パルス信号発振開始、発振停止ごとに残留回路電流も増加し（図１４（ｅ））、発振停止がしづらくなり（図１４（ｇ））パルス幅を精度良く制御することができない。 However, when the pulse repetition period is as short as several hundred to several ns, the parasitic capacitance is not sufficiently charged or discharged within one pulse repetition period, and oscillation of the pulse signal is started several times until a stable state is reached. Oscillation must be stopped, and the residual voltage of the switch circuit control signal fluctuates each time the pulse signal oscillation is repeatedly started and stopped. And since the circuit current also fluctuates with the fluctuation of the residual voltage of the switch circuit control signal, it becomes impossible to generate a stable pulse signal. For example, when the residual voltage of the switch circuit control signal increases (FIG. 14 (c)) and the average residual voltage also increases (FIG. 14 (d)), the residual circuit current every time the pulse signal oscillation starts and stops. (Fig. 14 (e)), it is difficult to stop oscillation (Fig. 14 (g)), and the pulse width cannot be accurately controlled.
一方、残留電圧制御回路５０１が波形調整回路４０１−２の出力側と電流オン・オフスイッチ４０４の入力側との間に接続される場合には、残留電圧平均値に増加量に伴い（図１４（ｄ））、残留電圧制御回路５０１へ流れる回路電流が増加するため（図１４（ｆ））、残留電圧平均値を一定に制御することが可能となる（図１４（ｈ））。
On the other hand, when the residual
これにより、残留電圧の増加によるパルス信号の発振停止に要する時間を短縮させ、パルス信号のパルス幅を精度良く制御することができる。 As a result, the time required to stop the oscillation of the pulse signal due to the increase in the residual voltage can be shortened, and the pulse width of the pulse signal can be controlled with high accuracy.
なお、上述した説明では電流オン・オフスイッチ４０４に出力されるスイッチ回路制御信号の残留電圧を一定に保つ場合について説明したが、バイアス回路４０２−１と発振回路４０３との間に残留電圧制御回路５０１を設け、発振回路４０３に出力される発振回路制御信号の残留電圧を制御することも可能である。
In the above description, the case where the residual voltage of the switch circuit control signal output to the current on / off
以上のように、本実施の形態によれば、波形調整回路４０１−２の出力側と電流オン・オフスイッチ４０４の入力側との間に残留電圧制御回路５０１を設け、スイッチ回路制御信号の残留電圧が増加した場合に、残留電圧制御回路５０１へ回路電流が流れるようにしたので、スイッチ回路制御信号の残留電圧の長時間の変動を抑圧し、残留電圧の増加によるパルス信号の発振停止に要する時間を短縮させ、パルス信号のパルス幅を精度良く制御することが可能となる。この結果、短い繰り返し周期のパルス信号を安定して発生することができる。
As described above, according to the present embodiment, the residual
（実施の形態４）
図１５に、本発明の実施の形態４におけるパルス発生回路の要部構成を示す。図１５の本実施の形態のパルス発生回路１００において、図９と共通する構成については同一の符号を付し、説明を省略する。
(Embodiment 4)
FIG. 15 shows a main configuration of the pulse generation circuit according to the fourth embodiment of the present invention. In the
図１５に示すパルス発生回路１００は、間欠制御信号発生部１０１と、制御信号供給部６０１と、発振回路４０３と、ＤＣカットコンデンサ４０５と、出力端子４０６とを備えている。
A
制御信号供給部６０１は、間欠制御信号発生部１０１から出力される間欠制御信号から３つの回路制御用信号を生成し、生成した回路制御用信号に波形調整を施す。具体的には、制御信号供給部６０１は、上述した短時間制御信号と長時間制御信号に加え、所望パルス信号の発生開始前から所望パルス信号の終端時までパルス幅を持つスタンバイ制御信号を生成する。そして、制御信号供給部６０１は、生成したそれぞれの回路制御用信号に波形調整を施し、発振回路４０３へ出力する。
The control
例えば、発振回路４０３にトランジスタ４０７が用いられた場合には、制御信号供給部６０１は、波形調整された短時間制御信号を、位相調整回路４０８−２を経由させて、トランジスタ４０７のベース端へ出力する。また、制御信号供給部６０１は、波形調整された長時間制御信号を、位相調整回路４０８−１を経由させて、トランジスタ４０７のエミッタ端へ出力する。このとき、波形調整は発振信号を生成する発振信号生成としての役割を持つ。また、波形調整されたスタンバイ制御信号を、位相調整回路４０８−３を経由させて、トランジスタ４０７のコレクタ端へ出力する。
For example, when the
次いで、パルス発生回路１００の動作について図１６の波形図を参照しながら説明する。
Next, the operation of the
まず、制御信号供給部６０１によって、間欠制御信号から３つの回路制御用信号（図１６（ａ）（ｂ）（ｃ））が生成される。そして、これら３つの回路制御用信号は、上述したように位相調整回路４０８−１〜４０８−３を経由してそれぞれ、ベース−エミッタ、コレクタの各端子へ出力される。具体的には、所望パルス信号のパルス幅に比して短いパルス幅を持つ短時間制御信号Ｓ４２（図１６（ａ））が、位相調整回路４０８−２を経由してベース端へ出力される。また、所望パルス信号のパルス幅と同じパルス幅を持つ長時間制御信号Ｓ４３（図１６（ｂ））が、位相調整回路４０８−１を経由してエミッタ端へ出力される。さらに、所望パルス信号の発生開始タイミング前から所望パルス信号の終了時までパルス幅を持つスタンバイ制御信号Ｓ４４（図１６（ｃ））が、位相調整回路４０８−３を経由してコレクタ端へ出力される。
First, the control
そして、図１６（ａ）に示す短時間制御信号Ｓ４２の振幅に応じて、短時間ベース端にバイアスがかかり、これにより、トランジスタ４０７内の寄生容量が短時間でチャージされる。また、図１６（ｂ）に示す長時間制御信号にＳ４３よって、エミッタ端にバイアスがかけられ、パルス発生時間が制御される。そして、図１６（ｃ）に示すスタンバイ制御信号Ｓ４４によって、所望パルス信号の発生開始タイミング前から所望パルス信号の発振停止時までの間コレクタ端にバイアスが掛けられる。この結果、パルス信号の発生開始タイミング前から発振回路３０４に微少な電流が流れ、寄生容量がチャージされる。
Then, a bias is applied to the base end for a short time in accordance with the amplitude of the short-time control signal S42 shown in FIG. 16A, whereby the parasitic capacitance in the
このとき、スタンバイ制御信号Ｓ４４により促される電流は、発振信号を生成するまでには至らない微小な電流である。これにより、パルス発振開始前から寄生容量をチャージすることが可能となり、パルス発振開始直後のチャージ時間をより短くすることができて、結果として、立ち上がりがより急峻なパルス信号Ｓ４５（図１６（ｄ））を形成することができる。また、所望パルス信号の発振停止タイミング以降は、コレクタ端へバイアスがかけられなくなるため、発振が停止する。 At this time, the current promoted by the standby control signal S44 is a minute current that does not reach the generation of the oscillation signal. As a result, the parasitic capacitance can be charged before the start of the pulse oscillation, and the charge time immediately after the start of the pulse oscillation can be shortened. As a result, the pulse signal S45 having a steeper rise (see FIG. 16 (d) )) Can be formed. Further, after the oscillation stop timing of the desired pulse signal, the bias is not applied to the collector end, so that the oscillation stops.
以上のように、本発明の実施の形態によれば、実施の形態１〜４に加え、回路制御用信号をさらに１つ増やし３つとし、所望パルス信号の発生開始タイミング前からコレクタ端へバイアスを掛けるようにしたので、所望パルス信号の発生開始前にも発振回路４０３に微小な電流が流れ寄生容量をプリチャージすることが可能となり、上述した実施の形態の形態１〜４に比べ、パルス発生開始直後のチャージ時間を短くし、立ち上がりが急峻なパルス信号を生成することができる。
As described above, according to the embodiment of the present invention, in addition to the first to fourth embodiments, the circuit control signal is further increased by one to three, and the bias is applied to the collector end before the generation start timing of the desired pulse signal. As a result, a small amount of current flows through the
（実施の形態５）
図１７に、本発明の実施の形態５に係るパルス発生回路の要部構成を示す。図１７の本実施の形態のパルス発生回路１００において、図９と共通する構成については同一の符号を付し、説明を省略する。
(Embodiment 5)
FIG. 17 shows a main configuration of a pulse generation circuit according to
図１７に示すパルス発生回路１００は、間欠制御信号発生部１０１と、制御信号供給部７０１と、発振回路４０３と、ＤＣカットコンデンサ４０５と、出力端子４０６とを備えている。
A
制御信号供給部７０１は、制御信号供給部１０２と同様に、間欠制御信号発生部１０１から出力される間欠制御信号から回路制御用信号、すなわち短時間制御信号と長時間制御信号とを生成し、さらに、波形調整回路４０１−１と波形調整回路４０１−２と同様に、短時間制御信号と長時間制御信号とに波形調整を施す。なお、波形調整回路４０１−２と同様に、長時間制御信号に施される波形調整は発振信号を生成する発振信号生成部としての役割を持つ。
Like the control
図１７に示す間欠動作回路１０３は、バイアス回路４０２−１と、発振回路４０３と、電流オン・オフスイッチ４０４と、ＤＣカットコンデンサ４０５と、出力端子４０６と、変調器７０２とを備えている。
The
変調器７０２は、制御信号供給部１０２の出力側と位相調整線路４０８−２の入力側との間に設けられ、“１”または“０”の送信データに応じて、発振回路制御信号の発生タイミングと振幅とを変更し、発振回路４０３へ出力する。なお、上述したように、位相調整線路４０８−２の出力側は発振回路４０３内のトランジスタ４０７のベース端に接続されている。
The
図１８に、発振回路制御信号と送信データと変調器７０２から出力される変調信号とのタイミング関係の一例を示す。図１８に示す例では、送信データが“１”のとき、変調器７０２は、発振回路制御信号Ｓ５１（図１８（ａ））の発生タイミングおよび振幅を変更せずに発振回路４０３へ出力する（図１８（ｃ）Ｓ５２）。一方、送信データが“０”の場合、変調器７０２は、発振回路制御信号Ｓ５１の発生タイミングを所望パルス信号の発振停止時に変更し、振幅を負に変更して発振回路４０３へ出力する（図１８（ｃ）Ｓ５２）。
FIG. 18 shows an example of the timing relationship among the oscillation circuit control signal, transmission data, and the modulation signal output from the
図１９に、上記のように構成されたパルス発生回路１００によって生成されたパルス信号を受信する受信機の要部構成を示す。
FIG. 19 shows a main configuration of a receiver that receives a pulse signal generated by the
図１９に示す受信機８００は、帯域制限フィルタ８０１と、低雑音増幅器８０２と、検波器８０３と、ローパスフィルタ（Low Pass Filter：ＬＰＦ）８０４と、ＡＤＣ（Analog to Digital Converter）８０５と、復調部８０６とを備えている。
19 includes a
帯域制限フィルタ８０１は、受信信号から所望帯域の信号のみを抽出し、低雑音増幅器８０２へ出力する。低雑音増幅器８０２は、受信信号の電力を調整し、電力調整後の受信信号を検波器８０３へ出力する。検波器８０３は、受信信号に対し検波処理（ダウンコンバート、エンベロープ検波等）を施し、検波後の受信信号をローパスフィルタ８０４へ出力する。ローパスフィルタ８０４は、検波後の受信信号に対し帯域制限を施し、ＡＤＣ８０５へ出力する。これにより、受信信号のエンベロープがＡＤＣ８０５へ出力される。ＡＤＣ８０５は、受信信号のエンベロープをクロック信号のタイミングでディジタルサンプリングし、ディジタルサンプリング後の受信ベースバンド信号を復調部８０６へ出力する。復調部８０６は、受信ベースバンド信号の波形と、予め“１”および“０”に割り当てられた信号波形とを比較して、受信データを判定する。
The
次いで、上記のように構成されたパルス発生回路１００および受信機８００の動作について再度図１８の波形図を参照しながら説明する。
Next, operations of the
まず、制御信号供給部１０２によって、間欠制御信号から発振回路制御信号Ｓ５１（図１８（ａ））とスイッチ回路制御信号Ｓ５３（図１８（ｄ））とが生成される。そして、発振回路制御信号Ｓ５１は、変調器７０２によって送信データごとに、その発生タイミングと振幅とが変更される。具体的には、送信データが“１”の場合は、発生タイミングおよび振幅に変更は加えられないが、送信データが“０”の場合は、変調器７０２によって、発振回路制御信号の発生タイミングが所望パルス信号の発振停止時に変更され、さらに、振幅が負に変更される（図１８（ｃ）Ｓ５２）。そして、変更後の変調信号Ｓ５２（図１８（ｃ））およびスイッチ回路制御信号Ｓ５３は、発振回路４０３へ出力される。
First, the control
そして、この変調信号Ｓ５２とスイッチ回路制御信号Ｓ５３とが用いられて、発振回路４０３からパルス信号が生成される。具体的には、送信データが“１”の場合は、短時間で発振が開始する立ち上がりが急峻で、発振停止までに時間がかかる立ち下がりが遅いパルス信号が生成される（図１８（ｅ）＜１＞）。一方、送信データが“０”の場合は、立ち上がりがゆっくりで、発振停止が短時間で行われる立ち下がりの急峻なパルス信号が生成される（図１８（ｅ）＜０＞）。
The modulation signal S52 and the switch circuit control signal S53 are used to generate a pulse signal from the
そして、受信機８００によって、パルス信号が受信され、受信信号は、帯域制限フィルタ８０１、低雑音増幅器８０２、検波器８０３、ローパスフィルタ８０４を経由して、受信信号のエンベロープがＡＤＣ８０５へ出力される。
Then, a pulse signal is received by the
そして、ＡＤＣ８０５によって、受信信号がディジタルサンプリングによりエンベロープ検波されて、ディジタルサンプリング後の受信ベースバンド信号は復調部８０６へ出力される。そして、復調部８０６によって、受信ベースバンド信号から受信デーが復調される。具体的には、図１８（ｇ）に示す３つのタイミングでディジタルサンプリングされた波形と、あらかじめ“１”および“０”に割り当てられた信号波形とが比較されて“１”または“０”の判定が行われる（図１８（ｈ））。
Then,
以上のように、本実施の形態によれば、送信データに応じて発振回路制御信号を変調する変調器７０２を設け、変調後の変調信号を用いて発振回路４０３内のトランジスタ４０７のベース端の電圧を制御するようにしたので、送信データごとに寄生容量がチャージされ、放電されるまでに要する時間が変わり、パルス信号の形状が異なるため、受信側ではパルス信号の波形を識別することで受信データを判定することができる。
As described above, according to this embodiment, the
なお、図２０に、変調器７０２によって変調された他の発振回路制御信号の波形例を示す。発振回路制御信号は、変調器７０２によって、２ビットの送信データごとに、その発生タイミングのみが変更される。具体的には、送信データが“１，１”の場合は、発生タイミングに変更は加えられず（図２０（ｃ）＜１＞）、“１，０”の場合は、発生タイミングは所望パルス信号の中間へ変更され（図２０（ｃ）＜２＞）、“０，１”の場合は、発生タイミングは所望パルス信号の発振停止時へ変更され（図２０（ｃ）＜３＞）、“０，０”の場合は、発振回路制御信号は所望パルス信号の発振開始時と発振停止時の双方で発生するよう変調される（図２０（ｃ）＜４＞）。
FIG. 20 shows a waveform example of another oscillation circuit control signal modulated by the
そして、変調後の変調信号が発振器４０３へ出力され、波形形状が制御されたパルス信号（図２０（ｅ））が出力される。図２０（ｅ）に示すように、送信データが“１，１”の場合は、短時間で発振が開始し立ち上がりが急峻で、発振停止までに時間がかかり立ち下がりがゆっくりのパルス波形が生成され（図２０（ｅ）＜１＞）、“１，０”の場合は、発振開始および発振停止までに時間がかかり、立ち上がり立ち下がりがゆっくりの中間部の振幅が最も大きなパルス波形が生成され（図２０（ｅ）＜２＞）、“０，１”の場合は、発振開始までに時間がかかり、立ち上がりがゆっくりで、短時間で発振停止し、立ち下がりの急峻なパルス波形が生成され（図２０（ｅ）＜３＞）、“０，０”の場合は、短時間で発進開始および発振停止し、立ち上がり立ち下がりが急峻で、中間部の振幅が小さいパルス波形（図２０（ｅ）＜４＞）が生成される。
Then, the modulated signal after modulation is output to the
そして、送信ビットの２ビットのパターンごとに波形形状が変更されたパルス信号が、受信機８００によって受信され、受信信号は、帯域制限フィルタ８０１、低雑音増幅器８０２、検波器８０３、ローパスフィルタ８０４を経由して、受信信号のエンベロープがＡＤＣ８０５へ出力される。
Then, a pulse signal whose waveform shape is changed for each 2-bit pattern of transmission bits is received by the
そして、ＡＤＣ８０５によって、受信信号のエンベロープが、クロック信号のタイミングが用いられてディジタルサンプリングされ、ディジタルサンプリング後の受信ベースバンド信号は復調部８０６に出力される。そして、復調部８０６によって、受信データが復調される。具体的には、ＡＤＣ８０５によって図２０（ｇ）に示す５つのタイミングで受信信号のエンベロープ（図２０（ｆ））がサンプリングされた場合、この５つのタイミングでディジタルサンプリングされた受信ベースバンド信号波形と、あらかじめ“１、１”、“１、０”、“０、１”、“０、０”に割り当てられた信号波形とが比較されて、“１、１”、“１、０”、“０、１”、または“０、０”の判定が行われる（図２０（ｈ））。
The
以上のように、変調器７０２によって、送信データの複数ビットのパターンごとに発振回路制御信号の発生タイミングを変更し、変更後の発振回路制御信号によりパルス信号の立ち上がり時間、立ち下がり時間を制御して、パルス信号の形状を制御し、受信側ではパルス信号の形状から複数ビットの送信データを判定するようにしたので、送信レートを向上することが可能となる。 As described above, the modulator 702 changes the generation timing of the oscillation circuit control signal for each multi-bit pattern of the transmission data, and controls the rise time and fall time of the pulse signal by the changed oscillation circuit control signal. Thus, the shape of the pulse signal is controlled, and the transmission data is determined on the receiving side from the shape of the pulse signal, so that the transmission rate can be improved.
なお、上述した実施の形態では、送信データに応じて発振回路制御信号のみを変調して、パルス信号の波形形状を変化させるパルス波形変調方法について説明したが、発振回路制御信号に加え、スイッチ回路制御信号を同時に変調しても良い。これにより、スイッチ回路制御信号に応じて、パルス幅や、パルス信号発生タイミングを変更することができるため、ＯＯＫ（On Off Keying）変調、ＡＳＫ（Amplitude Shift Keying）変調、また、ＰＰＭ（Pulse Position Modulation）変調された送信変調信号を生成することが可能となる。 In the above-described embodiment, the pulse waveform modulation method has been described in which only the oscillation circuit control signal is modulated according to the transmission data to change the waveform shape of the pulse signal, but in addition to the oscillation circuit control signal, the switch circuit The control signal may be modulated simultaneously. As a result, the pulse width and pulse signal generation timing can be changed in accordance with the switch circuit control signal, so that OOK (On Off Keying) modulation, ASK (Amplitude Shift Keying) modulation, and PPM (Pulse Position Modulation) are possible. ) A modulated transmission modulation signal can be generated.
また、変調器７０２によって、発振回路制御信号の位相を送信データに応じて反転させることで、位相変調された送信変調信号を生成することも可能である。図２１に波形図を、図２２に受信機の要部構成を示す。なお、図２２の受信機８００において、図１７と共通する構成部分には同一の符号を付して説明を省略する。
It is also possible to generate a phase-modulated transmission modulation signal by inverting the phase of the oscillation circuit control signal according to the transmission data by the
図２２に示す受信機８００は、帯域制限フィルタ８０１と、低雑音増幅器８０２と、ローパスフィルタ（Low Pass Filter：ＬＰＦ）８０４と、ＡＤＣ（Analog to Digital Converter）８０５と、復調部８０６と、テンプレート発生器９０１と、相関器９０２と、コンパレータ９０３とを備えている。
22 includes a
テンプレート発生器９０１は、相関器９０２へテンプレート信号（図２１（ｆ））を出力する。相関器９０２は、送信変調信号（図２１（ｅ））とテンプレート信号との相関演算を行い、演算結果をローパスフィルタ８０４へ出力する。
The
コンパレータ９０３は、ローパスフィルタ８０４から出力される相関演算結果に対し、正負の閾値判定を行い、判定結果をＡＤＣ８０５へ出力する。
The
次いで、上記のように構成されたパルス発生回路１００と受信機８００との動作について説明する。
Next, operations of the
発振回路制御信号Ｓ７１は、変調器７０２によって、送信データの“０”のときのみ振幅が負に変更され（図２１（ｃ））、発振回路４０３へ出力される。そして、変調された発振回路制御信号Ｓ７２とスイッチ回路制御信号Ｓ７３とが用いられて、発振回路４０３内のトランジスタ４０７のベース端電圧およびエミッタ端電圧が制御され、送信変調信号（図２１（ｅ））が生成される。図２１（ｅ）に示すように、送信データが“１”の場合と“０”の場合とでは、パルス信号の発振開始の位相が反転する。
The amplitude of the oscillation circuit control signal S71 is changed to a negative value only when the transmission data is “0” by the modulator 702 (FIG. 21C), and is output to the
そして、送信変調信号が受信機８００によって受信され、相関器９０２によってテンプレート信号（図２１（ｆ））との相関演算が行わる。そして、ローパスフィルタ８０４を経由した相関演算結果に対し、コンパレータ９０３によって閾値判定が行われ、判定結果がＡＤＣ８０５へ出力される。そして、ＡＤＣ８０５によって、クロック信号のタイミングでディジタルサンプリングされ、ディジタルサンプリングされた受信ベースバンド信号と、あらかじめ“１”および“０”に割り当てられた信号波形とが比較されて、“１”または“０”の判定が行われる。
Then, the transmission modulation signal is received by the
以上のように、変調器７０２によって発振回路制御信号を変調し、変調後の発振回路制御信号およびスイッチ回路制御信号を用いて、発振回路４０３内のトランジスタ４０７のベース端電圧およびエミッタ端電圧を制御するようにしたので、位相変調が施されたパルス信号を生成することが可能となる。
As described above, the
本発明の第１の態様に係るパルス発生回路は、発振信号を生成する発振信号生成部と前記発振信号から間欠的なパルス信号を形成するトランジスタとを有する間欠動作回路と、前記パルス信号のパルス幅に応じたパルス幅の長時間制御信号を形成すると共に、前記長時間制御信号の開始又は終了タイミングの少なくとも一方のタイミングに一致するタイミングで、前記パルス信号のパルス幅より短いパルス幅の短時間制御信号を形成し、当該長時間制御信号及び短時間制御信号を用いて前記トランジスタの動作を制御する制御信号供給回路と、を具備する構成を採る。 A pulse generation circuit according to a first aspect of the present invention includes an intermittent operation circuit including an oscillation signal generation unit that generates an oscillation signal, and a transistor that forms an intermittent pulse signal from the oscillation signal, and a pulse of the pulse signal A long-time control signal having a pulse width corresponding to the width is formed, and at a timing that coincides with at least one of the start timing and end timing of the long-time control signal, the short-time pulse width shorter than the pulse width of the pulse signal And a control signal supply circuit configured to form a control signal and control the operation of the transistor using the long-time control signal and the short-time control signal.
この構成によれば、長時間制御信号に基づいて、形成するパルス信号のパルス幅を調整することができるとともに、長時間制御信号の開始タイミングに一致するタイミングで短時間制御信号によってトランジスタの動作を制御することにより、形成するパルス信号の開始時にトランジスタ内の寄生容量を短時間でチャージすることができるようになり、この結果立ち上がりが急峻なパルス信号を形成することができる。また、長時間制御信号の終了タイミングに一致するタイミングで短時間制御信号によってトランジスタの動作を制御することにより、形成するパルス信号の終了時に寄生容量が短時間で放電することができるようになり、この結果立ち下がりが急峻なパルス信号を発生することができる。また、短時間制御信号は、形成するパルス信号の開始又は終了タイミングの少なくとも一方のタイミングと一致するようにしたので、形成するパルス信号の開始前からトランジスタ内の寄生容量をチャージしなくても立ち上がりの急峻なパルス信号を形成させることができ、この結果短い繰り返し周期でパルス信号を発生することもできるようになる。 According to this configuration, the pulse width of the pulse signal to be formed can be adjusted based on the long-time control signal, and the operation of the transistor can be performed by the short-time control signal at a timing that matches the start timing of the long-time control signal. By controlling, the parasitic capacitance in the transistor can be charged in a short time at the start of the pulse signal to be formed, and as a result, a pulse signal with a steep rise can be formed. In addition, by controlling the operation of the transistor with the short-time control signal at a timing that coincides with the end timing of the long-time control signal, the parasitic capacitance can be discharged in a short time at the end of the pulse signal to be formed, As a result, a pulse signal with a sharp fall can be generated. In addition, since the short-time control signal coincides with at least one of the start timing and end timing of the pulse signal to be formed, the short-time control signal rises without charging the parasitic capacitance in the transistor before the start of the pulse signal to be formed. The steep pulse signal can be formed, and as a result, the pulse signal can be generated with a short repetition period.
本発明の第２の態様に係るパルス発生回路は、上記第１の態様において、前記制御信号供給回路は、前記短時間制御信号として、前記トランジスタの寄生容量に応じたパルス幅の信号を形成する構成を採る。 In the pulse generation circuit according to a second aspect of the present invention, in the first aspect, the control signal supply circuit forms a signal having a pulse width corresponding to the parasitic capacitance of the transistor as the short-time control signal. Take the configuration.
この構成によれば、トランジスタの寄生容量を短時間で確実にチャージすることができるようになり、立ち上がりが急峻なパルス信号を安定して形成することができるようになる。 According to this configuration, the parasitic capacitance of the transistor can be reliably charged in a short time, and a pulse signal with a steep rise can be stably formed.
本発明の第３の態様に係るパルス発生回路は、上記第１の態様において、前記トランジスタは、バイポーラ型のトランジスタであり、当該バイポーラ型のトランジスタのコレクタ端側には前記間欠的なパルス信号を出力する出力端子が設けられ、前記長時間制御信号によってエミッタ端の電位を制御し、前記短時間制御信号によってベース端の電位を制御することで、ベース−エミッタ間の電位差を制御する構成を採る。 A pulse generation circuit according to a third aspect of the present invention is the pulse generation circuit according to the first aspect, wherein the transistor is a bipolar transistor, and the intermittent pulse signal is applied to a collector end side of the bipolar transistor. An output terminal is provided for controlling the potential difference between the base and the emitter by controlling the potential at the emitter end by the long-time control signal and by controlling the potential at the base end by the short-time control signal. .
この構成によれば、形成するパルス信号の開始又は終了タイミングに短時間制御信号に基づいてバイポーラ型のトランジスタのベース端電圧を間欠的に切り替えて短時間で寄生容量をチャージまたは放電することができるようになるため、立ち上がりまたは立ち下がりが急峻なパルス信号を形成することができる。 According to this configuration, it is possible to charge or discharge the parasitic capacitance in a short time by intermittently switching the base terminal voltage of the bipolar transistor based on the short-time control signal at the start or end timing of the pulse signal to be formed. Therefore, a pulse signal with a steep rise or fall can be formed.
本発明の第４の態様に係るパルス発生回路は、上記第１の態様において、前記トランジスタは、電界効果型のトランジスタであり、前記電圧効果型のトランジスタのドレイン端側には前記間欠的なパルス信号を出力する出力端子が設けられ、前記長時間制御信号によってドレイン端の電位を制御し、前記短時間制御信号によってソース端の電位を制御することで、ドレイン−ソース間の電位差を制御する構成を採る。 A pulse generation circuit according to a fourth aspect of the present invention is the pulse generation circuit according to the first aspect, wherein the transistor is a field effect transistor, and the intermittent pulse is provided on a drain end side of the voltage effect transistor. An output terminal for outputting a signal is provided, and the potential at the drain end is controlled by the long-time control signal, and the potential difference between the drain and source is controlled by controlling the potential at the source end by the short-time control signal. Take.
この構成によれば、形成するパルス信号の開始又は終了タイミングに短時間制御信号に基づいて電圧効果型のトランジスタのソース端電圧を間欠的に切り替えて短時間で寄生容量をチャージまたは放電することができるようになるため、立ち上がりまたは立ち下がりが急峻なパルス信号を形成することができる。 According to this configuration, the parasitic capacitance can be charged or discharged in a short time by intermittently switching the source terminal voltage of the voltage-effect transistor based on the short-time control signal at the start or end timing of the pulse signal to be formed. Therefore, a pulse signal with a steep rise or fall can be formed.
本発明の第５の態様に係るパルス発生回路は、上記第４の態様において、前記短時間制御信号によって、前記長時間制御信号の開始および終了タイミングと一致するタイミングでソース端の電位を異なる電位に切り替える構成を採る。 The pulse generation circuit according to a fifth aspect of the present invention is the pulse generation circuit according to the fourth aspect, wherein the potential at the source end differs depending on the short-time control signal at a timing that coincides with the start and end timing of the long-time control signal. The configuration to switch to is adopted.
この構成によれば、形成するパルス信号の開始タイミングと終了タイミングとでソース端の電圧を異なる電圧に制御して、トランジスタの寄生容量を形成するパルス信号の開始時に短時間でチャージし、かつ、形成するパルス信号の終了時に寄生容量を短時間で放電することができるようになるので、立ち上がり、立ち下がりが急峻なパルス信号を形成することができる。また、短時間制御信号は、形成するパルス信号の開始および終了タイミングのタイミングと一致するようにしたので、形成するパルス信号の開始前からトランジスタ内の寄生容量をチャージしなくても立ち上がりが急峻なパルス信号を形成し、形成するパルス信号の終了時に立ち下がりが急峻なパルス信号を形成することができるようになるので、この結果短い繰り返し周期でパルス信号を発生することもできるようになる。 According to this configuration, the voltage at the source end is controlled to a different voltage at the start timing and end timing of the pulse signal to be formed, and charging is performed in a short time at the start of the pulse signal forming the parasitic capacitance of the transistor, and Since the parasitic capacitance can be discharged in a short time at the end of the pulse signal to be formed, a pulse signal with a steep rise and fall can be formed. Also, since the short-time control signal coincides with the timing of the start and end timing of the pulse signal to be formed, the rise is steep even without charging the parasitic capacitance in the transistor before the start of the pulse signal to be formed. Since a pulse signal is formed, and a pulse signal having a steep falling edge can be formed at the end of the pulse signal to be formed, the pulse signal can be generated with a short repetition period.
本発明の第６の態様に係るパルス発生回路は、上記第１の態様において、前記制御信号供給回路は、前記短時間制御信号の波形をリンギング信号に変形する変形回路、を具備し、前記間欠動作回路は、リンギング信号に変形された前記短時間制御信号によって生成された発振信号と、前記長時間制御信号によって生成された発振信号とを加算して前記間欠的なパルス信号を生成する構成を採る。 The pulse generation circuit according to a sixth aspect of the present invention is the pulse generation circuit according to the first aspect, wherein the control signal supply circuit includes a deformation circuit that transforms a waveform of the short-time control signal into a ringing signal, and the intermittent The operation circuit is configured to generate the intermittent pulse signal by adding the oscillation signal generated by the short-time control signal transformed into a ringing signal and the oscillation signal generated by the long-time control signal. take.
この構成によれば、電圧が高い部分を複数有するリンギング波形によってトランジスタの動作を制御するようにしたので、トランジスタの寄生容量のチャージ、放電がより加速されるようになり、立ち上がり、立ち下がりがより急峻なパルス信号を形成することができる。 According to this configuration, since the transistor operation is controlled by the ringing waveform having a plurality of high voltage portions, the charge and discharge of the parasitic capacitance of the transistor are further accelerated, and the rise and fall are more A steep pulse signal can be formed.
本発明の第７の態様に係るパルス発生回路は、上記第１の態様において、前記制御信号供給回路は、前記長時間制御信号の残留電圧を放電する残留放電回路、を具備し、残留電圧が放電された前記長時間制御信号を用いて前記トランジスタの動作を制御する構成を採る。 According to a seventh aspect of the present invention, in the pulse generation circuit according to the first aspect, the control signal supply circuit includes a residual discharge circuit that discharges the residual voltage of the long-time control signal, and the residual voltage is A configuration is adopted in which the operation of the transistor is controlled using the discharged long-time control signal.
この構成によれば、長時間制御信号の残留電圧が増加した場合に残留電圧を放電するようにしたので、パルス繰り返し周期が短く寄生容量が１周期内に完全に放電されず残存する残留電圧を抑圧することができるようになり、パルス繰り返し周期が短い場合にも立ち下がりが急峻なパルス信号を形成することができる。 According to this configuration, since the residual voltage is discharged when the residual voltage of the control signal increases for a long time, the pulse repetition cycle is short and the parasitic capacitance is not completely discharged within one cycle. Thus, even when the pulse repetition period is short, a pulse signal with a sharp fall can be formed.
本発明の第８の態様に係るパルス発生回路は、上記第１の態様において、前記制御信号供給回路は、前記間欠動作回路に、前記長時間制御信号の開始タイミングの所定の時間前から前記長時間制御信号の終了タイミングまでの間をパルス幅とするスタンバイ制御信号をさらに形成し、前記長時間制御信号、前記短時間制御信号、及び前記スタンバイ制御信号を用いて前記トランジスタの動作を制御する構成を採る。 The pulse generation circuit according to an eighth aspect of the present invention is the pulse generation circuit according to the first aspect, wherein the control signal supply circuit is connected to the intermittent operation circuit from the predetermined time before the start timing of the long-time control signal. A configuration in which a standby control signal having a pulse width until the end timing of the time control signal is further formed, and the operation of the transistor is controlled using the long-time control signal, the short-time control signal, and the standby control signal Take.
この構成によれば、短時間制御信号および長時間制御信号に加え、スタンバイ制御信号をさらに用いてトランジスタの動作を制御するようにしたので、形成するパルス信号の開始前にも間欠動作回路内に微小な電流を流すことができるようになり、形成するパルス信号の開始前から寄生容量をプリチャージすることが可能となり、上記第１から第５の態様に比べ、パルス信号開始直後のチャージ時間をより短くし、立ち上がりがより急峻なパルス信号を形成することができる。 According to this configuration, in addition to the short-time control signal and the long-time control signal, the standby control signal is further used to control the operation of the transistor. A minute current can be flowed, and it becomes possible to precharge the parasitic capacitance before the start of the pulse signal to be formed. Compared with the first to fifth embodiments, the charge time immediately after the start of the pulse signal is reduced. It is possible to form a pulse signal that is shorter and has a sharper rise.
本発明の第９の態様に係るパルス発生回路は、上記第８の態様において、前記トランジスタは、バイポーラ型のトランジスタであり、当該バイポーラ型のトランジスタのコレクタ端側には前記間欠的なパルス信号を出力する出力端子が設けられ、前記長時間制御信号によってエミッタ端の電位を制御し、前記短時間制御信号によってベース端の電位を制御し、前記スタンバイ制御信号によってコレクタ端の電位を制御する構成を採る。 A pulse generation circuit according to a ninth aspect of the present invention is the pulse generation circuit according to the eighth aspect, wherein the transistor is a bipolar transistor, and the intermittent pulse signal is applied to a collector end side of the bipolar transistor. An output terminal is provided for controlling the potential at the emitter end with the long-time control signal, controlling the potential at the base end with the short-time control signal, and controlling the potential at the collector end with the standby control signal. take.
この構成によれば、形成するパルス信号の開始タイミングの所定の時間前から、スタンバイ制御信号によってバイポーラ型トランジスタのコレクタ端電圧にバイアスが掛けられて、形成するパルス信号の開始前から寄生容量がプリチャージすることができるようになり、寄生容量をより短時間でチャージし、立ち上がりがより急峻なパルス信号を形成することができる。 According to this configuration, the collector terminal voltage of the bipolar transistor is biased by the standby control signal from a predetermined time before the start timing of the pulse signal to be formed, and the parasitic capacitance is pre-set before the start of the pulse signal to be formed. It becomes possible to charge, parasitic capacitance can be charged in a shorter time, and a pulse signal with a steep rise can be formed.
本発明の第１０の態様に係るパルス発生回路は、上記第１の態様において、前記制御信号供給回路によって形成された前記短時間制御信号のタイミング及び又は正負を送信データに応じて変更する変調器、をさらに具備する構成を採る。 The pulse generation circuit according to a tenth aspect of the present invention is the modulator according to the first aspect, wherein the modulator changes the timing and / or positive / negative of the short-time control signal formed by the control signal supply circuit according to transmission data. The structure which further comprises these is taken.
この構成によれば、送信データに応じて、短時間制御信号のタイミング及び又は正負を変更するようにして、変更された短時間制御信号を用いてトランジスタ内の寄生容量がチャージされるまでに要する時間、または放電されるまでに要する時間を制御するようにしたので、形成するパルス信号の立ち上がり、立ち下がりの形状を送信データに応じて変調することができる。これにより、受信側ではパルス信号の波形を識別することで受信データを判定することができる。 According to this configuration, the timing and / or positive / negative of the short-time control signal is changed according to the transmission data, and it is necessary until the parasitic capacitance in the transistor is charged using the changed short-time control signal. Since the time or the time required for discharging is controlled, the rising and falling shapes of the pulse signal to be formed can be modulated according to the transmission data. Thus, the reception data can be determined on the reception side by identifying the waveform of the pulse signal.
本発明のパルス発生回路は、比較的簡易な構成で、パルス信号の立ち上がり時間、立ち下がり時間を制御し、かつ、短い繰り返し周期でパルス信号を発生することができ、例えば、高速無線通信におけるパルス発生回路として有用である。 The pulse generation circuit of the present invention can control the rise time and fall time of a pulse signal with a relatively simple configuration, and can generate a pulse signal with a short repetition period. It is useful as a generator circuit.
１０１ 間欠制御信号発生部
１０２、６０１、７０１ 制御信号供給部
１０３ 間欠動作回路
２０１−１〜２０１−５ 遅延素子
２０２−１、２０２−２ 論理回路
２０３−１、２０３−２ フィルタ
３０１ 信号源
３０２、３０６、４０５ ＤＣカットコンデンサ
３０３、３０９−１、３０９−２、４０２−１、４０２−２、５０２ バイアス回路
３０４、５０３ バイポーラトランジスタ
３０５−１、３０５−２、３１１−１、３１１−２ 電圧切替スイッチ
３０７ バイアス用インダクタ
３０８、４０６ 出力端子
３１０ ＦＥＴ
４０１−１、４０１−２ 波形調整回路
４０３ 発振器
４０４ 電源オン・オフスイッチ
４０７ トランジスタ
４０８−１〜４０８−３ 位相調整線路
５０１ 残留電圧制御回路
７０２ 変調器
８０１ 帯域制限フィルタ
８０２ 低雑音増幅器
８０３ 検波器
８０４ ローパスフィルタ
８０５ ＡＤＣ
８０６ 復調部
９０１ テンプレート発生器
９０２ 相関器
９０３ コンパレータ
DESCRIPTION OF
401-1, 401-2
806
Claims (10)
前記パルス信号のパルス幅に応じたパルス幅の長時間制御信号を形成すると共に、前記長時間制御信号の開始又は終了タイミングの少なくとも一方のタイミングに一致するタイミングで、前記パルス信号のパルス幅より短いパルス幅の短時間制御信号を形成し、当該長時間制御信号及び短時間制御信号を用いて前記トランジスタの動作を制御する制御信号供給回路と、
を具備するパルス発生回路。 An intermittent operation circuit having an oscillation signal generation unit that generates an oscillation signal and a transistor that forms an intermittent pulse signal from the oscillation signal;
A long-time control signal having a pulse width corresponding to the pulse width of the pulse signal is formed, and is shorter than the pulse width of the pulse signal at a timing that coincides with at least one of the start timing and the end timing of the long-time control signal. A control signal supply circuit for forming a short-time control signal having a pulse width and controlling the operation of the transistor using the long-time control signal and the short-time control signal;
A pulse generation circuit comprising:
請求項１記載のパルス発生回路。 The pulse generation circuit according to claim 1, wherein the control signal supply circuit forms a signal having a pulse width corresponding to a parasitic capacitance of the transistor as the short-time control signal.
当該バイポーラ型のトランジスタのコレクタ端側には前記間欠的なパルス信号を出力する出力端子が設けられ、
前記長時間制御信号によってエミッタ端の電位を制御し、前記短時間制御信号によってベース端の電位を制御することで、ベース−エミッタ間の電位差を制御する
請求項１記載のパルス発生回路。 The transistor is a bipolar transistor,
An output terminal for outputting the intermittent pulse signal is provided on the collector end side of the bipolar transistor,
The pulse generation circuit according to claim 1, wherein the potential difference between the base and the emitter is controlled by controlling the potential of the emitter end by the long-time control signal and controlling the potential of the base end by the short-time control signal.
前記電圧効果型のトランジスタのドレイン端側には前記間欠的なパルス信号を出力する出力端子が設けられ、
前記長時間制御信号によってドレイン端の電位を制御し、前記短時間制御信号によってソース端の電位を制御することで、ドレイン−ソース間の電位差を制御する
請求項１記載のパルス発生回路。 The transistor is a field effect transistor,
An output terminal for outputting the intermittent pulse signal is provided on the drain end side of the voltage effect transistor,
2. The pulse generation circuit according to claim 1, wherein the potential difference between the drain and the source is controlled by controlling the potential at the drain end by the long-time control signal and controlling the potential at the source end by the short-time control signal.
請求項４記載のパルス発生回路。 The pulse generation circuit according to claim 4, wherein the potential of the source end is switched to a different potential at a timing that coincides with a start timing and an end timing of the long-time control signal by the short-time control signal.
前記短時間制御信号の波形をリンギング信号に変形する変形回路、を具備し、
前記間欠動作回路は、
リンギング信号に変形された前記短時間制御信号によって生成された発振信号と、前記長時間制御信号によって生成された発振信号とを加算して前記間欠的なパルス信号を生成する
請求項１記載のパルス発生回路。 The control signal supply circuit includes:
A deforming circuit that transforms the waveform of the short-time control signal into a ringing signal;
The intermittent operation circuit is:
The pulse according to claim 1, wherein the intermittent pulse signal is generated by adding an oscillation signal generated by the short-time control signal transformed into a ringing signal and an oscillation signal generated by the long-time control signal. Generation circuit.
前記長時間制御信号の残留電圧を放電する残留放電回路、を具備し、
残留電圧が放電された前記長時間制御信号を用いて前記トランジスタの動作を制御する
請求項１記載のパルス発生回路。 The control signal supply circuit includes:
A residual discharge circuit for discharging the residual voltage of the long-time control signal,
The pulse generation circuit according to claim 1, wherein the operation of the transistor is controlled using the long-time control signal in which the residual voltage is discharged.
前記間欠動作回路に、前記長時間制御信号の開始タイミングの所定の時間前から前記長時間制御信号の終了タイミングまでの間をパルス幅とするスタンバイ制御信号をさらに形成し、前記長時間制御信号、前記短時間制御信号、及び前記スタンバイ制御信号を用いて前記トランジスタの動作を制御する
請求項１記載のパルス発生回路。 The control signal supply circuit includes:
In the intermittent operation circuit, a standby control signal having a pulse width from a predetermined time before the start timing of the long-time control signal to an end timing of the long-time control signal is further formed, and the long-time control signal, The pulse generation circuit according to claim 1, wherein an operation of the transistor is controlled using the short-time control signal and the standby control signal.
当該バイポーラ型のトランジスタのコレクタ端側には前記間欠的なパルス信号を出力する出力端子が設けられ、
前記長時間制御信号によってエミッタ端の電位を制御し、前記短時間制御信号によってベース端の電位を制御し、前記スタンバイ制御信号によってコレクタ端の電位を制御する
請求項８記載のパルス発生回路。 The transistor is a bipolar transistor,
An output terminal for outputting the intermittent pulse signal is provided on the collector end side of the bipolar transistor,
9. The pulse generation circuit according to claim 8, wherein the potential at the emitter end is controlled by the long-time control signal, the potential at the base end is controlled by the short-time control signal, and the potential at the collector end is controlled by the standby control signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005366765A JP2007174087A (en) | 2005-12-20 | 2005-12-20 | Pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005366765A JP2007174087A (en) | 2005-12-20 | 2005-12-20 | Pulse generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007174087A true JP2007174087A (en) | 2007-07-05 |
Family
ID=38300089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005366765A Withdrawn JP2007174087A (en) | 2005-12-20 | 2005-12-20 | Pulse generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007174087A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191520A (en) * | 2011-03-11 | 2012-10-04 | Rohm Co Ltd | Terahertz radio communication system |
| WO2012133593A1 (en) * | 2011-03-28 | 2012-10-04 | 古河電気工業株式会社 | Pulse generation device |
| EP2611032A2 (en) | 2011-12-28 | 2013-07-03 | Fujitsu Limited | Pulse generator and semiconductor integrated circuit |
| CN103630857A (en) * | 2012-08-27 | 2014-03-12 | 上海联影医疗科技有限公司 | Control device for PIN diode and nuclear magnetic resonance device |
| WO2016164019A1 (en) * | 2015-04-09 | 2016-10-13 | Hewlett Packard Enterprise Development Lp | Termination voltage circuits |
| US9544014B2 (en) | 2013-06-27 | 2017-01-10 | Fujitsu Limited | Pulse generator, semiconductor integrated circuit, and wireless data transmission method |
| US11283406B2 (en) | 2019-08-26 | 2022-03-22 | Canon Kabushiki Kaisha | Oscillator, illumination device, and imaging device |
-
2005
- 2005-12-20 JP JP2005366765A patent/JP2007174087A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012191520A (en) * | 2011-03-11 | 2012-10-04 | Rohm Co Ltd | Terahertz radio communication system |
| WO2012133593A1 (en) * | 2011-03-28 | 2012-10-04 | 古河電気工業株式会社 | Pulse generation device |
| CN103430451A (en) * | 2011-03-28 | 2013-12-04 | 古河电气工业株式会社 | Pulse generation device |
| EP2611032A2 (en) | 2011-12-28 | 2013-07-03 | Fujitsu Limited | Pulse generator and semiconductor integrated circuit |
| US8860520B2 (en) | 2011-12-28 | 2014-10-14 | Fujitsu Limited | Pulse generator and semiconductor integrated circuit |
| CN103630857A (en) * | 2012-08-27 | 2014-03-12 | 上海联影医疗科技有限公司 | Control device for PIN diode and nuclear magnetic resonance device |
| CN103630857B (en) * | 2012-08-27 | 2016-03-02 | 上海联影医疗科技有限公司 | The control device of PIN diode and nuclear magnetic resonance equipment |
| US9544014B2 (en) | 2013-06-27 | 2017-01-10 | Fujitsu Limited | Pulse generator, semiconductor integrated circuit, and wireless data transmission method |
| WO2016164019A1 (en) * | 2015-04-09 | 2016-10-13 | Hewlett Packard Enterprise Development Lp | Termination voltage circuits |
| US10153611B2 (en) | 2015-04-09 | 2018-12-11 | Hewlett Packard Enterprise Development Lp | Termination voltage circuits |
| US11283406B2 (en) | 2019-08-26 | 2022-03-22 | Canon Kabushiki Kaisha | Oscillator, illumination device, and imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007174087A (en) | Pulse generating circuit | |
| US7869548B2 (en) | Ultra-wideband receiver | |
| US7151404B2 (en) | Current controlled pulse width modulation circuit and class-D amplifier comprising the same | |
| JP5025187B2 (en) | Intermittent operation circuit and modulator | |
| JP2004343539A (en) | Variable gain amplifier, and am modulated signal receiving circuit and detecting circuit | |
| JP2006311486A (en) | Modulation circuit and transmission apparatus employing same, and reception apparatus and communication system | |
| Zheng et al. | A novel CMOS/BiCMOS UWB pulse generator and modulator | |
| JPH04291551A (en) | Frequency shift keying modulator and transmitter | |
| JP4685060B2 (en) | Differential oscillator | |
| TW201841469A (en) | Pulse Generator | |
| KR100697642B1 (en) | Radar apparatus | |
| US7804347B2 (en) | Pulse generator circuit and communication apparatus | |
| US10298428B2 (en) | Wireless transmission device and wireless transmission method | |
| KR101646226B1 (en) | Ultra-Wideband Impulse Generator | |
| JP4408092B2 (en) | Wireless communication method, wireless transmission method, wireless communication system, and wireless transmitter | |
| JP4460182B2 (en) | Signal compensation circuit and demodulation circuit | |
| JP2007174028A (en) | Pulse generator, and impulse wireless transmitter using same | |
| JP4803110B2 (en) | UWB communication device | |
| JP2010206711A (en) | Impulse generating circuit | |
| JP5077147B2 (en) | Signal generator | |
| JP2009239894A (en) | Pulse generating circuit and communication apparatus | |
| US7548133B2 (en) | Modulation of an RF transmit signal | |
| JP4327695B2 (en) | Wireless transmission method and wireless transmitter | |
| JP4577135B2 (en) | Wireless transmission circuit and wireless transmission device | |
| JP5966590B2 (en) | Impulse generator and transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090914 |