TW201714305A - 高壓半導體裝置及其製造方法 - Google Patents

Abstract

本揭露提供一種高壓半導體裝置。此裝置包括一半導體基底，其具有一第一導電型的一井區及位於其內的一隔離結構，其中於隔離結構兩側分別定義出第一及第二區。第一及第二閘極結構分別設置於第一及第二區上。具有不同於第一導電型的一第二導電型的第一及第二佈植區分別位於第一及第二區內，且鄰近於隔離結構。一反佈植區位於隔離結構下方的井區內，且橫向延伸於第一及第二佈植區下方。反佈植區具有第一導電型，且具有一摻雜濃度大於井區的一摻雜濃度。本揭露亦揭示上述高壓半導體裝置之製造方法。

Description

高壓半導體裝置及其製造方法

本揭露係關於一種半導體技術，且特別是關於一種具有良好隔離能力之高壓半導體裝置。

高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置，例如雙擴散汲極金氧半場效電晶體(Double Diffused Drain MOSFET,DDDMOS)及橫向擴散金氧半場效電晶體(Lateral diffused MOSFET,LDMOS)，主要用於高於或約為18V的元件應用領域。高壓半導體裝置技術的優點在於符合成本效益，且易相容於其他製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。

雙擴散汲極金氧半場效電晶體(DDDMOS)具有體積小、輸出電流大的特性，廣泛應用在操作電壓為小於30V的源極驅動IC(Source Driver IC)中。雙擴散汲極係由二個佈值區形成用於高壓金氧半場效電晶體的一源極或一汲極。此處「高壓金氧半場效電晶體」用語所指的是具有高崩潰電壓(breakdown down voltage)的電晶體。

相鄰的DDDMOS通常透過場氧化物(field oxide)，例如溝槽隔離結構，提供隔離作用。溝槽隔離結構與其上方的 金屬化層(例如，內層介電(ILD)層與內連導線層)及與其下方的井區會構成一寄生MOS電晶體。當DDDMOS進行操作時，施加於內連導線層的電壓容易導通寄生MOS電晶體，使溝槽隔離結構失去隔離作用失效而造成電路功能失效。因此，溝槽隔離結構必須增加寬度及/或深度，以防止寄生MOS電晶體在DDDMOS進行操作時被導通。

然而，增加溝槽隔離結構的寬度會增加裝置的尺寸而使晶片面積增加。另外，增加溝槽隔離結構的深度會增加製程的困難度及製造成本。因此，有必要尋求一種高壓半導體裝置及其製造方法，其能夠解決或改善上述的問題。

本揭露一實施例提供一種高壓半導體裝置，包括：一半導體基底，其具有一第一導電型的一井區及位於井區內的一隔離結構，其中於隔離結構兩側分別定義出一第一區及一第二區；一第一閘極結構及一第二閘極結構，分別設置於第一區及第二區上；一第一佈植區及一第二佈植區，分別位於第一區及第二區內且鄰近於隔離結構，其中第一佈植區及第二佈植區具有不同於第一導電型的一第二導電型；以及一反佈植區，位於隔離結構下方的井區內且橫向延伸於第一佈植區及第二佈植區下方，其中反佈植區具有第一導電型，且具有一摻雜濃度大於井區的一摻雜濃度。

本揭露另一實施例提供一種高壓半導體裝置之製造方法，包括：提供一半導體基底，其具有一第一導電型的一井區及位於井區內的一隔離結構，其中於隔離結構兩側分別定 義出一第一區及一第二區；於隔離結構下方的井區內形成具有第一導電型的一反佈植區，其中反佈植區橫向延伸於第一區及第二區內，且具有一摻雜濃度大於井區的一摻雜濃度；分別於第一區及第二區的反佈植區上形成鄰近於隔離結構的一第一佈植區及一第二佈植區，其中第一佈植區及第二佈植區具有不同於第一導電型的一第二導電型；以及分別於第一區及第二區上形成一第一閘極結構及一第二閘極結構。

10‧‧‧佈植罩幕

20‧‧‧第一離子佈植

30‧‧‧第二離子佈植

100‧‧‧半導體基底

102‧‧‧井區

102a‧‧‧第一區

102b‧‧‧第二區

104‧‧‧隔離結構

106‧‧‧反佈植區

106a、106b、108a、110a‧‧‧邊緣

108‧‧‧第一佈植區

110‧‧‧第二佈植區

112‧‧‧第一閘極結構

114‧‧‧第二閘極結構

115‧‧‧內層介電層

116‧‧‧第三佈植區

117、119‧‧‧源極/汲極電極

118‧‧‧第四佈植區

121‧‧‧內連導線層

200‧‧‧高壓半導體裝置

W‧‧‧表面寬度

第1A至1E圖係繪示出根據本揭露一實施例之高壓半導體裝置之製造方法的剖面示意圖。

以下說明本揭露實施例之高壓半導體裝置及其製造方法。然而，可輕易了解本揭露所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。

本揭露之實施例提供一種高壓半導體裝置，例如橫向擴散金氧半場效電晶體，其利用反佈植區(counter implant region)來提升相鄰的高壓半導體裝置之間的隔離能力，進而藉由縮短高壓半導體裝置之間的距離來縮小裝置尺寸或晶片面積。

請參照第1E圖，其繪示出根據本揭露一實施例之高壓半導體裝置200的剖面示意圖。在本實施例中，高壓半導體裝置200包括一半導體基底100，其具有一井區102及至少一隔離結構104，其中於隔離結構104兩側的井區102內定義出的 一第一區102a及一第二區102b。在本實施例中，井區102作為高壓半導體裝置200的一高壓井區且具有一第一導電型，例如P型或N型。在一範例中，井區102為P型，且具有一摻雜濃度為1.0×10¹⁶ions/cm³。在另一範例中，井區102為N型，且具有一摻雜濃度為9.0×10¹⁵ions/cm³。

在一實施例中，隔離結構104可為場氧化物，例如溝槽隔離(trench isolation)結構。在一範例中，溝槽隔離結構的深度大於4000埃，且不超過8000埃。亦即，溝槽隔離結構的深度大於典型的淺溝槽隔離結構，但小於典型的深溝槽隔離結構。在其他實施例中，隔離結構104為局部矽氧化層(local oxidation of silicon,LOCOS)。

在本實施例中，高壓半導體裝置200更包括一第一閘極結構112及一第二閘極結構114。第一閘極結構112設置於半導體基底100的第一區102a上，而第二閘極結構114設置於半導體基底100的第二區102b上。每一閘極結構包括與半導體基底100的井區102接觸的閘極介電層、位於閘極介電層上的閘極電極以及位於閘極電極側壁的閘極間隙壁。

在本實施例中，高壓半導體裝置200更包括一第一佈植區108及一第二佈植區110。第一佈植區108及第二佈植區110係作為高壓半導體裝置200的雙擴散汲極區。在本實施例中，第一佈植區108位於第一區102a內，其延伸於第一閘極結構112下方且鄰近於隔離結構104。再者，第二佈植區110位於第二區102b內，其延伸於第二閘極結構112下方且鄰近於隔離結構104。在本實施例中，第一佈植區108及第二佈植區110的 深度小於隔離結構104的深度。再者，第一佈植區108及第二佈植區110具有不同於第一導電型的一第二導電型。在一範例中，第一導電型可為P型，而第二導電型則為N型。在另一範例中，第一導電型可為N型，而第二導電型則為P型。

在本實施例中，高壓半導體裝置200更包括一第三佈植區116及一第四佈植區118，其具有第二導電型。第三佈植區116位於第一佈植區108內，而第四佈植區118位於第二佈植區110內。第三佈植區116及第四佈植區118作為源極/汲極佈植區，其摻雜濃度大於作為雙擴散汲極區的第一佈植區108及第二佈植區110。

在本實施例中，高壓半導體裝置200更包括一反佈植區106，其位於隔離結構104下方的井區102內且橫向延伸於第一佈植區108及第二佈植區110下方。在一實施例中，反佈植區106具有二個相對的邊緣106a及106b(標示於第1C圖)。邊緣106a及106b分別大體上對準於第一佈植區108的一邊緣108a(標示於第1C圖)與第二佈植區110的一邊緣110a(標示於第1C圖)。在本實施例中，反佈植區106具有第一導電型，且具有一摻雜濃度大於井區102的摻雜濃度。在一範例中，反佈植區106為P型，且摻雜濃度為5.0×10¹⁶ions/cm³。在另一範例中，反佈植區106為N型，且摻雜濃度為6.0×10¹⁶ions/cm³。

在本實施例中，高壓半導體裝置200更包括一金屬化層位於半導體基底100上，且覆蓋第一閘極結構112及第二閘極結構114。金屬化層可包括一內層介電(ILD)層115及一內連接結構。內連接結構至少包括分別耦接至第三佈植區116及第 四佈植區118的源極/汲極電極117及119，及位於隔離結構104上方的ILD層115上的內連導線層121。

接著，請參照第1A至1E圖，其繪示出根據本揭露一實施例之高壓半導體裝置200製造方法的剖面示意圖。請參照第1A圖，提供一半導體基底100，其具有一井區102及至少一隔離結構104，其中於隔離結構104兩側的井區102內定義出的一第一區102a及一第二區102b。在本實施例中，半導體基底100可為矽基底、鍺化矽(SiGe)基底、塊體半導體(bulk semiconductor)基底、化合物半導體(compound semiconductor)基底、絕緣層上覆矽(silicon on insulator,SOI)基底或其他習用之半導體基底。

井區102作為高壓半導體裝置200的一高壓井區且具有一第一導電型，例如P型或N型。在一範例中，井區102為P型，且具有一摻雜濃度為1.0×10¹⁶ions/cm³。在另一範例中，井區102為N型，且具有一摻雜濃度為9.0×10¹⁵ions/cm³。

隔離結構104可為場氧化物，例如溝槽隔離(trench isolation)結構。在一範例中，溝槽隔離結構的深度大於4000埃，且不超過8000埃。

請參照第1B圖，利用一佈植罩幕10進行一第一離子佈植20，以在鄰近隔離結構104底部下方的井區102內形成具有第一導電型的一反佈植區106，其具有一摻雜濃度大於井區102的摻雜濃度。在一範例中，反佈植區106為P型，且摻雜濃度為5.0×10¹⁶ions/cm³。在另一範例中，反佈植區106為N型，且摻雜濃度為6.0×10¹⁶ions/cm³。在本實施例中，由於佈植罩 幕10具有一開口，露出隔離結構104及鄰近隔離結構104的一部分的第一區102a及一部分的第二區102b，因此形成的反佈植區106橫向延伸於第一區102a及第二區102b內。

請參照第1C圖，利用同一佈植罩幕10進行一第二離子佈植30，以在分別於第一區102a及第二區102b內形成鄰近於隔離結構104的一第一佈植區108及一第二佈植區110。在本實施例中，第一佈植區108及第二佈植區110的深度小於隔離結構104的深度且分別位於延伸於第一區102a及第二區102b的反佈植區106上。再者，第一佈植區108及第二佈植區110具有不同於第一導電型的一第二導電型。在一範例中，第一導電型可為P型，而第二導電型則為N型。在另一範例中，第一導電型可為N型，而第二導電型則為P型。在本實施例中，由於第一佈植區108及第二佈植區110與形成反佈植區106係利用同一佈植罩幕製作，因此反佈植區106的二個相對的邊緣106a及106b分別大體上對準於第一佈植區108的一邊緣108a與第二佈植區110的一邊緣110a。

請參照第1D圖，利用習知MOS製程，分別於第一區102a及第二區102b上形成一第一閘極結構112及一第二閘極結構114。再者，分別於第一佈植區108及第二佈植區110內形成具有第二導電型的一第三佈植區116及一第四佈植區118。第三佈植區116及第四佈植區118作為源極/汲極佈植區，其摻雜濃度大於作為雙擴散汲極區的第一佈植區108及第二佈植區110。

請參照第1E圖，利用習知金屬化製程，於半導體基底100上形成一金屬化層，並覆蓋第一閘極結構112及第二閘 極結構114。如此一來，便形成高壓半導體裝置200。在一實施例中，金屬化層可包括一內層介電(ILD)層115及一內連接結構。在一實施例中，內連接結構至少包括分別耦接至第三佈植區116及第四佈植區118的源極/汲極電極117及119，及位於隔離結構104上方的ILD層115上的內連導線層121。

在高壓半導體裝置200中，內連導線層121、ILD層115、隔離結構104及井區102係構成一寄生金氧半電晶體。當高壓半導體裝置200進行操作時，可透過反佈植區106阻止施加於內連導線層121的高電壓導通寄生MOS電晶體，進而幫助隔離結構104維持其隔離作用。再者，由於第一佈植區108及第二佈植區110下方具有反佈植區106，因此可改善降低表面電場效應(reduced surface electric field,RESURF)。

請參照表1，其顯示不具反佈植區的N型高壓MOS電晶體中的寄生MOS電晶體與具反佈植區的N型高壓MOS電晶體(如第1E圖所示)的寄生MOS電晶體在工作電壓為40伏特(V)時，不同的隔離結構的表面寬度(μm)所對應的汲極電流(A)。

如表1所示，當隔離結構的表面寬度(μm)由2.0μm縮減至1.2μm，不具反佈植區的N型高壓MOS電晶體中的寄生MOS電晶體的汲極電流(A)由4.2×10^-6A快速增加至2.2×10^-3A。然而，當隔離結構的表面寬度(μm)由2.0μm縮減至1.0μm，具反佈植區的N型高壓MOS電晶體中的寄生MOS電晶體的汲極電流(A)則維持在2.7×10^-12至2.8×10^-12的範圍且遠小於4.2×10^-6A。亦即，即使隔離結構的表面寬度(μm)由2.0μm縮減至1.0μm，N型高壓MOS電晶體中的反佈植區仍可有效防止寄生MOS電晶體導通。

請參照表2，其顯示不具反佈植區的P型高壓MOS電晶體中的寄生MOS電晶體與具反佈植區的P型高壓MOS電晶體(如第1E圖所示)的寄生MOS電晶體在工作電壓為-40伏特(V)時，不同的隔離結構的表面寬度(μm)所對應的汲極電流(A)。

如表2所示，當隔離結構的表面寬度(μm)由2.0μm縮減至1.0μm，不具反佈植區的P型高壓MOS電晶體中的寄生MOS電晶體的汲極電流(A)由-3.7×10^-8A快速增加至-4.1×10^-4A。然而，當隔離結構的表面寬度(μm)由2.0μm縮減至1.0μm，具反佈植區的P型高壓MOS電晶體中的寄生MOS電晶體的汲極電流(A)則維持在-7.4×10^-13至-1.3×10^-12的範圍且遠小於-3.7×10^-8A。亦即，即使隔離結構的表面寬度(μm)由2.0μm縮減至1.0μm，P型高壓MOS電晶體中的反佈植區同樣可有效防止寄生MOS電晶體導通。

根據上述實施例，由於高壓半導體裝置200內具有反佈植區106，因此相較於不具反佈植區的P型或N型高壓半導體裝置，隔離結構104的表面寬度W可至少縮減50%以上。如此一來，可透過降低隔離結構104的平面尺寸而有效縮小晶片面積，進而增加每一晶圓中的晶片數量。再者，相較於使用深溝槽隔離結構的高壓半導體裝置，具有反佈植區106的高壓半導體裝置200中深度大於4000埃且不超過8000埃的溝槽隔離結構可相對降低製程的困難度及製造成本。另外，由於反佈植區106與第一及第二佈植區108及110係利用同一佈植罩幕而形成，因此無需使用額外的佈植罩幕。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧半導體基底

102‧‧‧井區

102a‧‧‧第一區

102b‧‧‧第二區

104‧‧‧隔離結構

106‧‧‧反佈植區

108‧‧‧第一佈植區

110‧‧‧第二佈植區

112‧‧‧第一閘極結構

114‧‧‧第二閘極結構

115‧‧‧內層介電層

116‧‧‧第三佈植區

117、119‧‧‧源極/汲極電極

118‧‧‧第四佈植區

121‧‧‧內連導線層

200‧‧‧高壓半導體裝置

W‧‧‧表面寬度

Claims (19)

1. 一種高壓半導體裝置，包括：一半導體基底，其具有一第一導電型的一井區及位於該井區內的一隔離結構，其中該隔離結構兩側分別定義出一第一區及一第二區；一第一閘極結構及一第二閘極結構，分別設置於該第一區及該第二區上；一第一佈植區及一第二佈植區，分別位於該第一區及該第二區內且鄰近於該隔離結構，其中該第一佈植區及該第二佈植區具有不同於該第一導電型的一第二導電型；以及一反佈植區，位於該隔離結構下方的該井區內且橫向延伸於該第一佈植區及該第二佈植區下方，其中該反佈植區具有該第一導電型，且具有一摻雜濃度大於該井區的一摻雜濃度。
2. 如申請專利範圍第1項所述之高壓半導體裝置，其中該反佈植區具有二個相對的邊緣，且該等邊緣分別大體上對準於該第一佈植區的一邊緣與該第二佈植區的一邊緣。
3. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一導電型為P型，且該第二導電型為N型。
4. 如申請專利範圍第3項所述之高壓半導體裝置，其中該井區的該摻雜濃度為1.0×10¹⁶ions/cm³，而該反佈植區的該摻雜濃度為5.0×10¹⁶ions/cm³。
5. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一導電型為N型，且該第二導電型為P型。
6. 如申請專利範圍第5項所述之高壓半導體裝置，其中該井區的該摻雜濃度為9.0×10¹⁵ions/cm³，而該反佈植區的該摻雜濃度為6.0×10¹⁶ions/cm³。
7. 如申請專利範圍第1項所述之高壓半導體裝置，其中該隔離結構為溝槽隔離結構，且該溝槽隔離結構的深度大於4000埃，且不超過8000埃。
8. 如申請專利範圍第1項所述之高壓半導體裝置，更包括一第三佈植區及一第四佈植區，具有該第二導電型且分別位於該第一佈植區及該第二佈植區內。
9. 如申請專利範圍第8項所述之高壓半導體裝置，其中該第三佈植區及該第四佈植區具有一摻雜濃度大於該第一佈植區及該第二佈植區的一摻雜濃度。
10. 一種高壓半導體裝置之製造方法，包括：提供一半導體基底，其具有一第一導電型的一井區及位於該井區內的一隔離結構，其中於該隔離結構兩側分別定義出一第一區及一第二區；於該隔離結構下方的該井區內形成具有該第一導電型的一反佈植區，其中該反佈植區橫向延伸於該第一區及該第二區內，且具有一摻雜濃度大於該井區的一摻雜濃度；分別於該第一區及該第二區內的該反佈植區上形成鄰近於該隔離結構的一第一佈植區及一第二佈植區，其中該第一佈植區及該第二佈植區具有不同於該第一導電型的一第二導電型；以及分別於該第一區及該第二區上形成一第一閘極結構及一第 二閘極結構。
11. 如申請專利範圍第10項所述之高壓半導體裝置之製造方法，其中利用一佈植罩幕形成該反佈植區，且利用該佈植罩幕同時形成該第一佈植區與該第二佈植區。
12. 如申請專利範圍第10項所述之高壓半導體裝置之製造方法，其中該反佈植區具有二個相對的邊緣，且該等邊緣分別大體上對準於該第一佈植區的一邊緣與該第二佈植區的一邊緣。
13. 如申請專利範圍第10項所述之高壓半導體裝置之製造方法，其中該第一導電型為P型，且該第二導電型為N型。
14. 如申請專利範圍第13項所述之高壓半導體裝置之製造方法，其中該井區的該摻雜濃度為1.0×10¹⁶ions/cm³，而該反佈植區的該摻雜濃度為5.0×10¹⁶ions/cm³。
15. 如申請專利範圍第10項所述之高壓半導體裝置之製造方法，其中該第一導電型為N型，且該第二導電型為P型。
16. 如申請專利範圍第15項所述之高壓半導體裝置之製造方法，其中該井區的該摻雜濃度為9.0×10¹⁵ions/cm³，而該反佈植區的該摻雜濃度為6.0×10¹⁶ions/cm³。
17. 如申請專利範圍第10項所述之高壓半導體裝置之製造方法，其中該隔離結構為溝槽隔離結構，且該溝槽隔離結構的深度大於4000埃，且不超過8000埃。
18. 如申請專利範圍第10項所述之高壓半導體裝置之製造方法，更包括分別於該第一佈植區及該第二佈植區內形成具有該第二導電型的一第三佈植區及一第四佈植區。
19. 如申請專利範圍第18項所述之高壓半導體裝置之製造方法，其中該第三佈植區及該第四佈植區具有一摻雜濃度大於該第一佈植區及該第二佈植區的一摻雜濃度。